JP2563370B2

JP2563370B2 - 焦点検出用光電変換装置

Info

Publication number: JP2563370B2
Application number: JP62225670A
Authority: JP
Inventors: 正文山崎
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1986-12-27
Filing date: 1987-09-08
Publication date: 1996-12-11
Anticipated expiration: 2011-12-11
Also published as: JPS63272185A; US5028948A; DE3743937A1

Description

【発明の詳細な説明】［産業上の利用分野］本発明は焦点検出用光電変換装置、更に詳しくは、CC
D等の自己走査型イメージセンサより出力される電荷に
基づいて被写体までの距離を検出する焦点検出装置にお
いて、広範囲に明るさが変っても焦点検出が可能な光電
変換装置に関する。

［従来の技術］従来、低輝度から高輝度までの広い明るさ範囲につい
て、焦点距離を測距して一定出力を得る方法として、例
えば特開昭56−154880号公報記載の発明では、信号電荷
を蓄積する蓄積電極の電位変化をモニタし、その電位が
所定レベルになったとき、信号電荷を転送ラインに転送
するようにしている。また、特開昭57−64711号公報記
載の発明では、光電変換素子列の近傍にモニタ用の光検
出器を配置し、入射光量に対応してこの光検出器に蓄積
される電荷蓄積量に応じ、自己走査型光電変換部の電荷
蓄積時間を制御している。さらにまた、特開昭60−1214
09号公報記載の発明では、モニタ回路出力が所定レベル
より低下したとき、その判定出力に応答して転送クロッ
クパルス発生手段をリセットするためのリセットパルス
発生手段を設け、このリセットパルス発生手段にシフト
パルス発生手段を接続し、シフトパルスをリセットパル
スに応答して発生するようにし、より広い明るさ範囲に
応答するようにしている。

［発明が解決しようとする問題点］ところで、上記従来例において、特開昭60−121409号
公報記載の発明は、信号電荷を転送クロックパルスに同
期させるために発生するエラー、特に高輝度における積
分時間のエラーをなくした点で、特開昭56−154880号、
あるいは特開昭57−64711号各公報記載の発明をさらに
改善した発明である。しかしながら、積分時間の終了を
検知してから、信号電荷が転送ラインに転送されるまで
には数十μｓの時間を有するもので、積分時間をそれ以
上に高速にすることはできなかった。このため、低輝度
における検出感度を良くすれば、高輝度における積分時
間が速くなり、高輝度側における検出範囲が狭くなると
いう問題点があった。

そこで、本発明の目的は、低輝度時の検出感度を高め
ても、高輝度時の信号電荷の蓄積時間を速くすることな
しに、広い明るさのダイナミックレンジで焦点検出を行
なうことのできる光電変換装置を提供するにある。

近年、焦点検出装置は、種々の改善がなされ、測距で
きる明るさのレンジの要求範囲も広くなり、特に低輝度
側の測光レンジの拡大が望まれている。しかしながら、
感度を良くすると応答が速くなり、逆に高輝度側の測距
レンジが狭くなるという問題点があったが、本発明によ
れば、低輝度側の測距レンジを拡大しても、高輝度側の
応答速度を遅くし、より広い明るさのレンジで測距でき
る。

［問題点を解決するための手段および作用］本発明による焦点検出用光電変換装置は、電荷蓄積型
の光電変換素子列からなるイメージセンサを有する光電
変換手段の出力に基づいて焦点検出を行う焦点検出用光
電変換装置において、上記光電変換素子列の電荷蓄積時間を制御する電荷蓄
積時間制御手段と、上記電荷蓄積時間が所定時間より速
いか否かを検出する電荷蓄積時間モニタ手段と、このモ
ニタ手段の出力に応じて、上記電荷蓄積時間が所定時間
より速い場合には、上記光電変換手段の蓄積容量が増加
するように制御する蓄積容量制御手段とを具備したこと
を特徴とする。

［実施例］以下、図面を参照して本発明に係る焦点検出用光電変
換装置を具体的に説明する。第１図〜第６図は本発明の
第１実施例で、CCDイメージセンサ６の回路構成を示す
第１図において、多数の光電変換素子によりなるフォト
ダイオードアレイ１に光が当たると、このフォトダイオ
ードアレイ１で発生した電荷はバイアゲート２のポテン
シャルを越え、蓄積ゲート３の下の蓄積部に蓄積され
る。蓄積部の電荷が所定値に達すると、転送ゲート４に
転送ゲートパルスφ_Ｔを印加することによって蓄積部の
電荷はCCD転送レジスタ５に転送される。CCD転送レジス
タ５に転送された電荷は転送クロックパルスφ₁,φ_２に
より順次出力される。ここで、BAはバリアゲート２に制
御信号を印加する端子、OFDは蓄積ゲート３の下のオー
バーフロードレインに制御信号を印加する端子、OFGは
オーバーフローゲートに制御信号を印加する端子、STは
蓄積ゲート３に制御信号を印加する端子である。オーバ
ーフローゲート端子OFGに正の電圧を印加すると、蓄積
部に蓄積された電荷はすべてオーバーフロードレインに
流れる。この端子OFGは後述するリセット端子RSに接続
されており、電荷蓄積開始の直前に、オーバーフローゲ
ートにハイレベル（以下、“H"とする）のリセット信号
RSが印加されると、蓄積部の電荷がすべて排出されて初
期設定がなされる。

CCD転送レジスタ５の出力端に一端を接続させたキャ
パシタC_FD1,C_FD2は、フローティングディフュージョン
の等価容量で、転送されてきた電荷はこのキャパシタC
_FD1,C_FD2に蓄積され、FET（電界効果トランジスタ）Q₂
〜Q₅からなるソースフォロアの２段増幅回路で増幅さ
れ、信号出力OSとして読み出される。キャパシタC_FD1の
他端は接地され、キャパシタC_FD2の他端はFET Q_FDを介
して接地されている。このFETQ_FDのゲートは、CPU9（第
２図参照）から送出される蓄積容量切換信号CCGにより
制御される。FET Q₁はCCD転送レジスタ５の出力端に電
荷が１画素ずつ転送される毎にフローティングディフュ
ージョンを周期的にリセットするためのもので、CCDド
ライバ７（第２図参照）からの信号φ_Ｒがゲートに入力
することによりセットされる。FET Q₆〜Ｑ_11′キャパ
シタC_Mおよびモニタ用光電変換素子MPD₁からなる回路
は、上記フォトダイオードアレイ１への入射光量をモニ
タし、上記電荷蓄積部の電荷蓄積時間を制御するための
回路である。モニタ用光電変換素子MPD₁は、上記フォト
ダイオードアレイ１の近傍に配置され、キャパシタC_Mと
FET Q₇との直列回路が並列に接続されている。このFET
Q₇のゲートは、蓄積容量切換信号CCGに同期して制御
される。蓄積容量切換信号CCGは後述するように、被写
体の明るさにより信号電荷を蓄積する容量を切り換える
信号で、CPU9により制御される。上記モニタ用光電変換
素子MPD₁の逆バイアス時接合容量は、リセット時にFET
Q₆を介して電源電圧V_DDに充電されるもので、このFET
Q₆のゲートは、上記オーバーフローゲート端子OFGと
共通に接続されて、CPU9からのリセット信号RSで制御さ
れる。モニタ用光電変換素子MPD₁の出力電圧は、FETQ₈
〜Q₁₁からなるソースフォロアの２段増幅回路で増幅さ
れてモニタ出力MOSとなっている。

第２図は、上記第１図に示した構成のCCDイメージセ
ンサ６を駆動させてカメラの焦点を検出する焦点検出装
置の系統図で、第１図に示す信号と共通の信号に対して
は同一の符号を付す。焦点検出に必要な一対のレンズ
L₁,L₂を透過した光線は、CCDイメージセンサ６に入力さ
れる。一方、CPU9は、スタートスイッチSW₁が閉成され
ると、作動を開始し、リセット信号RSがCPU9からCCDイ
メージセンサ６とCCDドライバ７に供給される。CCDイメ
ージセンサ６には、CPU9から蓄積容量切換信号CCGが入
力され、CCDドライバ７からは、転送クロックパルスφ
_１およびφ₂,転送ゲートパルスφ_Ｔおよびフローティン
グディフュージョンを周期的にリセットするパルスφ_Ｒ
が入力される。CCDイメージセンサ６よりモニタ出力MOS
がCCDドライバ７に、信号出力OSがA/Dコンバータ８にそ
れぞれ供給される。A/Dコンバータ８では、CCDドライバ
７からのタイミング信号に応動して信号出力OSをA/D変
換する。A/D変換の結果は、A/D変換終了信号RDYがCPU9
で検知されたのちADOUT信号としてCPU9に取り込まれ
る。また、CPU9からは、上記信号φ₁,φ₂,φ_T,φ_Ｒ等を
作成する基準となる基準クロックパルスφ_０がCCDドラ
イバ７に供給され、CCDドライバ７からCPU9に電荷蓄積
時間に比例したパルスを発生する信号出力ITが供給され
る。

レンズ駆動回路10は、CPU9で演算された被写体距離情
報に応じてモータＭを回転させ投影レンズを駆動するた
めの回路である。レンズROM11は、レンズ鏡筒に内蔵さ
れたリードオンリメモリで、レンズのＦナンバーや、像
のずれ量からデフォーカス量を求めるための変換係数な
ど、焦点検出に必要なデータが記憶されている。表示装
置12は、合焦が非合焦かを表示するための装置である。
通常、被写体までの距離を検出し、それに基づいて投影
レンズを駆動するに際してレンズの移動量をCPU9にフィ
ードバックする必要があるが、レンズの移動量としてレ
ンズ駆動用モータＭの回転数で代用するのが一般的で、
発光ダイオードLEDとフォトトランジスタPTRはこのため
のものである。つまり、レンズ駆動回路10が作動しモー
タＭが回転すると、レンズ鏡筒の回転部材に等間隔に設
けられたスリット13が回転し、同スリットの通路を挟ん
で回転検出用の発光ダイオードLEDとフォトトランジス
タPTRを対向配置してなるフォトインタラプタがスリッ
ト13をカウントする。CPU9は、スリット13のカウント数
をメモリにストアし、所定量に達したとき、モータＭの
回転をストップする。

第３図は、CCDドライバ７の回転図で、フリップフロ
ップ回路（以下、F/F回路と略記する）FF₁〜FF₇はＤ型F
/F回路で、F/F回路FF₁〜FF₅は、CPU9からの基準クロッ
クパルスφ_０を順次分周し、前記CCD転送レジスタ５
（第１図参照）の転送クロックパルスφ_１およびφ_２を
出力する。アンドゲートG₁は、上記転送クロックパルス
φ_１と、Ｄ型F/F回路FF₆の反転出力端子から出力され
る信号S₀とのアンドをとって、前記フローティングディ
フュージョンを周期的にリセットするパルスφ_Ｒを出力
し、前記CCDイメージセンサ６に供給する。一方、このC
CDイメージセンサ６からのモニタ出力MOSは、コンパレ
ータ14にて、電源電圧V_DDを抵抗R₁とR₂で分圧して得ら
れる基準電圧V_thと比較され、この基準電圧V_thを超えて
いる間ローレベル（以下、“L"とする）になる信号ITを
上記CPU9に供給する。Ｄ型F/F回路FF₇は、アンドゲート
G₅とG₆で構成するＲ−Ｓ型F/F回路に入力され、その出
力がアンドゲートG₃を介し、上記Ｄ型F/F回路FF₇のＤ入
力端子に入力されるフィードバックループを形成するの
で、上記Ｄ型F/F回路FF₇は、一度作動すると、リセット
信号RSが印加されるまで再度作動しない。従って、転送
ゲートパルスφ_Ｔが重複して出力されることがない。CP
U9から供給されるリセット信号RSは、常時は“L"である
が、リセット時には“H"となって、Ｄ型F/F回路FF₁〜FF
₇およびアンドゲートG₅とG₆からなるＲ−Ｓ型F/F回路を
初期状態に設定する。

第６図は、焦点検出用光学系の構成図である。投影レ
ンズ21を透過した入射光は、クイックリターンミラー22
で反射され、スクリーン23とペンタプリズム24からなる
ファインダ光学系に導かれる。一方、クイックリターン
ミラー22の中央部に設けられたハーフミラー25を透過し
た一部の光は、補助ミラー26で反射され、測距光学系27
に導かれてCCDイメージセンサ６に受光される。なお、
符号29はフィルム面である。

次に、以上のように構成されている第１実施例の動作
を、第４図および第５図のタイミングチャートを用いて
説明する。なお、第４図のタイミングチャートは、主と
して第２図の系統図に示される各信号を、第５図のタイ
ミングチャートは、第３図のCCDドライバ７に示される
各信号のタイミングを示す。

CPU9に接続されているスタートスイッチSW₁をオンに
すると第４図および第５図に示すように、CPU9はリセッ
ト信号RSとして“H"のパルスをCCDイメージセンサ６お
よびCCDドライバ７に送出し、また蓄積容量切換信号CCG
として“L"をCCDイメージセンサ６に送出する。まず、
リセット信号RSが“H"になると、第１図に示すモニタ用
光電変換素子MPD₁は初期状態にリセットされる。すなわ
ちFET Q₆がオンし、モニタ用光電変換素子MPD₁の逆方
向接合容量が電源電圧V_DDに充電される。リセット信号R
Sが“L"に戻ると、FET Q₆がオフとなり、モニタ用光電
変換素子MPD₁の蓄積電荷が入射光量に応じ減少していく
ので、モニタ回路の出力MOSは被写体の明るさに応じた
スピードで次第に電位が低下する。そして、このモニタ
出力MOSが予め定められた電位V_thになると、第３図のコ
ンパレータ14の出力が“H"に戻るので、アンドゲートG₂
でアンドが成立したときＤ型F/F回路FF₇がセットされ
る。すると、転送ゲートパルスφ_Ｔが出力され、転送ラ
インに蓄積電荷が転送される。

なお、転送ゲートパルスφ_Ｔは、転送クロックパルス
φ_１の“H"に同期して発生されるから、第４図にパルス
φ_T1で示すように信号ITの立ち上がりにほぼ同期する場
合もあるし、またパルスφ_T2で示すようにほぼ１周期近
く遅れることもある。上記予め定められた電位V_thは、
フォトダイオードアレイ１による電荷蓄積が飽和電圧の
約50％になるように設定されている。

上記コンパレータ14の出力信号ITは、モニタ出力MOS
が電位V_thに達するまでの電荷蓄積時間を“L"でCPU9に
出力する信号で、CPU9は信号出力ITの“L"の時間をモニ
タし、この時間が所定値よりも高速のとき、すなわち、
被写体が明るいときには、つぎに蓄積容量切換信号CCG
を“L"から“H"に切換える。したがって、FET Q_FDおよ
びQ₇がオンされることにより、キャパシタC_FD2およびC_M
がフローティングディフュージョンの等価容量であるキ
ャパシタC_FD1およびモニタ用光電変換素子MPD₁の逆方向
接合容量に並列に接続されて蓄積容量値が増加する。

上記蓄積容量切換信号CCGが“H"になったあと、第４
図に示すように、リセット信号RSをCPU9で再度“H"にす
れば、第１図に示す蓄積ゲート３の下の蓄積部の電荷は
すべてオーバーフロードレインに排出されるとともに、
モニタ用光電変換素子MPD₁と、これに並列に接続された
キャパシタC_Mは、電源電圧V_DDに充電され初期設定がな
される。初期設定が終了すると、モニタ出力MOSはフォ
トダイオードアレイ１の受光量に応じたスピードで電位
が下がっていく。今度は、モニタ用光電変換素子MPD₁に
は並列にキャパシタC_Mが接続されているので、モニタ出
力MOSの電位変化は前回より遅くなり、電位V_thに達する
までの時間が長くなる。従って、回路の応答遅れに比べ
て充分に長い蓄積時間を得ることができる。すなわち、
充分に明るい被写体に対応できる状態となる。

一方、蓄積時間が長くなると、フォトダイオードアレ
イ１で発生する電荷はその分増えるが、フローティング
ディフュージョンの容量が前回はC_FD1であったのに対
し、（C_FD1＋C_FD2）に増えるので、信号出力OSは一定電
圧に保たれる。

次に、本発明の第２実施例について、第７図〜第９図
を用いて説明する。

前記第１図に示すCCDイメージセンサ６から、フロー
ティングデフュージョンのキャパシタC_FD2と、これに直
列に接続されているFET Q_FDを取り去ったのが第７図に
示したCCDイメージセンサ6Aである。第７図において、
その他の構成は前記第１図と同じである。

CCDドライバ７（第２図参照）については第２実施例
では前記第１実施例とほとんど同じに構成されるが、こ
れを第８図にCCDドライバ7Aとして示し、前記第３図のC
CDドライバ７と異なる部分のみを説明する。

第８図においてFET Ｑ_12′,Q_13′,Q₁₄およびインバ
ータG₇より構成される回路は、CCD転送レジスタ５への
転送ゲートパルスφ_Ｔのレベルを変える回路で、CPU9か
らの蓄積容量切換信号CCGが“L"で、かつＤ型F/F回路FF
₇がセットされたとき送出される転送ゲートパルスφ_Ｔ
の振幅は、電源電圧V_DDに等しく（第９図のパルス
φ_T1）、蓄積容量切換信号CCGが“H"のとき、転送ゲー
トパルスφ_Ｔの振幅は、電源電圧V_DDを抵抗R₃とR₄で分
圧した電圧値となる。今、R₃＝R₄とすれば、電源電圧V
_DDの1/2の電圧値となる（第９図のパルスφ_T3）。

このように構成された第２実施例では、CPU9のスター
トスイッチSW₁をオンにすると、CPU9はCCDイメージセン
サ6AおよびCCDドライバ7Aに対し、前記第４図と同じく
第９図に示したタイミングで、“H"のリセット信号RS
と、“L"の蓄積容量切換信号CCGを送ることにより動作
が開始され、前述したように動作が行なわれていく。そ
して、被写体が明るいとき、蓄積容量切換信号CCGが
“L"から“H"に切り換わると、FET Q₇がオンになりキ
ャパシタC_Mがモニタ用光電変換素子MPD₁の逆方向接合容
量に並列に接続されて蓄積量が増加する。したがって、
この後、リセット信号RSを“H"にすることによりキャパ
シタC_Mとモニタ用光電変換素子MPD₁が電源電圧V_DDに充
電されて初期設定がなされ、初期設定が終わると、モニ
タ出力MOSはフォトダイオードアレイ１の受光量に応じ
て電位が低下していく。そして、電荷蓄積容量が増加し
ているので、モニタ出力MOSが電位Vthに達するまでの時
間が長くなり、回路の応答遅れに比べて充分に長い蓄積
時間を得ることができる。

ところで、蓄積時間が長くなると、蓄積される電荷量
は増大するので、前回と同じポテンシャルの転送ゲート
パルスφ_Ｔにより蓄積部の電荷を転送ラインにシフト
し、順次電荷を取り出すと、フローティングディフュー
ジョンの電位が高くなりすぎ、信号出力OSの直線性が失
われたり、A/Dコンバータ８の入力レンジが大きくなり
すぎ、正しいA/D変換ができなかったりする等の不具合
が発生する。そこで、この第２実施例では、電荷蓄積時
間を長くしたときは、転送ゲートパルスφ_Ｔのレベルを
パルスφ_T3のように低くすることによりCCD転送ライン
に転送される信号の限界電位を高く設定し、上記不具合
を防止している。

今、被写体の明るさが所定レベルより明るく、したが
って、電荷蓄積時間を遅くするために蓄積容量切換信号
CCGを前述したように“L"から“H"に切換えると、CCDド
ライバ6AのFET Q₁₃がオンし、FET Q₁₂がオフする。こ
の結果、FET Q₁₄のゲート信号_Ｔが“H"のときFET Q
₁₄の出力である転送ゲートパルスφ_Ｔは、電源電圧V_DD
を抵抗R₃とR₄で分圧した低い電圧が出力される。このと
きの転送ゲートパルスφ_Ｔを第９図にパルスφ_T3で示
す。このため、CCD転送レジスタ５の転送ラインに転送
される信号の限界電位は、蓄積容量切換信号CCGが“L"
のときに比べて高く設定されることになる。したがっ
て、電荷蓄積時間が変化しても転送ラインに転送される
電荷量は略等しくなり、上記のような不具合は発生しな
い。

第10図は第３実施例におけるCCDイメージセンサであ
る。

このCCDイメージセンサ6Bでは、CCD転送レジスタ５
に、線形に配列した電荷蓄積型の光電変換素子PD₁〜PD_n
がフォトダイオードアレイとして接続されており、光電
変換素子PD₁〜PD_nの光電荷が、転送ゲートを形成してい
て転送ゲートパルスφ_Ｔで制御されるFET Q_T1〜Q_Tnを
介してCCD転送レジスタ５に入力されると、この光電荷
は、その後、前記CCDドライバ7A（第８図参照）より供
給される２相の転送クックパルスφ_１およびφ_２に応動
して順次CCD転送レジスタ５を転送される。そして、転
送出力は前記各実施例と同じくFETQ₂〜Q₅からなるソー
スフォロアの２段増幅回路で増幅され、信号出力OSとし
て、A/Dコンバータ８（第２図参照）に供給される。

上記光電変換素子PD₁〜PD_nは、キャパシタC₁〜C_nとFE
T Q_C1〜Q_Cnとの直列回路に並列に接続されており、リ
セット時に、FETQ_RS1〜Q_RSnを介して、電源電圧V_DDが印
加されると、光電変換素子PD₁〜PD_nの接合容量に電荷が
充電される。この電荷は、その後、入射光量に比例して
放電する。なお、CCD転送レジスタ５の転送出力端に接
続されたダイオードD₁は、フローティングディフュージ
ョンの出力ダイオードである。そして、前記各実施例と
同様に構成されたモニタ回路のFET Q₇のゲートは、上
記FET Q_C1〜Q_Cnの各ゲートと共通に接続されていて、C
PU9（第２図参照）から送出される蓄積容量切換信号CCG
に同期して制御されるようになっている。またFET Q₆
のゲートは上記FET Q_RS1〜Q_RSnのゲートと共通に接続
されて、CPU9からのリセット信号RSで制御されるように
なっている。

この第３実施例においても、被写体が明るく蓄積容量
切換信号CCGが“H"になると、この後、リセット信号RS
として“H"のパルスが与えられて初期設定がなされる
と、光電変換素子PD₁〜PD_nについてはその接合容量にキ
ャパシタC₁〜C_nの容量を加えた蓄積容量となり、また、
モニタ用光電変換素子MPD₁についてもその接合容量にキ
ャパシタC_Mの容量を加えた蓄積容量となる。これらの蓄
積容量は、蓄積容量切換信号CCGが“L"のときに比べて
大きいので、モニタ出力MOSが電位V_thに達するまでの時
間が長くなり、充分に明るい被写体に対応できる状態と
なる。

モニタ出力MOSが電位V_thに達すると、転送クロックパ
ルスφ_１の“H"に同期して転送ゲートパルスφ_Ｔを出力
し、上記光電変換素子PD₁〜PD_nおよびキャパシタC₁〜C_n
の蓄積電荷を転送ラインにシフトする。

ここで、蓄積容量を増やすと、蓄積される電荷量は増
大するので、このままキャパシタC₁〜C_nが蓄積されたす
べての電荷をCCD転送ラインにシフトすると、転送部の
電荷があふれ、いわゆるブルーミングの原因となる。そ
こで、蓄積容量を増やした時は、転送ゲートパルスφ_Ｔ
のレベルを低くし、CCD転送ラインに転送される信号の
限界電位を高く設定し、ブルーミングを防止する。今、
被写体の明るさが所定レベルより明るく、電気蓄積時間
を遅くするために、蓄積容量切換信号CCGを“L"より
“H"に切換えると、CCDドライバ7A（第８図参照）のFET
Q₁₄の出力φ_Ｔは電源電圧V_DDを抵抗R₃とR₄とで分割し
た低い電圧のパルスφ_T3（第９図参照）を出力するの
で、CCD転送レジスタ５のCCD転送ラインに転送される信
号の限界電位は、蓄積容量切換信号CCGが“L"のときに
比し高く設定されることになる。従って、光電変換部の
信号電荷の蓄積容量が変化しても、転送ラインに転送さ
れる電荷量はほぼ等しくなり、上記ブルーミング等によ
る不具合は発生しない。

ところで、上述した各実施例においては、蓄積時間の
制御をフォトダイオードアレイ１の近傍に配設されたモ
ニタ用光電変換素子MPD₁より発生する電荷による蓄積電
位が所定値に達するまでの時間で行なうようにしたが、
必ずしもこれに限るものでない。このことに関する実施
例を次に述べる。

第11図および第12図は、本発明の第４実施例におい
て、上記各実施例における構成とは異なる部分の構成を
示したものである。一般に光電変換素子の受光面積が小
さいと、発生する光電流が少ないために、特に低輝度に
おける応答遅れにより、単に第11図に示す対数圧縮回路
ではモニタ用の光電変換素子MPD₂の光電流による被写体
輝度を充分検出することはできない。しかしながら、第
12図に示すように、モニタ用の光電変換素子MPD₂を焦点
検出用の光路とは別に設けた、例えばファインダ光路に
設けると光電流が増え、低輝度でも応答が速くなるので
第11図に示すような対数圧縮回路を使うことができる。
第11図において、オペアンプA₁の差動入力端子には、定
電圧源Vrefと定電流源Irefが接続され、入出力端子間に
ダイオードD₂が接続されて電流−電圧変換する。オペア
ンプA₂の差動入力端子間にモニタ用光電変換素子MPD₂が
接続され、入出力端子間にはダイオードD₃が接続され
る。

第12図は、この第４実施例における焦点検出光学系の
構成図である。第６図に示した第１実施例と同一部材に
ついては、同じ符号を付し、その説明は重複を避けてこ
れを省略する。勿論、CCDイメージセンサ６の代わり
に、第2,3実施例で述べたCCDイメージセンサ6A,6Bを用
いることができる。第12図に示すレンズL₃は、モニタ用
光電変換素子MPD₂の測光領域が焦点検出のための測距範
囲に等しくなるようにするための結像レンズである。フ
ァインダ光学系を透過した光は、上記レンズL₃を介し、
モニタ用光電変換素子MPD₂に照射される。

このように構成されたこの第４実施例は、次のように
作動する。即ち、オペアンプA₁の出力電圧は、差動入力
端子に接続された定電流Irefを電流−電圧変換して定電
圧化される。そして、オペアンプA₂の差動入力端子間に
接続されたモニタ用光電変換素子MPD₂の光電流は、オペ
アンプA₂とダイオードD₃とからなる対数圧縮回路で対数
圧縮され、電圧V_BVとして出力される。この出力電圧V_BV
は下記の（１）式で与えられる。

第11図において、光電変換素子MPD₂の光電流をI_pとす
ると、出力電圧V_BVは、となる。ただし、ｋはボルツマンの定数、Ｔは絶対温
度、ｑは電子の電荷、Irefは定電流、Vrefは基準電圧で
ある。

即ち、出力電圧V_BVとしては被写体の明るさの対数に
比例した電圧が得られるので、この電圧をA/D変換し、C
PU9に取り込み、予め設定された値と比較することによ
り、光電変換部の電荷蓄積容量を切換えることが可能と
なる。従って、この実施例では、前記実施例のように、
まず蓄積容量切換信号CCGを“L"にして一連の計測を行
ない、電荷蓄積時間が所定時間より速い場合、蓄積容量
切換信号CCGを“H"にして再度計測するような２回電荷
蓄積を行なう必要がなく、一回の計測で測定完了とな
る。

なお、上記各実施例において、CCDイメージセンサの
信号出力OSのレベルを、電荷蓄積時間が異なっても常に
一定になるようにするため、第１図のCCDイメージセン
サ６ではCCD転送レジスタ５の出力のフローティングデ
ィフュージョンを切り換えるようにし、第７図のCCDイ
メージセンサ6Aでは転送ゲート４に与える電位ポテンシ
ャルを切り換えるようにしている。このようにすること
により、CCDイメージセンサの出力端に接続されるA/Dコ
ンバータ８の入力レンジを常に最大レンジに一定に保つ
ことができ精度を高めることができる。しかしながら、
必ずしもCCDイメージセンサの信号出力OSを一定に保つ
必要性はなく、第７図に示したCCDイメージセンサ6A
と、第３図に示したCCDドライバ７の組合せを用いるこ
とも可能である。この場合、フォトダイオードアレイ１
の受光する明るさが所定より明るいときは蓄積容量切換
信号CCGを“H"にし、FET Q₇がオンすることによりモニ
タ用光電変換素子MPD₁と並列にキャパシタC_Mが接続され
るので、電荷蓄積容量切換信号CCGが“L"の場合に比べ
て長くなるので、蓄積部に蓄積される電荷は増え、CCD
イメージセンサの信号出力OSの電位は蓄積容量切換信号
CCGが“L"の場合に比べて高くなる。したがって、この
場合は、フォトダイオードアレイ１の受光する明るさに
応じてA/Dコンバータ８の入力電圧（信号OSに相当）が
変化するので、若干精度が悪くなる虞れがある。

［発明の効果］以上述べたように、本発明によれば、高輝度において
は電荷蓄積容量を大きくして、電荷蓄積時間を長くと
り、電荷蓄積終了からCCDイメージセンサの転送ライン
に電荷を転送するまでの時間の応答遅れによる積分時間
のエラーを少なくすることができるので、低輝度から高
輝度までの広い範囲に亘るダイナックレンジにおいて焦
点検出が可能となる。

【図面の簡単な説明】

第１図は、本発明の第１実施例を示す焦点検出用光電変
換装置のCCDイメージセンサの電気回路図、第２図は、上記第１実施例を用いた焦点検出装置のブロ
ック系統図、第３図は、上記第２図中のCCDドライバの電気回路図、第４図および第５図は、上記第１実施例における各信号
の動作を説明するためのタイミングチャート、第６図は、上記第１実施例を適用したカメラにおける焦
点検出用光学系を示す構成図、第７図は、本発明の第２実施例におけるCCDイメージセ
ンサの電気回路図、第８図は、上記第２実施例におけるCCDドライバの電気
回路図、第９図は、上記第２実施例における各信号の動作を説明
するためのタイミングチャート、第10図は、本発明の第３実施例におけるCCDイメージセ
ンサの電気回路図、第11図は、本発明の第４実施例における輝度検出回路の
電気回路図、第12図は、上記第４実施例を適用したカメラにおける焦
点検出用光学系を示す構成図である。１……フォトダイオードアレイ（電荷蓄積型光電変換素
子列）４……転送ゲート５……CCD転送レジスタ 6,6A,6B……CCDイメージセンサ（自己走査型イメージセ
ンサ） 7,7A……CCDドライバ（蓄積容量制御手段）９……CPU（電荷蓄積時間制御手段，蓄積容量制御手
段） 14……コンパレータ（電荷蓄積時間モニタ手段） PD₁〜PD_n……電荷蓄積型光電変換素子列 MPD₁,MPD₂……モニタ用光電変換素子（電荷蓄積時間モ
ニタ手段） C_M……キャパシタ（電荷蓄積時間モニタ手段） Q_C1〜Ｑ_Cn′ Q_FD……FET（蓄積容量制御手段） Q_T1〜Q_Tn……FET（転送ゲート）

Claims

(57)【特許請求の範囲】

【請求項１】電荷蓄積型の光電変換素子列からなるイメ
ージセンサを有する光電変換手段の出力に基づいて焦点
検出を行う焦点検出用光電変換装置において、上記光電変換素子列の電荷蓄積時間を制御する電荷蓄積
時間制御手段と、上記電荷蓄積時間が所定時間より速いか否かを検出する
電荷蓄積時間モニタ手段と、このモニタ手段の出力に応じて、上記電荷蓄積時間が所
定時間より速い場合には、上記光電変換手段の蓄積容量
が増加するように制御する蓄積容量制御手段と、を具備したことを特徴とする焦点検出用光電変換装置。
【請求項２】上記蓄積容量制御手段は、上記光電変換素
子列の転送レジスタ出力段のフローティングディフュー
ジョンの容量を切換えることを特徴とする特許請求の範
囲第１項記載の焦点検出用光電変換装置。
【請求項３】上記蓄積容量制御手段は、上記光電変換素
子列とこの素子列で生成された電荷を蓄積する蓄積部と
の間に設けられた転送ゲートを有し、この転送ゲートに
印加するポテンシャルを制御することを特徴とする特許
請求の範囲第１項記載の焦点検出用光電変換装置。
【請求項４】上記蓄積容量制御手段は、上記光電変換素
子列の各光電変換素子と並列にコンデンサを設けたこと
を特徴とする特許請求の範囲第１項記載の焦点検出用光
電変換装置。
【請求項５】上記蓄積容量制御手段は、上記モニタ手段
の電荷蓄積時間の計時用のコンデンサと上記光電変換素
子列からの出力段に設けられたコンデンサの両方の蓄積
容量を変更することを特徴とする特許請求の範囲第１項
記載の焦点検出用光電変換装置。
【請求項６】上記蓄積容量制御手段は、上記モニタ手段
の電荷蓄積時間の計時用のコンデンサの蓄積容量を変更
すると共に、転送ゲートパルスのレベルを変更すること
を特徴とする特許請求の範囲第１項記載の焦点検出用光
電変換装置。
【請求項７】上記光電変換素子列は個々の光電変換素子
と並列にスイッチング素子を介して並列コンデンサを接
続し、上記電荷蓄積時間制御手段は上記光電変換素子列
の出力段に設けられたコンデンサの蓄積容量を増加させ
る際には上記スイッチング素子をオンにすることを特徴
とする特許請求の範囲第１項記載の焦点検出用光電変換
装置。