JPH0628415B2 - 自己走査型イメージセンサーを用いた画像処理装置 - Google Patents

Description

【発明の詳細な説明】 技術分野 この発明は、電荷蓄積部及び蓄積電荷転送用の転送部を
有する自己走査型イメージセンサーの画像信号を処理す
る、例えばカメラの焦点検出装置に有用な画像処理装置
に関する。

従来技術 従来上記のようなカメラの焦点検出装置としては、電荷
蓄積部、転送部が夫々フォトダイオード列、ＣＣＤシフ
トレジスタから成るＣＣＤ（Charge Coupled Device）
を自己走査型イメージセンサーとして用いたものが知ら
れている。この場合、ＣＣＤに積分クリアパルスと呼ば
れる正パルスが入力されると、フォトダイオード列を構
成する各フォトダイオードは一旦略電源電圧レベルまで
充電され、次にその積分クリアパルスが消滅することに
よって放電（以下、これを負の電荷の蓄積と考えて、電
荷蓄積と呼ぶ）を開始する。そして、次にシフトパルス
と呼ばれる正パルスがＣＣＤに入力されると、各フォト
ダイオードから転送部の対応するセルに向けて蓄積電荷
の転送が行われ、所定周期でＣＣＤに入力されている転
送クロックパルスにしたがってその転送部が受取った蓄
積電荷が順次画像信号出力回路へ転送される。この画像
信号出力回路からは順次転送される蓄積電荷が電圧信号
に変換されて出力されるが、それらをＡ／Ｄ変換した後
所定のプログラムにしたがって演算処理することによっ
て、撮影レンズの焦点調節状態を検出することができ
る。

ところで、上記のシフトパルスの発生時期は被写体輝度
に応じて変化させなければならない。すなわち、これを
一定のタイミングで発生させるようにすると、被写体が
暗い場合電荷蓄積部の各フォトダイオードに十分な電荷
蓄積がなされない反面、被写体が明るいと各フォトダイ
オードの蓄積電荷が飽和状態となり、いずれにしろ信頼
できる画像信号を得ることができない。このため、輝度
に応じてシフトパルスの発生時期を変化させる構成とし
て、モニター用受光手段と、積分クリアパルスの発生に
より電源電圧レベルに略等しい初期レベルに出力が回復
し、その積分クリアパルスの消滅と同時にモニター用受
光手段の出力に応じた速度で出力を低下させるように構
成されたモニター回路、このモニター回路の出力が所定
レベル低下したことを判定する判定手段とを設け、シフ
トパルスはこの判定手段による判定がなされた時に発生
して電荷蓄積動作を終了させるように構成する。ところ
が、一方でシフトパルスは転送クロックパルスと無関係
に発生させてよいものではない。すなわち、転送クロッ
クパルスによって電荷転送部から蓄積電荷が画像信号出
力回路に転送されている間にシフトパルスを発生させる
と、新旧の蓄積電荷が電荷転送部において混合され、画
像信号が意味をなさないものになってしまう。このため
従来は、特定の位相の転送クロックパルス（ＣＣＤでは
２相以上の転送クロックパルスが電荷転送のために必要
である）の立下りで電荷転送を開始させるから、その特
定の位相の転送クロックパルスが立上っている期間だけ
シフトパルスの発生を許可する構成を輝度に応じてシフ
トパルス発生時期を変化させる上記構成と共に設けるの
が普通であった。しかしながら、このような従来の場
合、上記特定の位相の転送クロックパルスが立上ってい
る期間に上記モニター回路出力の所定レベルの低下が判
定されるすなわち電荷蓄積動作を終了させるための信号
が出力されるとは限らず、その転送クロックパルスが立
下っている期間にその判定がなされると、次にその転送
クロックパルスが立上るまでシフトパルスの発生が遅
れ、被写体が明るい場合には、電荷蓄積部のフォトダイ
オードの蓄積電荷がシフトパルスの発生までに飽和して
しまう問題があった。

目的 この発明は、上述の問題を解決した画像処理装置を提供
することを目的としている。

要旨 この発明の画像処理装置では、自己走査型イメージセン
サの電荷蓄積動作を終了させるための信号に応答して、
転送クロックパルス発生手段をリセットするリセットパ
ルスを発生するリセットパルス発生手段を設け、このリ
セットパルス発生手段にシフトパルス発生手段を接続し
て、シフトパルスをリセットパルスに応答して発生させ
る。

実施例 次にこの発明の一実施例を第１図乃至第11図を参照して
説明する。

まず、この実施例の全体回路を示す第１図において、
（１）は、後述するように、例えばＣＣＤのような自己
走査型イメージセンサーと、画像信号出力回路、輝度モ
ニター用受光素子、輝度モニター回路、及び基準信号発
生回路とを備えた光電変換ブロック、（10）は転送クロ
ックパルス発生ブロック、（20）は光電変換ブロック
（１）からの信号にもとづいて撮影レンズの焦点調節状
態判定の基礎となるディジタル信号を形成する回路ブロ
ック、（30）は回路ブロック（20）からのディジタル信
号にもとづいて撮影レンズの焦点調節状態を判別する一
方、各回路ブロックの制御動作を行うマイクロコンピュ
ータである。

又、（40）は光電変換ブロック（１）内の輝度モニター
回路の出力にもとづいて、回路ブロック（20）内の増幅
器の増幅率制御を行う一方、光電変換ブロック（１）内
の自己走査型イメージセンサーの電荷蓄積時間（光電流
積分時間）を制御する輝度判定回路、（ＡＮ１）（ＡＮ
２）はオア回路（ＯＲ１）と共にゲート手段を構成する
アンド回路、（ＤＦ１）は後述のフリップフロップ（Ｆ
Ｆ０）（ＦＦ１）乃至（ＦＦ６）をリセットするリセッ
トパルスを発生するＤフリップフロップ、（ＤＦ２）は
イメージセンサー内において電荷蓄積部に蓄積された電
荷を転送部へ転送するシフトパルスを発生するＤフリッ
プフロップ、（ＣＬ１）は基準クロックパルスを発生す
るクロック回路、（ＦＦ０）はＲ−Ｓフリップフロップ
である。

第２図は上述の光電変換ブロック（１）を示したもの
で、フォトダイオード列（Ｐ１）（Ｐ２）（Ｐ３）…
（Ｐｎ-2）（Ｐｎ-1）（Ｐｎ）から成るイメージセンサ
ーアレイ（ＰＡ）、積分クリアゲート（ＩＣＧ）、シフ
トゲート（ＳＧ）、ＣＣＤシフトレジスタ（ＳＲ）によ
り上述の自己走査型イメージセンサーが構成されてい
る。ここで、転送部であるＣＣＤシフトレジスタ（Ｓ
Ｒ）のセル数は電荷蓄積部であるイメージセンサーアレ
イ（ＰＡ）のフォトダイオード数（画素数）よりも３個
多く、セル（Ｒ１）（Ｒ２）（Ｒ３）は後述の空送り用
であり、イメージセンサーアレイ（ＰＡ）の各フォトダ
イオード（Ｐ１）（Ｐ２）（Ｐ３）…（Ｐｎ-2）（Ｐｎ
-1）（Ｐｎ）の蓄積電は荷セル（Ｒ４）（Ｒ５）（Ｒ
６）…（Ｒｎ＋１）（Ｒｎ＋２）（Ｒｎ＋３）に転送さ
れる。各フォトダイオードは、第３図に示したように、
電源（＋Ｖ）に対して積分クリアゲート（ＩＣＧ）に相
当するスイッチ（Ｓ）を介して互に並列接続された一対
のダイオード（Ｄ１）（Ｄ２）とＦＥＴ（Ｑ10）から成
り、一方のダイオード（Ｄ１）が光を受けるように設置
されている。ＦＥＴ（Ｑ10）はダイオード（Ｄ１）の両
端の電圧を略一定に保ち、ダイオード（Ｄ１）の容量分
を無視できように設けたもので、そのゲートは接地され
ている。今、スイッチ（Ｓ）が閉じるとダイオード（Ｄ
２）のアノード、カソード間に電荷が蓄積され、そのア
ノード電圧は電源電圧に等しくなる。そして、次にスイ
ッチ（Ｓ）が開かれると、ダイオード（Ｄ２）はダイオ
ード（Ｄ１）の光電流によってＦＥＴ（Ｑ10）を介して
放電し、そのアノード電圧は時間の経過と共に降下す
る。すなわち、これはダイオード（Ｄ１）に入射する光
の強度に応じた速度でダイオード（Ｄ２）のカソードに
負の電荷が蓄積されると考えてよく、したがって、各フ
ォトダイオードは入射光強度に応じた速度で、電荷の蓄
積を行うものとして説明する。

上記スイッチ（Ｓ１）は実際には積分クリアゲート（Ｉ
ＣＧ）に入力される積分クリアパルスによって導通し、
そのパルスが消滅すると不導通となる半導体アナログス
イッチで構成される。シフトゲート（ＳＧ）はフォトダ
イオード（Ｐ１）（Ｐ２）（Ｐ３）…（Ｐｎ-2）（Ｐｎ
-1）（Ｐｎ）の蓄積電荷を後述のシフトパルスを受けて
ＣＣＤシフトレジスタ（ＳＲ）のセル（Ｒ４）（Ｒ５）
（Ｒ６）…（Ｒｎ＋１）（Ｒｎ＋２）（Ｒｎ＋３）に並
列的に転送する。フォトダイオード（Ｐ１）（Ｐ２）
（Ｐ３）…（Ｐｎ-2）（Ｐｎ-1）（Ｐｎ）の電荷蓄積は
シフトパルスのシフトゲート（ＳＧ）への入力によって
終了する。又、ＣＣＤシフトレジスタ（ＳＲ）は後述の
転送クロックパルス（φ１）（φ２）が入力される毎
に、転送クロックパルス（φ１）の立下りで１セル分の
蓄積電荷を順次後述の画像信号出力回路へ出力する。な
お、イメージセンサーアレイ（ＰＡ）の一端から教えて
所定個（10個）のフォトダイオード（Ｐ１）（Ｐ２）…
（Ｐ10）アルミニウム膜で覆われており、後述のように
暗出力補正用として用いられる。第２図の（Ｔ８）（Ｔ
９）は上述のイメージセンサー、回路（ＭＣ）（ＲＳ）
（ＶＳ）に電源（＋Ｖ）を供給するための電源端子であ
る。

ところで、イメージセンサーアレイ（ＰＡ）をカメラに
おいてどのような位置に配置するかは、焦点検出方式に
よって異なる。第４図は、この発明を適用可能な焦点検
出光学系の一例を示しており、（ＴＬ）は撮影レンズ、
（ＣＬ）はコンデンサーレンズ、（Ｌ１）（Ｌ２）は撮
影レンズ（ＴＬ）の主光軸（ｌ）に関して対称に配置さ
れた一対の再結像レンズ、（Ｍ）はマスク、（Ｆ）はカ
メラのフィルム面と等価な撮影レンズ（ＴＬ）の予定結
像面である。この光学系によれば、撮影レンズ（ＴＬ）
により予定結像面（Ｆ）上乃至はその前後に被写体像が
結像されると、再結像レンズ（Ｌ１）（Ｌ２）がその被
写体像をイメージセンサーアレイ（ＰＡ）上に第１、第
２像として再形成するが、イメージセンサーアレイ（Ｐ
Ａ）上でのその第１、第２像の間隔は撮影レンズ（Ｔ
Ｌ）の焦点調節状態、すなわちそれによって形成される
被写体像の予定結像面（Ｆ）に対するずれ状態によって
変化する。したがって、イメージセンサーアレイ（Ｄ
Ａ）の各画素の出力にもとづいて第１、第２像の間隔を
検出すれば撮影レンズ（ＴＬ）の焦点調節状態を示すデ
フォーカス量及びデフォーカス方向を判定できるが、そ
れに必要な出力処理方法については後述する。なお、第
４図において、イメージセンサーアレイ（ＰＡ）は、コ
ンデンサーレンズ（ＣＬ）及び一対の再結像レンズ（Ｌ
１）（Ｌ２）に関して予定結像面（Ｆ）と共役な位置乃
至はその近傍に配置される。

再び第２図において、（ＭＰ）は輝度モニター用の受光
素子であるフォトダイオード、（ＭＣ）は輝度モニター
回路、（ＲＳ）は基準信号発生回路、（ＶＳ）は画像信
号出力回路である。輝度モニター回路（ＭＣ）はＦＥＴ
（Ｑ１）（Ｑ２）（Ｑ３）とコンデンサー（Ｃ１）から
成る。

ＦＥＴ（Ｑ１）はそのゲートが上記イメージセンサーの
積分クリアゲート（３）に接続されており、その積分ク
リアゲート（ＩＣＧ）を通過した積分クリアパルスによ
って導通し、これによりコンデンサー（Ｃ１）が電源電
圧（＋Ｖ）のレベルまで充電される。ＦＥＴ（Ｑ１）と
コンデンサ（Ｃ１）の接続点（Ｊ１）はＥＦＴ（Ｑ12）
を介してフォトダイオード（ＭＰ）のアノードに接続さ
れる一方、ＦＥＴ（Ｑ２）のゲートに接続されている。
ＦＥＴ（Ｑ12）はゲートが接地されており、フォトダイ
オード（ＭＰ）の両端の電圧を略一定に保ち、その容量
分の影響を無視することができるように設けられてい
る。ＦＥＴ（Ｑ２）（Ｑ３）は電源に対して互いに直列
接続され、出力インピーダンスが低く、入力インピーダ
ンスの高いバッファを構成しており、ＦＥＴ（Ｑ３）は
ソースフォロアーで用いられているため、ＦＥＴ（Ｑ
２）（Ｑ３）の接続点から引出された出力端子（Ｔ１）
からは、接続点（Ｊ１）の電位に対応した電圧（Ｖｍ）
が出力される。上記積分クリアパルスが消滅するとＦＥ
Ｔ（Ｑ１）は不導通となり、コンデンサ（Ｃ１）はフォ
トダイオード（ＭＰ）の光電流によって放電され、それ
に応じて端子（Ｔ１）の出力電圧が降下する。第５図は
この端子（Ｔ１）の出力電圧の時間的変化を示したもの
であり、（ｌ１）（ｌ２）（ｌ３）（ｌ４）（ｌ５）は
輝度によって電圧降下の速度が変化することを示してい
る。（ＲＮ）で示す立上りは、積分クリアパルスによる
誘導ノイズを表わす。

基準電圧発生回路（ＲＳ）は、ＦＥＴ（Ｑ４）（Ｑ５）
（Ｑ６）及びコンデンサ（Ｃ２）とから成るが、これら
は上述のＦＥＴ（Ｑ１）（Ｑ２）（Ｑ３）及びコンデン
サ（Ｃ１）と夫々同じ特性を備えており、その回路接続
も輝度モニター回路（ＭＣ）におけるＦＥＴ（Ｑ１）
（Ｑ２）（Ｑ３）及びコンデンサ（Ｃ１）の回路接続と
同じである。但し、ＦＥＴ（Ｑ４）とコンデンサ（Ｃ
２）の接続点（Ｊ２）にはＦＥＴ（Ｑ５）のゲートが接
続されているだけであり、したがって、ＦＥＴ（Ｑ２）
（Ｑ３）と同様に出力インピーダンスが低く、入力イン
ピーダンスが高いバッファを構成しているＦＥＴ（Ｑ
５）（Ｑ６）の接続点から引出した出力端子（Ｔ２）か
ら出力される電圧信号は積分クリアパルスの消滅後も第
５図に示したように一定に保たれる。すなわち、積分ク
リアパルスの消滅直後（Ｔ０）における接続点（Ｊ１）
（Ｊ２）の電位は上述のようにＦＥＴ（Ｑ１）（Ｑ２）
（Ｑ３）及びコンデンサ（Ｃ１）とＦＥＴ（Ｑ４）（Ｑ
５）（Ｑ６）及びコンデンサ（Ｃ２）の特性が夫々同じ
であることから互に等しいので、端子（Ｔ２）から出力
される電圧信号は端子（Ｔ１）から出力される電圧信号
の降下量を求めるための基準電圧（Ｖref）として用い
ることができる。

画像信号出力回路（ＶＳ）は、ＦＥＴ（Ｑ７）（Ｑ８）
（Ｑ９）及びコンデンサ（Ｃ３）から成り、好ましく
は、これらにもＦＥＴ（Ｑ１）（Ｑ２）（Ｑ３）及びコ
ンデンサ（Ｃ１）と夫々同じ特性のものを用いる。但
し、回路接続においては、ＦＥＴ（Ｑ７）のゲートには
転送クロックパルス（φ１）が印加されるようになって
おり、又、ＦＥＴ（Ｑ７）とコンデンサ（Ｃ３）の接続
点（Ｊ３）はＦＥＴ（Ｑ８）のゲート及びイメージセン
サーのＣＣＤシフトレジスタ（５）の転送端子に接続さ
れている。このため、１個の転送パルス（φ１）が入力
される毎にＦＥＴ（Ｑ７）が導通してコンデンサ（Ｃ
３）は電源電圧（＋Ｖ）のレベルまで充電され、画像信
号出力回路（ＶＳ）がリセットされるが、その各転送パ
ルス（φ１）により転送されるＣＣＤシフトレジスタ
（５）の蓄積電荷に応じて繰返して放電し、結局、低出
力インピーダンス高入力インピーダンスのバッファを構
成しているＦＥＴ（Ｑ８）と（Ｑ９）の接続点から引出
された出力端子（Ｔ３）からは、イメージセンサーの画
素である各フォトダイオードの蓄積電荷に対応した出力
が順次電圧信号（Ｖos）として出力され、それらが全体
で画像信号を形成する。

なお、上述の回路（ＭＣ）（ＲＳ）（ＶＳ）における
（Ｃ１）（Ｃ２）（Ｃ３）は説明の便宜上コンデンサで
あるとして説明したが、ダイオードのＰＮ接合に置換え
ることができ、これらの回路を集積化する場合には、夫
々ダイオードとして製作する。又、モニター用受光素子
であるフォトダイオード（ＭＰ）はイメージセンサーア
レイ（ＰＡ）の近傍に撮影レンズを通過した光の一部を
受光するよう配置される。

次に第１図を再び参照して、転送クロックパルス（φ
１）（φ２）を発生する転送クロックパルス発生ブロッ
ク（10）の回路構成の例を説明する。（ＦＦ１）（ＦＦ
２）…（ＦＦ６）は分周回路を形成するフリップフロッ
プ回路であり、初段のフリップフロップ（ＦＦ１）のＴ
入力にはクロック回路（ＣＬ１）からのクロックパルス
（周期２μ秒）が入力される。フリップフロップ（ＦＦ
３）（ＦＦ４）（ＦＦ５）（ＦＦ６）のＱ出力はオア回
路（ＯＲ２）にて夫々入力されており、そのオア回路
（ＯＲ２）の出力はアンド回路（ＡＮ４）の一方の入力
に入力される。アンド回路（ＡＮ４）のもう一方の入力
はインバータ（ＩＮ１）を介してマイクロコンピュータ
（30）の端子（Ｔ22）に接続されていて、端子（Ｔ22）
が“０”の信号を出力するとき、このアンド回路（ＡＮ
４）からはオア回路（ＯＲ２）の“１”の信号が出力さ
れる。一方、アンド回路（ＡＮ５）は一方の入力がクロ
ック回路（ＣＬ２）に接続され、他方の入力が上述の端
子（Ｔ22）に接続されており、したがって上述の端子
（Ｔ22）が“１”の信号を出力するとき、クロック回路
（ＣＬ２）からのクロックパルスを出力する。ここで、
クロック回路（ＣＬ２）から出力されるクロックパルス
の周期はクロック回路（ＣＬ１）から出力されるクロッ
クパルスを分周したフリップフロップＦＦ６の出力（Ｑ
６）の周期よりも数十倍短く設定されている。オア回路
（ＯＲ３）は、アンド回路（ＡＮ４）（ＡＮ５）のいず
れかの出力信号が“１”のとき“１”の信号を転送クロ
ックパルス（φ２）として光電変換ブロック（１）内の
ＣＣＤシフトレジスタ（ＳＲ）へ出力する。又、オア回
路（ＯＲ３）にはインバータ（ＩＮ２）が接続されてい
て、このインバータ（ＩＮ２）は（φ２）とは逆位相の
信号を転送クロックパルス（φ１）として光電変換ブロ
ック（１）内のＣＣＤシフトレジスタ（ＳＲ）及び画像
信号出力回路（ＶＳ）へ出力する（第２図参照）なお、
マイクロコンピュータ（30）の端子（Ｔ22）からの
“１”の信号はイニシャライズ作動をイメージセンサー
に行わせるための信号である。

第６図は輝度判定回路（40）及び回路ブロック（20）の
一例を示している。この図で（Ｔ10）（Ｔ11）（Ｔ12）
は夫々第２図の端子（Ｔ１）（Ｔ２）（Ｔ３）に接続さ
れる端子であり、端子（Ｔ13）（Ｔ15）（Ｔ16）には後
述のように夫々マイクロコンピュータ（30）からデータ
バス（ＤＢ１）を介してラッチパルス、サンプル指定パ
ルス、サンプル指定リセットパルスが入力される。又、
端子（Ｔ14）は第１図のアンド回路（ＡＮ２）の１つの
入力に接続されている。まず、輝度判定回路（40）から
説明すると、この回路は上述の輝度モニター回路（Ｍ
Ｃ）の出力電圧（Ｖｍ）の積分クリアパルス消滅後の降
下の程度を段階的に判別するための比較器（ＡＣ１）
（ＡＣ２）（ＡＣ３）（ＡＣ４）を備えている。これら
の比較器の反転入力はバッファ（Ｂ１）を介して端子
（Ｔ10）に夫々接続されている。一方、これらの比較器
（ＡＣ１）（ＡＣ２）（ＡＣ３）（ＡＣ４）の非反転入
力は、抵抗（Ｒ１）と定電流源（Ｉ１）の接続点（Ｊ
４）、抵抗（Ｒ２）と定電流源（Ｉ２）の接続点（Ｊ
５）、抵抗（Ｒ３）と定電流源（Ｉ３）の接続点（Ｊ
６）、抵抗（Ｒ４）と定電流源（Ｉ４）の接続点（Ｊ
７）に夫々接続されており、抵抗（Ｒ１）（Ｒ２）（Ｒ
３）（Ｒ４）はバッファ（Ｂ２）を介して端子（Ｔ11）
に接続されている。このような回路接続であれば、接続
点（Ｊ４）（Ｊ５）（Ｊ６）（Ｊ７）には端子（Ｔ11）
に印加される上述の基準電圧発生回路（ＲＳ）の電圧
（Ｖref）から夫々抵抗（Ｒ１）（Ｒ２）（Ｒ３）（Ｒ
４）での電圧降下を差引いた電圧が発生しており、対抗
（Ｒ１）（Ｒ２）（Ｒ３）（Ｒ４）の抵抗値及び定電流
源（Ｉ１）（Ｉ２）（Ｉ３）（Ｉ４）の電流値を選ぶこ
とによって、端子（Ｔ10）に入力される上述の輝度モニ
ター回路（ＭＣ）の出力電圧（Ｖｍ）の電圧降下の程度
に応じて、比較器（ＡＣ１）（ＡＣ２）（ＡＣ３）（Ａ
Ｃ４）の出力が順次“０”から“１”に反転する。（Ｄ
Ｆ３）（ＤＦ４）（ＤＦ５）は夫々Ｄ入力が比較器（Ａ
Ｃ１）（ＡＣ２）（ＡＣ３）の出力に接続されたＤフリ
ップフロップであり、これらのＣＰ入力には第１図のマ
イクロコンピュータ（30）からのラッチパルスが端子
（Ｔ13）を介して積分クリアパルスの立下りから所定時
間（100m秒）後にあるいはその所定時間が経過する前の
時点でシフトパルスが発生する場合にはそれに同期し
て、入力される。そして、そのラッチパルスが入力され
ると、Ｄフリップフロップ（ＤＦ３）（ＤＦ４）（ＤＦ
５）は、直前の比較器（ＡＣ１）（ＡＣ２）（ＡＣ３）
の出力を夫々Ｑ出力に出力し、出力からは反転出力を
出力する。（ＡＮ６）は一方の入力がＤフリップフロッ
プ（ＤＦ３）のＱ出力に、もう一方の入力がＤフリップ
フロップ（ＤＦ４）の出力に接続されたアンド回路、
（ＡＮ７）は一方の入力がＤフリップフロップ（ＤＦ
４）のＱ出力に、もう一方の入力がＤフリップフロップ
（ＤＦ５）の出力に接続されたアンド回路であり、ア
ンド回路（ＡＮ６）（ＡＮ７）の出力（ｂ）（ｃ）、Ｄ
フリップフロップ（ＤＦ３）の出力（ａ）、（ＤＦ
５）のＱ出力（ｄ）、さらに比較器（ＡＣ４）の出力
（ｅ）が輝度判定回路（40）の出力となる。すなわち、
それらの出力がモニター用受光素子（ＰＭ）で検出した
輝度レベルを示す信号となる。

これを第５図を参照してさらに詳しく説明すると、第５
図で（ｌ１）（ｌ２）（ｌ３）（ｌ４）は積分クリアパ
ルス消滅時点（ｔ０）から上述の所定の時間（100m秒）
経過時点（ｔ３）までに生じる電圧降下が夫々0.35Ｖ未
満の場合、0.35Ｖから0.7Ｖ未満の場合、0.7Ｖから1.4
Ｖ未満の場合、1.4Ｖから2.8Ｖ未満の場合の輝度モニタ
ー回路（ＭＣ）の出力電圧変化を示しており、又、（ｌ
５）は積分クリアパルス消滅時点（ｔ０）から上述の所
定時間（100m秒）経過前の時点（ｔ２）で2.8Ｖの電圧
降下が生じる場合の同モニター回路（ＭＣ）の出力電圧
変化を示している。（ｌ１）（ｌ２）（ｌ３）（ｌ４）
（ｌ５）のいずれの電圧降下となるかは上述のようにモ
ニター用受光素子（ＤＭ）の光電流の大きさに依存して
おり、輝度モニター回路（ＭＣ）の出力電圧変化が（ｌ
１）（ｌ２）（ｌ３）（ｌ４）のようになる場合は低輝
度の場合、（ｌ５）のようになる場合は高輝度の場合で
ある。今、端子（Ｊ４）（Ｊ５）（Ｊ６）（Ｊ７）の電
圧が夫々端子（Ｔ11）に入力される基準電圧発生回路
（ＲＳ）の出力電圧（Ｖref）よりも、夫々0.35Ｖ、0.7
Ｖ、1.4Ｖ、2.8Ｖ低くなるように、上述の抵抗（Ｒ１）
（Ｒ２）（Ｒ３）（Ｒ４）の抵抗値及び定電流源（Ｉ
１）（Ｉ２）（Ｉ３）（Ｉ４）の電流値を設定すると、
ラッチパルス発生後における（ｌ１）（ｌ２）（ｌ３）
（ｌ４）（ｌ５）に対応したＤフリップフロップ（ＤＦ
３）（ＤＦ４）（ＤＦ５）のＱ出力、出力、及び輝度
モニター回路（ＭＣ）の出力（ａ）（ｂ）（ｃ）（ｄ）
（ｅ）は次の第１表に示す通りとなる。

なお、（ｌ５）の場合、比較器（ＡＣ４）の出力（ｄ）
は積分クリアパルス消滅時点（ｔ０）から所定時間（10
0m秒）が経過する前の時点（ｔ２）で“０”から“１”
になる。

第６図の残りの回路は第１図の回路ブロック（20）を構
成する。（22）はバッファ（Ｂ３）を介して端子（Ｔ1
2）から入力される画像信号出力回路（ＶＳ）の出力電
圧（Ｖos）と、バッファ（Ｂ２）を介して端子（Ｔ11）
から入力される基準信号発生回路（ＲＳ）の出力電圧
（Ｖref）との差に対応する出力（Ｖ１）を発生する減
算回路である。（24）はイメージセンサーアレイ（Ｐ
Ａ）におけるアルミニウム膜で覆われ所定個（10個）分
のフォトダイオード（Ｐ２）から（Ｐ９）のうち両端の
ダイオード（Ｐ２）（Ｑ９）を除いたものの蓄積電荷に
対応する画像信号のピーク値（Ｖ２）（最低レベルの画
素信号）を検知し、それをラッチして出力するピーク値
検出回路であり、これにより、アルミニウム被膜で覆わ
れていない、上述の第１第２像を受けているイメージセ
ンサーアレイ（ＰＡ）におけるフォトダイオードの蓄積
電荷に対応する画素信号に対し、いわゆる暗出力補正用
の信号Ｖ２が形成される。すなわち、マイクロコンピュ
ータ（30）は、転送クロックパルス（φ１）（φ２）に
よりＣＣＤシフトレジスタ（ＳＲ）から順次蓄積電荷が
画像信号出力回路（ＶＳ）に転送される場合、セル（Ｒ
５）の蓄積電荷の転送開始と同時にサンプル指定パルス
をデータバス（ＤＢ１）を介して端子（Ｔ15）に出力
し、次いでセル（Ｒ12）の蓄積電荷の転送終了と同時に
サンプル指定リセットパルスをデータバス（ＤＢ１）を
介して端子（Ｔ16）に出力する。したがって、ピーク値
検出回路（24）はセル（Ｒ５）から（Ｒ12）の蓄積電
荷、換言すればフォトダイオード（Ｐ２）から（Ｐ９）
の蓄積電荷の対応する画像信号を取込み、それらのうち
のピーク値を検出することになる。

（26）は回路（22）及び（24）の出力信号（Ｖ１）（Ｖ
２）を差動増幅する増幅器であり、その増幅率が上述の
輝度判定回路（40）の出力（ａ）（ｂ）（ｃ）（ｄ）に
よって制御されるように構成された増幅器である。この
増幅器において、（ＯＰ）は演算増幅器であり、その入
力端子（ｆ）（ｇ）は入力抵抗（Ｒ５）（Ｒ６）を介し
て回路（22）及び（24）に夫々接続されている。（Ｒ
７）乃至（Ｒ14）は演算増幅器（ＯＰ）の増幅率設定の
ために設けられた抵抗であり、（Ｒ５）（Ｒ６）（Ｒ
７）（Ｒ８）（Ｒ11）（Ｒ12）の抵抗値をｒとすると
き、（Ｒ９）（Ｒ13）は2rの抵抗値、（Ｒ10）（Ｒ14）
は４ｒの抵抗値をもっている。（ＡＳ１）乃至（ＡＳ
８）はアナログスイッチであり、このうち（ＡＳ１）乃
至（ＡＳ４）は出力（ａ）（ｂ）（ｃ）（ｄ）に応じて
抵抗（Ｒ７）乃至（Ｒ10）を選択的に有効化して演算幅
器（ＯＰ）の帰還抵抗値を設定するのに対し、（ＡＳ
５）乃至（ＡＳ８）は出力（ａ）（ｂ）（ｃ）（ｄ）に
応じて抵抗（Ｒ11）乃至（Ｒ14）を選択的に有効化して
同増幅器（ＯＰ）のバイアス抵抗値を設定する。すなわ
ち、上述（ｌ１）（ｌ２）（ｌ３）（ｌ４）（ｌ５）の
各電圧降下が生じる場合のそれらのアナログスイッチの
状態及び有効化される抵抗は次の第２表の通りとなる。

上表においてＡは演算増幅器（ＯＰ）の増幅率で、この
増幅器（ＯＰ）の出力電圧は、Ｖout＝Ｅ＋（Ｖ２−Ｖ
１）×Ａで表わされ、これがＡ／Ｄ変換器（ＡＤＣ）に
入力される。但し、Ｅは定電圧源（Ｅ）の電圧であり、
Ａ／Ｄ変換器（ＡＤＣ）の入力レベル範囲に合わせて適
当に設定される。そして、各画素信号に対応したＡ／Ｄ
変換器（ＡＤＣ）の各出力は第１図のマイクロコンピュ
ータの端子（Ｔ22）にデータバス（ＤＢ１）を介して取
込まれ、所定のプログラムにもとづくディジタル演算に
よって、撮影レンズの焦点調節状態が検出される。この
ように、第１図の増幅器（26）は輝度判定回路（50）の
出力に応じて増幅率を変化させ、Ａ／Ｄ変換器（ＡＤ
Ｃ）での信号処理に適した信号を出力するから、広範な
輝度域で撮影レンズの焦点状態の調節が可能である。

再度第１図について説明すると、マイクロコンピュータ
（30）の端子（Ｔ17）は積分クリアパリスの出力端子で
ある。又、マイクロコンピュータ（30）の端子（Ｔ19）
からは、シフトパルスの発生を許可する場合“１”の信
号が出力され、後述のようにイメージセンサーアレイ
（ＰＡ）からＣＣＤシフトレジスタ（ＳＲ）への蓄積電
荷の転送中はシフトパルスの発生を禁止する信号“０”
が出力される。さらにマイクロコンピュータ（30）の端
子（Ｔ18）からは、積分クリアパルスの消滅時点（ｔ
０）から上述の所定時間が経過すると、あるいはその所
定時間経過前にシフトパルスが発生する場合はそのシフ
トパルスの発生に応答して“１”の信号が出力される。
この信号は輝度判定回路（40）に対するラッチパルスと
なる。端子（Ｔ17）から出力される積分クリアパルスは
端子（Ｔ６）を介して光電変換ブロック（１）における
イメージセンサーの積分クリアゲート（ＩＣＧ）に入力
される一方、フリップフロップ（ＦＦ０）をセットし、
そのＱ出力を“１”にして、アンド回路（ＡＮ１）を開
かせる。又、フリップフロップ（ＦＦ０）がセットされ
た状態で端子（Ｔ19）からシフトパルスの発生を許可す
る“１”の信号が出力されると、アンド回路（ＡＮ２）
も開かれる。輝度判定回路（40）の出力端子（Ｔ14）か
らは、第５図の（ｌ５）で示される場合のように被写体
輝度が高い場合のみ、積分クリアパルスの消滅時点（ｔ
０）から所定時間（100m秒）経過する前の時点（ｔ２）
で“１”の信号（ｅ）が出力される。これに対し、第５
図の（ｌ１）（ｌ２）（ｌ３）（ｌ４）で示される場合
のように、被写体輝度が低い場合は、マイクロコンピュ
ータ（30）の端子（Ｔ18）の出力が（ｔ３）の時点で
“１”となり、輝度判定回路（40）の出力端子（Ｔ15）
の出力（ｅ）は“０”に保たれる。したがって、被写体
輝度が高い場合はアンド回路（ＡＮ２）の出力が（t2）
の時点で“１”になり、被写体輝度が低い場合は（t3）
の時点でアンド回路（ＡＮ１）の出力が“１”になり、
いずれか一方の“１”の出力がオア回路（ＯＲ１）を介
してＤフリップフロップ（ＤＦ１）のＤ入力に入力され
る。このＤフリップフロップのＣＫ（クロック）入力に
はクロック回路（ＣＬ１）からの基準クロックパルス
（周期２μ秒）が入力されているため、第６図に示すよ
うに、Ｄ入力に“１”の信号が入力された直後のその基
準クロックパルスの立下りでＤフリップフロップ（ＤＦ
１）のＱ出力は“１”となり、フリップフロップ（ＦＦ
０）がリセットされ、開かれていたアンド回路（ＡＮ
１）又は（ＡＮ２）が閉じると共に、転送クロックパル
ス発生ブロック（10）内のフリップフロップ（ＦＦ１）
乃至（ＦＦ６）がリセットされ、それらのＱ出力（Ｑ
１）乃至（Ｑ６）がすべて“０”になる。そして、アン
ド回路（ＡＮ１）又は（ＡＮ２）がそのようにして閉じ
ると、次の基準クロックパルスの立下りでＤフリップフ
ロップ（ＤＦ１）のＱ出力は“０”に戻り、結局そのＱ
出力からは２μ秒の時間幅の正パルスが出力されたこと
になる。この正パルスがリセットパルスである。一方、
Ｄフリップフロップ（ＤＦ２）はＤフリップフロップ
（ＤＦ１）のＱ出力が“１”になった直後のクロック回
路（ＣＬ１）からの基準クロックパルスの立下りでＱ出
力が“１”になり、Ｄフリップフロップ（ＤＦ１）のＱ
出力が“０”に戻った直後の同クロック回路の基準パル
スの立下りでＱ出力が“０”に戻る。したがってＤフリ
ップフロップ（ＤＦ２）のＱ出力には、リセットパルス
の立下りと同期して立上る２μ秒の時間幅の正パルスが
生じるが、これがシフトパルスである。このシフトパル
スはマイクロコンピュータ（30）の端子（Ｔ21）に入力
されると共に、端子（Ｔ７）を介して光電変換ブロック
（１）におけるイメージセンサーのシフトゲート（Ｓ
Ｇ）に入力される。

以上は第１図の全体の回路構成とそれを構成する回路ブ
ロックについての説明であるが、次に全体の作動を説明
するに先立ち、第７図、第８図を参照して各部での信号
について説明しておく。

第７図はＤフリップフロップ（ＤＦ１）のＱ出力に生じ
るリセットパルスによりリセットされた直後のフリップ
フロップ（ＦＦ１）乃至（ＦＦ６）の出力と、転送パル
ス（φ１）及びＤフリップフロップ（ＤＦ２）のＱ出力
であるシフトパルスの関係を示している。上述のように
リセットパルスの立上りでフリップフロップ（ＦＦ１）
乃至（ＦＦ６）がリセットされ、それらのＱ出力（Ｑ
１）乃至（Ｑ６）はすべて“０”となる。これにより、
オア回路（ＯＲ２）の出力は“０”となるから、転送ク
ロックパルス（φ２）は“０”に立下り、逆に転送クロ
ックパルス（φ１）は“１”に立上る。そして、２μ秒
が経過すると、リセットパルスが立下り、これと同時に
シフトパルスが“１”に立上って、このシフトパルスは
さらに２μ秒後に“０”に立下る。次にオア回路（ＯＲ
２）の出力が“１”となるのは、フリップフロップ（Ｆ
Ｆ３）のＱ出力（Ｑ３）が“１”になるときであって、
これはリセットパルスが“０”に立下ってから８μ秒後
であり、結局、転送クロックパルス（φ１）は10μ秒
“１”の状態に保たれる。シフトパルスはこの転送クロ
ックパルス（φ１）が“１”の状態にある間に発生して
消滅する。このように、（t2）又は（t3）の時点の直後
に転送クロックパルス発生ブロック（10）をリセット
し、新たに出力される転送クロックパルス（φ１）が継
続している間にシフトパルスを発生させるのは、イメー
ジセンサアレイ（ＰＡ）におけるフォトダイオードアレ
イ（Ｐ１）（Ｐ２）（Ｐ３）…（Ｐｎ-2）（Ｐｎ-1）
（Ｐｎ）の電荷蓄積（積分）の終了時点が不必要に遅く
なるのを避けるためである。これを仮に（t2）又は（t
3）の時点の後に第１番目に発生する転送クロックパル
ス（φ１）に同期してシフトパルスを発生させた場合、
（t2）又は（t3）の時点から最大でほぼ転送クロックパ
ルスの１周期の時間フォトダイオード（Ｐ１）（Ｐ２）
（Ｐ３）…（Ｐｎ-2）（Ｐｎ-1）（Ｐｎ）の電荷蓄積が
不必要に行われる可能性があり、被写体がきわめて明る
い場合には電荷蓄積が飽和して、正しい画像信号が得ら
れなくなる恐れがある。又、（t2）又は（t3）の時点の
後のどの時点でシフトパルスが発生するかも必ずしも一
定しないから、画像信号レベルが一定しない問題も生じ
る恐れがある。これに対し、第７図では（t2）又は（t
3）の時点から基準クロックパルスの２周期（４μ秒）
内には必ずシフトパルスが発生するから、そのような恐
れは皆無である。

なお、第７図に示したように、次の転送クロックパルス
（φ１）は出力（Ｑ３）（Ｑ４）（Ｑ５）（Ｑ６）がす
べて“０”となる120μ秒後に“１”となり、この状態
が保たれる時間は８μ秒である。この転送クロックパル
ス以降の転送クロックパルスはすべて８μ秒間“１”の
状態でその後120μ秒間は“０”の状態となる。したが
って、転送クロックパルス（φ１）の周期は128μ秒
で、そのデューティサイクルは１／２ではなく、“１”
の状態と“０”の状態の継続時間比は１／15となる。こ
のようにしておけば、ＣＣＤシフトレジスタ（ＳＲ）の
１セルからの蓄積電荷の画像信号出力回路（ＶＳ）への
転送は転送クロックパルスの立下りで行われるから、信
号処理、特にＡ／Ｄ変換器（ＡＤＣ）でのＡ／Ｄ時間を
十分に確保することができ、変換速度が遅い安価なＡ／
Ｄ変換器を（ＡＤＣ）として使用することができるか
ら、これを使用するカメラのコストダウンを達成するこ
とが可能となる。

第８図はイメージセンサーのシフトパルス発生後の画像
信号出力回路（ＶＳ）及び増幅器（26）の出力を転送ク
ロックパルス（φ１）（φ２）及び基準信号発生回路
（ＲＳ）の出力と共に示している。第７図の場合、シフ
トパルスが発生した時点では、ＣＣＤシフトレジスタ
（ＳＲ）は空の状態になっているものとしてある。この
空の状態をつくるには、フォトダイオード（Ｐ１）（Ｐ
２）（Ｐ３）…（Ｐｎ-2）（Ｐｎ-1）（Ｐｎ）の蓄積電
荷をＣＣＤシフトレジスタ（ＳＲ）に転送することな
く、ＣＣＤシフトレジスタ（ＳＲ）のセル数分だけ転送
クロックパルス（φ１）（φ２）をそのレジスタに与え
ればよい。例えば、そのレジスタ（ＳＲ）のセル数が10
0であるときは、100個の転送クロックパルス（φ１）及
び（φ２）を与えれば、そのレジスタの蓄積電荷はすべ
て排出されてしまう。但し、イメージセンサーを起動さ
せた当初は一回の電荷排出動作ではＣＣＤシフトレジス
タ（ＳＲ）の蓄積電荷は完全に排出されないのが実際で
あるため、この場合は通常数回の排出動作を繰返すこと
によって完全な空状態を作る。このような一連の動作を
イメージセンサーのイニシャライズ作動と言う。第８図
において、シフトパルスの発生によりフォトダイオード
（Ｐ１）（Ｐ２）（Ｐ３）…（Ｐｎ-2）（Ｐｎ-1）（Ｐ
ｎ）の蓄積電荷がＣＣＤシフトレジスタ（ＳＲ）に並列
的に転送され、第１番目の転送クロックパルス（φ１）
の立下りでセル（Ｒ１）の蓄積電荷が画像信号出力回路
（ＶＳ）に転送される。その結果画像信号出力回路（Ｖ
Ｓ）は端子（Ｔ３）にセル（Ｒ１）の蓄積電荷に対応し
た出力（Ｖos1）を出力する。以後転送クロックパルス
（φ１）が立下る毎に、セル（Ｒ２）（Ｒ３）…（Ｒｎ
＋３）の蓄積電荷に対応した出力（Ｖos2）（Ｖos3）…
（Ｖos（ｎ＋３））が順次画像信号出力回路（ＶＳ）か
ら出力される。それらの出力のうち、（Ｖos1）（Ｖos
2）（Ｖos3）は空送り用セル（Ｒ１）（Ｒ２）（Ｒ３）
の蓄積電荷に対応する出力であり、又、（Ｖos4）乃至
（Ｖos13）はアルミニウム被覆されたフォトダイオード
（Ｐ１）乃至（Ｐ10）、すなわちセル（Ｒ４）乃至（Ｒ
13）の蓄積電荷に対応する暗出力である。これら２種類
の出力間には、△Ｓで示したように、フォトダイオード
（Ｐ１）乃至（Ｐ10）に発生する暗電流にもとづく蓄積
電荷量に相当する差が生じる。（Ｖ１）で示した演算回
路（22）の出力は、各（Ｖos）についてＶ１＝Ｖref−
Ｖosの演算によって得られたものであり、上記暗出力
（Ｖos4）乃至（Ｖos13）に対応した演算回路（22）の
出力うち（Ｖos5）乃至（Ｖos12）に対応するものが上
述のピーク値検出回路（24）に取込まれる。そして、そ
れらのうちの最大値を有するものがピーク値検出回路
（24）から（Ｖ２）として出力される。第７図では、破
線がこの（Ｖ２）を示しており、したがって、Ｖ′＝Ｖ
１−Ｖ２がＶout＝Ｅ＋（Ｖ１−Ｖ２）×Ａで表わされ
る増幅器（26）の出力に対応する。

次に、第９図のフローチャートを参照して第１図に示し
たマイクロコンピュータ（30）の動作とそれによる回路
全体の作用を説明する。

まず、図示しないスイッチの操作によりマイクロコンピ
ュータ（30）にスタート信号が与えられると、＃１のス
テップでマイクロコンピュータ（30）は端子（Ｔ22）に
“１”の信号を出力して、イメージセンサーのイニシャ
ライズ作動を行う。すなわち、転送クロックパルス（φ
１）（φ２）としてクロック回路（ＣＬ２）からの周期
の早いクロックパルスが端子（Ｔ４）（Ｔ５）を介して
ＣＣＤシフトレジスタ（ＳＲ）に入力される。このと
き、端子（Ｔ19）からはシフトパルスの発生を禁止する
信号“０”が出力されており、シフトパルスは発生しな
いから、ＣＣＤシフトレジスタ（ＳＲ）はイメージセン
サーアレイ（ＰＡ）から蓄積電荷を受取ることなく、自
身の蓄積電荷を順次排出する。（あるいは、シフトパル
スの発生を禁止せず、通常のＣＣＤ駆動と同様に積分ク
リアパルスを発生し、その後蓄積電荷を無視できるよう
に直ちにシフトパルスを発生させ、次に転送クロックパ
ルスによりＣＣＤシフトレジスタの蓄積電荷排出を行せ
てもよい。）この排出動作は上述のように数回繰返さ
れ、それによってＣＣＤシフトレジスタ（ＳＲ）は空状
態となる。ここで、１回の排出動作はＣＣＤシフトレジ
スタ（ＳＲ）のセル数だけ転送クロックパルス（φ１）
（φ２）が与えられることによって終了する。その数回
の排出動作を保証する所定時間が経過すると、マイクロ
コンピュータ（30）は端子（Ｔ22）の出力を“０”にし
て、クロック回路（ＣＬ１）からの基準クロックパルス
にもとづいて形成される“１”状態と“０”状態の継続
時間比が１／15のパルスを転送クロックパルス（φ１）
とし、それと逆位相のパルスを転送クロックパルス（φ
２）として、ＣＣＤシフトレジスタ（ＳＲ）に入力させ
る。次にマイクロコンピュータ（30）は＃２のステップ
で端子（Ｔ19）からシフトパルスの発生を許可する
“１”の信号を出力し、これによりアンド回路（ＡＮ
２）が開かれる。そして、＃３のステップで端子（Ｔ1
7）から積分クリアパルスが出力されると、フリップフ
ロップ（ＦＦ０）がセットされ、アンド回路（ＡＮ１）
も開かれる。同時にその積分クリアパルスが積分クリア
ゲート（ＩＣＧ）に入力され、イメージセンサーアレイ
（ＰＡ）の各フォトダイオードの蓄積電荷がクリアされ
る一方、ＦＥＴ（Ｑ１）（Ｑ４）が導通してコンデンサ
ー（Ｃ１）（Ｃ２）が電源電圧のレベルまで充電され
る。この積分クリアパルスは（t0）の時点で消滅し、こ
れによりイメージセンサーアレイ（ＰＡ）の各フォトダ
イオードが電荷蓄積を開始すると共に、モニター用受光
素子（ＰＭ）で検出される被写体輝度に応じた速度で輝
度モニター回路（ＭＣ）の出力電圧（Ｖｍ）が第５図に
示すように降下し始める。又、マイクロコンピュータ
（30）は積分クリアパルスが消滅すると同時に、内部の
プログラマブルプリセットカウンタを＃４のステップで
セットし、このカウンタが所定時間である100m秒をカウ
ントし始める。次にマイクロコンピュータ（30）は＃５
のステップで輝度モニター回路（ＭＣ）の出力電圧（Ｖ
ｍ）の降下量が2.8Ｖに達しているかどうかを端子（Ｔ2
0）に入力される輝度判定回路（40）の出力（ｅ）にも
とづいて判定し、出力（ｅ）が“１”で、第５図に（1
5）で示した場合であることを判定すると、＃９のステ
ップに移行して端子（Ｔ19）の出力を“０”にし、シフ
トパルスの発生を禁止する。但し、出力（ｅ）が“１”
になると、第６図に示したように、きわめて短時間のう
ちにＤフリップフロップ（ＤＦ１）からリセットパルス
が続いてＤフリップフロップ（ＤＦ２）からシフトパル
スがされ、そのリセットパルスによってフリップフロッ
プ（ＦＦ０）がリセットされてアンド回路（ＡＮ１）
（ＡＮ２）が閉じるから、＃９のステップで発生を禁止
するシフトパルスは、後述の＃10のステップ以降に新た
に発生する可能性のあるシフトパルスである。これに対
し、＃５のステップで出力（ｅ）が“０”で、第５図で
（ｌ１）（ｌ２）（ｌ３）（ｌ４）で示したいずれかの
場合であることを判定すると、マイクロコンピュータ
（30）は＃６のステップで上述のプログラマブルプリセ
ットカウンタの内容から“１”を減じ、＃７のステップ
でそのカウンタの内容が“０”になったかどうかを判定
する。そして、その内容が“０”になっていなければ＃
５のステップに戻り、＃６のステップを経て＃７のステ
ップで再びプログラマブルプリセットカウンタの内容が
“０”になったかどうかを判定する。ここで、＃５・＃
６・＃７のステップサイクルに要する時間をtsとすれ
ば、ts×Ｎ＝100m秒となるように設定されており、した
がって、Ｎ回＃５、＃６、＃７のステップを繰返せば、
プログラマブルプリセットカウンタの内容は“０”にな
る。すなわち、＃４のステップでこのカウンタがセット
されてから100m秒が経過すると、マイクロコンピュータ
（30）は＃８のステップで端子（Ｔ18）から“１”の信
号を出力し、この信号はアンド回路（ＡＮ１）（ＯＲ
１）を介してＤフリップフロップ（ＤＦ１）のＤ入力に
入力される。したがって、Ｄフリップフロップ（ＤＦ
１）からリセットパルスが出力され、フリップフロップ
（ＦＦ０）がリセットされてアンド回路（ＡＮ１）（Ａ
Ｎ２）が閉じる一方、続いてＤフリップフロップ（ＤＦ
２）からシフトパルスが発生する。但し、この場合も、
さらに時間が経過し、輝度モニター回路（ＭＣ）の出力
電圧（Ｖｍ）の降下量が2.8Ｖに達すると、輝度判定回
路（40）の出力（ｅ）が“１”になり、それが＃５のス
テップで判定されるため、端子（Ｔ19）からは以降シフ
トパルスの発生を禁止する“０”の信号が出力される。

上述のようにして発生したシフトパルスはマイクロコン
ピュータ（30）の端子（Ｔ21）に入力されると共に、端
子（Ｔ７）を介してシフトゲート（ＳＧ）に入力され
る。これによってイメージセンサーアレイ（ＰＡ）の各
フォトダイオードの蓄積電荷がＣＣＤシフトレジスタ
（ＳＲ）の対応するセルに転送され、さらに転送クロッ
クパルス（φ１）（φ２）によって順次そのレジスタ
（ＳＲ）の各セルの蓄積電荷が画像信号出力回路（Ｖ
Ｓ）に転送される。すると、画像信号出力回路（ＶＳ）
の出力端子（Ｔ３）からは画像信号（Ｖos1）（Ｖos2）
…（Ｖos（ｎ＋３））が順次出力され、増幅器（26）か
らはＶout＝Ｅ＋（Ｖ１−Ｖ２）Ａで表わされる信号が
順次出力される。これらの信号は逐次Ａ／Ｄ変換器（Ａ
ＤＣ）でディジタル信号に変換され、データバス（ＤＢ
１）を介してマイクロコンピュータ（30）に入力され
る。

一方、マイクロコンピュータ（30）は上述のシフトパル
スが端子（Ｔ21）に入力すると、＃10のステップで端子
（Ｔ17）から積分クリアパルスを出力する。このため、
イメージセンサーアレイ（ＰＡ）の各フォトダイオード
の蓄積電荷がクリアーされ、その積分クリアパルスの消
滅と同時に各フォトダイオードの電荷蓄積が再開され
る。もちろん、輝度モニター回路（ＭＣ）の出力も上述
したと同様モニター用受光素子（ＰＭ）により検出され
た被写体輝度に応じた速度で降下し始める。すなわち、
第２回目の電荷蓄積サイクルが開始されるが、マイクロ
コンピュータ（30）は積分クリアパルスの消滅と同時に
内部のプログラマブルプリセットカウンタを今度はＣＣ
Ｄシフトレジスタ（ＳＲ）のセルの数をカウントするよ
うにセットする。これが＃11のステップである。マイク
ロコンピュータ（30）は、その各セルの蓄積電荷に対応
したディジタル信号をＡ／Ｄ変換器（ＡＤＣ）から受取
ってそれを内部のランダムアクセスメモリーにストアし
（＃12のステップ）、その度毎にプログラマブルプリセ
ットカウンターの内容から１を減じて（＃13のステッ
プ）、その内容が“０”になったかどうかを＃14のステ
ップで判定する。＃11のステップでセットされたプログ
ラマブルプリセットカウンタ内容が“０”になると、次
の＃15のステップに移行する。このステップでは、マイ
クロコンピュータ（30）は例えば次のような演算を行っ
て撮影レンズ（ＴＬ）の焦点調節状態、すなわち予定焦
点面（Ｆ）に対するデフォーカス量及びデフォーカス方
向を算出する。すなわち、上記イメージセンサーアレイ
（ＰＡ）のフォトダイオード（Ｐ１）（Ｐ２）（Ｐ３）
…（Ｐｎ-2）（Ｐｎ-1）（Ｐｎ）から（Ｐ１）乃至（Ｐ
10）を除いたもののうち、第４図において上述の第１像
が形成される領域に含まれるものを基準部のフォトダイ
オード、第２像が形成される領域に含まれるものを参照
部のフォトダイオードとし、この基準及び参照部のフォ
トダイオードをイメージセンサーアレイ（ＰＡ）の一方
の側から夫々（Ａ１）（Ａ２）…（Ａｍ）、（Ｂ１）
（Ｂ２）…（Ｂｍ＋ｋ-1）としたとき、それらに蓄積さ
れた電荷に対応したＡ／Ｄ変換器（ＡＤＣ）からのディ
ジタル信号を夫々（a1）（a2）…（am）、（b1）（b2）
…（bm＋ｋ-1）とすると、 のｋ組の演算を行い、Ｃ１、Ｃ２…Ｃｋ-1、Ｃｋのうち
で最小となるものを求める。例えば、Ｃ２の値が最小と
なれば、基準部のフォトダイオード（Ａ１）（Ａ２）…
（Ａｍ）に形成される像に参照部のフォトダイオード
（Ｂ２）（Ｂ３）…（Ｂｍ）（Ｂｍ＋１）に形成される
像が最も合致している。したがってこの場合イメージセ
ンサーアレイ（ＰＡ）上におけるフォトダイオード（Ａ
１）と（Ｂ２）の間の間隔が上述の第１、第２像の間隔
であり、これを焦点検出光学系によって定まる合焦時に
おける第１、第２像の所定の間隔と比較すれば、撮影レ
ンズのそのときのデフォーカス量及びデフォーカス方向
を算出できる。なお、ここで述べた演算の仕方は一例で
あって、より正確にデフォーカス量を判定するには、例
えば本出願人が特願昭58-2622号、特願昭58-113936号に
おいて提案している演算方法を用いればよい。

＃15のステップでの上述の演算が終わると、マイクロコ
ンピュータ（30）は再び輝度判定回路（40）の出力
（ｅ）にもとづいて、輝度モニター回路（ＭＣ）の出力
（Ｖｍ）の電圧降下量がステップ＃11から＃15の期間に
おいて2.8Ｖに達したかどうかを＃16のステップで判定
する。なお＃11から＃15までのステップの実行には例え
ば50m秒を要するものとする。出力（ｅ）が“１”であ
り、出力（Ｖｍ）の電圧降下量2.8Ｖに達しておれば、
＃17のステップで再び積分クリアパルスを端子（Ｔ17）
から出力して、＃12から＃15のステップの実行中にイメ
ージセンサーアレイ（ＰＡ）の各フォトダイオードに蓄
積された電荷をクリアし、再度それらに電荷蓄積を開始
させる。このようにするのは、＃16のステップでの判定
時に出力（ｅ）が“１”であると、イメージセンサーア
レイ（ＰＡ）の各フォトダイオードの電荷蓄積がすでに
飽和している恐れがあるからである。この場合、マイク
ロコンピュータ（30）は積分クリアパルスが消滅すると
同時に＃17のステップで内部のプログラマブルプリセッ
トカウンタを100m秒をカウントするようにセットし、続
いて＃18のステップで端子（Ｔ19）からシフトパルスの
発生を許可する“１”の信号を出力する。そして、これ
以後は＃５のステップに戻って、順次上述のステップを
繰返す。これに対し、＃16のステップで出力（ｅ）が
“０”であり、出力（Ｖｍ）の電圧降下量が2.8Ｖに達
していなければ、＃19のステップでマイクロコンピュー
タ（30）は上記プログラマブルプリセットカウンタを50
m秒をカウントするようにセットし、続いて上記の＃19
のステップに移行する。このとき、50m秒をカウントす
るようにカウンタをセットするのは、上述のように＃10
のステップで出力された積分クリアパルスが消滅してか
らすでに約50m秒が経過しており、残り50m秒をそのカウ
ンタでカウントさせれば、合計100m秒間の電荷蓄積をイ
メージセンサーアレイ（ＰＡ）の各フォトダイオードに
許容することになるからである。すなわち、この場合
は、＃５、＃７、＃８のステップサイクルが最大50/ts
回繰返される。もちろん、プログラマブルプリセットカ
ウンタを他の目的と兼用せず、専用に用いることができ
る場合は、＃10のステップの終了後そのプログラマブル
プリセットカウンタを100m秒のカウントを行うようにセ
ットすればよく、＃20のステップは不要となる。

以上、第９図を参照してマイクロコンピュータ（30）の
動作とそれによる回路全体の作用について説明したが、
以上述べたところからも理解されるように、この実施例
では、シフトパルスによってイメージセンサーアレイ
（ＰＡ）のフォトダイオードの蓄積電荷の転送が始まっ
てからマイクロコンピュータ（30）でのデフォーカス量
及びデフォーカス方向の演算が終了するまでは新たなシ
フトパルスの発生を禁止しおり、又イメージセンサーア
レイ（ＰＡ）の各フォトダイオードには、その演算終了
を待つことなく前回のシフトパルス発生の直後から電荷
蓄積を開始させている。この理由は次の通りである。

すなわち、焦点検出にもとづいて撮影レンズを駆動し、
その焦点調節を行う場合、一定時間内に行われる焦点検
出動作の回数が多い程短時間で撮影レンズを合焦させる
ことができる。そこで、１回の焦点検出動作に要する時
間を考えると、それは、ＣＣＤのイメージセンサーアレ
イ（ＰＡ）での電荷蓄積（光電流積分）時間Ｔｉと、そ
のイメージセンサーアレイの蓄積電荷をＣＣＤシフトレ
ジスタ（ＳＲ）を介して画像信号出力回路（ＶＳ）へ転
送し、続いてそれの信号処理とデフォーカス量及びデフ
ォーカス方向の算出を行うのに必要な時間Ｔｄ（これを
便宜上データ処理時間と呼ぶ）の和（Ｔｉ＋Ｔｄ）であ
り、焦点検出動作を繰返し連続的に行う場合、先の検出
動作が完了してから次の検出動作を行うようにすると、
ｎ回の検出動作を行わせるのに必要な時間は（Ｔｉ＋Ｔ
ｄ）×ｎとなる。ところが、ＣＣＤのイメージセンサー
アレイ（ＰＡ）での電荷蓄積（光電流積分）の速度はそ
れに入射する光の強度に依存しており、入射光強度が低
いとその速度は遅くなり、長時間電荷蓄積を行わせなけ
ればならない。このため、１回の焦点検出動作に要する
時間が長くなって、一定の時間内に行える焦点検出動作
の回数が制約を受け、短時間で撮影レンズを合焦させる
ことができなくなる。一方、ＣＣＤの場合、シフトレジ
スタ（ＳＲ）から画像信号出力回路（ＶＳ）に蓄積電荷
を転送しているときにイメージセンサーアレイ（ＰＡ）
に電荷蓄積を行わせても何ら問題はない。したがって、
シフトパルスが発生した直後に積分クリアパルスを発生
させることができ、こうしておけば上述のデータ処理時
間Ｔｄの間にイメージセンサーアレイ（ＰＡ）が新たな
電荷蓄積を行うので、入射光強度が低い場合でも１回の
焦点検出動作に要する時間が短くなり、一定時間内に行
われる焦点検出動作の回数が多くなって、短時間に撮影
レンズを合焦させることができるようになる。しかしな
がら、一方でＣＣＤシフトレジスタ（ＳＲ）の蓄積電荷
が画像信号出力回路（ＶＳ）に転送されている途中で新
たな蓄積電荷がＣＣＤシフトレジスタ（ＳＲ）に転送さ
れると（これはＣＣＤの構造上は可能である）、ＣＣＤ
シフトレジスタ（ＳＲ）内で新旧の蓄積電荷が混ざり合
い、誤まった画像信号が出力される。又、マイクロコン
ピュータ（30）においても、＃15のステップでの演算中
はランダムアクセスメモリーのデータを保持しておかね
ばならないから、新たな信号を受け付けることはできな
い。したがって、上述のデータ処理時間Ｔｄの間はシフ
トパルスを禁止する訳である。

第10図（Ａ）（Ｂ）は上記実施例において焦点検出動作
がどのようにして繰返されるかを図示したものであり、
同図（Ａ）はＴｉ＜Ｔｄの場合、（Ｂ）はＴｉ＞Ｔｄの
場合である。同図（Ａ）で点線は＃10のステップで発生
する積分クリアパルスの消滅後の電荷蓄積期間を示して
いるが、この間に蓄積された電荷は上述したように＃17
のステップで発生する積分クリアパルスによってクリア
される。これに対し、第11図（Ａ）（Ｂ）は、先にも仮
定したように、常にデータ処理が終わった後でイメージ
センサーアレイ（ＰＡ）のフォトダイオードに電荷蓄積
を開始させるようにした場合で、同図（Ａ）はＴｉ＜Ｔ
ｄの場合、同図（Ｂ）はＴｉ＞Ｔｄの場合を示す。第11
図（Ｂ）を第10図（Ｂ）と比較すれば、明らかに上記実
施例の場合が一定時間内における焦点検出動作の回数が
多くなることが判る。

以上、一実施例についてこの発明を説明したが、この発
明は上記実施例に限定されるものではない。例えば、自
己走査型イメージセンサーとしては、ＣＣＤだけでな
く、ＢＢＤ（Ｂucket Ｂrigade Ｄevice）、ＣＩＤ
（Ｃharge Ｉnjection Ｄevice）、ＭＯＳ（Ｍetal
Ｏxide Ｓemiconductor）型イメージセンサー等を用い
ることができる。又、焦点検出方式も第４図の焦点検出
光学系を用いるものに限られるのではなく、例えば特開
昭54-159259号公報、特開昭57-70504号、特開昭57-4551
0号公報等に示されているように、撮影レンズの予定焦
点面乃至はそれと共役な面にレンズレットを配置すると
共にその背後に自己走査型イメージセンサーを配置する
ことにより、撮影レンズの焦点調節状態としてデフォー
カス量とデフォーカス方向を共に算出する方式、あるい
は特開昭55-155308号公報、特開昭57-72110号公報、特
開昭57-88418号公報等に示されているように、撮影レン
ズの予定焦点面乃至はそれと共役な面上及びその前後に
夫々自己走査型イメージセンサーを配置し、撮影レンズ
の焦点調節状態としてデフォーカス方向のみ検出する方
式等にもこの発明は適用可能である。

さらに、上述の実施例は、転送クロックパルス発生回路
（10）が２つの位相が異なる転送クロックパルスφ１，
φ２を発生する場合であるが、イメージセンサーアレイ
の電荷転送部の構成に応じて３以上の位相が異なる転送
クロックパルスを発生させてもよく、その場合もどれか
１つの特定位相の転送クロックパルスの立下りで電荷転
送部から画像信号処理回路へ蓄積電荷の転送を開始させ
るようになし、転送クロックパルス発生回路がリセット
パルスによりリセットされると直ちにその特定の位相の
転送クロックパルスが立上るようにしておけばよい。

効果 以上説明した通り、この発明の画像処理装置によれば、
自己走査型イメージセンサの電荷蓄積動作を終了させる
ための信号に応答してリセットパルスを発生させ転送ク
ロックパルス発生手段をリセットすると共に、そのリセ
ットパルスに応答してシフトパルスを発生させるから、
従来のように電荷蓄積動作を終了させるための信号が出
力されてからシフトパルスが発生するまでに遅れが生じ
ることがなく、電荷蓄積所要時間が短かい場合でも、自
己走査型イメージセンサーアレイの電荷蓄積部で蓄積電
荷が飽和してしまう問題がなくなって、信頼できる画像
信号にもとづいて正しく画像処理を行なうことができ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体回路図、第２図は第
１図の光電交換ブロック（１）の詳細を示す図、第３図
はイメージセンサーアレイの各画素を構成するフォトダ
イオードと積分クリアゲートの等価回路図、第４図は上
記実施例における焦点検出用光学系を示す図、第５図は
モニター回路の出力の時間的変化を示す図、第６図は第
１図の輝度判定回路（40）及びブロック（20）の具体例
を示す回路図、第７図及び第８図は第１図の回路の各部
における出力波形を示す図、第９図は上記実施例におけ
るマイクロコンピュータの動作を示すフローチャート、
第10図（Ａ）（Ｂ）は上記実施例において焦点検出動作
がいかに繰返されるかを示すタイムチャート、第11図は
常にデータ処理の後、イメージセンサーのイメージセン
サーアレイを構成する各フォトダイオードに電荷蓄積を
開始させる場合に、焦点検出動作がいかに繰返されるか
を示すタイムチャートである。 （ＰＡ）（ＩＣＧ）（ＳＧ）（ＳＲ）……自己走査型イ
メージセンサー、（ＰＡ）……イメージセンサーアレイ
（電荷蓄積部）、（ＳＲ）……シフトレジスタ（転送
部）、（ＶＳ）……画像信号出力回路、（ＭＣ）……モ
ニター回路、（ＭＰ）……モニター用受光手段、（Ｒ
Ｓ）……基準信号発生回路、（ＤＦ１）……リセットパ
ルス発生手段、（30）……マイクロコンピュータ（積分
クリアパルス発生手段）、（40）（ＡＣ４）……判定手
段、（ＤＦ２）……シフトパルス発生手段、（10）……
転送クロックパルス発生手段。

Claims (1)

【特許請求の範囲】
1. 【請求項１】イメージセンサーアレイを構成する電荷蓄
   積部及び蓄積電荷転送用の転送部を有する自己走査型イ
   メージセンサーから転送される蓄積電荷にもとづいて画
   像信号出力回路により画像信号を得、その画像信号を処
   理演算する画像処理装置において、上記イメージセンサ
   の電荷蓄積動作を終了させるための終了信号を出力する
   終了信号出力手段と、上記自己走査型イメージセンサー
   における電荷蓄積部の蓄積電荷を上記転送部に転送させ
   るためのシフトパルスを発生するシフトパルス発生手段
   と、上記転送部から上記画像信号出力回路へ蓄積電荷を
   順次転送させるための転送パルスを出力する転送パルス
   発生手段と、上記終了信号出力手段からの終了信号に応
   答して上記転送パルス発生手段をリセットするリセット
   パルス発生手段とを設け、このリセットパルス発生手段
   に上記シフトパルス発生手段を接続して、上記リセット
   パルスに応答して上記シフトパルスを発生させるように
   構成したことを特徴とする画像処理装置。