JPH0434689B2 - - Google Patents

Description

【発明の詳細な説明】

技術分野 この発明は、自己走査型イメージセンサーの画
像信号をデイジタル処理する、例えば、自己走査
型イメージセンサー上に形成された被写体像の強
度分布にもとづいて撮影レンズの焦点調節状態を
検出する画像処理装置に関する。 従来技術 従来上記のようなカメラの焦点検出装置として
は、CCD（Charge Coupled Device）を自己走査
型イメージセンサーとして用いたものが知られて
おり、CCDに積分クリアパルスと呼ばれる正パ
ルスが入力されると、CCDのイメージセンサー
アレイを構成する各フオトダイオードは一旦電源
電圧レベルまで充電され、次にその積分クリアパ
ルスが消滅することによつて放電（以下これを負
の電荷の蓄積と考えて電荷蓄積と呼ぶ）を開始す
る。この後、シフトパルスと呼ばれる正パルスを
CCDに入力させると、積分クリアパルスの消滅
からシフトパルスの入力までの間に各フオトダイ
オードに蓄積された電荷がCCDシフトレジスタ
の対応するセルに転送され、転送クロツクパルス
がこのCCDシフトレジスタに入力される毎にそ
こから順次蓄積電荷が画像信号出力回路に転送さ
れる。この画像信号出力回路はCCDシフトレジ
スタから転送される蓄積電荷を順次電圧信号とし
て出力し、次々に出力されるその電圧信号がイメ
ージセンサーアレイ上における光強度分布、すな
わちその上に形成されている像の強度分布を示す
ことになる。この画像信号出力回路が出力する電
圧信号はＡ／Ｄ変換器によつてデイジタル信号に
変換された後、所定のプログラムにしたがつて例
えばマイクロコンピユータで処理され、その結果
撮影レンズの焦点調節状態が判定される。 ところで、CCDシフトレジスタから画像信号
出力回路に蓄積電荷を転送する場合、CCDの基
本的な構成上少なくとも２相の転送クロツクパル
スが必要であり、従来転送クロツクパルス発生回
路の構成が簡単で済むことからそれら各相の転送
クロツクパルスはデユーテイサイクルが1/2、す
なわち“１”状態と“０”状態の継続時間比が１
になるように定めるのが普通であつた。ところ
が、CCDシフトレジスタの１セル分の蓄積電荷
を画像信号出力回路に転送するタイミングはある
特定の位相の転送クロツクパルスの立下りの時点
つまり、２相クロツクであれば、一方のクロツク
パルスの立下りの時点に設定されており、一方そ
れの次の立上り時にはノイズが発生して画像信号
出力回路からの電圧信号が乱れる。したがつて、
画像信号出力回路からの電圧信号のＡ／Ｄ変換
は、上記特定の位相の転送クロツクパルスの立下
りから次の立上りまでの間に行わなければなら
ず、上記のように転送クロツクパルスのデユーテ
イサイクルが1/2の場合、Ａ／Ｄ変換時間を短縮
せねばならないため、高速のＡ／Ｄ変換器が必要
であつた。しかしながら、そのような高速のＡ／
Ｄ変換器は一般に高価であり、それをカメラの焦
点検出装置に用いるとコストアツプが避けられな
いという問題があつた。また、サンプルホールド
回路を用いて電圧信号をサンプルホールドし、そ
の出力をＡ／Ｄ変換することも考えられるが、こ
の場合も外付のコンデンサが必要となつたり、回
路規模が大きくなり、同じくコストアツプが避け
られない。 目 的 この発明は、比較的抵速のＡ／Ｄ変換器の使用
を可能として上記の問題を解決した画像処理装置
を提供することを目的としている。 要 旨 本発明によると、イメージセンサーの電荷蓄積
部に蓄積された電荷は一旦電荷保持部に保持さ
れ、その後クロツクパルスに応答して順次出力さ
れる。このクロツクパルスは第２の状態が第１の
状態よりも長く、第２の状態の期間に上記電荷保
持部からの出力信号のＡ／Ｄ変換が行われる。 実施例 次にこの発明の一実施例を第１図乃至第１１図
を参照して説明する。 まず、この実施例の全体回路を示す第１図にお
いて、１は、後述するように、例えばCCDのよ
うな自己走査型イメージセンサーと、画像信号出
力回路、輝度モニター用受光素子、輝度モニター
回路、及び基準信号発生回路とを備えた光電変換
ブロツク、１０は転送クロツクパルス発生ブロツ
ク、２０は光電変換ブロツク１からの信号にもと
づいて撮影レンズの焦点調節状態判定の基礎とな
るデイジタル信号を形成する回路ブロツク、３０
は回路ブロツク２０からのデイジタル信号にもと
づいて撮影レンズの焦点調節状態を判別する一
方、各回路ブロツクの制御動作を行うマイクロコ
ンピユータである。 又、４０は光電変換ブロツク１内の輝度モニタ
ー回路の出力にもとづいて、回路ブロツク２０内
の増幅器の増幅率制御を行う一方、光電変換ブロ
ツク１内の自己走査型イメージセンサーの電荷蓄
積時間（光電流積分時間）を制御する輝度判定回
路、（AN１）（AN２）はオア回路（OR１）と共
にゲート手段を構成するアンド回路、（DF１）は
後述のフリツプフロツプ（FF０）（FF１）乃至
（FF６）をリセツトするリセツトパルスを発生す
るＤフリツプフロツプ、（DF２）はイメージセン
サー内において電荷蓄積部に蓄積された電荷を転
送部へ転送するシフトパルスを発生するＤフリツ
プフロツプ、（CL１）は基準クロツクパルスを発
生するクロツク回路、（FF０）はＲ−Ｓフリツプ
フロツプである。 第２図は上述の光電変換ブロツク１を示したも
ので、フオトダイオード列（P1）（P2）（P3）…
（Pn−２）（Pn−１）（Pn）から成るイメージセ
ンサーアレイ（PA）、積分クリアゲート（ICG）、
シフトゲート（SG）、CCDシフトレジスタ（SR）
により上述の自己走査型イメージセンサーが構成
されている。ここで、転送部であるCCDシフト
レジスタ（SR）のセル数は電荷蓄積部であるイ
メージセンサーアレイ（PA）のフオトダイオー
ト数（画素数）よりも３個多く、セル（Ｒ１）
（Ｒ２）（Ｒ３）は後述の空送り用であり、イメー
ジセンサーアレイ（PA）の各フオトダイオード
（P1）（P2）（P3）…（Pn−２）（Pn−１）（Pn）
の蓄積電荷はセル（R4）（R5）（R6）…（Rn＋
１）（Rn＋２）（Rn＋３）に転送される。各フオ
トダイオードは、第３図に示したように、電源
（＋Ｖ）に対して積分クリアゲート（ICG）に相
当するスイツチ(S)を介して互に並列接続された一
対のダイオード（Ｄ１）（Ｄ２）とFET（Ｑ１０）
から成り、一方のダイオード（Ｄ１）が光を受け
るように設置されている。FET（Ｑ１０）はダイ
オード（Ｄ１）の両端の電圧を略一定に保ち、ダ
イオード（Ｄ１）の容量分を無視できように設け
たもので、そのゲートは接地されている。今、ス
イツチ(S)が閉じるとダイオード（D2）のアノー
ド、カソード間に電荷が蓄積され、そのアノード
電圧は電源電圧に等しくなる。そして、次にスイ
ツチ.が開かれると、ダイオード（Ｄ２）はダイ
オード（Ｄ１）の光電流によつてFET（Ｑ１０）
を介して放電し、そのアノード電圧は時間の経過
と共に降下する。すなわち、これはダイオード
（Ｄ１）に入射する光の強度に応じた速度でダイ
オード（Ｄ２）のカソードに負の電荷が蓄積され
ると考えてよく、したがつて、各フオトダイオー
ドは入射光強度に応じた速度で、電何の蓄積をを
行うものとして説明する。 上記スイツチ（Ｓ１）は実際には積分クリアゲ
ート（ICG）に入力される積分クリアパルスによ
つて導通し、そのパルスが消滅すると不導通とな
る半導体アナログスイツチで構成される。シフト
ゲート（SG）はフオトダイオード（P1）（P2）
（P3）…（Pn−２）（Pn−１）（Pn）の蓄積電荷
を後述のシフトパルスを受けてCCDシフトレジ
スタ（SR）のセル（R4）（R5）（R6）…（Rn＋
１）（Rn＋２）（Rn＋３）に並列的に転送する。
フオトダイオード（P1）（P2）（P3）…（Pn−
２）（Pn−１）（Pn）の電荷蓄積はシフトパルス
のシフトゲート（SG）への入力によつて終了す
る。又、CCDシフトレジスタ（SR）は後述の転
送クロツクパルス（φ１）（φ２）が入力される
毎に、転送クロツクパルス（φ１）の立下りで１
セル分の蓄積電荷を順次後述の画像信号出力回路
へ出力する。なお、イメージセンサーアレイ
（PA）の一端から教えて所定個（10個）のフオト
ダイオード（P1）（P2）…（P10）はアルミニウ
ム膜で覆われており、後述のように暗出力補正用
として用いられる。第２図の（Ｔ８）（Ｔ９）は
上述のイメージセンサー、回路（MC）（RS）
（VS）に電源（＋Ｖ）を供給するための電源端子
である。 ところで、イメージセンサーアレイ（PA）を
カメラにおいてどのような位置に配置するかは、
焦点検出方式によつて異なる。第４図は、この発
明を適用可能な焦点検出光学系の一例を示してお
り、（TL）は撮影レンズ、（CL）はコンデンサー
レンズ、（Ｌ１）（Ｌ２）は撮影レンズ（TL）の
主光軸（ｌ）に関して対称に配置された一対の再
結像レンズ、(M)はマスク、(F)はカメラのフイルム
面と等価な撮影レンズ（TL）の予定結像面であ
る。この光学系によれば、撮影レンズ（TL）に
より予定結像面(F)上乃至はその前後に被写体像が
結像されると、再結像レンズ（Ｌ１）（Ｌ２）が
その被写体像をイメージセンサーアレイ（PA）
上に第１，第２像として再形成するが、イメージ
センサーアレイ（PA）上でのその第１、第２像
の間隔は撮影レンズ（TL）の焦点調節状態、す
なわちそれによつて形成される被写体像の予定結
像面(F)に対するずれ状態によつて変化する。した
がつて、イメージセンサーアレイ（DA）の各画
素の出力にもとづいて第１、第２像の間隔を検出
すれば撮影レンズ（TL）の焦点調節状態を示す
デフオーカス量及びデフオーカス方向を判定でき
るが、それに必要な出力処理方法については後述
する。なお、第４図において、イメージセンサー
アレイ（PA）は、コンデンサーレンズ（CL）及
び一対の再結像レンズ（Ｌ１）（Ｌ２）に関して
予定結像面(F)と共役な位置乃至はその近傍に配置
される。 再び第２図において、（MP）は輝度モニター
用の受光素子であるフオトダイオード、（MC）
は輝度モニター回路、（RS）は基準信号発生回
路、（VS）は画像信号出力回路である。輝度モニ
ター回路（MC）はFET（Ｑ１）（Ｑ２）（Ｑ３）
とコンデンサー（Ｃ１）から成る。 FET（Ｑ１）はそのゲートが上記イメージセンサ
ーの積分クリアゲート３に接続されており、その
積分クリアゲート（ICG）を通過した積分クリア
パルスによつて導通し、これによりコンデンサー
（Ｃ１）が電源電圧（＋Ｖ）のレベルまで充電さ
れる。FET（Ｑ１）とコンデンサ（Ｃ１）の接続
点（Ｊ１）はEFT（Ｑ１２）を介してフオトダイ
オード（MP）のアノードに接続される一方、
FET（Ｑ２）のゲートに接続されている。FET
（Ｑ１２）はゲートが接地されており、フオトダ
イオード（MP）の両端の電圧を略一定に保ち、
その容量分の影響を無視することができるように
設けられている。FET（Ｑ２）（Ｑ３）は電源に
対して互に直列接続され、出力インピーダンスが
低く、入力インピーダンスの高いバツフアを構成
しており、FET（Ｑ３）はソースフオロアーで用
いられているため、FET（Ｑ２）（Ｑ３）の接続
点から引出された出力端子（Ｔ１）からは、接続
点（Ｊ１）の電位に対応した電圧（Vm）が出力
される。上記積分クリアパルスが消滅すると
FET（Ｑ１）は不導通となり、コンデンサ（Ｃ
１）はフオトダイオード（MP）の光電流によつ
て放電され、それに応じて端子（Ｔ１）の出力電
圧が降下する。第５図はこの端子（Ｔ１）の出力
電圧の時間的変化を示したものであり、（l₁）（l₂）
（l₃）（l₄）（l₅）は輝度によつて電圧降下の速度が
変化することを示している。（RN）で示す立上
りは、積分クリアパルスによる誘導ノイズを表わ
す。 基準電圧発生回路（RS）は、FET（Ｑ４）（Ｑ
５）（Ｑ６）及びコンデンサ（Ｃ２）とから成る
が、これらは上述のFET（Ｑ１）（Ｑ２）（Ｑ３）
及びコンデンサ（Ｃ１）と夫々同じ特性を備えて
おり、その回路接続も輝度モニター回路（MC）
におけるFET（Ｑ１）（Ｑ２）（Ｑ３）及びコンデ
ンサ（Ｃ１）の回路接続と同じである。但し、
FET（Ｑ４）とコンデンサ（Ｃ２）の接続点（Ｊ
２）にはFET（Ｑ５）のゲートが接続されている
だけであり、したがつて、FET（Ｑ２）（Ｑ３）
と同様に出力インピーダンスが低く、入力インピ
ーダンスが高いバツフアを構成しているFET（Ｑ
５）（Ｑ６）の接続点から引出した出力端子（Ｔ
２）から出力される電圧信号は積分クリアパルス
の消滅後も第５図に示したように一定に保たれ
る。すなわち、積分クリアパルスの消滅直後（Ｔ
０）における接続点（Ｊ１）（Ｊ２）の電位は上
述のようにFET（Ｑ１）（Ｑ２）（Ｑ３）及びコン
デンサ（Ｃ１）とFET（Ｑ４）（Ｑ５）（Ｑ６）及
びコンデンサ（Ｃ２）の特性が夫々同じであるこ
とから互に等しいので、端子（Ｔ２）から出力さ
れる電圧信号は端子（Ｔ１）から出力される電圧
信号の降下量を求めるための基準電圧（Vref）
として用いることができる。 画像信号出力回路（VS）は、FET（Ｑ７）（Ｑ
８）（Ｑ９）及びコンデンサ（Ｃ３）から成り、
好ましくは、これらにもFET（Ｑ１）（Ｑ２）（Ｑ
３）及びコンデンサ（Ｃ１）と夫々同じ特性のも
のを用いる。但し、回路接続においては、FET
（Ｑ７）のゲートには転送クロツクパルス（φ１）
が印加されるようになつており、又、FET（Ｑ
７）とコンデンサ（Ｃ３）の接続点（Ｊ３）は
FET（Ｑ８）のゲート及びイメージセンサーの
CCDシフトレジスタ５の転送端子に接続されて
いる。このため、１個の転送パルス（φ１）が入
力される毎にFET（Ｑ７）が導通してコンデンサ
（Ｃ３）は電源電圧（＋Ｖ）のレベルまで充電さ
れ、画像信号出力回路（VS）がリセツトされる
が、その各転送パルス（φ１）により転送される
CCDシフトレジスタ５の蓄積電荷に応じて繰返
して放電し、結局、低出力インピーダンス高入力
インピーダンスのバツフアを構成しているFET
（Ｑ８）と（Ｑ９）の接続点から引出された出力
端子（Ｔ３）からは、イメージセンサーの画素で
ある各フオトダイオードの蓄積電荷に対応した出
力が順次電圧信号（Vos）として出力され、それ
らが全体で画像信号を形成する。 なお、上述の回路（MC）（RS）（VS）におけ
る（Ｃ１）（Ｃ２）（Ｃ３）は説明の便宜上コンデ
ンサであるとして説明したが、ダイオードのPN
接合に置換えることができ、これらの回路を集積
化する場合には、夫々ダイオードとして製作す
る。又、モニター用受光素子であるフオトダイオ
ード（MP）はイメージセンサーアレイ（PA）
の近傍に撮影レンズを通過した光の一部を受光す
るように配置される。 次に第１図を再び参照して、転送クロツクパル
ス（φ１）（φ２）を発生する転送クロツクパル
ス発生ブロツク１０の回路構成の例を説明する。
（FF１）（FF２）…FF６）は分周回路を形成す
るフリツプフロツプ回路であり、初段のフリツプ
フロツプ（FF１）のＴ入力にはクロツク回路
（CL１）からのクロツクパルス（周期2μ秒）が入
力される。フリツプフロツプ（FF３）（FF４）
（FF５）（FF６）のＱ出力はオア回路（OR２）
にて夫々入力されており、そのオア回路（OR
２）の出力はアンド回路（AN４）の一方の入力
に入力される。アンド回路（AN４）のもう一方
の入力はインバータ（IN１）を介してマイクロ
コンピユータ３０の端子（Ｔ２２）に接続されて
いて、端子（Ｔ２２）が“０”の信号を出力する
とき、このアンド回路（AN４）からはオア回路
（OR２）の“１”の信号が出力される。一方、
アンド回路（AN５）は一方の入力がクロツク回
路（CL２）に接続され、他方の入力が上述の端
子（Ｔ２２）に接続されており、したがつて上述
の端子（Ｔ２２）が“１”の信号を出力すると
き、クロツク回路（CL２）からのクロツクパル
スを出力する。ここで、クロツク回路（CL２）
から出力されるクロツクパルスの周期はクロツク
回路（CL１）から出力されるクロツクパルスを
分周したフリツプフロツプFF６の出力（Ｑ６）
の周期よりも数十倍短く設定されている。オア回
路（OR３）は、アンド回路（AN４）（AN５）
のいずれかの出力信号が“１”のとき“１”の信
号を転送クロツクパルス（φ２）として光電変換
ブロツク１内のCCDシフトレジスタ（SR）へ出
力する。又、オア回路（OR３）にはインバータ
（IN２）が接続されていて、このインバータ
（IN２）は（φ２）とは逆位相の信号を転送クロ
ツクパルス（φ１）として光電変換ブロツク１内
のCCDシフトレジスタ（SR）及び画像信号出力
回路（VS）へ出力する（第２図参照）。なお、マ
イクロコンピユータ３０の端子（Ｔ２２）からの
“１”の信号はイニシヤライズ作動をイメージセ
ンサーに行わせるための信号である。 第６図は輝度判定回路４０及び回路ブロツク２
０の一例を示している。この図で（Ｔ１０）（Ｔ
１１）（Ｔ１２）は夫々第２図の端子（Ｔ１）（Ｔ
２）（Ｔ３）に接続される端子であり、端子（Ｔ
１３）（Ｔ１５）（Ｔ１６）には後述のように夫々
マイクロコンピユータ３０からのデータバス
（DB１）を介してラツチパルス、サンプル指定
パルス、サンプル指定リセツトパルスが入力され
る。又、端子（Ｔ１４）は第１図のアンド回路
（AN２）の１つの入力に接続されている。まず、
輝度判定回路４０から説明すると、この回路は上
述の輝度モニター回路（MC）の出力電圧（Vm）
の積分クリアパルス消滅後の降下の程度を段階的
に判別するための比較器（AC１）（AC２）（AC
３）（AC４）を備えている。これらの比較器の反
転入力はバツフア（Ｂ１）を介して端子（Ｔ１
０）に夫々接続されている。一方、これらの比較
器（AC１）（AC２）（AC３）（AC４）の非反転
入力は、抵抗（Ｒ１）と定電流源（Ｉ１）の接続
点（Ｊ４）、抵抗（Ｒ２）と定電流源（Ｉ２）の
接続点（Ｊ５）、抵抗Ｒ３）と定電流源（Ｉ３）
の接続点（Ｊ６）、抵抗（Ｒ４）と定電流源（Ｉ
４）の接続点（Ｊ７）に夫々接続されており、抵
抗（Ｒ１）（Ｒ２）（Ｒ３）（Ｒ４）はバツフア
（Ｂ２）を介して端子（Ｔ１１）に接続されてい
る。このような回路接続であれば、接続点（Ｊ
４）（Ｊ５）（Ｊ６）（Ｊ７）には端子（Ｔ１１）
に印加される上述の基準電圧発生回路（RS）の
電圧（Vref）から夫々抵抗（Ｒ１）（Ｒ２）（Ｒ
３）（Ｒ４）での電圧降下を差引いた電圧が発生
しており、対抗（Ｒ１）（Ｒ２）（Ｒ３）（Ｒ４）
の抵抗値及び定電流源（Ｉ１）（Ｉ２）（Ｉ３）
（Ｉ４）の電流値を選ぶことによつて、端子（Ｔ
１０）に入力される上述の輝度モニター回路
（MC）の出力電圧（Vm）の電圧降下の程度に応
じて、比較器（AC１）（AC２）（AC３）（AC４）
の出力が順次“０”から“１”に反転する（DF
３）（DF４）（DF５）は夫々Ｄ入力が比較器
（AC１）（AC２）（AC３）の出力に接続されたＤ
フリツプフロツプであり、これらのCP入力には
第１図のマイクロコンピユータ３０からのラツチ
パルスが端子（Ｔ１３）を介して積分クリアパル
スの立下りから所定時間（100ｍ秒）後に、ある
いはその所定時間経過前にシフトパルスが発生す
る場合はそのシフトパルスの発生に応答して入力
される。そして、そのラツチパルスが入力される
と、Ｄフリツプフロツプ（DF３）（DF４）（DF
５）は、直前の比較器（AC１）（AC２）（AC３）
の出力を夫々Ｑ出力に出力し、出力からは反転
出力を出力する。（AN６）は一方の入力がＤフ
リツプフロツプ（DF３）のＱ出力に、もう一方
の入力がＤフリツプフロツプ（DF４）の出力
に接続されたアンド回路、（AN７）は一方の入
力がＤフリツプフロツプ（DF４）のＱ出力に、
もう一方の入力がＤフリツプフロツプ（DF５）
の出力に接続されたアンド回路であり、アンド
回路（AN６）（AN７）の出力ｂ，ｃ、Ｄフリツ
プフロツプ（DF３）の出力ａ、（DF５）のＱ
出力ｄ、さらに比較器（AC４）の出力ｅが輝度
判定回路４０の出力となる。すなわち、それらの
出力がモニター用受光素子（PM）で検出した輝
度レベルを示す信号となる。 これを第５図を参照してさらに詳しく説明する
と、第５図で（l₁）（l₂）（l₃）（l₄）は積分クリア
パルス消滅時点（t0）から上述の所定の時間
（100ｍ秒）経過時点（t3）までに生じる電圧降下
が夫々0.35V未満の場合、0.35Vから0.7V未満の
場合、0.7Vから1.4未満の場合、1.4Vから2.8V末
満の場合の輝度モニター回路（MC）の出力電圧
変化を示しており、又、（l₅）は積分クリアパル
ス消滅時点（t0）から上述の所定時間（100ｍ秒）
経過前の時点（t2）で2.8Vの電圧降下が生じる場
合の同モニター回路（MC）の出力電圧変化を示
している。（l₁）（l₂）（l₃）（l₄）（l₅）のいずれの
電
圧降下となるかは上述のようにモニター用受光素
子（DM）の光電流の大きさに依存しており、輝
度モニター回路（MC）の出力電圧変化が（l₁）
（l₂）（l₃）（l₄）のようになる場合は低輝度の場
合、（l₅）のようになる場合は高輝度の場合であ
る。今、端子（Ｊ４）（Ｊ５）（Ｊ６）（Ｊ７）の
電圧が夫々端子（Ｔ１１）に入力される基準電圧
発生回路（RS）の出力電圧（Vref）よりも、
夫々0.35V、0.7V、1.4V、2.8V低くなるように、
上述の抵抗（Ｒ１）（Ｒ２）（Ｒ３）（Ｒ４）の抵
抗値及び定電流源（Ｉ１）（Ｉ２）（Ｉ３）（Ｉ４）
の電流値を設定すると、ラツチパルス発生後にお
ける（l₁）（l₂）（l₃）（l₄）（l₅）に対応したＤフリ
ツプフロツプ（DF３）（DF４）（DF５）のＱ出
力、出力、及び輝度モニター回路（MC）の出
力ａ，ｂ，ｃ，ｄ，ｅは次の第１表に示す通りと
なる。

【表】 なお、（l₅）の場合、比較器（AC４）の出力ｄは
積分クリアパルス消滅時点（t0）から所定時間
（100ｍ秒）が経過する前の時点（t2）で“０”か
ら“１”になる。 第６図の残りの回路は第１図の回路ブロツク２
０を構成する。２２はバツフア（Ｂ３）を介して
端子（Ｔ１２）から入力される画像信号出力回路
（VS）の出力電圧（Vos）と、バツフア（Ｂ２）
を介して端子（Ｔ１１）から入力される基準信号
発生回路（RS）の出力電圧（Vref）との差に対
応する出力（Ｖ１）を発生する減算回路である。
２４はイメージセンサーアレイ（PA）における
アルミニウム膜で覆われ所定個（10個）分のフオ
トダイオード（Ｐ２）から（Ｐ９）のうち両端の
ダイオード（Ｐ２）（Ｑ９）を除いたものの蓄積
電荷に対応する画像信号のピーク値（Ｖ２）（最
低レベルの画素信号）を検知し、それをラツチし
て出力するとピーク値検出回路であり、これによ
り、アルミニウム被膜で覆われていない、上述の
第１第２像を受けているイメージセンサーアレイ
（PA）におけるフオトダイオードの蓄積電荷に対
応する画素信号に対し、いわゆる暗出力補正用の
信号Ｖ２が形成される。すなわち、マイクロコン
ピユータ３０は、転送クロツクパルス（φ１）
（φ２）によりCCDシフトレジスタ（SR）から順
次蓄積電荷が画像信号出力回路（VS）に転送さ
れる場合、セル（Ｒ５）の蓄積電荷の転送開始と
同時にサンプル指定パルスをデータバス（DB
１）を介して端子（Ｔ１５）に出力し、次いでセ
ル（Ｒ１２）の蓄積電荷の転送終了と同時にサン
プル指定リセツトパルスをデータバス（DB１）
を介して端子（Ｔ１６）に出力する。したがつ
て、ピーク値検出回路２４はセル（Ｒ５）から
（Ｒ１２）の蓄積電荷、換言すればフオトダイオ
ード（Ｐ２）から（Ｐ９）の蓄積電荷の対応する
画像信号を取込み、それらのうちのピーク値を検
出することになる。 ２６は回路２２及び２４の出力信号（Ｖ１）
（Ｖ２）を差動増幅する増幅器であり、その増幅
率が上述の輝度判定回路４０の出力ａ，ｂ，ｃ，
ｄによつて制御されるように構成された増幅器で
ある。この増幅器において、（OP）は演算増幅器
であり、その入力端子ｆ，ｇは入力抵抗（Ｒ５）
（Ｒ６）を介して回路２２及び２４に夫々接続さ
れている。（Ｒ７）乃至（Ｒ１４）は演算増幅器
（OP）の増幅率設定のために設けられた抵抗であ
り、（Ｒ５）（Ｒ６）（Ｒ７）（Ｒ８）（Ｒ１１）（Ｒ
１２）の抵抗値をｒとするとき、（Ｒ９）（Ｒ１
３）は2rの抵抗値、（Ｒ１０）（Ｒ１４）は4rの抵
抗値をもつている。（AS１）乃至（AS８）はア
ナログスイツチであり、このうち（AS１）乃至
（AS４）は出力ａ，ｂ，ｃ，ｄに応じて抵抗（Ｒ
７）乃至（Ｒ１０）を選択的に有効化して演算幅
器（OP）の帰還抵抗値を設定するのに対し、
（AS５）乃至（AS８）は出力ａ，ｂ，ｃ，ｄに
応じて抵抗（Ｒ１１）乃至（Ｒ１４）を選択的に
有効化して同増幅器（OP）のバイアス抵抗値を
設定する。すなわち、上述（l₁）（l₂）（l₃）（l₄）
（l₅）の各電圧降下が生じる場合のそれらのアナ
ログスイツチの状態及び有効化される抵抗は次の
第２表の通りとなる。

【表】 上表においてＡは演算増幅器（OP）の増幅率
で、この増幅器（OP）の出力電圧は、 Vout＝Ｅ＋（V2−V1）×Ａで表わされ、これが
Ａ／Ｄ変換器（ADC）に入力される。但し、Ｅ
は定電圧源（Ｅ）の電圧であり、Ａ／Ｄ変換器
（ADC）の入力レベル範囲に合わせて適当に設定
される。そして、各画素信号に対応したＡ／Ｄ変
換器（ADC）の各出力は第１図のマイクロコン
ピユータの端子（Ｔ２２）にデータバス（DB
１）を介して取込まれ、所定のプログラムにもと
づくデイジタル演算によつて、撮影レンズの焦点
調節状態が検出される。このように、第１図増幅
器２６は輝度判定回路５０の出力に応じて増幅率
を変化させ、Ａ／Ｄ変換器（ADC）での信号処
理に適した信号を出力するから、広範な輝度域で
撮影レンズの焦点状態の調節が可能である。 再度第１図について説明すると、マイクロコン
ピユータ３０の端子（Ｔ１７）は積分クリアパリ
スの出力端子である。又、マイクロコンピユータ
３０の端子（Ｔ１９）からは、シフトパルスの発
生を許可する場合“１”の信号が出力され、後述
のようにイメージセンサーアレイ（PA）から
CCDシフトレジスタ（SR）への蓄積電荷の転送
中はシフトレパルスの発生を禁止する信号“０”
が出力される。さらにマイクロコンピユータ３０
の端子（Ｔ１８）から、積分クリアパルスの消滅
時点（t0）から上述の所定時間が経過すると
“１”の信号が出力される。この信号は輝度判定
回路４０に対するラツチパルスとなる。端子（Ｔ
１７）から出力される積分クリアパルスは端子
（Ｔ６）を介して光電変換ブロツク１におけるイ
メージセンサーの積分クリアゲート（ICG）に入
力される一方、フリツプフロツプ（FF0）をセツ
トし、そのＱ出力を“１”にして、アンド回路
（AN1）を開かせる。又、フリツプフロツプ
（FF0）がセツトされた状態で端子（Ｔ１９）か
らシフトパルスの発生を許可する“１”の信号が
出力されると、アンド回路（AN２）も開かれ
る。輝度判定回路４０の出力端子（Ｔ１４）から
は、第５図の（l₅）で示される場合のように被写
体輝度が高い場合のみ、積分クリアパルスの消滅
時点（t0）から所定時間（100ｍ秒）経過する前
の時点（t2）で“１”の信号ｅが出力される。こ
れに対し、第５図（l₁）（l₂）（l₃）（l₄）で示され
る場合のように、、被写体輝度が低い場合は、マ
イクロコンピユータ３０の端子（Ｔ１８）の出力
が（t3）の時点で“１”となり、輝度判定回路４
０の出力端子（Ｔ１５）の出力ｅは“０”に保た
れる。したがつて、被写体輝度が高い場合はアン
ド回路（AN２）の出力が（t2）の時点で“１”
になり、被写体輝度が低い場合は（t3）の時点で
アンド回路（AN１）の出力が“１”になり、い
ずれか一方の“１”の出力がオア回路（OR１）
を介してＤフリツプフロツプ（DF１）のＤ入力
に入力される。このＤフリツプフロツプのCK（ク
ロツク）入力にはクロツク回路（CL１）からの
基準クロツクパルス（周期2μ秒）が入力されて
いるため、第６図に示すように、Ｄ入力に“１”
の信号が入力された直後のその基準クロツクパル
スの立下りでＤフリツプフロツプ（DF１）のＱ
出力は“１”となり、フリツプフロツプ（FF０）
がリセツトされ、開かれていたアンド回路（AN
１）又は（AN２）が閉じると共に、転送クロツ
クパルス発生ブロツク１０内のフリツプフロツプ
（FF１）乃至（FF６）がリセツトされ、それら
のＱ出力（Ｑ１）乃至（Ｑ６）がすべて“０”に
なる。そして、アンド回路（AN１）又は（AN
２）がそのようにして閉じると、次の基準クロツ
クパルスの立下りでＤフリツプフロツプ（DF１）
のＱ出力は“０”に戻り、結局そのＱ出力からは
2μ秒の時間幅の正パルスが出力されたことにな
る。この正パルスがリセツトパルスである。一
方、Ｄフリツプフロツプ（DF２）はＤフリツプ
フロツプ（DF１）のＱ出力が“１”になつた直
後のクロツク回路（CL１）からの基準クロツク
パルスの立下りでＱ出力が“１”になり、Ｄフリ
ツプフロツプ（DF１）のＱ出力が“０”に戻つ
た直後の同クロツク回路の基準パルスの立下りで
Ｑ出力が“０”に戻る。したがつてＤフリツプフ
ロツプ（DF２）のＱ出力には、リセツトパルス
の立下りと同期して立上る2μ秒の時間幅の正パ
ルスが生じるが、これがシフトパルスである。こ
のシフトパルスはマイクロコンピユータ３０の端
子（Ｔ２１）に入力されると共に、端子（Ｔ７）
を介して光電変換ブロツク１におけるイメージセ
ンサーのシフトゲート（SG）に入力される。 以上は第１図の全体の回路構成とそれを構成す
る回路ブロツクについての説明であるが、次に全
体の作動を説明するに先立ち、第７図、第８図を
参照して各部での信号について説明しておく。 第７図はＤフリツプフロツプ（DF１）のＱ出
力に生じるリセツトパルスによりセツトされた直
後のフリツプフロツプ（FF１）乃至（FF６）の
出力と、転送パルス（φ１）及びＤフリツプフロ
ツプ（DF２）のＱ出力であるシフトパルスの関
係を示している。上述のようにリセツトパルスの
立上りでフリツプフロツプ（FF１）乃至（FF
６）がリセツトされ、それらのＱ出力（Ｑ１）乃
至（Ｑ６）はすべて“０”となる。これにより、
オア回路（OR２）の出力は“０”となるから、
転送クロツクパルス（φ２）は“０”に立下り、
逆に転送クロツクパルス（φ１）は“１”に立上
る。そして、2μ秒が経過すると、リセツトパル
スが立下り、これと同時にシフトパルスが“１”
に立上つて、このシフトパルスはさらに2μ秒後
に“０”に立下る。次にオア回路（OR２）の出
力が“１”となるのは、フリツプフロツプ（FF
３）のＱ出力（Ｑ３）が“１”になるときであつ
て、これはリセツトパルスが“０”に立下つてか
ら８〓秒後であり、結局、転送クロツクパルス
（φ１）は10μ秒“１”の状態に保たれる。シフ
トパルスはこの転送クロツクパルス（φ１）が
“１”の状態にあるる間に発生して消滅する。こ
のように、（t2）又は（t3）の時点の直後に転送
クロツクパルス発生ブロツク１０をリセツトし、
新たに出力される転送クロツクパルス（φ１）が
継続している間にシフトパルスを発生させるの
は、イメージセンサアレイ（PA）におけるフオ
トダイオードアレイ（P1）（P2）（P3）…（Pn−
２）（Pn−１）（Pn）の電荷蓄積（積分）の終了
時点が不必要に遅くなるのを避けるためである。
これを仮に（t2）又は（t3）の時点の後に第１番
目に発生する転送クロツクパルス（φ１）に同期
してシフトパルスを発生させた場合、（t2）又は
（t3）の時点から最大でほぼ転送クロツクパルス
の１周期の時間フオトダイオード（P1）（P2）
（P3）…（Pn−２）（Pn−１）（Pn）の電荷蓄積
が不必要に行われる可能性があり、被写体がきわ
めて明るい場合には電荷蓄積が飽和して、正しい
画像信号が得られなくなる恐れがある。又、（t2）
又は（t3）の時点の後のどの時点でシフトパルス
が発生するかも必ずしも一定しないから、画像信
号レベルが一定しない問題も生じる恐れがある。
これに対し、第７図では（t2）又は（t3）の時点
から基準クロツクパルスの２周期（4μ秒）内に
は必ずシフトパルスが発生するから、そのような
恐れは皆無である。 なお、第７図に示したように、次の転送クロツ
クパルス（φ１）は出力（Ｑ３）（Ｑ４）（Ｑ５）
（Ｑ６）がすべて“０”となる120μ秒後に“１”
となり、この状態が保たれる時間は8μ秒である。
この転送クロツクパルス以降の転送クロツクパル
スはすべて8μ秒間“１”の状態でその後120μ秒
間は“０”の状態となる。したがつて、転送クロ
ツクパルス（φ１）の周期は128μ秒で、そのデ
ユーテイサイクルは1/2ではなく、“１”の状態と
“０”の状態の継続時間比は１／15となる。この
ようにしておけば、CCDシフトレジスタ（SR）
のセルからの蓄積電荷の画像信号出力回路（VS）
への転送は転送クロツクパルスの立下りで行われ
るから、信号処理、特にＡ／Ｄ変換器（ADC）
でのＡ／Ｄ時間を十分に確保することができ、変
換速度が遅い安価なＡ／Ｄ変換器を（ADC）と
して使用することができるから、これを使用する
カメラのコストダウンを達成することが可能とな
る。 第８図はイメージセンサーのシフトパルス発生
後の画像信号出力回路（VS）及び増幅器２６の
出力を転送クロツクパルス（φ１）（φ２）及び
基準信号発生回路（RS）の出力と共に示してい
る。第７図の場合、シフトパルスが発生した時点
では、CCDシフトレジスタ（SR）は空の状態に
なつているものとしてある。この空の状態をつく
るには、フオトダイオード（P1）（P2）（P3）…
（Pn−２）（Pn−１）（Pn）の蓄積電荷をCCDシ
フトレジスタ（SR）に転送することなく、CCD
シフトレジスタ（SR）のセル数分だけ転送クロ
ツクパルス（φ１）（φ２）をそのレジスタに与
えればよい。例えば、そのレジスタ（SR）のセ
ル数が100であるときは、100個の転送クロツクパ
ルス（φ１）及び（φ２）を与えれば、そのレジ
スタの蓄積電荷はすべて排出されてしまう。但
し、イメージセンサーを起動させた当初は一回の
電荷排出動作ではCCDシフトレジスタ（SR）の
蓄積電荷は完全に排出されないのが実際であるた
め、この場合は通常数回の排出動作を繰返すこと
によつて完全な空状態を作る。このような一連の
動作をイメージセンサーのイニシヤライズ作動と
言う。第８図において、シフトパルスの発生によ
りフオトダイオード（P1）（P2）（P3）…（Pn−
２）（Pn−１）（Pn）の蓄積電荷がCCDシフトレ
ジスタ（SR）に並列的に転送され、第１番目の
転送クロツクパルス（φ１）の立下りでセル（Ｒ
１）の蓄積電荷が画像信号出力回路（VS）に転
送される。その結果画像信号出力回路（VS）は
端子（Ｔ３）にセル（Ｒ１）の蓄積電荷に対応し
た出力（Vos1）を出力する。以後転送クロツク
パルス（φ１）が立下る毎に、セル（R2）（R3）
…（Rn＋３）の蓄積電荷に対応した出力
（Vos2）（Vos3）…（Vos（ｎ−３）））が順次画像
信号出力回路（VS）から出力される。それらの
出力のうち、（Vos1）（Vos2）（Vos3）は空送り
用セル（Ｒ１）（Ｒ２）（Ｒ３）の蓄積電荷に対応
する出力であり、又、（Vos4）乃至（Vos13）は
アルミニウム被覆されたフオトダイオード（Ｐ
１）乃至（Ｐ１６）、すなわちセル（Ｒ４）乃至
（Ｒ１３）の蓄積電荷に対応する暗出力である。
これら２種類の出力間には、△Ｓで示したよう
に、フオトダイオード（Ｐ１）乃至（Ｐ１０）に
発生する暗電流にもとづく蓄積電荷量に相当する
差が生じる。（Ｖ１）で示した演算回路２２の出
力は、各（Vos）についてV1＝Vref−Vosの演
算によつて得られたものであり、上記暗出力
（Vos4）乃至（Vos13）に対応した演算回路２２
の出力うち（Vos5）乃至（Vos12）に対応する
ものが上述のピーク値検出回路２４に取込まれ
る。そして、それらのうちの最大値を有するもの
がピーク値検出回路２４から（V2）として出力
される。第７図では、破線がこの（Ｖ２）を示し
ており、したがつて、V′＝V1−V2がVout＝Ｅ
＋（V1−V2）×Ａで表わされる増幅器２６の出力
に対応する。 次に、第９図のフローチヤートを参照して第１
図に示したマイクロコンピユータ３０の動作とそ
れによる回路全体の作用を説明する。 まず、図示しないスイツチの操作によりマイク
ロコンピユータ３０にスタート信号が与えられる
と、＃１のステツプでマイクロコンピユータ３０
は端子（Ｔ２２）に“１”の信号を出力して、イ
メージセンサーのイニシヤライズ作動を行う。す
なわち、転送クロツクパルス（φ１）（φ２）と
してクロツク回路（CL２）からの周期の早いク
ロツクパルスが端子（Ｔ４）（Ｔ５）を介して
CCDシフトレジスタ（SR）に入力される。この
とき、端子（Ｔ１９）からはシフトパルスの発生
を禁止する信号“０”が出力されており、シフト
パルスは発生しないから、CCDシフトレジスタ
（SR）はイメージセンサーアレイ（PA）から蓄
積電荷を受取ることなく、自身の蓄積電荷を順次
排出する。（あるいは、シフトパルスの発生を禁
止せず、通常のCCD駆動と同様に積分クリアパ
ルスを発生し、その後蓄積電荷を無視できるよう
に直ちにシフトパルスを発生させ、次に転送クロ
ツクパルスによりCCDシフトレジスタの蓄積電
荷排出を行せてもよい。）この排出動作は上述の
ように数回繰返され、それによつてCCDシフト
レジスタ（SR）は空状態となる。ここで、１回
の排出動作はCCDシフトレジスタ（SR）のセル
数だけ転送クロツクパルス（φ１）（φ２）が与
えられることによつて終了する。その数回の排出
動作を保証する所定時間が経過すると、マイクロ
コンピユータ３０は端子（Ｔ２２）の出力を
“０”にして、クロツク回路（CL１）からの基準
クロツクパルスにもとづいて形成される“１”状
態と“０”状態の継続時間比が１／15のパルスを
転送クロツクパルス（φ１）とし、それと逆位相
のパルスを転送クロツクパルス（φ２）として、
CCDシフトレジスタ（SR）に入力させる。次に
マイクロコンピユータ３０は＃２のステツプで端
子（Ｔ１９）からシフトパルスの発生を許可する
“１”の信号を出力し、これによりアンド回路
（AN１）が開かれる。そして、＃３のステツプ
で端子（Ｔ１７）から積分クリアパルスが出力さ
れると、フリツプフロツプ（FF0）がセツトさ
れ、アンド回路（AN２）も開かれる。同時にそ
の積分クリアパルスが積分クリアゲート（ICG）
に入力され、イメージセンサーアレイ（PA）の
各フオトダイオードの蓄積電荷がクリアされる一
方、FET（Ｑ１）（Ｑ４）が導通してコンデンサ
ー（Ｃ１）（Ｃ２）が電源電圧のレベルまで充電
される。この積分クリアパルスは（t0）の時点で
消滅し、これによりイメージセンサーアレイ
（PA）の各フオトダイオードが電荷蓄積を開始す
ると共に、モニター用受光素子（PM）で検出さ
れる被写体輝度に応じた速度で輝度モニター回路
（MC）の出力電圧（Vm）が第５図に示すように
降下し始める。又、マイクロコンピユータ３０は
積分クリアパルスが消滅すると同時に、内部プロ
グラマブルプリセツトカウンタを＃４のステツプ
でセツトし、このカウンタが所定時間である100
ｍ秒をカウントし始める。次にマイクロコンピユ
ータ３０は＃５のステツプで輝度モニター回路
（MC）の出力電圧（Vm）の降下量が2.8Vに達し
ているかどうかを端子（Ｔ２０）に入力される輝
度判定回路４０の出力ｅにもとづいて判定し、出
力ｅが“１”で、第５図に１５で示した場合であ
ることを判定すると、＃９のステツプに移行して
端子（Ｔ１９）の出力を“０”にし、シフトパル
スの発生を禁止する。但し、出力ｅが“１”にな
ると、第６図に示したように、きわめて短時間の
うちにＤフリツプフロツプ（DF１）からリセツ
トパルスが続いてＤフリツプフロツプ（DF２）
からシフトパルスがされ、そのリセツトパルスに
よつてフリツプフロツプ（FF０）がリセツトさ
れてアンド回路（AN１）（AN２）が閉じるか
ら、＃９のステツプで発生を禁止するシフトパル
スは、後述の＃10のステツプ以降に新たに発生す
る可能性のあるシフトパルスである。これに対
し、＃５のステツプで出力ｅが“０”で、第５図
（l₁）（l₂）（l₃）（l₄）で示したいずれかの場合であ
ることを判定すると、マイクロコンピユータ３０
は＃６のステツプで上述のプログラマブルプリセ
ツトカウンタの内容から“１”を滅じ、＃７のス
テツプでそのカウンタの内容が“０”になつたか
どうかを判定する。そして、その内容が“０”に
なつていなければ＃５のステツプに戻り、＃６の
ステツプを経て＃７のステツプで再びプログラマ
ブルプリセツトカウンタの内容が“０”になつた
かどうかを判定する。ここで、＃５・＃６・＃７
のステツプサイクルに要する時間をtsとすれば、
ts×Ｎ＝100ｍ秒となるように設定されており、
したがつて、Ｎ回＃５、＃６、＃７のステツプを
繰返せば、プログラマブルプリセツトカウンタの
内容は“０”になる。すなわち、＃４のステツプ
でこのカウンタがセツトされてから100ｍ秒が経
過すると、マイクロコンピユータ３０＃８のステ
ツプでは端子（Ｔ１８）から“１”の信号を出力
し、この信号はアンド回路（AN１）（OR１）を
介してＤフリツプフロツプ（DF１）のＤ入力に
入力される。したがつて、Ｄフリツプフロツプ
（DF１）からリセツトパルスが出力され、フリツ
プフロツプ（FF0）がリセツトされてアンド回路
（AN１）（AN２）が閉じる一方、続いてＤフリ
ツプフロツプ（DF２）からシフトパルスが発生
する。但し、この場合も、さらに時間が経過し、
輝度モニター回路（MC）の出力電圧（Vm）の
降下量が2.8Vに達すると、輝度判定回路４０の
出力ｅが“１”になり、それが＃５のステツプで
判定されるため、端子（Ｔ１９）からは以降シフ
トパルスの発生を禁止する“０”の信号が出力さ
れる。 上述のようにして発生したシフトパルスはマイ
クロコンピユータ３０の端子（Ｔ２１）に入力さ
れると共に、端子（Ｔ７）を介してシフトゲート
（SG）に入力される。これによつてイメージセン
サーアレイ（PA）の各フオトダイオードの蓄積
電荷がCCDシフトレジスタ（SR）の対応するセ
ルに転送され、さらに転送クロツクパルス（φ
１）（φ２）によつて順次そのレジスタ（SR）の
各セルの蓄積電荷が画像信号出力回路（VS）に
転送される。すると、画像信号出力回路（VS）
の出力端子（Ｔ３）からは画像信号（Vos1）
（Vos2）…（Vos（ｎ＋３））が順次出力され、増
幅器２６からはVout＝Ｅ＋（V1−V2）Ａで表わ
される信号が順次出力される。これらの信号は逐
次Ａ／Ｄ変換器（ADC）でデイジタル信号に変
換され、データバス（DB１）を介してマイクロ
コンピユータ３０に入力される。 一方、マイクロコンピユータ３０は上述のシフ
トパルスが端子（Ｔ２１）に入力ると、＃10のス
テツプで端子（Ｔ１７）から積分クリアパルスを
出力する。このため、イメージセンサーアレイ
（PA）の各フオトダイオードの蓄積電荷がクリア
ーされ、その積分クリアパルスの消滅と同時に各
フオトダイオードの電荷蓄積が再開される。もち
ろん、輝度モニター回路（MC）の出力も上述し
たと同様モニター用受光素子（PM）により検出
された被写体輝度に応じた速度で降下し始める。
すなわち、第２回目の電荷蓄積サイクルが開始さ
れるが、マイクロコンピユータ３０は積分クリア
パルスの消滅と同時に内部のプログラマブルプリ
セツトカウンタを今度はCCDシフトレジスタ
（SR）のセルの数をカウントするようにセツトす
る。これが＃11のステツプである。マイクロコン
ピユータ３０は、その各セルの蓄積電荷に対応し
たデイジタル信号をＡ／Ｄ変換器（ADC）から
受取つてそれを内部のランダムアクセスメモリー
にストアし（＃12のステツプ）、その度毎にプロ
グラマブルプリセツトカウンターの内容から１を
滅じて（＃13のステツプ）、その内容が“０”に
なつたかどうかを＃14のステツプで判定する。
＃11のステツプでセツトされたプログラマブルプ
リセツトカウンタ内容が“０”になると、次の
＃15のステツプに移行する。このステツプでは、
マイクロコンピユータ３０は例えば次のような演
算を行つて撮影レンズ（TL）焦点調節状態、す
なわち予定焦点面(F)に対するデフオーカス量及び
デフオーカス方向を算出する。すなわち、上記イ
メージセンサーアレイ（PA）のフオトダイオー
ド（P1）（P2）（P3）…（Pn−２）（Pn−１）
（Pn）から（Ｐ１）乃至（Ｐ１０）を除いたもの
のうち、第４図において上述の第１像が形成され
る領域に含まれるものを基準部のフオトダイオー
ド、第２像が形成される領域に含まれるものを参
照部のフオトダイオードとし、この基準部及び参
照部のフオトダイオードをイメージセンサーアレ
イ（PA）の一方の側から夫々（A1）（A2）…
（Am）、（B1）（B2）…（Bm＋ｋ−１）としたと
き、それらに蓄積された電荷に対応したＡ／Ｄ変
換器（ADC）からのデイジタル信号を夫々（a1）
（a2）…（am）、（b1）（b2）…（bm＋ｋ−１）
とすると、 C1＝_n 〓ⁱ⁼¹ ｜ai−bi｜ C2＝_n 〓ⁱ⁼¹ ｜ai−bi＋１｜ 〓 Ck−１＝_n 〓ⁱ⁼¹ ｜ai−bi＋ｋ−２｜ Ck＝_n 〓ⁱ⁼¹ ｜ai−bi＋ｋ−１｜ のｋ組の演算を行い、C1、C2…Ck−１、Ckのう
ちで最小となるものを求める。例えば、C2の値
が最小となれば、基準部のフオトダイオード
（A1）（A2）…（Am）に形成される像に参照部
のフオトダイオード（B2）（B3）…（Bm）（Bm
＋１）に形成される像が最も合致している。した
がつてこの場合イメージセンサーアレイ（PA）
上におけるフオトダイオード（Ａ１）と（Ｂ２）
の間の間隔が上述の第１、第２像の間隔であり、
これを焦点検出光学系によつて定まる合焦時にお
ける第１、第２像の所定の間隔と比較すれば、撮
影レンズのそのときのデフオーカス量及びデフオ
ーカス方向を算出できる。なお、ここで述べた演
算の仕方は一例であつて、より正確にデフオーカ
ス量を判定するには、例えば本出願人が特願昭58
−2622号、特願昭58−113936号において提案して
いる演算方法を用いればよい。 ＃15のステツプでの上述の演算が終わると、マ
イクロコンピユータ３０は再び輝度判定回路４０
の出力ｅにもとづいて、輝度モニター回路
（MC）の出力（Vm）の電圧降下量がステツプ
＃11から＃15の期間において、2.8Vに達したか
どうかを＃16のステツプで判定する。なお＃11か
ら＃15までのステツプの実行には例えば50m秒を
要するものとする。出力ｅが“１”であり、出力
（Vm）の電圧降下量2.8Vに達しておれば、＃17
のステツプで再び積分クリアパルスを端子（Ｔ１
７）から出力して、＃12から＃15のステツプの実
行中にイメージセンサーアレイ（PA）の各フオ
トダイオードに蓄積された電荷をクリアし、再度
それらに電荷蓄積を開始させる。このようにする
のは、＃16のステツプでの判定時に出力ｅが
“１”であると、イメージセンサーアレイ（PA）
の各フオトダイオードの電荷蓄積がすでに飽和し
ている恐れがあるからである。この場合、マイク
ロコンピユータ３０は積分クリアパルスが消滅す
ると同時に＃17のステツプで内部のプログラマブ
ルプリセツトカウンタを100m秒をカウントする
ようにセツトし、続いて＃18のステツプで端子
（Ｔ１９）からシフトパルスの発生を許可する
“１”の信号を出力する。そして、これ以後は
＃５のステツプに戻つて、順次上述のステツプを
繰返す。これに対し、＃16のステツプで出力ｅが
“０”であり、出力（Vm）の電圧降下量が2.8V
に達していなければ、＃19のステツプでマイクロ
コンピユータ３０は上記プログラマブルプリセツ
トカウンタを50m秒をカウントするようにセツト
し、続いて上記の＃18のステツプに移行する。こ
のとき、50m秒をカウントするようにカウンタを
セツトするのは、上述のように＃10のステツプで
出力された積分クリアパルスが消滅してからすで
に約50m秒が経過しており、残り50m秒をそのカ
ウンタでカウントさせれば、合計100m秒間の電
荷蓄積をイメージセンサーアレイ（PA）の各フ
オトダイオードに許容することになるからであ
る。すなわち、この場合は、＃５、＃７、＃８の
ステツプサイクルが最大50／ts回繰返される。も
ちろん、プログラマブルプリセツトカウンタを他
の目的と兼用せず、専用に用いることができる場
合は、＃10のステツプの終了後そのプログラマブ
ルプリセツトカウンタを100m秒のカウントを行
うようにセツトすればよく、＃20のステツプは不
要となる。 以上、第９図を参照してマイクロコンピユータ
３０の動作とそれによる回路全体の作用について
説明したが、以上述べたところからも理解される
ように、この実施例では、シフトパルスによつて
イメージセンサーアレイ（PA）のフオトダイオ
ードの蓄積電荷の転送が始まつてからマイクロコ
ンピユータ３０でのデフオーカス量及びデフオー
カス方向の演算が終了するまでは新たなシフトパ
ルスの発生を禁止しており、又イメージセンサー
アレイ（PA）の各フオトダイオードには、その
演算終了を待つことなく前回のシフトパルス発生
の直後から電荷蓄積を開始させている。この理由
は次の通りである。 すなわち、焦点検出にもとづいて撮影レンズを
駆動し、その焦点調節を行う場合、一定時間内に
行われる焦点検出動作の回数が多い程短時間で撮
影レンズを合焦させることができる。そこで、１
回の焦点検出動作に要する時間を考えると、それ
は、CCDのイメージセンサーアレイ（PA）での
電荷蓄積（光電流積分）時間Tiと、そのイメー
ジセンサーアレイの蓄積電荷をCCDシフトレジ
スタ（SR）を介して画像信号出力回路（VS）へ
転送し、続いてそれの信号処理デフオーカス量及
びデフオーカス方向の算出を行うのに必要な時間
Td（これを便宜データ処理時間と呼ぶ）の和
（Ti＋Td）であり、焦点検出動作を繰返し連続
的に行う場合、先の検出動作が完了してから次の
検出動作を行うようにすると、ｎ回の検出動作を
行わせるのに必要な時間は（Ti＋Td）×ｎとな
る。ところが、CCDのイメージセンサーアレイ
（PA）での電荷蓄積（光電流積分）の速度はそれ
に入射する光の強度に存在しており、入射光強度
が低いとその速度は遅くなり、長時間電荷蓄積を
行わせなければならない。このため、１回の焦点
検出動作に要する時間が長くなつて、一定の時間
内に行える焦点検出動作の回数が制約を受け、短
時間で撮影レンズを合焦させることができなくな
る。一方、CCDの場合、シフトレジスタ（SR）
から画像信号出力回路（VS）に蓄積電荷を転送
しているときにイメージセンサーアレイ（PA）
に電荷蓄積を行わせても何ら問題はない。したが
つて、シフトパルスが発生した直後に積分クリア
パルスを発生させることができ、こうしておけば
上述のデータ処理時間Tdの間にイメージセンサ
ーアレイ（PA）が新たな電荷蓄積を行うので、
入射光強度が低い場合でも１回の焦点検出動作に
要する時間が短くなり、一定時間内に行われる焦
点検出動作の回数が多くなつて短時間に撮影レン
ズを合焦させることができるようになる。しかし
ながら、一方でCCDシフトレジスタ（SR）の蓄
積電荷が画像信号出力回路（VS）に転送されて
いる途中で新たな蓄積電荷がCCDシフトレジス
タ（SR）に転送されると（これはCCDの構造上
は可能である）、CCDシフトレジスタ（SR）内で
新旧の蓄積電荷が混ざり合い、誤まつた画像信号
が出力される。又、マイクロコンピユータ３０に
おいても、＃15のステツプでの演算中はランダム
アクセスメモリーのデータを保持しておかねばな
らないから、新たな信号を受け付けることはでき
ない。したがつて、上述のデータ処理時間Tdの
間はシフトパルスを禁止する訳である。 第１０図Ａ，Ｂは上記実施例において焦点検出
動作がどのようにして繰返されるかを図示したも
のであり、同図ＡはTi＜Tdの場合、ＢはTi＞
Tdの場合である。同図Ａで点線は＃10のステツ
プで発生する積分クリアパルスの消滅後の電荷蓄
積期間を示しているが、この間に蓄積された電荷
は上述したように＃17のステツプで発生する積分
クリアパルスによつてクリアされる。これに対
し、第１１図Ａ，Ｂは、先にも仮定したように、
常にデータ処理が終わつた後でイメージセンサー
アレイ（PA）のフオトダイオードに電荷蓄積を
開始させるようにした場合で、同図ＡはTiTdの
場合、同図ＢはTi＞Tdの場合を示す。第１１図
Ｂを第１０図Ｂと比較すれば、明らかに上記実施
例の場合が一定時間内における焦点検出動作の回
数が多くなることが判る。 一方、上記実施例では、CCDシフトレジスタ
（SR）から画像信号出力回路（VS）への蓄積電
荷の転送を行わせる転送クロツクパルスφ１は、
１周期が128μ秒で、“１”状態の継続時間t0と
“０”状態の継続時間t1とが夫々8μ秒、120μ秒で
あつた。今、この転送クロツクパルスのデユーテ
イサイクルt1／（t0＋t1）で定義すると、120／
128≒0.94がそのデユーテイサイクルであり、t0
とt1の比は１：15となるが、このt0とt1の比は、
１：３程度から１：20程度の範囲内で設定するの
が好ましい。 この理由を説明すると、デユーテイサイクルを
0.5から変化させた場合、CCDの最高転送クロツ
ク周波数は“０”状態の継続時間と“１”状態の
継続時間のうちの短い方の時間で決まる。これを
φ１について言えば、最高転送クロツク周波数は
t0によつて決まり、デユーテイサイクルが0.5の
場合の周波数１／（t0＋t1）（Hz）に相当する1/
２・t0（Hz）でその転送クロツク能力が表わされ
る。今、この発明の目的に照らせば、φ１の転送
クロツク能力が高い程t1の時間が長くなつて好都
合であるということになるが、転送クロツク能力
をt0とt1の比が１：20の場合を越えて高くして
も、t1は余り延長されず、むしろ、CCDレジスタ
（転送部）の浮遊容量の影響等の理由で、転送ク
ロツクパルスによるCCD駆動が困難になる傾向
が増す。すなわち、t0とt1の比が１：20を越える
場合、t0がきわめて短くなり、CCDレジスタの浮
遊容量によつてφ１の“１”状態への変化が伝達
されにくくなる傾向が増す。第１２図は、φ１の
デユーテイサイクルを変化させたときの転送クロ
ツク能力とt1の時間幅の関係を示したもので、φ
１のデユーテイサイクルを仮に0.5とすれば、t1
＝t0＝64μ秒で、転送クロツク能力は約7.8KHzで
ある。今、この転送クロツク能力を10倍の約78K
Hzにすると、t1≒120μ秒となるのに対し、20倍の
約156KHzにしてもt1≒125μ秒で、転送クロツク
能力は２倍になるのに対しt1はわずかな4μ秒程度
しか長くならない。そして、これ以上転送クロツ
ク能力を高くしても、t1は徐々に128μ秒に近づく
だけであり、実質的なt1の延長は生じない。これ
に対し、転送クロツク能力が高くなるということ
は、t0がきわめて短くなることもあり、上述の如
く、φ１によるCCD駆動が困難になる傾向が増
す。従来一般に発表されているCCDでは、1MHz
程度の転送クロツクパルスを用いているものもあ
るが、これを可能とするためにシフトレジスタ部
の浮遊容量を特別に小さく抑えていることから、
パターン設計がむづかしくなる他、ノイズの影響
も受けやすく、さらには静電破壊に対する信頼性
の面からも使用上の制的が大きくなつており、そ
のような欠点を伴なう周波数域まで転送クロツク
能力を高めることは合理的であるとは言えない。 一方、t0とt1の比が１：３程度であれば、t1＝
96μ秒、t0＝32μ秒で、φ１の転送クロツク能力は
約15.6KHzとなり、デユーテイサイクルが0.5の場
合に比べてt1が1.倍になり、Ａ／Ｄ変換器
（ADC）のＡ／Ｄ変換時間を十分に確保すること
ができる。もつとも、デユーテイサイクルが0.5
の場合に比べてt1を1.5倍以上にすることが必ず
必要であるという訳ではなく、使用するＡ／Ｄ変
換器のＡ／Ｄ変換時間によつてこれを１倍以上の
範囲で適当に設定すればよいから、t0とt1の比が
１：３程度よりも大きければ好ましいというのは
この発明において必須の基準ではない。なお、
CCDでは一般に転送クロツクパルスの周波数が
低くなると、シフトレジスタ部（転送部）での光
漏れの影響が大きくなるが、通常1KHz以上であ
ればその影響による実害はないとされている。 以上、一実施例についてこの発明を説明した
が、この発明は上記実施例に限定されるものでは
ない。例えば、自己走査型イメージセンサーとし
ては、CCDだけではなく、BBD（Bucket
Brigade Device）、CID（Charge Injection
Device）、MOS（Metal Oxide Semiconductor）
型イメージセンサー等を用いることができる。
又、焦点検出方式も第４図の焦点検出光学系を用
いるものに限られるのではなく、例えば特開昭54
−159259号公報、特開昭57−70504号、特開昭57
−45510号公報等に示されているように、撮影レ
ンズの予定焦点面乃至はそれと共役な面にレンズ
レツトを配置すると共にその背後に自己走査型イ
メージセンサーを配置することにより、撮影レン
ズの焦点調節状態としてデフオーカス量とデフオ
ーカス方向を共に算出する方式、あるいは特開昭
55−155308号公報、特開昭57−72110号公報、特
開昭57−88418号公報等に示されているように、
撮影レンズの予定焦点面乃至はそれと共役な面上
及びその前後に夫々自己走査型イメージセンサー
を配置し、撮影レンズの焦点調節状態としてデフ
オーカス方向のみ検出する方式等にもこの発明は
適用可能である。 さらに、上記実施例では、CCDが２相の転送
クロツクパルスφ１，φ２によつて転送部である
CCDシフトレジスタから画像信号処理回路へ蓄
積電荷を転送する場合について示したが、３相以
上の転送クロツクパルスによつてその電荷転送を
行わせることもでき、この発明では、そのような
場合でも特定の位相の転送クロツクパルスの
“１”状態と“０”状態の継続時間比が１より小
さくなるようにして、その転送クロツクパルスの
立下り毎に上記の電荷転送を行わせる一方、同じ
その転送クロツクパルスが立下つてから次に立上
るまでの間に画像信号出力回路の出力信号のＡ／
Ｄ変換をＡ／Ｄ変換器によつて行わせる。 効 果 本発明によれば、クロツクパルスが第２の状態
の期間にＡ／Ｄ変換を行なうため、クロツクパル
スの状態変化によつて生じるノイズによる誤差は
生じない。 更に、クロツクパルスの第２の状態が第の状態
よりも長いので、第１の状態と第２の状態が同じ
時間巾である従来の装置に比して、低速のＡ／Ｄ
変換器を使用することができる。 また、イメージセンサーに蓄積された電荷を一
旦電荷保持部に保持した後に出力させるため、電
荷保持部から蓄積電荷に応じた信号を出力させて
いる間にイメージセンサーでは次の電荷蓄積動作
を行なうことができ、検出サイクルを速くするこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体回路図、第
２図は第１図の光電変換ブロツク１の詳細を示す
図、第３図はイメージセンサーアレイの各画素を
構成するフオトダイオードと積分クリアゲートの
等価回路図、第４図は上記実施例における焦点検
出用光学系を示す図、第５図はモニター回路の出
力の時間的変化を示す図、第６図は第１図の輝度
判定回路４０及びブロツク２０の具体例を示す回
路図、第７図及び第８図は第１図の回路の各部に
おける出力波形を示す図、第９図は上記実施例に
おけるマイクロコンピユータの動作を示すフロー
チヤート、第１０図Ａ，Ｂは上記実施例において
焦点検出動作がいかに繰返されるかを示すタイム
チヤート、第１１図は常にデータ処理の後イメー
ジセンサーのイメージセンサーアレイを構成する
各フオトダイオードに電荷蓄積を開始させる場合
に、焦点検出動作がいかに繰返されるかを示すタ
イムチヤート、第１２図はφ１の転送クロツク能
力とそれが“０”状態にある時間t1の関係を示す
グラフである。 （PA）（ICG）（SG）（SR）……自己走査型イ
メージセンサー、（SR）……シフトレジスタ（蓄
積電荷転送部）、（VS）……画像信号出力回路、
（ADC）……Ａ／Ｄ変換器、（φ１）（φ２）……
転送クロツクパルス、１０……転送クロツクパル
ス発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 入射光量に応じた電荷を蓄積する複数の電荷
   蓄積部により構成された電荷蓄積型イメージセン
   サーと、 上記イメージセンサーの電荷蓄積を制御するた
   めの信号を出力する蓄積制御信号出力手段と、 上記蓄積制御信号に応じて上記イメージセンサ
   ーの蓄積時間を制御する蓄積制御手段と、 上記蓄積時間内に上記複数の電荷蓄積部に蓄積
   された電荷を、一旦保持する複数の電荷保持部
   と、 第２の状態が第１の状態よりも長い時間巾であ
   るクロツクパルスを出力するクロツクパルス出力
   手段と、 上記クロツクパルスの状態変化に応答して、上
   記複数の電荷保持部に保持された電荷に応じた信
   号を順次出力させる出力制御手段と、 上記クロツクパルスが第２の状態の期間に動作
   し、上記出力された信号を順次デジタル値に変換
   するＡ／Ｄ変換器と、 を有することを特徴とする画像処理装置。