JPH03247086A - 自己走査型イメージセンサーを用いた画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１］

【産業上の利用分野】

この発明は、電荷蓄積部及び電荷蓄積用の転送部を有す
る自己走査型イメージセンサ−の画像信号を処理する、
例えばカメラの焦点検出装置に有用な画像処理装置に関
する。 ［０００２］

【従来の技術】

従来上記のようなカメラの焦点検出装置としては、ＣＣ
Ｄ（Ｃｈａｒｇｅ　　Ｃｏｕｐｌｅｄ　　Ｄｅｖｉｃｅ
）を自己走査型イメージセンサ−として用いたものが知
られており、ＣＣＤに積分クリアパルスと呼ばれる正パ
ルスが入力されるとＣＣＤのイメージセンサ−アレイを
構成する各フォトダイオードは−１電源電圧レベルまで
充電され、次にその積分クリアパルスが消滅することに
よって放電（以下これを負の電荷の蓄積と考えて電荷蓄
積と呼ぶ）を開始する。この後、シフトパルスと呼ばれ
る正パルスをＣＣＤに入力させると、積分クリアパルス
の消滅からシフトパルスの入力までの間に各フォトダイ
オードに蓄積された電荷がＣＣＤシフトレジスタの対応
するセルに転送され、転送りロックパルスが二〇〇ＣＤ
シフトレジスタに入力される毎にそこから順次蓄積電荷
が画像信号出力回路に転送される。この画像信号出力回
路はＣＣＤシフトレジスタから転送される蓄積電荷を順
次電圧信号として出力し、次々に出力されるその電圧信
号がイメージセンサ−アレイ上における光強度分布、す
なわちその上に形成されている像の強度分布を示すこと
になる。この画像信号出力回路が出力する電圧信号はＡ
／Ｄ変換器によってディジタル信号に変換された後、所
定のプログラムにしたがって例えばマイクロコンピュー
タで処理演算され、その結果撮影レンズの焦点調節状態
が判定される。 ［０００３］

【発明が解決しようとする課題】

ところで、従来各フォトダイオードの電荷蓄積は、先の
焦点検出動作の終了後つまり上述のマイクロコンピュー
タによる信号の処理演算の終了後に開始されるように構
成するのが普通であった。すなわち、その処理演算が終
了した時点で次の積分クリアパルスを発生させていた。 ところが、各フォトダイオードの電荷蓄積速度は被写体
輝度によって変化し、被写体輝度が低くなると、比較的
長時間電荷蓄積を継続させる必要があり、被写体輝度に
応じてシフトパルスの発生のタイミングを制御する。こ
のため、被写体輝度が低い場合、電荷蓄積時間が長くな
って一回の焦点検出動作に要する時間も長くなり、一定
時間内に行い得る焦点検出動作の回数が少なくなること
になる。 ［０００４］ 今、連続的に焦点検出を行い、各回の焦点検出結果にも
とづいて撮影レンズを駆動してその焦点調節を行う場合
、一定時間内に行われる焦点検出動作の回数が多い程短
時間で撮影レンズを合焦させることができるから、この
ように先の焦点検出動作が終了した時点で各フォトダイ
オードに電荷蓄積を開始させていたのでは、被写体輝度
が低いときには撮影レンズが合焦するまでに時間ががが
り、撮影チャンスを逸することになる。 ［０００５］ この発明は、電荷蓄積時間が長い場合でも、−回の画像
処理に要する時間が比較的短くて済む画像処理装置を提
供することを目的としている。 ［０００６］

【課題を解決するための手段】

この発明の画像処理装置は、シフトパルスの発生に応答
して電荷蓄積動作開始信号出力手段の動作を再開させる
制御手段を備えたことを特徴とする。 ［０００７］

【作用】

シフトパルス発生によりイメージセンサ−の転送部に転
送された蓄積電荷が、転送りロックパルスにより順次画
像信号出力回路へされると、はぼ同時に制御手段の作動
によりイメージセンサ−の電荷蓄積部は新たな電荷蓄積
を開始する。 ［０００８］

【実施例】

次にこの発明の一実施例を図１乃至図１１を参照して説
明する。 ［０００９］ まず、この実施例の全体回路を示す図１において、（１
）は、後述するように例えばＣＣＤのような自己走査型
イメージセンサ−と、画像信号出力回路、輝度モニター
用受光素子、輝度モニター回路、及び基準信号発生回路
とを備えた光電変換ブロックである。（１０）は転送ブ
ロックパルス発生ブロック、　（２０）は光電変換ブロ
ック（１）からの信号にもとづいて撮影レンズの焦点調
節状態判定の基礎となるディジタル信号を形成する回路
ブロックである。（３０）は回路ブロック（２０）から
のディジタル信号にもとづいて撮影レンズの焦点調節状
態を判別する一方、各回路ブロックの制御動作を行うマ
イクロコンピュータである［００１０］ 又、（４０）は光電変換ブロック（１）内の輝度モニタ
ー回路の出力にもとづいて、回路ブロック（２０）内の
増幅器の増幅率制御を行う一方、光電変換ブロック（１
）内の自己走査型イメージセンサ−の電荷蓄積時間（光
電流積分時間）を制御する輝度判断回路である。（ＡＮ
　）（ＡＮ２）はオア回路（ＯＲ）と共１１ にゲート手段を構成するアンド回路、（ＤＦｌ）は後述
のフリップフロップ（ＦＦｏ）（ＦＦ１）乃至（ＦＦ６
）をリセットするリセットパルスを発生するＤフルツブ
フロップ、　（ＤＦ２）はイメージセンサ−内において
電荷蓄積部に蓄積された電荷を転送する転送するシフト
パルスを発生するＤフリップフロップである。 （ＣＬｌ）は基準クロックパルスを発生するクロック回
路、　（ＦＦｏ）はＲ−Ｓフロップフロップである。 ［００１１］ 図２は上述の光電変換ブロック（１）を示したもので、
フォトダイオード列（Ｐｌ）（Ｒ２）（Ｒ３）・・・（
Ｐｎ−２）（Ｐｎ−１）（Ｐｎ）から成るイメージセン
サ−アレイ（ＰＡ）　　積分クリアゲート（ＩＣＧ）、
シフトゲート（ＳＧ）　　ＣＣＤシフトレジスタ（ＳＲ
）により上述の自己走査型イメージセンサ−が構成され
ている。ここで、転送部であるＣＣＤシフトレジスタ（
ＳＲ）のセル数は電荷蓄積部であるイメージセンサ−ア
レイ（ＰＡ）のフォトダイオード数（画素数）よりも３
個多く、セル（Ｒ１）（Ｒ２）（Ｒ３）は後述の空送り
用であり、イメージセンサ−アレイ（ＰＡ）の各フォト
ダイオード（Ｐｌ）（Ｒ２）（Ｒ３）・・・（Ｐｎ−２
）（Ｐｎ−１）（Ｐｎ）の蓄積電荷はセル（Ｒ４）（Ｒ
５）（Ｒ６）・・・（Ｒｎ＋１）（Ｒｎ＋２）（Ｒｎ＋
３）に転送される。 ［００１２］ 各フォトダイオードは、図３に示したように、電源（十
■）に対して積分クリアゲート（ＩＣＧ）に相当するス
イッチ（Ｓ）を介して互いに並列接続された一対のダイ
オード（Ｄｌ）（Ｄ２）とＦＥＴ（Ｑｌｏ）から成り、
一方のダイオード（Ｄｌ）が光を受けるように設置され
ている。ＦＥＴ（Ｑｌｏ）はダイオード（Ｄｌ）の両端
の電圧を略一定に保ち、ダイオード（Ｄｌ）の容量分を
無視できるように設けたもので、そのゲートは接地され
ている。今、スイッチ（Ｓ）が閉じるとダイオード（Ｄ
２）のアノード、カソード間に電荷が蓄積され、そのカ
ソード電圧は電源電圧に等しくなる。そして、次にスイ
ッチ（Ｓ）が開かれると、ダイオード（Ｄ２）はダイオ
ード（Ｄｌ）の光電流によってＦＥＴ（Ｄｌｏ）を介し
て放電しそのカソード電圧は時間の経過と共に降下する
。すなわち、これはダイオード（Ｄ　）に入射する光の
強度に応じた速度でダイオード（Ｄ２）のアノードに負
の１ 電荷が蓄積されると考えてよく、したがって、各フォト
ダイオードは入射光強度に応じた速度で、電荷の蓄積を
行うものとして説明する。 ［００１３］ 上記スイッチ（Ｓ）は実際には積分クリアゲート（ＩＣ
Ｇ）に入力される積分クリアパルスによって導通し、そ
のパルスが消滅すると不導通となる半導体アナログスイ
ッチで構成される。シフトゲート（ＳＧ）はフォトダイ
オード（Ｐｌ）（Ｐ）（Ｐ）−・・（Ｐｎ−２）（Ｐｎ
−１）（Ｐｎ）の蓄積電荷を後述のシフトパルス３ を受けてＣＣＤシフトレジスタ（ＳＲ）のセル（Ｒ）　
　（Ｒ）　　（Ｒ６）・・・（Ｒｎ＋１５ ）（Ｒ）（Ｒ）に並列的に転送する。フォトダイオード
（Ｐ　）　　（Ｐ２）　　（ｎ＋２　　　　　　　ｎ＋
３　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　１Ｐ）・・・（Ｐ
ｎ−２）（Ｐｎ−１）（Ｐｎ）の電荷蓄積はシフトパル
スのシフトゲート（ＳＧ）への入力によって終了する。 又、ＣＣＤシフトレジスタ（ＳＲ）は後述の転送りロッ
クパルス（φ１）（φ２）が入力される前に、転送りロ
ックパルス（φ１）の立下りで１セル分の蓄積電荷を順
次後述の画像信号出力回路へ出力する。 なお、イメージセンサ−アレイ（ＰＡ）の一端から数え
て所定個（１０個）のフォトダイオード（Ｐ　）　　（
Ｐ　）・・・（Ｐｌｏ）はアルミニウム膜で覆われてお
り、後２ 述のように暗出力補正用として用いられる。図２の（Ｔ
８）（Ｔ９）は上述のイメージセンサ−回路（ＭＣ）（
Ｒ８）（■Ｓ）に電源（十ｖ）を供給スルタメノ電源端
子である。 ［００１４］ ところで、イメージセンサ−アレイ（ＰＡ）をカメラに
おいてどのような位置に配置するかは、焦点検出方式に
よって異なる。図４は、この発明を適用可能な焦点検出
光学系の一例を示しており、（ＴＬ）は撮影レンズ、（
ＣＬ）はコンデンサーレンズ、　（Ｌｌ）（Ｒ２）は撮
影レンズ（ＴＬ）の主光軸（１）に関して対称に配置さ
れた一対の再結像レンズ、（Ｍ）はマスク、（Ｆ）はカ
メラのフィルム面と等価な撮影レンズ（ＴＬ）の予定結
像面である。 ［００１５］ この光学系によれば、撮影レンズ（ＴＬ）により所定結
像面（Ｆ）上乃至はその前後に被写体像が結像されると
、再結像レンズ（Ｌｌ）（Ｒ２）がその被写体像をイメ
ージセンサ−アレイ（ＰＡ）上に第１、第２像として再
形成するカミイメージセンサ−アレイ（ＰＡ）上でのそ
の第１、第２像の間隔は撮影レンズ（ＴＬ）の焦点調節
状態、すなわちそれによって形成される被写体像の予定
結像面（Ｆ）に対するずれ状態によって変化する。した
がって、イメージセンサ−アレイ（ＰＡ）の各画素の出
力にもとづいて第１、第２像の間隔を検出すれば撮影レ
ンズ（ＴＬ）の焦点調節状態を示すデフォーカス量及び
デフォーカス方式を判定できるが、それに必要な出力処
理方法については後述する。なお、図４において、イメ
ージセンサ−アレイ（ＰＡ）は、コンデンサーレンズ（
ＣＬ）及び一対の再結像レンズ（Ｌｌ）（Ｌ２）に関し
て予定結像面（Ｆ）と共役な位置乃至はその近傍に配置
される。 ［００１６］ 再び図２において、（ＭＰ）は輝度モニター用の受光素
子であるフォトダイオード、（ＭＣ）は輝度モニター回
路、（Ｒ３）は基準信号発生回路、（Ｖ　Ｓ　）は画像
信号出力回路である。輝度モニター回路（Ｍ　Ｃ）はＦ
ＥＴ（Ｑｌ）（Ｏ２）（Ｑ）とコンデンサー（Ｃ）から
成る。ＦＥＴ　（Ｑｌ）はそのゲートが上記イメ１ −ジセンサーの積分クリアゲート（ＩＣＧ）に接続され
ており、その積分クリアゲート（ＩＣＧ）を通過した積
分クリアパルスによって導通し、これによりコンデンサ
ー（Ｃ）が電源電圧（十Ｖ）のレベルまで充電される。 ＦＥＴ　（Ｑｌ）とコンデンサ（Ｃ）の接続点（Ｊｌ）
はＦＥＴ（Ｏ１２）を介してフォトダイオード（ＭＰ）
のアノードに接続される一方、ＦＥＴ（Ｏ２）のゲート
に接続されている。ＦＥＴ（Ｏ１２）はゲートが接地さ
れており、フォトダイオード（ＭＰ）の両端の電圧を略
一定に保ち、その容量分の影響を無視することができる
ように設けられている。ＦＥＴ（Ｏ２）（Ｏ３）は電源
に対して互いに直列接続され、出力インピーダンスが低
く、入力インピーダンスの高いバッファを構成しており
、ＦＥＴ　（Ｑ　）はソースフォロアーで用いられてい
るため、ＦＥＴ（Ｏ２）（Ｏ３）の接続点から引き出さ
れた出力端子（Ｔ１）からは、接続点（Ｊｌ）の電位に
対応した電圧（Ｖｍ）が出力される。上記積分クリアパ
ルスが消滅するとＦＥＴ　（Ｑｌ）は不導通となり、コ
ンデンサ（Ｃ１）はフォトダイオード（ＭＰ）の光電流
によって放電され、それに応じて端子（Ｔ１）の出力電
圧が降下する。図５はこの［００１７］ Ｖｒｅｆ） として用いることができる。 ［００１８］ 続されている。 ［００１９］ てコンデンサ（Ｃ３）は電源電圧（十■）のレベルまで
充電され、画像信号出力回路（ＶＳ）がリセットされる
が、その各転送パルス（≠１）により転送されるＣＣＤ
シフトレジスタ（ＳＲ）の蓄積電荷に応じて繰り返して
放電する。結局、低出力インピーダンス高入力インピー
ダンスのバッファを構成しているＦＥＴ　（Ｑ）と（Ｑ
　）の接続点から引出された出力端子（Ｔ３）からは、
イメージセン９ サーの画素である各フォトダイオードの蓄積電荷に対応
した出力が順次電圧信号（Ｖｏｓ）として出力され、そ
れらが全体で画像信号を形成する。 ［００２０］ ナオ、上述の回路（ＭＣ）（Ｒ８）（ｖＳ）における（
Ｃ）（Ｃ）（Ｃ３）２ は説明の便宜上コンデンサであるとして説明したが、ダ
イオードのＰＮ接合に置換えることができ、これらの回
路を集積化する場合には、夫々ダイオードとして作成す
る。又、モニター用受光素子であるフォトダイオード（
ＭＰ）はイメージセンサ−アレイ（ＰＡ）の近傍に撮影
レンズを通過した光の一部を受光するように配置される
。 ［００２１］ 次に図１を再び参照して、転送りロックパルス（φ）（
≠２）を発生する転送クロックパルス発生ブロック（１
０）の回路構成の例を説明する。（ＦＦ１）（ＦＦ２）
・・・（ＦＦ６）は分周回路を形成するフリップフロッ
プ回路であり、初段のフリップフロップ（ＦＦ１）のＴ
入力にはクロック回路（ＣＬｌ）からのクロックパルス
（周期２μ秒）が入力される。フリップフロップ（ＦＦ
３）（ＦＦ４）（ＦＦ）（ＦＦ６）のＱ出力はオア回路
（ＯＲ２）にて夫々人力されており、その第子回路（Ｏ
Ｒ）の出力はアンド回路（ＡＮ４）の一方の入力に入力
される。アンド回路（ＡＮ４）のもう一方の入力はイン
バータ（ＩＮｌ）を介してマイクロコンピュータ（３０
）の端子（Ｔ　　）に接続されていて、端子（Ｔ２２）
が０′°の信２ 号を出力するとき、このアンド回路（ＡＮ　）からはオ
ア回路（ＯＲ２）の′１′。 の信号が出力される。一方、アンド回路（ＡＮ５）は一
方の入力がクロック回路（ＣＬ）に接続され、他方の入
力が上述の端子（Ｔ２２）に接続されており、しま たがって上述の端子（Ｔ２２）が”　１　”の信号を出
力するとき、クロック回路（ＣＬ２）からのクロックパ
ルスを出力する。ここで、クロック回路（ＣＬ２）から
出力されるクロックパルスの周期はクロック回路（ＣＬ
ｌ）から出力されるクロックパルスを分周したフリップ
フロップＦＦ６の出力（Ｑ６）の周期よりも数十倍短く
設定されている。オア回路（○Ｒ３）は、アンド回路（
ＡＮ４）（ＡＮ５）のいずれかの出力信号が′１″のと
き“１′°の信号を転送りロックパルス（φ２）として
光電変換ブロック（１）内のＣＣＤシフトレジスタ（Ｓ
Ｒ）へ出力する。 又、オア回路（ＯＲ３）にはインバータ（１Ｎ２）が接
続されていて、このインバータ（１Ｎ２）は（φ２）と
は逆位相の信号を転送りロックパルス（φ１）として光
電変換ブロック（１）内のＣＣＤシフトレジスタ（ＳＲ
）及び画像信号出力回路（ＶＳ）へ出力する（図２参照
）。なお、マイクロコンピュータ（３０）の端子（Ｔ２
２）からのＩＩ　Ｉ　Ｈの信号はイニシャライズ作動を
イメージセンサ−に行わせるための信号である。 ［００２２］ 図６は輝度判定回路（４０）及び回路ブロック（２０）
の−例を示している。 この図で（Ｔｌｏ）（Ｔ１１）（Ｔ１２）は夫々図２に
端子（Ｔ１）（Ｔ２）（Ｔ３）に接続される端子であり
、端子（Ｔ１３）（Ｔ１５）（Ｔ１６）には後述のよう
に夫々マイクロコンピュータ（３０）からデータバス（
ＤＢｌ）を介してラッチパルス、サンプル指定パルス、
サンプル指定リセットパルスが入力される。又、端子（
Ｔ１４）は図１のアンド回路（ＡＮ２）の１つの入力に
接続されている。 ［００２３］ まず、輝度判定回路（４０）から説明すると、この回路
は上述の輝度モニター回路（Ｍ　Ｃ）の出力電圧（Ｖ　
ｍ　）の積分クリアパルス消滅後の降下の程度を段階的
に判別するための比較器（ＡＣｌ）（ＡＣ２）（ＡＣ３
）（ＡＣ４）を備えている。これらの比較器の反転入力
はバッファ（Ｂ１）を介して端子（Ｔｌｏ）に夫夫接続
されている。一方、これらの比較器（ＡＣ）（ＡＣ２）
（ＡＣ３）（ＡＣ４）の非反転入力は、抵抗（Ｒ１）と
定電流源（Ｔ１）の接続点（Ｊ４）　　抵抗（Ｒ２）と
定電流源（Ｔ２）の接続点（Ｊ５）　　抵抗（Ｒ３）と
定電流（Ｔ３）の接続点（Ｊ６）　抵抗（Ｒ４）と定電
流源（Ｔ４）の接続点（Ｊ７）に夫々接続されており、
抵抗（Ｒ）（Ｒ２）（Ｒ３）（Ｒ４）はバッファ（Ｂ２
）を介して端子（ＴＨ）に接続かれている。 ［００２４］ このような回路接続であれば、接続点（Ｊ４）（Ｊ５）
（Ｊ６）（Ｊ７）には端子（ＴＨ）に印加される上述の
基準電圧発生回路（Ｒ３）の電圧（Ｖｒｅｆ）から夫々
抵抗（Ｒ１）（Ｒ２）（Ｒ３）（Ｒ４）での電圧降下を
差引いた電圧が発生しており、対抗（Ｒ１）（Ｒ２）（
Ｒ３）（Ｒ４）の抵抗値及び定電流源（Ｔ１）（Ｔ２）
（Ｔ３）（Ｔ４）の電流値を選ぶことによって、端子（
Ｔｌｏ）に入力される上述の輝度モニター回路（Ｍ　Ｃ
）の出力電圧（Ｖｍ）の電圧降下程度に応じて、比較器
（ＡＣ）（ＡＣ２）（ＡＣ３）（ＡＣ４）の出力が順次
“０″から“１″に反転すす る。（ＤＦ３）（ＤＦ４）（ＤＦ５）は夫々Ｄ入力が比
較器（ＡＣｌ）（ＡＣ２）（ＡＣ３）の出力に接続され
たＤフリップフロップであり、これらのＣＰ大入力は図
１のマイクロコンピュータ（３０）からのラッチパルス
が端子（Ｔ１３）を介して積分クリアパルスの立下りか
ら所定時間（１００ｍ秒）後にあるいはその所定時間が
経過する前の時点でシフトパルスが発生する場合にはそ
れに同期して入力される。そして、そのラッチパルスが
入力されると、Ｄフリップフロップ（ＤＦ３）（ＤＦ）
（ＤＦ５）は、直前の比較器（ＡＣｌ）（ＡＣ２）（Ａ
Ｃ３）の出力を夫々Ｑ出力に出力し、反転Ｑ出力からは
反転出力を出力する。 ［００２５］ （ＡＮ６）は一方の入力がＤフリップフロップ（ＤＦ３
）のＱ出力に、もう一方の人力がＤフリップフロップ（
ＤＦ４）のＱ出力に接続されたアンド回路、　（ＡＮ７
）は一方の入力がＤフリップフロップ（ＤＦ４）反転Ｑ
の出力に、もう一方の入力がＤフリップフロップ（ＤＦ
５）の反転Ｑ出力に接続されたアンド回路であり、アン
ド回路（ＡＮ６）（ＡＮ７）（７）出力（ｂ）（ｃ）　
Ｄフリップフロップ（ＤＦ３）の反転Ｑ出力（ａ　）　
　　（Ｄ　Ｆ　ｓ）　（７）　Ｑ出力（ｄ）　　さらに
比較器（ＡＣ４）の出力（ｅ）が輝度判定回路（４０）
の出力となる。すなわち、それらの出力がモニター用受
光素子（ＰＭ）で検出した輝度レベルを示す信号となる
。 ［００２６］ これを図５を参照してさらに詳しく説明すると、図５で
（１１）（１２）（１３）　　（１４）は積分クリアパ
ルス消滅時点（ｔｏ）から上述の所定の時間（１００ｍ
秒）経過時点（ｔ３）までに生じる電圧降下が夫々０．
３５Ｖ未満の場合、Ｏ９３５ｖから０．７ｖ未満ノｔｈ
合、０８７■から１．４ｖ未満ノ場合、１．４ｖから２
．８ｖ未満の場合の輝度モニター回路（Ｍ　Ｃ）の出力
電圧変化を示しており又、（１）は積分クリアパルス消
滅時点（ｔｏ）から上述の所定時間（１００ｍ秒）経過
前の時点（ｔ２）で２．８■の電圧降下が生じる場合の
同モニター回路（Ｍ　Ｃ）の出力電圧変化を示している
。（１１）（１２）（１３）（１４）（１５）のいずれ
の電圧降下となるかは上述のようにモニター用受光素子
（ＤＭ）の光電流の大きさに依存しており、輝度モニタ
ー回路（ＭＣ）の出力電圧変化が（１）（ｌ　）（１３
）（１４）のようになる場合は低輝度の場合、（１５）
のように２ なる場合は高輝度の場合である。 ［００２７］ 今、端子（Ｊ４）（Ｊ５）（Ｊ６）（Ｊ７）の電圧が夫
々端子（ＴＨ）に人力される基準電圧発生回路（Ｒ５）
の出力電圧（Ｖｒｅｆ）よりも、夫々０．３５Ｖ、０．
７ｖ、１．４ｖ、２．８ｖ低くナルヨうに、上述の抵抗
（Ｒ）　　（Ｒ２）　　（Ｒ３）（Ｒ４）の抵抗値及び
定電流源（■１）（■２）（■３）（■４）の電流値を
設定すると、ラッチパルス発生後における（１１）（１
２）（１３）（１４）（１５）に対応したＤフリップフ
ロップ（ＤＦ３）（ＤＦ４）（ＤＦ５）のＱ出力、反転
Ｑ出力、及び輝度モニター回路（ＭＣ）（７）出力（ａ
）（ｂ）（Ｃ）（ｄ）（ｅ）は次の表１に示す通りとな
る。 ［００２８］

【表１】 ［００２９］ なお、（１５）の場合、比較器（Ａｃ１）の出力（ｄ）
は積分クリアパルス消滅時点（ｔｏ）から所定時間（１
００ｍ秒）が経過する前の時点（ｔ２）で゛Ｏ″が図６
の残りの回路は図１の回路ブロック（２０）を構成する
。（２２）はバッファ（Ｂを介して端子（Ｔ１２）から
入力される画像信号出力回路（ＶＳ）の出力電圧（Ｖｏ
ｓ）と、バッファ（Ｂ　）を介して端子（ＴＨ）から入
力される基車信号発生回路（Ｒ３）の出力電圧（Ｖｒｅ
ｆ）との差に対応する出力（ｖｌ）を発生する減算回路
である。（２４）はイメージセンサ−アレイ（ＰＡ）に
おけるアルミニウム膜で覆われた所定個（１０個）分の
フォトダイオード（Ｒ２）から（Ｐ　）のうち両端のダ
イオード（Ｐ　）　　（Ｒ９）を除いたものの蓄積電荷
に対２ 応する画像信号のピーク値（Ｒ２）（最低レベルの画素
信号）を検知し、それらをラッチして出力するピーク値
検出回路であり、これにより、アルミニウム皮膜で覆わ
れていない、上述の第１、第２像を受けているイメージ
センサ−アレイ（ＰＡ）におけるフォトダイオードの蓄
積電荷に対応する画素信号に対し、いわゆる暗出力補正
用の信号■２が形成される。すなわち、マイクロコンピ
ュータ（３０）は、転送りロックパルス（φ　）（φ２
）によりＣＣＤシフトレジスタ（ＳＲ）から順次蓄積電
荷が画像信号出力回路（ＶＳ）に転送される場合、セル
（Ｒ５）の蓄積電荷の転送開始と同時にサンプル指定パ
ルスをデータバス（ＤＢｌ）を介して端子（Ｔ　　）に
出力し、次いでセル（Ｒ１２）の蓄積電荷の転送終了と
同時５ にサンプル指定リセットパルスをデータバス（ＤＢ）を
介して端子（Ｔ１６）に出力する。したがって、ピーク
値検出回路（２４）はセル（Ｒ）から（Ｒ１２）の蓄積
電荷、換言すればフォトダイオード（Ｐ　）から（Ｒ９
）の蓄積電荷の対応する画像信号を取込み、それらのう
ちのピーク値を検出することになる。 ［００３０１ （２６）は回路（２２）及び（２４）の出力信号（■）
（Ｒ２）を差動増幅すす る増幅器であり、その増幅率が上述の輝度判定回路（４
０）の出力（ａ）（ｂ）（Ｃ）（ｄ）によって制御され
るように構成された増幅器である。この増幅器において
、　（ＯＰ）は演算増幅器であり、その入力端子（ｆ）
（ｇ）は入力抵抗（Ｒ）（Ｒ）を介して回路（２２）及
び（２４）に夫々接続されている。（Ｒ７６ ）乃至（Ｒ１４）は演算増幅器（ＯＰ）の増幅率設定の
ために設けられた抵抗であ６７９− （Ｒ）（Ｒ）は２ｒの抵抗値、　（Ｒ）　　（Ｒ１４）
は４ｒの抵抗値をもってＵ）９　　　１３　　　　　　
　　　　　　　１０る。（ＡＳ）乃至（ＡＳ）はアナロ
グスイッチであり、このうち（Ａ　Ｓ　１）乃８ 至（ＡＳ４）は出力（ａ）（ｂ）（Ｃ）（ｄ）に応じて
抵抗（Ｒ７）乃至（Ｒｌｏ）を選択的に有効化して演算
増幅（ＯＰ）の帰還抵抗値を設定するのに対し、（ＡＳ
）乃至（ＡＳ８）は出力（ａ）（ｂ）（Ｃ）（ｄ）に応
じて抵抗（ＲＨ）乃至（Ｒ１４）を選択的に有効化して
同増幅器（ＯＰ）のバイアス抵抗値を設定する。 すなわち、上述（１）　　（１）（１）　　（１）　　
（１５）の各電圧降下が生じる場１　　２　　３　　４ 合のそれらのアナログスイッチの状態及び有効化される
抵抗は次の表２の通りとなる。 ［００３１］

【表２】 ［００３２］ 上表においてＡは演算増幅器（ＯＰ）の増幅率で、この
増幅器（ＯＰ）の出力電圧は、Ｖ　ｏ　ｕ　ｔ　＝Ｅ　
＋　（Ｖ２　　Ｖｌ）　Ｘ　Ａで表され、これがＡ／Ｄ
変換器（ＡＤＣ）に入力される。但し、Ｅは定電圧源（
Ｅ）の電圧であり、Ａ／Ｄ変換器（ＡＤＣ）の入力レベ
ル範囲に合わせて適当に設定される。そして、各画素信
号に対応したＡ／Ｄ変換器（ＡＤＣ）の各出力は図１の
マイクロコンピュータの端子（Ｔ　）にデータバス（Ｄ
Ｂｌ）を介して取込まれ、所定のプログラムにもとづく
２ ディジタル演算によって、撮影レンズの焦点調節状態が
検出される。このように図１の増幅器（２６）は輝度判
定回路（５０）の出力に応じて増幅率を変化させ、Ａ／
Ｄ変換器（ＡＤＣ）での信号処理に適した信号を出力す
るから、広範な輝度域で撮影レンズの焦点状態の調節が
可能である。 ［００３３］ 再度図１について説明すると、マイクロコンピュータ（
３０）の端子（Ｔ１７）は積分クリアパリスの出力端子
である。又、マイクロコンピュータ（３０）の端子（Ｔ
１９）からは、シフトパルスの発生を許可する場合”　
１　”の信号が出力され後述のようにイメージセンサ−
アレイ（ＰＡ）からＣＣＤシフトレジスタ（ＳＲ）への
蓄積電荷の転送中はシフトパルスの発生を禁止する信号
”　ｏ　”が出力される。さらにマイクロコンピュータ
（３０）の端子（Ｔ１８）からは、積分クリアパルスの
消滅時点（ｔｏ）から上述の所定時間が経過すると、あ
るいはその所定時間経過前にシフトパルスが発生する場
合はそのシフトパルスの発生に応答して“１°゛の信号
が出力される。この信号は輝度判定回路（４０）に対す
るラッチパルスとなる。端子（Ｔ１７）から出力される
積分クリアパルスは端子（Ｔ６）を介して光電変換ブロ
ック（１）におけるイメージセンサ−の積分クリアゲー
ト（■ＣＧ）に入力される一方、フリップフロップ（Ｆ
Ｆｏ）をセットし、そのＱ出方を１″にして、アンド回
路（ＡＮｌ）を開かせる。又、フリップフロップ（ＦＦ
ｏ）がセットされた状態で端子（Ｔ１９）からシフトパ
ルスの発生を許可する１″の信号が出力されると、アン
ド回路（ＡＮ２）も開かれる。 ［００３４］ 輝度判定回路（４０）の出力端子（Ｔ１４）からは、図
５の（１５）で示されるから所定時間（１００ｍ秒）経
過する前の時点（ｔ２）で“１′′の信号（ｅ）が出力
される。これに対し、図５の（１）（１２）（１３）（
１４）で示される場合のように、被写体輝度が低い場合
は、マイクロコンピュータ（３０）の端子（Ｔ１８）の
出力が（ｔ３）の時点で１″　となり、輝度判定回路（
４０）の出方端子（Ｔ　　）の出力（ｅ）は゛０゛′に
保たれる。したがって、被写体輝度が高い場合５ はアンド回路（ＡＮ２）の出力が（ｔ２）の時点で゛１
′°になり、被写体輝度が低い場合は（ｔ３）の時点で
アンド回路（ＡＮｌ）の出力が“１′°になり、いずれ
か一方の”　１　”の出力がオア回路（ＯＲ）を介して
Ｄフリップフロップ（ＤＦｌ）のＤ入力に入力される。 このＤフリップフロップのＣＫ　（クロック）入力には
クロック回路（ＣＬｌ）からの基準クロックパルス（周
期２μ秒）が入力されているため、図６に示すように、
Ｄ入力に“′１″の信号が入力された直後のその基準ク
ロックパルスの立下りでＤフリップフロップ（ＤＦｌ）
のＱ出力は１“となり、フリップフロップ（ＦＦｏ）が
リセットされ、開かれていたアンド回路（ＡＮ）又は（
ＡＮ２）が閉じると共に、転送りロックパルス発生ブロ
ック（１０）内のフリップフロップ（ＦＦ１）乃至（Ｆ
Ｆ６）がリセットされ、それらのＱ出方（Ｑ　）乃至（
Ｑ６）がすべて“′Ｏ″になる。そして、アンド回路（
ＡＮｌ）又は（ＡＮ２）がそのようにして閉じると、次
の基準クロックパルスの立下りでＤフリップフロップ（
ＤＦｌ）のＱ出力は”　ｏ　”に戻り、結局そのＱ出力
からは２μ秒の時間幅の正パルスが出力されたことにな
る。この正パルスがリセットパルスである。一方、Ｄフ
リップフロップ（ＤＦ２）はＤフリップフロップ（ＤＦ
ｌ）のＱ出力が′１″になった直後のクロック回路（Ｃ
Ｌｌ）からの基準クロックパルスの立下りでＱ出力が”
　１　”になり、Ｄフリップフロップ（ＤＦｌ）のＱ出
力がＯ“′に戻った直後の同クロック回路の基準パルス
の立下りでＱ出力が°゛０′°に戻る。したがってＤフ
リップフロップ（ＤＦ２）のＱ出力には、リセットパル
スの立下りと周期して立上る２μ秒の時間幅の正パルス
が生じるが、これがシフトパルスである。このシフトパ
ルスはマイクロコンピュータ（３０）の端子（Ｔ２１）
に入力されると共に、端子（Ｔ７）を介して光電変換ブ
ロック（１）におけるイメージセンサ−のシフトゲート
（ＳＧ）に入力される。 ［００３５］ 以上は図１の全体の回路構成とそれを構成する回路ブロ
ックについての説明であるが、次に全体の作動を説明す
るに先立ち、図７、図８を参照して各部での信号につい
て説明しておく。 ［００３６］ 図７はＤフリップフロップ（ＤＦｌ）のＱ出力に生じる
リセットパルスによりリセットサれた直後のフリップフ
ロップ（ＦＦ１）乃至（ＦＦ６）の出方と、転送関係を
示している。上述のようにリセットパルスの立上りでフ
リップフロップ（）は１“に立上る。そして、２μ秒が
経過すると、リセットパルスが立下り、これと同時にシ
フトパルスが“′１″に立上って、このシフトパルスは
さらに２μリセツトパルスがＯ′″に立下ってから８μ
秒後であり、結局、転送りロックパルス（φ１）は１０
μ秒゛″１″の状態に保たれる。シフトパルスはこの転
送りロックパルス（φ１）が′１″の状態にある間に発
生して消滅する。 ［００３７］ このように、　（ｔ　　）又は（ｔ３）の時点の直後に
転送りロックパルス発生プロ続している間にシフトパル
スを発生させるのは、イメージセンサ−アレイ（ＰＡ）
（Ｐ）の電荷蓄積（積分）の終了時点が不必要に遅くな
るのを避けるためで３）の時点から最大でほぼ転送りロ
ックパルスの１周期の時間フォトダイオードれる可能性
があり、被写体がきわめて明るい場合には電荷蓄積が飽
和して、正しどの時点でシフトパルスが発生するから必
ずしも一定しないから、画像信号レベ ｔ３）の時点から基準クロックパルスの２周期（４μ秒
）内には必ずシフトパル ［００３８］ なお、図７に示したように、次の転送りロックパルス（
φ）は出力（Ｑ３）（Ｑ　）　　（Ｑ　）　　（Ｑ６）
がすべて“０″　となる１２０μ秒後に“′１“となり
、この５ 状態が保たれる時間は８μ秒である。この転送りロック
パルス以降の転送りロックパルスはすべて８μ秒間“１
′”の状態でその後１２０μ秒間″“０パの状態となる
。したがって、転送りロックパルス（φ１）の周期は１
２８μ秒で、そのデユーティサイクルは１／２ではなく
、　“１″の状態と０″の状態の継続時間比は１／１５
となる。このようにしておけば、ＣＣＤシフトレジスタ
（ＳＲ）の１セルからの蓄積電荷の画像信号出力回路（
ＶＳ）への転送はクロックパルスの立下りで行われるか
ら、信号処理、特にＡ／Ｄ変換器（ＡＤＣ）でのＡ／Ｄ
時間を十分に確保することができ、変換速度が遅い安価
なＡ／Ｄ変換器を（ＡＤＣ）としで使用することができ
るから、これを使用するカメラのコストダウンを達成す
ることが可能となる。 ［００３９］ 図８はイメージセンサ−のシフトパルス発生後の画像信
号出力回路（ＶＳ）及び増幅器（２６）の出力を転送り
ロックパルス（９１１）　　（φ２）及び基準信号発生
回路（Ｒ３）の出力と共に示している。図７の場合、シ
フトパルスが発生した時点では、ＣＣＤシフトレジスタ
（ＳＲ）は空の状態になっているものとしである。この
空の状態をつくりには、フォトダイオード（Ｐｌ）（Ｒ
２）（Ｒ３）・・・（Ｐｎ−２）（Ｐｎ−１）（Ｐｎ）
の蓄積電荷をＣＣＤシフトレジスタ（ＳＲ）に転送する
ことなく、ＣＣＤシフトレジスタ（ＳＲ）のセル数分だ
け転送りロックパルス（φ１）（φ２）をそのレジスタ
に与えればよい。例えば、そのレジスタ（ＳＲ）のセル
数が１００であるときは、１００個の転送りロックパル
ス（φ）及び（φ２）を与えれば、そのレジスタの蓄積
電荷はすべて排出されてしまう。但し、イメージセンサ
−を起動させた当初は一回の電荷排出動作ではＣＣＤシ
フトレジスタ（ＳＲ）の蓄積電荷は完全に排出されない
のが実際であるため、この場合は通常数回の排出動作を
繰返すことによって完全な空状態を作る。このような一
連の動作をイメージセンサ−のイニシャライズ作動と言
う。 ［００４０］ 図８において、シフトパルスの発生によりフォトダイオ
ード（Ｐ　）　　（Ｒ２）　　（Ｒ３）・・・（Ｐｎ−
２）（Ｐｎ−１）（Ｐｎ）の蓄積電荷がＣＣＤシフトレ
ジスタ（ＳＲ）に並列的に転送され、第１番目の転送り
ロックパルス（φ１）の立下りでセル（Ｒ１）の蓄積電
荷が画像信号出力回路（ＶＳ）に転送される。その結果
画像信号出力回路（Ｖ　Ｓ　）は端子（Ｔ３）にセル（
Ｒ１）の蓄積電荷に対応した呂カ（Ｖ。 （Ｒ）−（Ｒ）　（７）蓄積電荷に対応した出力（Ｖｏ
　ｓ２）　　（Ｖｏ　ｓ３）　＝　（Ｖ。 Ｓ　　　　　　　　ｎ＋３ Ｓｎ＋３）が順次画像信号回路（ＶＳ）がら出力される
。それらの出方のうち、（Ｖｏｓ　）（Ｖｏｓ　）（Ｖ
ｏｓ　）は空送り用セル（Ｒ１）（Ｒ２）（Ｒ３）ノ蓄
積１　　　　　２　　　　　３ 電荷に対応する出力であり、又、（Ｖ　ｏ　Ｓ　４）乃
至（Ｖ　ｏ　Ｓ　１３）はアルミニウム被覆されたフォ
トダイオード（Ｐｌ）乃至（Ｐｌｏ）　　すなわちセル
（Ｒ４）乃至（Ｒ）の蓄積電荷に対応する暗出力である
。これら２種類の出力間には、△Ｓで３ 示したように、フォトダイオード（Ｐｌ）乃至（Ｐｌｏ
）に発生する暗電流にもとづく蓄積電荷量に相当する差
が生じる。（ｖｌ）で示した演算回路（２２）の出力は
、各（Ｖｏｓ）についてＶ１＝Ｖｒ　ｅ　ｆ−Ｖｏｓの
演算によって得られたものであり、上記暗出力（Ｖ　ｏ
　Ｓ　４）乃至（Ｖ　ｏ　Ｓ　１３）に対応した演算回
路（２２）の出力うち（Ｖｏｓ）乃至（Ｖｏｓ　　）に
対応するものが上述のピーク値検１２ 出回路（２４）に取込まれる。そして、それらのうちの
最大値を有するものがピーク値検出回路（２４）から（
Ｒ２）として出力される。図８では、破線がこの２）×
Ａで表される増幅器（２６）の出力に対応する。 ［００４１］ 次に、図９のフローチャートを参照して図１に示したマ
イクロコンピュータ（３０）の動作とそれによる回路全
体の作用を説明する。 まず、図示しないスイッチの操作によりマイクロコンピ
ュータ（３０）にスタート信号が与えられると、＃１の
ステップでマイクロコンピュータ（３ｏ）は端子（Ｔ２
２）に“′１″の信号を出力して、イメージセンサ−の
イニシャライズ作動を行う。すなわち、転送りロックパ
ルス（φ１）（φ２）としてクロック回路（ｃＬ）から
の周期の早いクロックパルスが端子（Ｔ４）（Ｔ５）を
介してＣＣＤシ２ フトレジスタ（ＳＲ）に入力される。このとき、端子（
Ｔ１９）からはシフトパルスの発生を禁止する信号”　
ｏ　”が出力されており、シフトパルスは発生しないか
ら、ＣＣＤシフトレジスタ（ＳＲ）はイメージセンサ−
アレイ（ＰＡ）から蓄積電荷を受取ることなく、自身の
蓄積電荷を順次排出する。（あるいは、シフトパルスの
発生を禁止せず、通常のＣＣＤ駆動と同様に積分クリア
パルスを発生し、その後蓄積電荷を無視できるように直
ちにシフトパルスを発生させ、次に転送りロックパルス
によりＣＣＤシフトレジスタの蓄積電荷排出を行せても
よい。）この排出動作は上述のように数回繰返され、そ
れによってＣＣＤシフトレジスタ（ＳＲ）は空状態とな
る。ここで、１回の排出動作はＣＣＤシフトレジスタ（
ＳＲ）のセル数だけ転送りロックパルス（φ１）（φ２
）が与えられることによって終了する。 ［００４２］ その数回の排出動作を保証する所定時間が経過すると、
マイクロコンピュータ（３０）は端子（Ｔ２２）の出力
を“０″にして、クロック回路（ＣＬｌ）からの基準ク
ロックパルスにもとづいて形成される“１“状態と“Ｏ
″状態継続時間比が１／１５のパルスを転送りロックパ
ルス（φ１）とし、それと逆位相のパルスを転送りロッ
クパルス（φ２）として、ＣＣＤシフトレジスタ（ＳＲ
）に入力させる。つぎにマイクロコンピュータ（３０）
は＃２のステップで端子（Ｔ１９）からシフトパルスの
発生を許可する“１″の信号を出力し、これによりアン
ド回路（ＡＮ２）が開かれる。そして、＃３のステップ
で端子（Ｔ１７）から積分クリアパルスが出力されると
、フリップフロップ（ＦＦｏ）がセットされ、アンド回
路（ＡＮｌ）も開かれる。同時にその積分クリアパルス
が積分クリアゲ−）　（ＩＣＧ）に入力され、イメージ
センサ−アレイ（ＰＡ）の各フォトダイオードの蓄積電
荷がクリアされる一方、ＦＥＴ（Ｑｌ）（Ｑ４）が導通
してコンデンサー（Ｃ１）（Ｃ２）が電源電圧のレベル
まで充電される。この積分クリアパルスは（ｔ。 ）の時点で消滅し、これによりイメージセンサ−アレイ
（ＰＡ）の各フォトダイオードが電荷蓄積を開始すると
共に、モニター用受光素子（ＰＭ）で検出される被写体
輝度に応じた速度で輝度モニター回路（ＭＣ）の出力電
圧（Ｖｍ）が図５に示すように降下し始める。又、マイ
クロコンピュータ（３０）は積分クリアパルスが消滅す
ると同時に、内部のプログラマブルプリセットカウンタ
を＃４のスッテップでセットし、二〇カウンタが所定時
間である１００ｍ秒をカウントし始める。 ［００４３］ 次にマイクロコンピュータ（３０）は＃５のステップで
輝度モニター回路（Ｍ）に入力される輝度判定回路（４
０）の出力（ｅ）にもとづいて判定し、出力（ｅ）が′
１″で、図５に（１５）で示した場合であることを判定
すると、＃９のステップに移行して端子（Ｔｌｇ）の出
力を０″にし、シフトパルスの発生を禁止する。但し、
出力（ｅ）が′１″になると、図６に示したように、き
わめて短時間のうちにＤフリップフロップ（ＤＦｌ）が
らりセットパルスが続いてＤフリップフロップ（ＤＦ２
）からシフトパルスがされ、そのリセットパルスによっ
て閉じるから、＃９のステップで発生を禁止するシフト
パルスは、後述の＃１０のステップ以降に新たに発生す
る可能性のあるシフトパルスである。これに対し、で示
したいずれかの場合であることを判定すると、マイクロ
コンピュータ（３０）は＃６のステップで上述のプログ
ラマブルプリセットカウンタの内容がら１″を感じ、＃
７のステップでそのカウンタの内容が°゛０″になった
がどうかを判定する。そして、その内容が”　ｏ　”に
なっていなければ＃５のステップに戻り、＃６のステッ
プを経て＃７のステップで再びプログラマブルプリセッ
トカウンタの内容が１１０　Ｉ＋になったかどうかを判
定する。ここで、＃５・＃６・＃７のステップサイクル
に要する時間をｔｓとすれば、ｔｓＸＮ＝１００ｍ秒と
なるように設定されており、したがって、Ｎ回＃５、＃
６、＃７のステップを繰返せば、プログラマブルプリセ
ットカウンタの内容は°′Ｏ″になる。すなわち、＃４
のステップでこのカウンタがセットされてから１００ｍ
秒が経過すると、マイクロコン）からリセットパルスが
出力され、フリップフロップ（ＤＦｌ）のＤ入力に入力
される。したがって、Ｄフリップフロップ（ＦＦｏ）が
リセットされてアンド回路（ＡＮ　）（ＡＮ　）が閉じ
る一方、続いてＤフリップフロップ（ＤＦ２）から２ シフトパルスが発生する。但し、この場合も、さらに時
間が経過し、輝度モニター回路（Ｍ　Ｃ）の出力電圧（
Ｖｍ）の降下量が２．８ｖに達すると、輝度判定回路（
４０）の出力（ｅ）が１°°になり、それが＃５のステ
ップで判定されるため、端子（Ｔ１９）からは以降シフ
トパルスの発生を禁止する０″の信号が出力される。 ［００４４］ 上述のようにして発生したシフトパルスはマイクロコン
ピュータ（３０）の端子（Ｔ２１）に入力されると共に
、端子（Ｔ７）を介してシフトゲート（ＳＣ）に入力さ
れる。これによってイメージセンサ−アレイ（ＰＡ）の
各フォトダイオードの蓄積電荷がＣＣＤシフトレジスタ
（ＳＲ）の対応するセルに転送され、さらに転送りロッ
クパルス（φ１）（φ２）によって順次そのレジスタ（
ＳＲ）の各セルの蓄積電荷が画像信号出力回路（ＶＳ）
に転送される。すると、画像信号出力回路（ｖｓ）の出
力端子（Ｔ３）からは画像信号（Ｖｏ　ｓｌ）　　（Ｖ
ｏ　ｓ２）　−（ＶＯ８ｎ＋３）が順次出力され、増幅
器（２６）からはｖｏｕｔ＝Ｅ＋（ｖｌ−ｖ２）Ａで表
される信号が順次出力される。これらの信号は逐次Ａ／
Ｄ変換器（ＡＤＣ）でディジタル信号に変換され、デー
タバス（ＤＢｌ）を介してマイクロコンピュータ（３０
）に入力される。 ［００４５］ 一方、マイクロコンピュータ（３０）は上述のシフトパ
ルスが端子（Ｔ２１）に入力すると、＃１０のステップ
で端子（Ｔ１７）から積分クリアパルスを出力する。こ
のため、イメージセンサ−アレイ（ＰＡ）の各フォトダ
イオードの蓄積電荷がクリアーされ、その積分クリアパ
ルスの消滅と同時に各フォトダイオードの電荷蓄積が再
開される。もちろん、輝度モニター回路（ＭＣ）の出力
も上述したと同様モニター用受光素子（ＰＭ）により検
出された被写体輝度に応じた速度で降下し始める。すな
わち、第２回目の電荷蓄積サイクルが開始されるカミマ
イクロクンピユータ（３０）は積分クリアパルスの消滅
と同時に内部のプログラマブルプリセットカウンタを今
度はＣＣＤシフトレジスタ（ＳＲ）のセルの数をカウン
トするようにセットする。これが＃１１のステップであ
る。マイクロコンピュタ−（３０）は、その各セルの蓄
積電荷に対応したディジタル信号をＡ／Ｄ変換器（ＡＤ
Ｃ）から受取ってそれを内部のランダムアクセスメモリ
ーにストアしく＃１２のステップ）　その度毎にプログ
ラマブルプリセットカウンターの内容から１を減じて（
＃１３のステップ）　その内容が”　ｏ　”になったが
どうかを＃１４のステップで判定する。＃１１のステッ
プでセットされたプログラマブルプリセットカウンタ内
容が“０″になると、次の＃１５のステップに移行する
。このステップでは、マイクロコンピュータ（３０）は
例えば次のような演算を行って撮影レンズ（ＴＬ）の焦
点調節状態、すなわち予定焦点面（Ｆ）に対するデフォ
ーカス量及びデフォーカス方向を算出する。すなわち、
上記イメージセンサ−アレＰ）から（Ｐｌ）乃至（Ｐｌ
ｏ）を除いたもののうち、図４において上述の第１像が
形成される領域に含まれるものを基準部のフォトダイオ
ード、第２像が形成される領域に含まれるものを参照部
のフォトダイオードとし、この基準部及び参照部のフォ
トダイオードをイメージセンサ−アレイ（ＰＡ）の一方
の側から夫々（積された電荷に対応したＡ／Ｄ変換器（
ＡＤＣ）からのディジタル信号を夫々（［００４６］

【数１】 ［００４７］ のに組の演算を行い、ＣＣ・・・、ＣＣのうちで最小と
なるものを求め１’　　　２＝　　　　　ｋ−１＝　　
　ｋる。例えば、Ｃの値が最小となれば、基準部のフォ
トダイオード（Ａ１）（Ａ２）・・・（Ａ　）に形成さ
れる像に参照部のフォトダイオード（Ｂ２）（Ａ３）・
・・（Ｂｍ）（８ｍ＋１）に形成される像が最も合致し
ている。したがってこの場合イメージセンサ−アレイ（
ＰＡ）上におけるフォトダイオード（Ａ　）と（Ｂ２）
の間の間隔が上述の第１、第２像の間隔であり、これを
焦点検出光学系によって定まる合焦時における第１、第
２像の所定の間隔と比較すれば、撮影レンズのそのとき
のデフォーカス量及びデフォーカス方向を算出できる。 なお、ここで述べた演算の仕方は一例であって、より正
確にデフォーカス量を判定するには、例えば本出願人が
特願昭５８−２６２２号、特願昭５８−１１３９３６号
において提案している演算方法を用いればよい。 ［００４８］ ＃１５のステップでの上述の演算が終わると、マイクロ
コンピュータ（３０）は再び輝度判定回路（４０）の出
力（ｅ）にもとづいて、輝度モニター回路（ＭＣ）の出
力（Ｖ　ｍ　）の電圧降下量がステップ＃１１から＃１
５の期間において２８■に達したかどうかを＃１６のス
テップで判定する。なお＃１１から＃１５までのステッ
プの実行には例えば５０ｍ秒を要するものとする。出力
（ｅ）が゛１パであり、出力（Ｖ　ｍ　）の電圧降下量
が２．８■に達しておれば、＃１７のステップで再び積
分クリアパルスを端子（Ｔ１７）から出力して、＃１２
から＃１５のステップの実行中にイメージセンサ−アレ
イ（ＰＡ）の各フォトダイオードに蓄積された電荷をク
リアし、再度それらに電荷蓄積を開始させる。このよう
にするのは、＃１６のステップでの判定時に出力（ｅ）
が“１゛′であると、イメージセンサ−アレイ（ＰＡ）
の各フォトダイオードの電荷蓄積がすでに飽和している
恐れがあるからである。この場合、マイクロコンピュー
タ（３０）は積分クリアパルスが消滅すると同時に＃１
７のステップで内部のプログラマブルプリセットカウン
タを１００ｍ秒をカウントするようにセットし、続いて
＃１８のステップで端子（Ｔ１９）からシフトパルスの
発生を許可する゛１パの信号を出力する。そして、これ
以後は＃５のステップに戻って、順次上述のステップを
繰返す。 これに対し、＃１６のステップで出力（ｅ）が“０″で
あり、出力（Ｖｍ）の電圧降下量が２．８■に達してい
なければ、＃２０のステップでマイクロコンピュータ（
３０）は上記プログラマブルプリセットカウンタを５０
ｍ秒をカウントするようにセットし、続いて上記の＃１
９のステップに移行する。このとき、５０ｍ秒をカウン
トするようにカウンタをセットするのは、上記のように
＃１０のステップで出力された積分クリアパルスが消滅
してからすでに約５０ｍ秒が経過しており、残り５０ｍ
秒をそのカウンタでカウントさせれば、合計１００ｍ秒
間の電荷蓄積をイメージセンサ−アレイ（ＰＡ）の各フ
ォトダイオードに許容することになるからである。すな
わち、この場合は、＃５、＃７、＃８のステップサイク
ルが最大５０／ｌｓ回繰返される。もちろん、プログラ
マブルプリセットカウンタを他の目的と兼用せず、専用
に用いることができる場合は、＃１０のステップの終了
後そのプログラマブルプリセットカウンタを１００ｍ秒
のカウントを行うようにセットすればよく、＃２０のス
テップは不要となる。 ［００４９］ 以上、図９を参照してマイクロコンピュータ（３０）の
動作とそれによる回路全体の作用について説明したが、
以上述べたところからも理解されるようにこの実施例で
は、シフトパルスによってイメージセンサ−アレイ（Ｐ
Ａ）のフォトダイオードの蓄積電荷の転送が始まってか
らマイクロコンピュータ（３０）でのデフォーカス量及
びデフォーカス方向の演算が終了するまでは新たなシフ
トパルスの発生を禁止しており、又イメージセンサ−ア
レイ（ＰＡ）の各フォトダイオードには、その演算終了
を持つことなく前回のシフトパルス発生の直後から電荷
蓄積を開始させている。この理由は次の通りである。 すなわち、焦点検出にもとづいて撮影レンズを駆動し、
その焦点調節を行う場合、一定時間内に行われる焦点検
出動作の回数が多い程短時間で撮影レンズを合焦させる
ことができる。そこで、１回の焦点検出動作に要する時
間を考えると、それは、ＣＣＤのイメージセンサ−アレ
イ（ＰＡ）での電荷蓄積（光電流積分）時間Ｔｉと、そ
のイメージセンサ−アレイの蓄積電荷をＣＣＤシフトレ
ジスタ（ＳＲ）を介して画像信号出力回路（ＶＳ）へ転
送し、続いてそれの信号処理とデフォーカス量及びデフ
ォーカス方向の算出を行うのに必要な時間Ｔｄ　（これ
を便宜上データ処理時間と呼ぶ）の和（Ｔｉ＋Ｔｄ）で
あり、焦点検出動作を繰返し連続的に行う場合、先の検
出動作が完了してから次の検出動作を行うようにすると
、ｎ回の検出動作を行わせるのに必要な時間（Ｔｉ＋Ｔ
ｄ）Ｘｎとなる。ところが、ＣＣＤのイメージセンサ−
アレイ（ＰＡ）での電荷蓄積（光電流積分）の速度はそ
れに入射する光の強度に依存しており、入射光強度が低
いとその速度は遅くなり、長時間電荷蓄積を行わせなけ
ればならない。このため、１回の焦点検出動作に要する
時間が長くなって、一定の時間内に行える焦点検出動作
の回数が制約を受け、短時間で撮影レンズを合焦させる
ことができなくなる。一方、ＣＣＤの場合、シフトレジ
スタ（ＳＲ）から画像信号出力回路（ＶＳ）に蓄積電荷
を転送しているときにイメージセンサ−アレイ（ＰＡ）
に電荷蓄積を行わせても何ら問題はない。したがって、
シフトパルスが発生した直後に積分クリアパルスを発生
させることができ、こうしておけば上述のデータ処理時
間Ｔｄの間にイメ−ジセンサーアレイ（ＰＡ）が新たな
電荷蓄積を行うので、入射光強度が低い場合でも１回の
焦点検出動作に要する時間が短くなり、一定時間内に行
われる焦点検出動作の回数が多くなって、短時間に撮影
レンズを合唱させることができるようになる。しかしな
がら、一方でＣＣＤシフトレジスタ（ＳＲ）の蓄積電荷
が画像信号出力回路（ＶＳ）に転送されている途中で新
たな蓄積電荷がＣＣＤシフトレジスタ（ＳＲ）に転送さ
れると（これはＣＣＤの構造上は可能である）　　ＣＣ
Ｄシフトレジスタ（ＳＲ）内で新旧の蓄積電荷が混ざり
合い、誤った画像信号が出力される。又、マイクロコン
ピュータ（３０）においても、＃１５のステップでの演
算中はランダムアクセスメモリーのデータを保持してお
かねばならないから新たな信号を受は付けることはでき
ない。したがって、上述のデータ処理時間Ｔｄの間はシ
フトパルスを禁止する訳である。 ［００５０］ 図１ＯＡ２図１０Ｂは上記実施例において焦点検出動作
がどのようにして繰返されるかを図示したものであり、
図１０ＡはＴｉ＜Ｔｄの場合、図１０Ｂ！、ｔＴｉ＞Ｔ
ｄの場合である。図１ＯＡで点数は＃１０のステップで
発生する積分クリアパルスの消滅後の電荷蓄積期間を示
しているが、この間に蓄積された電荷は上述したように
＃１７のステップで発生する積分クリアパルスによって
クリアされる。これに対し、図１１Ａ９図１１Ｂは、先
にも課程したように、常にデータ処理が終わった後でイ
メージセンサ−アレイ（ＰＡ）のフォトダイオードに電
荷蓄積を開始させるようにした場合で、図１１ＡはＴｉ
＜Ｔｄの場合、図１１ＢはＴｉ＞Ｔｄの場合を示す。図
１１Ｂを図１０Ｂと比較すれば、明らかに上記実施例の
場合が一定時間内における焦点検出作動の回数が多くな
ることがわかる。 ［００５１］ 以上、一実施例についてこの発明を説明したが、この発
明は上記実施例に限定されるものではない。例えば、自
己走査型イメージセンサ−としては、ＣＣＤだけでなく
、ＢＢＤ　（Ｂｕｃｋｅｔ　　Ｂｒ　ｉｇａｄｅ　　Ｄ
ｅｖｉｃｅ）　　ＣＩＤ　（Ｃｈａｒｇｅ　　Ｉｎｊｅ
ｃｔｉｏｎ　　Ｄｅｖｉｃｅ）　　ＭＯＳ（Ｍｅｔａｌ
　　０ｘｉｄｅ　　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ）型イ
メージセンサ−等を用いることができる。又、焦点検出
方式も図４の焦点検出光学系を用いるものに限られるの
ではなく、例えば特開昭５４−１５９２５９号公報、特
開昭５７−７０５０４号、特開昭５７−４５５１０号公
報等に示されているように、撮影レンズの予定焦点面乃
至はそれと共役な面にレンズレッドを配置すると共にそ
の背後に自己走査型イメージセンサ−を配置することに
より、撮影レンズの焦点調節状態としてデフォーカス量
とデフォーカス方向を共に算出する方式、あるいは特開
昭５５−１５５３０８号公報、特開昭５７−７２１１０
号公報、特開昭５７−８８４１８号公報等に示されてい
るように、撮影レンズの予定焦点面乃至はそれと共役な
面上及びその前後に夫々自己走査型イメージセンサ−を
配置し、撮影レンズの焦点調節状態としてデフォーカス
方向のみ検出する方式等にもこの発明は適用可能である
［００５２］

【発明の効果】

以上説明した通り、この発明の画像処理装置においては
、シフトパルスに応答して電荷蓄積開始信号を発生させ
ることによって、シフトパルスによりイメージセンサ−
の転送部に転送された蓄積電荷が転送りロックパルスに
より順次画像信号出力回路へ転送されて画像信号の処理
演算が行われている間に、イメージセンサ−の電荷蓄積
部に新たな電荷蓄積を行わせるから、電荷蓄積開始が画
像信号の処理終了までに要する時間を短縮することがで
きる。

【図面の簡単な説明】

【図１】 図１は本発明の一実施例の全体回路図である。

【図２】 図２は図１の光電変換ブロック（１）の詳細を示す図で
ある。

【図３】 図３はイメージセンサ−アレイの各画素を構成するフォ
トダイオードと積分クリアゲートの等価回路図である。

【図４】 図４はカメラの焦点検出用光学系を示す図である。

【図５】 図５はモニター回路の出力の時間的変化を示す図である
。

【図６】 図６は図１の輝度判定回路（４０）及びブロック（２０
）の具体的を示す回路図である。

【図７】 図７は図１の回路の各部における出力波形を示す図であ
る。

【図８】 図８は図１の回路の各部における出力波形を示す図であ
る。

【図９】 図９はマイクロコンピュータの動作を示すフローチャー
トである。

【図１０１ 図１０は焦点検出の繰返し動作を示すタイムチャートで
ある。 【図１１】 図１１は常にデータ処理の後イメージセンサ−のイメー
ジセンサ−アレイを構成する各フォトダイオードに電荷
蓄積を開始させる場合の焦点検出の繰返し動作を示すタ
イムチャートである。

【符号の説明】

１　　自己走査型イメージセンサ− ＶＳ　画像信号出力回路 ＃３　開始信号出力手段 ＤＦ２　シフトパルス発生手段 １０　転送りロックパルス発生手段 ３０　制御手段

【書類名】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

Claims (1)

【特許請求の範囲】
1. 【請求項１】電荷蓄積部及び蓄積電荷転送用の転送部を
   有する自己走査型イメージセンサーから順次転送される
   蓄積電荷にもとづいて画像信号出力回路により画像信号
   を得、処理回路により画像信号を処理演算する画像処理
   装置において、上記電荷蓄積部の電荷蓄積動作を開始さ
   せるための開始信号を出力する開始信号出力手段と、上
   記電荷蓄積部に蓄積された電荷を上記転送部へ転送させ
   るためのシフトパルスを発生するシフトパルス発生手段
   と、上記転送部に転送された電荷を順次上記画像信号出
   力回路へ転送する転送クロックパルスを発生する転送ク
   ロックパルス発生手段と、上記シフトパルスの発生に応
   答して上記開始信号出力手段の動作を再開させる制御手
   段とを備え、上記処理回路による画像処理期間中に上記
   電荷蓄積部での電荷蓄積動作が並行して行われるように
   したことを特徴とする画像処理装置。