JP2623530B2 - 固体撮像素子駆動装置 - Google Patents

Description

【発明の詳細な説明】 イ 産業上の利用分野 本発明はCCDのような固体撮像素子を用いて外界の映
像情報を入手し、外界の変化に応答して制御動作を行う
ような場合における固体撮像素子の駆動装置に関する。

ロ 従来の技術 CCDを用いた制御装置の例としてカメラの焦点検出装
置がある。カメラの焦点検出装置は撮影レンズを通して
CCDセル上に外界の像を形成し、CCDから読出された映像
借号を解析して撮影レンズの合焦位置を算出し、撮影レ
ンズを駆動する構成で、露出動作の開始を決定する操作
によつて、その直前の映像信号解析結果を固定して撮影
レンズの位置を決定するが、それまでの段階即ちシヤツ
ターレリーズボタンの初段の押込み状態では、被写体の
動き及びカメラの移動に追従して合焦位置を検出し撮レ
ンズを駆動している。つまりCCDからの映像信号の読出
し、映像信号の解析を高速で繰返して、被写体及びカメ
ラの動きに追従して合焦位置の算出を行つている。CCD
のような固体撮影素子はフオトダイオードアレー上に光
像を投射し、フオトダイオードアレーの各フオトダイオ
ードにおける光電流を各別に積分して光量信号を電荷量
に変換し、この電荷量を電圧信号として読出であるが、
上述した焦点検出装置では、焦点検出動作の信頼性を保
証するため、被写体の輝度に応じてCCDの光電流積分時
間を変化させている。このため上述した焦点検出装置で
は、CCDの積分完了信号は不定期的に発せられ、焦点検
出装置を制御しているマイクロコンピユータに対して非
同期的である。そのため、次のような問題が生ずる。

CCDセルでは、フオトダイオードアレーの光電流を各
フオトダイオードに対応させたコンデンサで充電し、シ
フトパルスによつて各コンデンサの電圧信号をシフトレ
ジスタに並列的に移動させこのシフトレジスタの内容を
転送クロツクによつてシリアルに読出すようになつてお
り、上記したシフトパルスが被写体輝度に応じたタイミ
ングで発せられる。そしてこのシフトパルスがコンピユ
ータとは非同期的に出き来るので、コンピユータ側が他
の制御動作を行つている間にシフトパルスが発せられる
と、CCDからは映像信号が順次送出されてしまい、コン
ピユータ側ではその映像信号をメモリに取り込むことが
できないで、CCDの一回の積分動作が無駄になつてしま
う。反対にシフトパルスが発せられたときは、コンピユ
ータは他の処理動作を中断してCCD回路から送出されて
来るデータの取込みを行うようにすると、CCDの動作結
果は無駄にならない代りに、コンピユータによる他の制
御動作が遅れ、装置の高速動作が困難になる。

ハ 発明が解決しようとする問題点 本発明は固体撮像素子を用いた制御装置で、制御回路
が他の制御動作を行つている間に固体撮像素子からの映
像信号の送出が行われて、その回の固体撮像素子の動作
が無駄になつてしまうとか、反対に固体撮像素子から映
像信号送出が行われるときは制御回路が他の制御動作を
中止して映像信号の取込みを行うようにするこによる他
の制御動作の迅速性の低下と云つた問題を解消しようと
するものであある。

ニ 問題点解決のための手段 被写体輝度に応じて変化する所要時間、光電流の積分
を行い、その所要時間終了後、シフトパルスを発して積
分された電荷信号をシフトレジスタに転送し、シフトレ
ジスタに転送クロツクを送つて、シフトレジスタ内の信
号を映像信号として順次、コンピユータに送出するよう
に構成された固体撮像素子回路において、コンピユータ
が他の割り込み処理動作を行つていて像情報がシフトレ
ジスタ内にある間は上記転送クロツクが固体撮像素子に
送られるのを阻止し、コンピユータは割り込み処理を完
了すると、転送クロツクの阻止を解除するようにした。

ホ 作用 第１図は本発明の概要を示すものである。ＩはCCD等
の固体撮像素子、Ｍは被写体輝度を検出する受光素子を
含むモニタ回路、30はコンピュータで負荷装置50を制御
するものである。コンピユータ30は固体撮像素子回路Ｉ
及びモニタ回路Ｍに積クリヤ信号を送り、この信号で固
体撮像素子は光電流を積分を開始し、モニタ回路は積分
所要時間の計時を始める。この計時動作は例えば受光素
子の出力が所定レベルに達した時、積分時間が満了した
とするものである。所要積分時間が経過したらモニタ回
路Ｍからシフトパルスが出され、このパルスはコンピユ
ータに送られると共に固体撮像素子回路にも送られて、
固体撮像素子内で蓄積された光量積分信号がシフトレジ
スタに転送される。Ｇはゲート回路でコンピユータ30か
らの信号がないときにはモニタ回路Ｍからのシフトパル
スで開かれ、転送クツク発生器CL1の出力が固体撮像素
子に印加され、シフトレジスタ内の情報が順次送出され
てコンピユータ30に取込まれる。コンピユータ30では取
込んだ映像データの個数を計数して今シフトレジスタの
何番目のデータを取込んだかを検知している。ゲートＧ
はコンピユータ30から転送クロツク停止の信号が出てい
ると、モニタ回路Ｍからシフトパルスが来ても開かれ
ず、シフトレジスタからのデータの順次送出がなされて
いる間でも閉じられる。コンピユータ30は負荷50からの
割込み要求があつて、その割込み処理を行つている間上
記した転送クロツク停止の信号を出す。

以上の構成で、コンピユータが割込み処理を行つてい
る最中にモニタ回路から転送パルスが出されると、固体
撮像素子において光量積分信号がシフトレジスタに転送
されるが、ゲートＧは閉じていて転送クロツクが阻止さ
れているので、シフトレジスタからのデータの送出は行
われない。一方コンピユータ30にも転送パルスは送られ
てフラグが立てられているので、コンピユータ30は割込
み処理終了後、このフラグの有無を検知して、フラグが
あればゲートＧを開いて、シフトレジスタに保持されて
いたデータを読出しを始める。シフトレジスタからのデ
ータ読出し中に割込み要求があつたときも、ゲートＧに
転送クロツク停止信号が送られてゲートが閉じられ、割
込み処理終了後ゲートが開いて読出しが再開される。そ
のとき、コンピユータ30では転送クロツク停止信号を送
信してストツプさせた画素から読出しが再開されるの
で、途中で読出し動作を中断しても映像信号に混乱は生
じない。

ヘ 実施例 第２図は本発明をカメラの自動焦点検出装置に適用し
た一実施例を示す。まず、この実施例の概要を説明す
る。１は第１図のＩに相当する光電変換ブロツクでCCD
のような自己走査型イメージセンサと画像信号出力回
路、被写体輝度モニタ用の受光素子と輝度モニタ回路、
基準信号発生回路等を備えている。20は光電変換ブロツ
ク１から順次送出されて来る信号を適当に増幅してA/D
するA/D変換回路、40は第１図のモニタ回路Ｍに相当
し、光電変換ブロツク１内のモニタ回路から送られて来
るモニタ用受光素子の積分信号を同じく光電変換ブロツ
ク内の基準信号発生回路の出力レベルと比較し、積分信
号が基準レベルを超えたら信号を出すと共に、被写体輝
度に応じてA/D変換回路の増幅度を切換える輝度判定回
路である。光電変換ブロツク内の輝度モニタ回路はCCD
と同時に輝度モニタ用受光素子の出力の積分を開始し、
この積分出力が上記した基準レベルと一致した所で積分
を停止し、CCDの各フオトダイオードの出力の積分値を
シフトレジスタに転送するのである。このとき被写体輝
度の如何を問わず積分時間を100ms以内に納め、かつ画
像信号のダイナミツクレンジが大体同じであるように、
被写体輝度をランク分けし、ランクに応じてA/D変換回
路の増幅度を切換えるようになつているのである。CL1
は転送クロツ発生器で、第１図で直接固体撮像回路に送
られるように書いてあるが、実際にはフリツプフロツプ
FF1〜FF6の列よりなる分周回路で分周されたパルスが転
送クロツクとして光電変換ブロツ１に送られる。転送ク
ロツクはφ１とそれを反転した信号のφ２の２相で構成
される。30はコンピユータで負荷50はこの実施例ではカ
メラの撮影レンズを移動させるモータの駆動回路であ
り、コンピユータ30は検出した焦点位置と撮影レンズの
現在位置との差のデータによつて上記モータの回転を制
御し、差が大きいときは回転を速く、差が小さくなると
回転を遅くし、撮影レンズが焦点位置に近づいたらモー
タにブレーキをかける等の制御動作を行つている。コン
ピユータ30は端子17に積分クリヤ信号を出し、この信号
は光電変換ブロツク１の端子T6に印加され、この信号に
よつてCCDの光電積分はクリヤされ、この信号の立下り
と共に光電流積分が開始される。前述した所により輝度
判定回路40から信号が端子14に出力されると、この信号
はAND回路AN2に印加されると共にコンピユータ30の端子
T20にも印加される。輝度判定回路40から出力された上
記信号はAN2、オア回路CR1,DフリツプフロツプDF1,DA2
を経て、CL1の出力クロツクパルスの一パルス分（２μ
Ｓ）遅れた２μＳのパルス信号に変換され、これがシフ
トパルスとして光電変換ブロツク１の端子T7に印加され
る。T7にパルス信号が印加されるとCCDの光電流積分信
号がシフトレジスタに転送される。第１図のゲートＧに
相当するものはアンド回路AN9及びそれより遡つてイン
バータIN5,アンド回路AN8,オア回路OR4,インバータIN3,
IN4、フリツプフロツプFFo等よりなる回路部分である。

前述した積分クリアパルスはフリツプフロツプFF0の
セツト端子に入力され、FFoのＱ出力がハイレベル
（Ｈ）となる。通常コンピユータ30のシフトパルス発生
許可信号出力用のT19端子はＨレベル、FFoのＱ出力もＨ
レベルなのでAN2は開いており、輝度判定回路40の出力
はAN2を通り、前述したようにシフトパルスに変換され
る。FFoはＤフリツプフロツプDF1のＱ出力でリセツトさ
れるから、FF2はシフトパルスより２μＳ前にリセツト
され、Ｑ出力はローレベル（Ｌ）になつており、このＬ
レベルのＱ出力はインバータIN3で反転されてOR4を通り
アンド回路AN8にＨレベル信号が入力される。しかしコ
ンピユータ30のT23端子がＬレベルであれば、AN8の出力
はＬレベルであるからインバータIN5の出力はＨレベル
となつてアンド回路AN9を開く。従つて転送クロツク発
生器CL1の出力パルスはAN9を通して、FF1〜FF6で構成さ
れる分周回路に印加され、分周されたパルスが転送クロ
ツクφ1,φ２として光電変換部に印加される。コンピユ
ータ30に割込み要求があつて、コンピユータが割込み処
理を開始するときは、端子T23にＨレベル信号を出力す
る。ここで、FFoの出力がＬレベルあるいはコンピユー
タ30が端子T19からＬレベルを出力しているときはAN8の
出力はＨレベルとなり、IN5の出力はＬレベルになつ
て、アンド回路AN9が閉じ、CL1の出力パルスが分周回路
に送られるのが阻止される。

なお、光電変換ブロツク１の端子T4,T5には転送クロ
ツクφ1,２として上述した分周回路から来る通常の転
送クロツクと、CCDをイニシヤライズするための短周期
の転送クロツクか切換えて印加されるようになつてい
る。この短周期の転送クロツクは図でフリツプフロツプ
FF6の左下にあるクロツク発生器CL2から出力されてお
り、アンド回路AN4,AN5が切換え回路である。コンピユ
ータ30のT22端子がＬレベルのときはAN4が開いているか
ら、この場合には分周回路の出力がφ1,φ２として光電
変換ブロツク１に印加され、通常のデータ送出が行われ
る。CCDをイニシヤライズするとき、端子T22をＨレベル
にする。このときはAN5が開くから、CL2の短周期クロツ
クが光電変換部に印加され、シフトレジスタは高速でシ
フトされて保持している信号を排出せられる。

またコンピユータの端子T18は積分クリヤ信号の立下
り後100mSたつた時Ｈレベルの信号が出力される。これ
は被写体輝度が低くて光電変換ブロツク１内でCCDが光
電流積分を開始した後100mS経過しても、輝度判定回路4
0から信号が出ないとき、同回路40の出力の代りにOR1を
介してＤフリツプフロツプDF1をセツトし、シフトパル
スを発生させるために設けられている。つまりこの実施
例では光電流積分の時間は長くても100mSを超えないよ
うにしてある。

以上の構成における動作を簡単にまとめると次のよう
になる。まずコンピユータ30に割込みがかゝらない通常
の場合、コンピユータ30から端子T22にイニシヤライズ
信号が出てクロツク発生器CL2の短周期のクロツクパル
スが光電変換ブロツク１の端子T3,T4に印加され光電変
換ブロツク１のシフトレジスタがイニシヤライズされ、
次いでコンピユータ30から端子T17に積分クリヤパルス
が出力されて光電変換ブロツク１のCCDがクリヤされ光
電流積分が開始される。被写体輝度に応じた積分時間が
経過すると、輝度判定回路40から端子T14に信号が出力
され、この信号はAN2,OR1を経てＤフリツプフロツプDF
1,DF2によつてパルス信号に変換され、シフトパルスと
して光電変換ブロツク１の端子T7に印加され、CCDの光
電流積分データがシフトレジスタに転送される。通常コ
ンピユータ30の端子T19はＨレベルで、シフトパルス発
生時点でFFoの出力がＬレベルとなりコンピユータのT23
端子の出力に従うことになつたアンド回路AN8の出力が
Ｌレベル、インバータIN5の出力がＨレベルでアンド回
路AN9が開いており、クロツク発生器CL1の出力パルスが
AN9を通つてフリツプフロツプFF1〜FF6よりなる分周回
路に入力されて、分周回路から転送クロツクφ1,φ２が
光電変換ブロツク１に印加されているので、シフトパル
スが端子T7に印加されると光電変換ブロツクのシフトレ
ジスタ内のデータの送出が開始され、送出されたデータ
はAD変換回路20でデイジタルデータに変換されてコンピ
ユータ30に取込まれる。コンピユータ30ではシフトレジ
スタから送出されるデータを一つ受取る毎に１ずつ計お
して、今何番目のデータを取込んだかを検知している。
全データの取込みを終ると、コンピユータ30は端子T22
にイニシヤライズ信号を出力し、ついで端子T17に積分
クリヤパルスを出して動作は始めに戻り、上述した所が
繰返される。コンピユータ30に割込み要求がなされる
と、コンピユータ30は端子T23にＨレベル信号を出して
割込み処理に掛る。この状態では輝度判定回路40から積
分完了の信号が出た後はフリツプフロツプFFoのＱ出力
がＬレベルで、IN3の出力がＨレベルになるからアンド
回路AN8の出力もＨレベル、インバータIN5の出力がＬレ
ベルでアンド回路AN9が閉じ光電変換ブロツク１に転送
クロツクは印加されなくなる。割込み処理が終れば端子
T23がＬレベルになり、アンド回路AN9が開いて転送クロ
ツクが光電変換ブロツク１に印加されるようになる。従
つてシフトレジスタからデータ送出が行われている間に
割込みが入つた場合には、データ送出が中断され、割込
み処理完了によつてデータ送出が再開される。この間コ
ンピユータ30で受取つたデータの順序を記憶しておけば
データ順位の混乱は生じない。コンピユータが割込み処
理中に輝度判定回路40から積分完了の信号が出力された
ときはフリツフプロツプDF1,DF2を介してシフトパルス
が光電変換ブロツク１に送られ、光電流積分データがシ
フトレジスタに転送されるが、前述したように転送クロ
ツクは阻止されているので、シフトレジスタ内のデータ
は保持されたまゝ送出されないで、割込み処理完了後送
出が開始される。

以下上述実施例の各部の構成及び動作について説明す
る。

（シフトパルス形成部） アンド回路AN1,AN2,オア回路OR1,DフリツプフロツプD
F1,DF2よりなつている。AN1,AN2,OR1は輝度判定回路40
からの積分完了信号でもコンピユータ30の端子T18に出
力される100mS経過の信号ででもシフトパルスが出力さ
れるための構成である。積分クリヤパルスが端子T17に
出力されると、フリツプフロツプFFoがセツトされ、そ
のＱ出力がAN1,AN2に印加され、通常T19がＨレベルであ
るから、輝度判定回路40の積分完了の信号はＤフリツプ
フロツプDF1に印加され、DF1は次のクロツクパルス発生
器CL1の出力パルスの立下りでＤ端子入力を読込み、DF1
のＱ出力がＨとなりこのＱ出力によつてFFoがリセツト
されるので、DF1の入力はＯになる。その次のクロツク
パルスでDF2はDF1のＱ出力を読込んでDF2のＱ出力が
Ｈ、他方DF1のＱ出力はＯとなり、更に次のクロツクパ
ルスでDF2のＱ出力がＯになる。このDF2のＱ出力がシフ
トパルスで、クロツクの周期は２μＳであるから、シフ
トパルスは積分完了から２μＳ余り遅れた、２μＳ幅の
パルス信号となる。フリツプフロツプFFoは、この実施
例が輝度判定回路40からの積分完了信号かコンピユータ
30の端子T18に出力される100mSの信号の何れか先に出た
信号でシフトパルスを出すためのもので、FFoは端子T17
に出力される積分クリヤパルスでセツトされ、そのＱ出
力でAN1,AN2を開いているが、積分完了か100mSか何れか
先の信号でDF1のＱ出力がＨレベルになるとリセツトさ
れてAN1,AN2を閉じ後から出された方の信号で再度リセ
ツトパルスが出力されるのを阻止する。

（分周回路） ＴフリツプフロツプFF1〜FF6よりなつており、通常ア
ンド回路AN9は開いていてクロツクパルス発生器CL1の出
力が入力されて分周動作を行つている。上述したシフト
パルスの発生はこの分周動作の位相とは無関係に出力さ
れるので、ＤフリツプフロツプDF1の上述したＱ出力に
よつてFF1〜FF6をりセツトしシフトパルスとタイミング
の一致したクロツクパルスから分周動作を再開させるよ
うになつている。

（光電変換ブロツク） 第３図は上述の光電変換ブロツク（１）を示したもの
で、フオトダイオード列（P1）（P2）（P3）…（Pn2）
（Pn1）（Pn）から成るイメージセンサーアレイ（PA）
積分クリアゲート（ICG）、シフトゲート（SG）、CCDシ
フトレジスタ（SR）により上述の自己走査型イメージセ
ンサーが構成されている。ここで、転送部であるCCDシ
フトレジスタ（SR）のセル数は電荷蓄積部であるイメー
ジセンサーアレイ（PA）のフオトダイオード数（画係
数）よりも３個多く、セル（R1）（R2）（R3）は後述の
空送り用であり、イメージセンサーアレイ（PA）の各フ
オトダイオード（P1）（P2）（P3）…（Pn−２）（Pn−
１）（Pn）の蓄積電は荷セル（R4）（R5）（R6）…（Rn
＋１）（Rn＋２）（Rn＋３）に転送される。各フオトダ
イオードは、第４図に示したように、電源（＋Ｖ）に対
して積分クリアゲート（ICG）に相当するスイツチ
（Ｓ）を介して互に並列接続された一対のダイオード
（D1）（D2）とFET（Q10）から成り、一方のダイオード
（D1）が光を受けるように設置されている。FET（Q10）
はダイオード（D1）の両端の電圧を略一定に保ち、ダイ
オード（D1）の容積分を無視できるように設けたもの
で、そのゲートは接地されている。今、スイツチ（Ｓ）
が閉じるとダイオード（D2）のアノード、カソード間に
電荷が蓄積され、そのアノード電圧は電源電圧に等しく
なる。そして、次にスイツチ（Ｓ）が開かれると、ダイ
オード（D2）はダイオード（D1）の光電流によつてFET
（Q10）９を介して放電し、そのアノード電圧は時間の
経過と共に降下する。すなわち、これはダイオード（D
1）に入射する光の強度に応じた速度でダイオード（D
2）のカソードに負の電荷が蓄積されると考えてよく、
したがつて、各フオトダイオードは入射光強度に応じた
速度で、電荷の蓄積を行うものとして説明する。

上記スイツチ（S1）は実際には積分クリアゲート（IC
G）に入力される積分クリアバルスによつて導通し、そ
のパルスが消滅すると不導通となる半導体アナログスイ
ツチで構成される。シフトゲート（SC）はフオトダイオ
ード（P1）（P2）（P3）…（Pn−２）（Pn−１）（Pn）
の蓄積電荷を後述のシフトパルスを受けてCCDシフトレ
ジスタ（SR）のセル（R4）（R5）（R6）…（Rn＋１）
（Rn＋２）（Rn＋３）に並列的に転送する。フオトダイ
オード（P1）（P2）（P3）…（Pn−２）（Pn−１）（P
n）の電荷蓄積はシフトパルスのシフトゲート（SG）へ
の入力によつて終了する。又、CCDシフトレジスタ（S
R）は後述の転送クロツクパルス（φ１）（φ２）が入
力される毎に、転送クロツクパルス（φ１）の立下りで
１セル分の蓄積電荷を順次後述の画像信号出力回路へ出
力する。なお、イメージセンサーアレイ（PA）の一端か
ら数えて所定欄（10個）のフオトダイオード（P1）（P
2）…（P10）はアルミニウム膜で覆われており、後述の
ように暗出力補正用として用いられる。第３図の（T8）
（T9）は上述のイメージセンサー、回路（MC）（RS）
（VS）に電源（＋Ｖ）を供給するための電源端子であ
る。（MP）は輝度モニター用の受光素子であるフオトダ
イオード、（MS）は輝度モニター回路、（RS）は基準信
号発生回路、（VS）は画像信号出力回路である。輝度モ
ニター回路（MC）はFET（Q1）（Q2）（Q3）とコンデン
サー（C1）から成る。FET（Q1）はそのゲートが上記イ
メージセンサーの積分クリアゲート（３）に接続されて
おり、その積分クリアゲート（ICG）を通過した積分ク
リアパルスによつて導通し、これによりコンデンサー
（C1）が電源電圧（＋Ｖ）のレベルまで充電される。FE
T（Q1）とコンデンサ（C1）の接続点（J1）はFET（Q1
2）を介してフオイダイオード（MP）のアノードに接続
される一方、FET（Q2）のゲートに接続されている。FET
（Q12）はゲートが接続されており、フオトダイオード
（MP）の両端の電圧を略一定に保ち、その容量分の影響
を無視することができるように設けられている。FET（Q
2）（Q3）は電源に対して互に直列接続され、出力イン
ピーダンスが低く、入力インビーダンスの高いバツフア
を構成しており、FET（Q3）はソースフオロアーで用い
られているため、FET（Q2）（Q3）の接続点から引出さ
れた出力端子（T1）からは、接続点（J1）の電位に対応
した電圧（Vn）が出力される。上記積分クリアパルスが
消滅するとFET（Q1）は不導通となり、コンデンサ（C
1）はフオトダイオード（MP）の光電流によつて放電さ
れ、それに応じて端子（T1）の出力電圧が降下する。第
５図はこの端子（T1）の出力電圧の時間的変化を示した
ものであり、（l1）（l2）（l3）（l4）（l5）は輝度に
よつて電圧降下の速度が変化することを示している。
（RN）で示す立下りは、積分クリアパルスによる誘導ノ
イズを表わす。

基準電圧発生回路（RS）は、FET（Q4）（Q5）（Q6）
及びコンデンサ（C2）とから成るが、これらは上述のFE
T（Q1）（Q2）（Q3）及びコンデンサ（C1）と夫々同じ
特性を備えており、その回路接続も輝度モニター回路
（MC）におけるFET（Q1）（Q2）（Q3）及びコンデンサ
（C1）の回路接続と同じである。但し、FET（Q4）とコ
ンデンサ（２）の接続点（J2）にはFET（Q5）のゲート
が接続されているだけであり、したがつて、FET（Q2）
（Q3）と同様に出力インピーダンスが低く、入力インピ
ーダンスが高いバツフアを構成しているFET（Q5）（Q
6）の接続点から引出した出力端子（T2）から出力され
る電圧信号は積分クリアパルスの消滅後も第５図に示し
たように一定に保たれる。すなわち、積分クリアパルス
の消滅直後（T0）における接続点（J1）（J2）の電位は
上述のようにFET（Q1）（Q2）（Q3）及びコンデンサ（C
1）とFET（Q4）（Q5）（Q6）及びコンデンサ（C2）の特
性が夫々同じてあることから互に等しいので、端子（T
2）から出力される電圧信号は端子（T1）から出力され
る電圧信号の降下量を求めるための基準電圧（Vref）と
して用いることができる。

画像信号出力回路（VS）は、FET（Q7）（Q8）（Q9）
及びコンデンサ（C3）から成り、好ましくは、これらに
もFET（Q1）（Q2）（Q3）及びコンデンサ（C1）と夫々
同じ特性のものを用いる。但し、回路接続においては、
FET（Q7）のゲートには転送クロツクパルス（φ１）が
印加されるようになつており、又、FET（Q7）とコンデ
ンサ（C3）の接続点（J3）はFET（Q8）のゲート及びイ
メージセンサーのCCDシフトレジスタ（５）の転送端子
に接続されている。このため、１個の転送パルス（φ
４）が入力される間にFET（Q7）が導通してコンデンサ
（C3）は電源電圧（＋Ｖ）のレベルまで充電され、画像
信号出力回路（VS）がリセツトされるが、その各転送パ
ルス（φ１）により転送されるCCDシフトレジスタ
（５）の蓄積電荷に応じて繰返して放電し、結局、低出
力インピーダンス高入力インピーダンスのバツフアを構
成しているFET（Q8）と（Q9）の接続点から引出された
出力端子（T3）からは、イメージセンサーの画素である
各フオトダイオードの蓄積電荷に対応した出力が順次電
圧信号（Vos）として出力され、それらが全体で画像信
号を形成する。

なお、上述の回路（MC）（RS）（VS）における（C1）
（C2）（C3）は説明の便宜上コンデンサであるとして説
明したが、ダイオードのPN接合に置換えることができ、
これらの回路を集積化する場合には、夫々ダイオードと
して製作する。又、モニター用受光素子であるフオトダ
イオード（MP）はイメージセンサーアレイ（PA）の近傍
に撮影レンズを通過した光の一部を受光するように配置
される。

（輝度判定回路及びA/D変換回路） 第６図は輝度判定回路（40）及びA/D変換回路（20）
の一例を示している。この図で（T10）（T11）（T12）
は夫々第２図の端子（T1）（T2）（T3）に接続される端
子であり、端子（T13）（T15）（T16）には後述のよう
に夫々マイクロコンピユータ（30）からデータパス（DB
1）を介してラツチパルス、サンプル指定パルス、サン
プル指定リセツトパルスが入力される。又、端子（T1
4）は第１図のアンド回路（AN2）の１つの入力に接続さ
れている。まず、輝度判定回路（40）から説明すると、
この回路は上述の輝度モニター回路（MC）の出力電圧
（Vn）の積分クリアパルス消滅後の降下の程度を段階的
に判別するための比較器（AC1）（AC2）（AC3）（AC4）
を備えている。これらの比較器の反転入力はバツフア
（B1）を介して端子（T10）に夫々接続されている。一
方これらの比較器（AC1）（AC2）（AC3）（AC4）の非反
転入力は、抵抗（R1）と定電流源（I1）の接続点（J
4）、抵抗（R2）と定電流源（I2）の接続点（J5）、抵
抗（R3）と定電流源（I3）の接続点（J6）、抵抗（R4）
と定電流源（I4）の接続点（J7）に夫々接続されてお
り、抵抗（R1）（R2）（R3）（R4）はバツフア（B2）を
介して端子（T11）に接続されている。このような回路
接続であれば、接続点（J4）（J5）（J6）（J7）には端
子（T11）に印加される上述の基準電圧発生回路（RS）
の電圧（Vere）から夫々抵抗（R1）（R2）（R3）（R4）
での電圧降下を差引いた電圧が発生しており、抵抗（R
1）（R2）（R3）（R4）の抵抗値及び定電流源（I1）（I
2）（I3）（I4）の電流値を選ぶことによつて、端子（T
10）に入力される上述の輝度モニター回路（MC）の出力
電圧（Vn）の電圧降下の程度に応じて、比較器（AC1）
（AC2）（AC3）（AC4）の出力が順次“0"から“1"に反
転する。（DF3）（DF4）（DF5）は夫々Ｄ入力が比較器
（AC1）（AC2）（AC3）の出力に接続されたＤフリツプ
フロツプであり、これらのCP入力には端子（T13）シフ
トパルスが入力され、積分終了時それぞれのＤフリツプ
フロツプがラツチされる。そして、そのラツチパルスが
入力されると、Ｄフリツプフロツプ（DF3）（DF4）（DF
5）は、直前の比較器（AC1）（AC2）（AC3）の出力を夫
々Ｑ出力に出力し、Ｑ出力からは反転出力を出力する。
（AC6）は一方の入力がＤフリツプフロツプ（DF3）のＱ
出力に、もう一方の入力がＤフリツプフロツプ（DF4）
のＱ出力に接続されたアンド回路、（AN7）は一方の入
力がＤフリツプフロツプ（DF4）のＱ出力に、もう一方
の入力がＤフリツプフロツプ（DF5）のＱ出力に接続さ
れたアンド回路であり、アンド回路（AN6）（AN7）の出
力（ｎ）（ｃ）、Ｄフリツプフロツプ（DF3）のＱ出力
（ａ）、（DF5）のＱ出力（ｄ）、さらに比較器（AC4）
の出力（ｃ）が輝度判定回路（40）の出力となる。する
なわち、それらの出力がモニター用受光素子（PM）で検
出した輝度レベルを示す信号となる。

これを第５図を参照してさらに詳しく説明すると、第
５図で（l1）（l2）（l3）（l4）は積分クリアバルス消
滅時点（t0）から上述の所定の時間（100m秒）経過時点
（t3）までに生じる電圧降下が夫々0.53V未満の場合、
0.35Vから0.7V未満の場合、0.7Vから1.4V未満の場合、
1.4Vから2.8V未満の場合の輝度モニター（MC）の出力電
圧変化を示しており、又、（l5）は積分クリアパルス消
滅時点（t0）から上述の所定時間（100m）経過前の時点
（t2）で2.8Vの電圧降下が生じる場合の同モニター回路
（MC）の出力電圧変化を示している。（l1）（l2）（l
3）（l4）（l5）のいずれの電圧降下となるかは上述の
ようにモニター用受光素子（DM）の光電流の大きさに依
存しており、輝度モニター回路（MC）の出力電圧変化が
（l1）（l2）（l3）（l4）のようになる場合は低輝度の
場合、（l5）のようになる場合は高輝度の場合である。
今、端子（J4）（J5）（J6）（J7）の電圧が夫々端子
（T11）に入力される基準電圧発生回路（RS）の出力電
圧（Vref）よりも、夫々0.35V、0.7V、1.4V、2.8V低く
なるように、上述の抵抗（R1）（R2）（R3）（R4）の抵
抗値及び定電流源（I1）（I2）（I3）（I4）の電流値を
設定すると、ラツチパルス発生後における（l1）（l2）
（l3）（l4）（l5）に対応したＤフリツプフロツプ（DF
3）（DF4）（DF5）のＱ出力、Ｑ出力、及び輝度モニタ
ー回路（MS）の出力（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は
次の第１表に示す通りとなる。

なお、（l5）の場合、比較器（AC4）の出力（ｄ）は
積分クリアパルス消滅時点（t0）から所定時間（100m
秒）が経過する前の時点（t2）で“0"から“1"になる。

第４図の残りの回路は第２図の回路ブロツク（20）を
構成する。（22）はバツフア（B3）を介して端子（T1
2）から入力される画像信号出力回路（VS）の出力電圧
（Vos）と、バツフア（B2）を介して端子（T11）から入
力される基準信号発生回路（RS）の出力電圧（Vref）と
の差に対応する出力（V1）を発生する減算回路である。
（24）はイメージセンサーアレイ（PA）におけるアルミ
ニウム膜で覆われ所定個（10個）分のフオトダイオード
（P2）から（P9）のうち両端のダイオード（P2）（P9）
を除いたものの蓄積電荷に対する画像信号のピーク値、
（V2）（最低レベルの画像信号）を検知し、それをラツ
チして出力するピーク値検出回路であり、これにより、
アルミニウム被膜で覆われていない、上述の第１第２像
を受けているイメージセンサーアレイ（PA）におけるフ
イトダイオードの蓄積電荷に対応する画像信号い対し、
いわゆる暗出力補正用の信号V2が形成される。すなわ
ち、マイクロコンピユータ（30）は、転送クロツクパル
ス（φ１）（φ２）によりCCDシフトレジスタ（SR）か
ら順次蓄積電荷が画像信号出力回路（VS）に転送される
場合、セル（R5）の蓄積電荷の転送開始と同時にサンプ
ル指定パルスをデータパス（DB1）を介して端子（T15）
に出力し、次いでセル（R12）の蓄積電荷の転送終了と
同時にサンプル指定リセツトパルスをデータバス（DB
1）を介して端子（T16）に出力する。したがつてピーク
値検出回路（24）はセル（R5）から（R12）の蓄積電
荷、換言すればフオトダイオード（P2）から（P9）の蓄
積電荷の対応する画像信号を取込み、それらのうちのピ
ーク値を検出することになる。

（26）は回路（22）及び（24）の出力信号（V1）（V
2）を差動増幅する増幅器であり、その増幅率が上述の
輝度判定回路（40）の出力（ａ）（ｂ）（ｃ）（ｄ）に
よつて制御されるように構成された増幅器である。この
増幅器において、（OP）は演算増幅器であり、その入力
端子（ｆ）（ｇ）は入力抵抗（R5）（R6）を介して回路
（22）及び（24）に夫々接続されている。（R7）乃至
（R14）は演算増幅器（OP）の増幅率設定のために設け
られた抵抗であり、（R5）（R6）（R7）（R8）（R11）
（R12）の抵抗値をｒとするとき、（R9）（R13）は2rの
抵抗値、（R10）（R14）は4rの抵抗値をもつている。
（AS1）乃至（AS8）はアナログスイツチであり、このう
ち（AC1）乃至（AS4）は出力（ａ）（ｂ）（ｃ）（ｄ）
に応じて抵抗（R7）乃至（R10）を選択的に有効化して
演算増幅器（OR）の帰還抵抗値を設定するのに対し、
（AS5）乃至（AS8）は出力（ａ）（ｂ）（ｃ）（ｄ）に
応じて抵抗（R11）乃至（R14）を選択的に有効化して同
増幅器（OR）のパイアス抵抗値を設定する。すなわち、
上述（l1）（l2）（l3）（l4）（l5）の各電圧降下が生
じる場合のそれらのアナログスイツチの状態及び有効化
される抵抗は次の第２表の通りとなる。

上表においてＡは演算増幅器（0P）の増幅率で、この
増幅器（OP）の出力電圧は、Vout−Ｅ＋（V2−V1）×Ａ
で表わされ、これがA/D変換器（ADC）に入力される。但
し、Ｅは定電圧源（Ｅ）の電圧であり、A/D変換器（AD
C）の入力レベル範囲に合わせて適当に設定される。そ
して、各画像信号に対応したA/D変換器（ADC）の各出力
は第２図のマイクロコピユータの端子（T22）にデータ
バス（DB1）を介して取込まれ、所定のプログラムにも
とづくデイジタル演算によつて、撮影レンズの焦点調節
状態が検出される。

第２図に戻つてA/D変換データをコンピユータ30に取
込む動作について説明する。転送クロツクφ１に周期し
て、その立下がりで転送され、出力されたイメージセン
サは出力は、転送クロツク発生用タイミングを作成する
FF1〜FF6の出力を用いて作成されたφ１より所定時間遅
延された信号（ADスタート信号）T24の立ち上がりによ
つてA/D変換開始される。AD変換回路はこの入力によ
り、8bitA/D信号のリセツト及びA/D変換完了信号T25をL
owとする。この遅延時間はイメージセンサ出力及び後段
の増幅器等による遅延安定時間を考慮して設定された時
間である。

AD変換回路はAD変換時間をこのタイミングで開始し、
AD変換が完了し、T26の信号線にイメージセンサの出力
を8bitのデイジタル信号として用意完了した時点で変換
完了信号T25をHiの状態に再び出力する。マイクロコン
ピユータはこの変換完了信号T25のLow、Hiを検出し、CC
D積分完了、シフトパルス後のこの変換完了信号T25Hiの
個数をカウントすることにより、その時点で出力されて
いる画素が現在何番目の画素出力であるかを知り、Hiの
タイミングでT26の8bitA/D信号を入力することでその出
力の画像強度情報を得、その動作を繰り返す。これらの
制御の１実施形としてフローチヤートでこれらの流れを
第７図に示す。

AF動作を開始し、イメージセンサから像情報を入力
し、デフオーカス量を算出したコンピユータ30はそのデ
フオーカス量に見合つたモーター、駆動量の内部のカウ
ンタにセツトし、そのセツトされた値とT30のモーター
エンコーダからのパルス入力信号が一致するようにレン
ズ駆動開始する。このモーターエンコーダからのパルス
はコンピユータ内部のイベンドカウンタで自動的にカウ
ントされる。

このレンズ駆動中にモーター回転スピードの制御や、
カウンタ値との一致時のモーター回転のブレーキング等
の割込みが必要となる。

一方コンピユータ30は被写体が動的な被写体である場
合あるいはその合焦精度の向上のため、このレンズ駆動
中においてもひき続き合焦検出動作を繰り返し、更新さ
れる演算結果に従がいレンズ駆動を行なう。

こうして一度合焦検出演算を終え、その時求められた
デフオーカス量に従がいレンズ駆動を開始した後のイメ
ージセンサの制御法について述べる。

積分クリアパルス（ICG）を発生させコンピユータは
まずイメージセンサの積分を開始するとともにその時点
でのモーターエンコーダのパルスカウント値（POICG）
をメモリする。これは合焦演算結果算出時点と、イメー
ジセンサから供給される像との時間差に駆動されたレン
ズ駆動補正量を決定するために積分完了時のパルスカウ
ントともに用いられる。

すなわち積分開始時点のパルスカウンオ値（PCIC
G）、積分完了時のパルスカウント値（PCTINT）によつ
てイメージセンサから供給される像情報がパルスカウン
ト値いくつの時のデータであるかを想定し、演算結果時
のパルスカウント値との差をとり、さらにそのデフオー
カス量より算出されたパルスカウント値をその差の値を
用いて補正することで残りレンズ駆動量を算出する。

この後コンピユータはイメージセンサの積分完了信号
T20信号のセンス、及びモーター処理が要求されるカウ
ント値か否かのセンスを繰り返す。

この時点でモーター駆動処理の必要が生じた場合、コ
ンピユータはまず転送停止信号T23をHiとし、さらに積
分完了を示すT20信号をコンピユータの割込み信号とし
た後モーターの駆動処理を行なう。もしこのモーター駆
動処理中にイメージセンサの積分が所定レベルに達した
場合、ハード的にはシフトパルスの発生が行なわれ画像
信号をアナログ・シフト・レジスタに並列に移送したま
までその状態を保つ。これはシフトパルス発生まで印加
されていた転送パルスがFFOの出力反転によりAN9の入力
をLowとすることで停止されるためである。

一方コンピユータはモーター駆動処理ルーチンへむか
う際に割込入力端子に設定したT20信号の反転により積
分の完了を検知し前述のレンズ駆動量の補正のため必要
で積分完了時のパルスカウント値（PCTINT）をメモリす
る。この処理後コンピユータはモーター駆動処理ルーチ
ンに復帰する。

なお、この場合と異なりT20のセンス及びモーター処
理要求の有無を繰り返している場合の積分完了時のパル
スカウント値のPCTINTは、モーター処理の要求の判別の
際パルスカウントを読み出す必要があるため、この時点
でメモリ値PCTINTを常時更新させている。

コンピユータがモーター駆動割込処理をおえると、転
送クロツク停止の解除を行なうためで転送停止信号T23
をLowにする。ここで転送クロツクの発振が開始され、
その直後にコンピユータは積分完了信号の発生を検知し
イメージセンサ積分モードからデータダンプモードへと
移行する。データダンプモードは３つのグループに分け
られ、その１つはイメージセンサの出力を処理に必要と
しないためデータをカウントするだけの処理を行うモー
ドである。２つ目は、暗時出力のサンプルホールドを行
なうためにピークホールド信号T16をHiにしアナログ処
理部で暗時出力をサンプリンダしながらデータ数をカウ
ントするモードである。この暗出力のサンプルホールド
は後に順次出力されるデータとアナログ処理し光出力成
分のみを抽出するためである。残るモードはイメージセ
ンサの光出力成分のA/D変換結果を8bitデータバスT26を
通じてT25信号HiのA/D変換完了時点で入力し、後段のデ
ータ処理に用いるためにRAM内に格納する。上記３モー
ドでいずれも同じ処理でモーター駆動回路からの割込み
要求に答えるので最後のデータ入入モードの場合のみに
説明を加える。

暗時出力のサンプルホールドが完了するとコンピユー
タはまずT16信号をLowとしてピークホールド回路をサン
プリング状態からホールド状態に移し、以後のデータに
ついて光出力成分のみを抽出する状態とする。次にマイ
クロコンピユータが後段のデータ処理で必要とする画素
数をセツトしデータ入力モードに入る。もし不必要な画
素が連続して存在する場合には前述のデータカウントモ
ードをその間に挿入してやればよい。マイクロコンピユ
ータは必要とする画素のA/D変換開始を確認するためにA
/D完了信号T25のLowの確認を行なう。A/Dスタート信号
が入力されT25信号がLowとなつたことを検知すると、モ
ーター駆動回路からの割込処理要求がきているかどうか
の確認を行ない。もし要求のない場合にはA/D変換の完
了を持ち、完了の検出とともに8bitデータバスよりA/D
変換結果の入力、RAM格納を行なつた後データの必要数
が入力されたかの確認を行ない必要データがまだ入力さ
れていない時には次のデータ入力へ、必要データがすべ
て入力された時にはデータダンプモータは終了し、これ
らのデータの処理ルーチンへと向う。

一方A/D変換開始が確認された時点で、モーターから
のモーター処理要求信号T30Hiが入力された時点では転
送クロツク停止信号T23Hiを出力し、転送クロツク及びA
/D変換スタート信号の発振を停止した後、モーター回転
の割込処理を行なう。

この処理の完了後転送クロツク停止信号T23をLowとす
ることで転送停止を解除し、転送クロツク及びA/D変換
スタート信号の動作を再開させる。この時点でイメージ
センサ処理ルーチンに戻つたコンピユータは転送クロツ
ク停止信号T23をLowとした時点でA/D変換がすでに開始
されていた場合にはA/D変換完了信号T25Hiを検知し、そ
のA/D変換データ8bitデータバスT26を通じて入力しRAM
格納後前述の割込みの存在しなかつた場合とまつたく同
じルーチンをたどる。

なお、CCD回路のシフトレジスタから映像信号を送出
中の光電流積分開始時にも本発明は用いられることを説
明する。

このモードを用いる場合シフトパルスの発生を禁止す
るためシフトパルス発生許可信号T19をLowとして積分開
始信号T17にパルス入力を加える。この理由については
本願特許出願人によつて特許出願された特開昭60−1258
17を参照されたい。この積分開始信号t17のパルス入力
はFFφの出力をHiとすることでIN3を介しAN8で転送停止
信号T23を無効にするよう働く。しかしT19のシフトパル
ス発生許可信号T19の禁止信号LowはIN4,OR4を介しT23信
号を有効とする。

そこでこのモードでイメージセンサ処理回路が動作中
も転送クロツク停止信号は有効となり割込処理に対して
有効に働く。

最後にこれらの実施態様として第８図に転送クロツク
の供給を停止するのではなく、転送クロツク発生回路の
分周器に対してリセツト入力を入力させて転送クロツク
の発生を停止する回路を第８図に示す。

第２図の場合転送クロツクはそのままの状態で停止す
るため、転送クロツク停止信号印加時点の出力を延長し
て出力するが、第８図の場合転送停止信号印加時の出力
をその時点でリセツトし、転送停止信号印加時にCCD回
路から映像信号送出中はリセツト状態が継続される。

このため、転送停止信号T23Hiの発生タイミングがA/D
変換完了時点からφ１がHiとなしowに立下がるまでの間
に限定される。

この点をのぞけば第２図とまつたく同様の動作をなし
える。

ト 効果 以上イメージセンサを用いた処理システムにおいて、
イメージセンサの積分中、データ送出中に他の処理回路
からの割込処理要求に対して、データ送出中の転送クロ
ツクを一時的に停止させイメージセンサの出力を停止さ
せそれらの処理を有効に敏速に行なわせしめ、かつその
時点でのイメージセンサを出力を有効化せしめる本発明
はシステムの高速化、高精度化に有効であることを示し
た。

【図面の簡単な説明】

第１図は本発明を概念的に説明するブロツク図、第２図
は本発明の一実施例のブロツク図、第３図は光電変換ブ
ロツクの回路図、第４図はCCDの機能を説明する等価回
路図、第５図は輝度判定動作を説明するグラフ、第６図
は輝度判定回路及びA/D変換回路の回路図、第７図は上
記実施例の動作のフローチヤート、第８図は本発明の他
の実施例のブロツク図である。

フロントページの続き (72)発明者 唐崎 敏彦 大阪市東区安土町２丁目30番地 大阪国 際ビル ミノルタカメラ株式会社内 (72)発明者 谷口 信行 大阪市東区安土町２丁目30番地 大阪国 際ビル ミノルタカメラ株式会社内 (56)参考文献 特開 昭58−172628（ＪＰ，Ａ) 特開 昭60−147711（ＪＰ，Ａ) 特開 昭60−101516（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】被写体の輝度に応じた時間の間電荷蓄積を
   行う手段と、 上記時間経過後にシフトパルスを発生するシフトパルス
   発生手段と、 シフトパルス発生に応答して蓄積電荷信号をシフトレジ
   スタに転送する転送手段と、 上記シフトレジスタへ転送クロックを供給し上記シフト
   レジスタ内の信号を撮像信号として外部回路に送出する
   送出手段 とを有する固体撮像素子駆動装置において、 上記外部回路の動作状態に応じて上記転送クロックが固
   体撮像素子のシフトレジスタに送られるのを阻止するよ
   うに上記送出手段の動作を禁止する禁止手段 を有することを特徴とする固体撮像素子駆動装置。
2. 【請求項２】上記外部回路の動作は割り込み処理であ
   り、上記禁止手段は、割り込み処理終了後に転送クロッ
   クを発生するように上記送出手段を動作を再開させるこ
   とを特徴とする請求項１に記載の固体撮像素子駆動装
   置。
3. 【請求項３】上記外部回路はコンピュータであることを
   特徴とする請求項１に記載の固体撮像素子駆動装置。