JP3881395B2

JP3881395B2 - 焦点検出用センサ制御装置

Info

Publication number: JP3881395B2
Application number: JP02143996A
Authority: JP
Inventors: 茂岩本; 佐藤　　修; 昌広中田; 雅博川崎
Original assignee: ペンタックス株式会社
Priority date: 1995-02-20
Filing date: 1996-02-07
Publication date: 2007-02-14
Anticipated expiration: 2016-02-07
Also published as: JPH08292366A

Description

【０００１】
【産業上の利用分野】
本発明は、センサの制御装置に係り、より具体には例えば被写体光を受光するラインセンサの複数の画素信号を逐次転送するカメラの焦点検出センサのクロック速度を制御できる制御装置に関する。
【０００２】
【従来技術およびその問題点】
従来、一眼レフカメラなどに利用されている焦点検出用の位相差方式のＣＣＤイメージセンサは、少なくとも一対の受光領域を備え、各受光領域は、一列に配設された多数の画素（受光素子）を備えている。これらの画素によって蓄積された信号電荷は、１本の転送部に転送され、この転送部を段階的にシリアル転送されて、画素単位で逐一読み出される。この転送は、供給クロックに同期した読出しクロック（パルス信号）によって行なわれるが、一つの制御中は、供給クロックに対して一通りかつ一定の読出しクロックであった。例えば、転送部から不要電荷として掃き出す場合は高速読出しクロックで駆動し、信号電荷として読出す場合は低速読出しクロックで駆動しており、高速、低速読出しクロックはそれぞれ一通りかつ一定であった。したがって、シリアルに読み出される信号電荷の途中に不要電荷群があったとしても、それらも低速読出しクロックで掃き出されていた。
しかし、供給クロックの変更による読出しクロックの変更は、センサ制御中は制御タイミングと読出しクロックとの同期がとれていないため困難であった。
【０００３】
【発明の目的】
本発明は、前記従来のＡＦセンサ制御装置の問題に鑑みてなされたもので、動作中のクロック速度を、制御タイミングと同期して可変に、または切り換えできる焦点検出用センサ制御装置を提供すること、を目的とする。
【０００４】
【発明の概要】
本発明は、ラインセンサを備えたＡＦセンサ処理において、信号電荷読出し中に不要電荷を高速クロックで掃き出せれば、読出し時間の短縮を図ることができる点に着目してなされたものである。この着眼点に基づいてなされた本発明は、被写体光を受光し、被写体光を受光し、光電変換して電荷を蓄積する複数の受光手段を有する受光部、および前記各受光手段が蓄積した電荷を、転送／読出しクロックによって段階的に転送し、出力する転送部を備えたラインセンサと、一定の基本クロックを出力するクロック手段と、前記基本クロックに同期して、前記ラインセンサを駆動する、高速の第１速度の転送／読出しクロックと、該第１速度の転送／読出しクロックよりも低速の第２速度の転送／読出しクロックを択一的に生成し、さらに前記転送部から出力された電荷を処理する、高速および低速の処理クロックを生成するタイミング信号生成手段と、該タイミング信号生成手段が生成する転送／読出しクロックおよび制御クロックを切り換えるクロック切り換え手段と、を備え、該クロック切り換え手段は、該クロック切り換え手段が切り換えた前記タイミング信号生成手段が生成する前記第１速度または第２速度の転送／読出しクロックを入力して該入力した第１速度または第２速度の転送／読出しクロックにより前記タイミング信号生成手段が生成するクロックを、前記転送部から不要電荷を出力する期間は第１速度の転送／読出しクロックに切り換えるとともに前記処理クロックを高速のクロックに切り換え、有用電荷を出力する期間は前記第２速度の転送／読出しクロックに切り換えるとともに前記処理クロックを低速のクロックに切り換えることに特徴を有する。
【０００５】
【実施の形態】
以下図面に基づいて本発明を説明する。図１は本発明を適用した一眼レフカメラの主要回路の一実施の形態を示すブロック回路図である。
この一眼レフカメラは、カメラ全般の機能を統括的に制御するＣＰＵ１１を備えている。このＣＰＵ１１には、バッテリ１３からレギュレータ１５およびスーパーキャパシタ１７を介して定電圧ＶDD1 が供給されている。また、ＣＰＵ１１は、DC/DC コンバータ１９を介して所定の定電圧ＶAA、ＶDDを撮影レンズ（図示せず）のレンズＲＯＭ５１などに供給している。ＣＰＵ１１とレンズＲＯＭ５１とは、マウントに設けられたピンを介して接続され、データの読み込みを行なっている。
【０００６】
自動焦点調整装置を構成するＡＦモータ２３は、図示しないが、ジョイント機構を介して撮影レンズのフォーカシングレンズを移動させて焦点調整を行なう。ＡＦモータ２３は、ＡＦモータ制御回路２１を介してＣＰＵ１１により駆動制御されるが、ＡＦモータ２３の回転数は、ＡＦモータ連動パルサー２５によって検出される。
【０００７】
ＣＰＵ１１の入力にはスイッチ類として、測光スイッチＳＷＳ、レリーズスイッチＳＷＲ、ロックスイッチＳＷＬＯＣＫおよび、その他カメラのモード、シャッタ速度、絞り値などを変更、選択するための各種情報スイッチ２７が接続されている。測光スイッチＳＷＳは、露出演算や、自動焦点調整装置を動作させるためのスイッチであり、図示しないレリーズ釦が半押しされたときにオンする。
【０００８】
この一眼レフカメラは、合焦状態をデフォーカス量として検出するＣＣＤイメージ（ライン）センサユニット（ＡＦセンサユニット）３０を備えている。このＡＦセンサユニット３０は、ＣＣＤドライブ回路３２によって駆動される。また、ＡＦセンサユニット３０には、図示しないが周知の通り、撮影レンズを介して入射し、メインミラー中央部のハーフミラー部を透過し、さらにサブミラーで反射された被写体光が入射する。入射した被写体光は、異なる３個の被写界領域に含まれる光束がそれぞれ異なるセンサ部（図２参照）上に結像される。なお、各３個の被写界領域に含まれる光束はそれぞれ、図示しない分割光学系によって二分割され、各センサ部に結像される。
【０００９】
ＡＦセンサユニット３０の構成を、図２を参照してより詳細に説明する。イメージセンサ３０１は、１本のＣＣＤ転送部３０３と、ＣＣＤ転送部３０３に隣接して設けられ、かつお互いに離反した３個の第１、第２、第３センサ３０４Ａ、３０４Ｂ、３０４Ｃを備えている。各第１センサ３０４Ａ、第２センサ３０４Ｂ、および第３センサ３０４Ｃはそれぞれ一対の受光部Ａ１とＡ２、Ｂ１とＢ２、およびＣ１とＣ２を備えている。
【００１０】
各センサ３０４Ａ、３０４Ｂ、３０４Ｃは、詳細は図示しないが公知のように、互いに独立して一列に配置された多数の受光素子（フォトダイオード）アレイ、各受光素子が発生した電荷を蓄えるストレージ部、および積分が終了したらストレージ部が蓄積した電荷を一時的にメモリするメモリー部を備えている。被写体光を受光して受光素子が光電変換してストレージ部が蓄積し、メモリー部がメモリした電荷は、一斉にＣＣＤ転送部３０３に転送される。そうして、ＣＣＤ転送部３０３を一定方向に、二相の転送クロックφ１、φ２によって、各画素単位で段階的に転送され、ＣＣＤ転送部３０３の読出し部３０３ａから画素単位で出力される。
【００１１】
各センサ３０４Ａ、３０４Ｂ、３０４Ｃから信号電荷が一斉にＣＣＤ転送部３０３に転送された直後のＣＣＤ転送部３０３の電荷配列を、図２に示してある。ＣＣＤ転送部３０３には、図示しない多数の電極が一定の間隔で形成されている。つまりこれらの電極によってＣＣＤ転送部３０３には、各センサ３０４Ａ、３０４Ｂ、３０４Ｃに対応した第１、第２、第３センサ画素群４０４Ａ、４０４Ｂ、４０４Ｃと、第１センサ画素群４０４Ａよりも読出側に第１ダミー画素群４０４Ａｄと、第１、第２センサ画素群４０４Ａ、４０４Ｂの間に第２ダミー画素群４０４Ｂｄと、第２、第３センサ画素群４０４Ｂ、４０４Ｃの間に第３ダミー画素群４０４Ｃｄとが形成されている。したがって、読み出しの際には、第１ダミー画素群４０４Ａｄ、第１センサ画素群４０４Ａ、第２ダミー画素群４０４Ｂｄ、第２センサ画素群４０４Ｂ、第３ダミー画素群４０４Ｃｄ、第３センサ画素群４０４Ｃが一斉に画素単位でＣＣＤ転送部３０３に転送され、この順に画素単位で読出し部３０３ａから出力される。
【００１２】
そして、出力された信号電荷は、増幅器３２５により増幅され、クランプ回路３２７により基準レベルからの出力信号としたビデオ信号VIDEO として出力される。出力されたビデオ信号VIDEO はＣＰＵ１１に取り込まれ、A/D 変換されてRAM にメモリされ、デフォーカス演算に利用される。また、ダミー画素群４０４Ａｄ、４０４Ｂｄ、４０４Ｃｄの画素信号は、ＣＰＵ１１には取り込まれない。
【００１３】
ＣＰＵ１１の内部ＲＯＭには、各画素群４０４Ａｄ、４０４Ａ、４０４Ｂｄ、４０４Ｂ、４０４Ｃｄ、４０４Ｃの画素数がメモリされていて、ＣＰＵ１１は、これらの画素数データに基づいて、転送した各画素信号の読み出しの有効／無効を選択している。本実施の形態では、読み出し（転送）開始から、第１センサ画素群４０４Ａの読み出し開始ポイントまでの画素数をＡstart 、第２センサ画素群４０４Ｂの読み出し開始ポイントまでの画素数をＢstart 、第３センサ画素群４０４Ｃの読み出し開始ポイントのまでの画素数をＣstart としてＣＰＵ１１の内部ＲＯＭに書込んである。
【００１４】
また、各センサ３０４Ａ、３０４Ｂ、３０４Ｃに隣接してモニタセンサＭ１、Ｍ２、Ｍ３、モニタセンサＭ４、Ｍ５、Ｍ６、モニタセンサＭ７、Ｍ８、Ｍ９が設けられ、第２センサ３０４Ｂの第１受光部Ｂ１に隣接して、遮光されたモニタダークセンサＭＤが設けられている。モニタセンサＭ１〜Ｍ９は、被写体の明るさに応じて積分時間（積分終了）をコントロールするために被写体の明るさを検出するセンサである。一方モニタダークセンサＭＤは、モニタセンサＭ１〜Ｍ９の暗電流成分を除去するための信号を得るセンサであって、遮光されている。
【００１５】
以上の第１、第２、第３センサ３０４Ａ、３０４Ｂ、３０４Ｃの積分動作（電荷蓄積）、第１、第２、第３センサ３０４Ａ、３０４Ｂ、３０４ＣからＣＣＤ転送部３０３への電荷（積分値）の転送、ＣＣＤ転送部３０３における電荷の転送、クランプ回路３２７によるクランプ処理などは、ＣＰＵ１１、タイミング発生・ドライバー回路３３が出力するクロック（パルス信号）によって駆動される。また、モニタセンサＭ１〜Ｍ３はモニタ制御回路３１１、モニタセンサＭ４〜Ｍ６はモニタ制御回路３１３、モニタセンサＭ７〜９はモニタ制御回路３１５、ダークセンサＭＤはＡＧＣ制御回路３２３の制御にそれぞれ用いられる。
【００１６】
この一眼レフカメラの自動焦点調整処理は、測光スイッチＳＷＳのオンを条件に開始される。測光スイッチＳＷＳがオンすると、ＣＰＵ１１によって積分開始信号φINT が立ち上げられ、積分が始まる。そして、所定のモニタセンサＭ１〜Ｍ９の積分値が、予め設定されている積分終了レベルＶRMを越えて積分終了信号φADが出力されるか、所定の積分時間経過時に強制的に積分終了させたときに積分を終了する。
【００１７】
積分を終了すると、転送パルスφTGを出力して各受光部が積分した信号電荷をＣＣＤ転送部３０３に転送する。ＣＣＤ転送部３０３に転送された各信号電荷は、基準クロックφＭに同期して生成される転送／読出しクロックφ1 、φ2 によって画素単位でＣＣＤ転送部３０３を転送される。そして、読出し端部３０３ａから画素単位で逐一出力（読出）され、増幅器３２５で増幅され、クランプ回路３２７でクランプされて、画素単位のVIDEO 信号として出力される。クランプ回路３２７は、リセットフィールドスルークランプパルスφCLに同期してリセットフィールドスルーレベルをクランプし、サンプルホールドパルスφSHに同期して出力をサンプルホールドし、オプティカルブラック（ＯＢ）クランプ信号φOBの出力期間だけＯＢクランプを行ない、Video 信号として出力する。なお、リセットフィールドスルークランプパルスφCL、サンプルホールドパルスφSH、およびＯＢクランプ信号φOBは、基準クロックφＭ、φＭ′に基づいて生成される。
【００１８】
以上は通常のＡＦセンサユニット制御動作であるが、本実施の形態の特徴であるセンサ制御動作について、さらに図３〜図７を参照して説明する。先ず、図６および図７に示したタイミングチャートを参照して説明する。図６は通常のＡＦ動作に係るタイミングチャートであり、図７はクロックを変更する実施の形態のタイミングチャートである。また、図示実施の形態における各符号は下記のクロックまたは信号を示している。
ＣＰＵ１１が生成する信号
φM ：基本クロック
φINT ：積分スタート信号
SPEED1、SPEED2：クロック選択信号
S/HCTL：サンプルホールド信号
タイミング発生・ドライバー回路３３が生成する信号
φM ′：基本クロックφM に同期した基本クロック
φ1 、φ2 ：内部基本クロック（転送、読出しパルス）
φSH：サンプルホールドパルス
φAD：積分終了信号／転送読出しカウントパルス
φOB：オプティカルブラック信号（暗電流）
φCL：リセットフィールドスルークランプパルス
φTG：トランスファーゲート（転送）信号
その他の部材が生成する信号
ＶAGC ：積分ストップ用基準電圧
ＶOUT ：積分出力電圧（VIDEO 信号）
ＶRM：積分終了レベル
Ｍ1 、Ｍ2 ：モニタセンサ信号
ＭD ：モニタダークセンサ信号
【００１９】
図３は、本実施の形態の特徴であるタイミング信号生成手段を示している。このタイミング信号生成手段は、本実施の形態ではタイミング発生・ドライバー回路３３を構成する回路の一つである。
【００２０】
タイミング信号生成手段であるタイミング発生・ドライバー回路３３は、基本クロックφＭを、スルー出力および２種類に分周して計３種類のクロックを出力する分周回路３５と、分周回路３５から出力されたクロックを択一的に選択して出力する選択回路３６と、選択回路３６で選択されたクロックから基本クロックφＭ′および転送クロックφ1 、φ2 を生成するフリップフロップ回路３７とを備えている。この実施形態では、選択回路３６がクロック切り換え手段を構成し、フリップフロップ回路３７がクロック生成手段を構成している。
【００２１】
分周回路３５に入力された基本クロックφＭは三つに分岐されて、一つはそのまま選択回路３６に出力され、他の二つはＤフリップフロップ回路３５１、３５２のＣ入力に入力され、Ｄフリップフロップ回路３５１、３５２のＱバー出力が選択回路３６に出力されている。
【００２２】
選択回路３６のＤフリップフロップ回路３６１、３６２のＤ入力には、クロック切換え信号としてクロック選択信号SPEED1、SPEED2が入力されている。Ｄフリップフロップ回路３６１、３６２のＱ出力およびＱバー出力は３６３のＮＡＮＤマトリックスに入力されている。第１のＤフリップフロップ回路３６１のＱ出力およびＱバー出力はＮＡＮＤ回路の一方の入力に、第２のＤフリップフロップ回路３６２のＱ出力およびＱバー出力はＮＡＮＤ回路の他方の入力に入力されている。図３において、○記号はＮＡＮＤ回路の一つの入力を示していて、列方向の二つの○記号が一つのＮＡＮＤ回路の一対の入力を示している。つまり本実施の形態の選択回路３６は、４個のＮＡＮＤ回路を備えている。各ＮＡＮＤ回路の出力はそれぞれインバータ３６４を介して、ナンバー０〜３のインバータ３６６、３６７、３６８、３６９の出力を制御するコントロール信号として利用される。そして各インバータ３６６、３６７、３６８、３６９の出力（φＭ0 〜φＭ3 ）のうちの一つが選択されて、フリップフロップ回路３７へ出力される。
【００２３】
クロック選択信号SPEED1、SPEED1の論理値と基本クロックφＭ、φＭ0 〜φＭ3 の関係および各基本クロックφＭ、φＭ0 〜φＭ3 の波形をそれぞれ図４および図５に示してある。これらの図から分かるように、基本クロックφＭ、第１基本クロックφＭ0 が最も高速であり、第２基本クロックφＭ1 、第３基本クロックφＭ2 、第４基本クロックφＭ3 の順番で低速になる。
【００２４】
フリップフロップ回路３７は３段のＤフリップフロップ３７１、３７２、３７３を備えていて、選択回路３６により択一的に出力された基本クロックφＭ0 〜φＭ3 が、各段のＤフリップフロップ３７１〜３７３のＣ入力に入力されている。最終段のＤフリップフロップ３７３のＱ出力は、インバータを介して転送／読出しクロックφ1 となり、Ｑバー出力は、インバータを介して転送／読出しクロックφ1 と半位相ずれた転送／読出しクロックφ2 となる。これらの転送／読出しクロックφ1 、φ2 によって、電荷がＣＣＤ転送部３０３を転送され、読出し部３０３ａから出力される。
【００２５】
また、最終段Ｄフリップフロップ３７３のＱバー出力は、選択回路３６のＤフリップフロップ３６１、３６２のＣ入力に入力されている。つまり、選択回路３６の切換え動作制御のタイミングは、転送／読出しクロックφ2 の立ち下がり（Ｑバー出力の立ち上がり）に同期している。
【００２６】
ＣＰＵ１１が実行するクロック切り換え処理について、さらに、図８〜図１０を参照して説明する。なお、図３に示した回路構成では選択回路３６は、４種類の第１〜第４クロックφＭ0 〜φＭ3 を選択可能である。本実施の形態では、これらのクロックφＭ0 〜φＭ3 の中から２つの第１、第２基本クロックφＭ0 、φＭ1 を選択し、それぞれを高速クロックおよび低速（標準）クロックとし、両第１、第２基本クロックφＭ0 、φＭ1 を切り替えて動作させるものとして以下説明する。
【００２７】
図８には、このＡＦセンサユニット処理のメインフローチャートを示してある。この処理では、ダミー画素群４０４Ａｄ、４０４Ｂｄ、４０４Ｃｄの積分値を読み出す際には第１基本クロックφＭ0 を選択して高速の転送／読出しクロックφ1 、φ2 （第１速度の転送／読出しクロック）で読出し処理をおこない、センサ画素群４０４Ａ、４０４Ｂ、４０４Ｃの積分値を読み出すときには第２基本クロックφＭ1 を選択して標準速の転送／読出しクロックφ1 、φ2 （第２速度の転送／読出しクロック）で読出し処理を行なうことに特徴がある。
この処理に入ると先ず、基本クロックφM を出力し、Ａ、Ｂ、Ｃstart 画素数をＲＡＭにセットする（Ｓ２０１、Ｓ２０３）。ＡＦセンサユニット３０をリセットおよびイニシャライズして積分準備を行なう（Ｓ２０５）。
【００２８】
そして、クロック選択信号SPPED1を“１”（論理値１、ハイレベル）にセットし、クロック選択信号SPPED2を“０”（論理値０、ローレベル）にリセットする（Ｓ２０７）。これにより、基本クロックφＭが第２基本クロックφＭ1 に切り換わり、読出しクロックも第２基本クロックφＭ1 に対応した標準速の転送／読出しクロックφ1 、φ2 に切り換わり、これらのクロックに基づいてＡＦセンサユニット３０の駆動が可能になる。
【００２９】
次に、積分をスタートさせるために積分信号φINT をハイレベルに立ち上げる（Ｓ２０９）。これにより各センサ３０４Ａ、３０４Ｂ、３０４Ｃは積分を開始する。ＣＰＵ１１は、積分終了信号φADがローレベルに落ちるのを、つまり積分が終了するのを待つ（Ｓ２１１）。積分が終了すると、この時以降、積分終了信号φADは、転送／読出しクロックφ1 、φ2 に同期したカウントパルスとなり、このカウントパルスφADをカウントすることにより転送画素数を計数できる。
【００３０】
積分が終了したら、積分終了フラグＦENDintに“１”をセットし、カウントパルスφADの立ち下がりをカウントアップするφADカウンタをスタートさせる（Ｓ２１３、Ｓ２１５）。クロック選択信号SPPED1、2 のぞれぞれに“０”をセットする（Ｓ２１７）。このセットにより、第２基本クロックφＭ1 から第１基本クロックφＭ0 に切換わり、転送／読出しクロックφ1 、φ2 も高速に切り換わるので、高速転送が始まる。そして、φADカウンタのカウント値がＡスタートポイント数Ａstart 以上になるのを待つ（Ｓ２１９）。ここで読み出しているのは第１センサダミー画素であるから、そのまま廃棄している。
【００３１】
φADカウンタのカウント値がＡスタートポイント数Ａstart 以上になったら、取り込み回数にＡsenser_bitをセットし、ＣＣＤＩＮサブルーチンをコールして第１基本クロックφＭ0 から第２基本クロックφＭ1 に切り換えて、標準速の転送／読出しクロックφ1 、φ2 によって第１センサ受光部Ａ１、Ａ２が積分した各画素信号を取り込む（Ｓ２２１、Ｓ２２３）。
【００３２】
ＣＣＤＩＮサブルーチンに入ると、クロック選択信号SPPED1に“１”を、クロック選択信号SPPED2に“０”をセットして第２基本クロックφＭ1 を選択する。この選択によって転送／読出しクロックφ１、φ２も標準速のクロックになり、標準速で転送および読出しが実行される（Ｓ３０１）。
【００３３】
そして、カウントパルスφADが“Ｌ”レベルに落ちるのを待って、つまりカウントパルスφADに同期して画素信号取り込み処理を行なう（Ｓ３０３）。画素信号取り込み処理では、増幅器３２５で増幅し、クランプ回路３２７でクランプされた画素信号を入力し、A/D 変換してＲＡＭの所定のアドレスにメモリする（Ｓ３０５）。そして、取り込み回数を１デクリメントし、デクリメント後の取り込み回数が０になったかどうかをチェックし、０でなければステップＳ３０３に戻って、Ｓ３０３、Ｓ３０５の画素信号取り込み処理、Ｓ３０７の取り込み回数デクリメント処理およびＳ３０９の取り込み回数チェック処理を実行する。そうして、取り込み回数が０になったら、つまり第１センサ受光部Ａ１、Ａ２の画素信号を取り込んだらＳＴＡＲＴフローのステップＳ２２５にリターンする（Ｓ３０９）。
【００３４】
ステップＳ２２５では、ステップＳ２１７と同様に、クロック選択信号SPPED1、2 のぞれぞれに“０”をセットする。このセットにより、第２基本クロックφＭ1 から第１基本クロックφＭ0 に切換わり、転送／読出しクロックφ1 、φ2 も高速に切り換わるので、高速転送が始まる。そして、φADカウンタのカウント値がＢスタートポイント数Ｂstart 以上になるのを待つ（Ｓ２２７）。ここで読み出しているのは第２センサダミー画素であるから、そのまま廃棄している。
【００３５】
φADカウンタのカウント値がＢスタートポイント数Ｂstart 以上になったら、取り込み回数にＢsenser_bitをセットし、ＣＣＤＩＮサブルーチンをコールし、第１基本クロックφＭ0 から第２基本クロックφＭ1 に切り換えて、標準速の転送／読出しクロックφ1 、φ2 によって第２センサ受光部Ｂ１、Ｂ２が積分した各画素信号を取り込む（Ｓ２２９、Ｓ２３１）。
【００３６】
第２センサ受光部Ｂ１、Ｂ２の画素信号を取り込んだらＳＴＡＲＴフローのステップＳ２３３にリターンして、ステップＳ２１７、Ｓ２２５と同様に、クロック選択信号SPPED1、2 のぞれぞれに“０”をセットする。このセットにより、第２基本クロックφＭ1 から第１基本クロックφＭ0 に切換わり、転送／読出しクロックφ1 、φ2 も高速に切り換わるので、高速転送が始まる。そして、φADカウンタのカウント値がＣスタートポイント数Ｃstart 以上になるのを待つ（Ｓ２３５）。ここで読み出しているのは第３センサダミー画素であるから、そのまま廃棄している。
【００３７】
φADカウンタのカウント値がＣスタートポイント数Ｃstart 以上になったら、取り込み回数にＣsenser_bitをセットし、ＣＣＤＩＮサブルーチンをコールし、第１基本クロックφＭ0 から第２基本クロックφＭ1 に切り換えて、標準速の転送／読出しクロックφ1 、φ2 によって第３センサ受光部Ｃ１、Ｃ２が積分した各画素信号を取り込む（Ｓ２３７、Ｓ２３９）。
【００３８】
第３センサ受光部Ｃ１、Ｃ２の画素信号を取り込んだらＳＴＡＲＴフローのＳ２４１にリターンして、φADカウンタをストップしてＳ２０５に戻り、上記Ｓ２０５〜Ｓ２４１の処理を繰り返す。
【００３９】
なお、ＣＰＵ１１は、上記Ｓ２２３、Ｓ２３１、Ｓ２３９で取り込んだ各センサ３０４Ａ、３０４Ｂ、３０４Ｃの画素信号に基づいて、所定のデフォーカス量演算処理を行なって、所定のＡＦ処理を実行する。
【００４０】
以上の通り本実施の形態では、ＡＦセンサユニット３０の転送部３０３から信号電荷をシリアルに読出す際に、信号電荷が転送部３０３から読出されている期間は、第２基本クロックφＭ1 に切り換えて転送／読出しクロックφ1 、φ2 を標準速に切り換えるが、不要電荷であるダミーセンサ画素群の電荷が転送部３０３から出力されている期間は第１基本クロックφＭ0 に切り換えて転送／読出しクロックφ1 、φ2 を高速に切り換えるので、読出し時間が短縮される。
【００４１】
以上はすべてのセンサ部から信号電荷を取り込む場合の実施の形態であったが、マルチＡＦ処理では、複数のセンサ部の内、撮影者が選択した一部のセンサ部の画素信号（信号電荷）しか使用しないときがある。例えば、本実施の形態において、第３センサ受光部Ｃ１、Ｃ２の画素信号しか使用しないときがある。かかる場合に、第３センサ受光部Ｃ１、Ｃ２の画素信号よりも前に出力される第１センサ受光部Ａ１、Ａ２、第２センサ受光部Ｂ１、Ｂ２の画素信号を取り込んでも無駄である。
【００４２】
そこで第２の実施の形態では、取り込まない第１センサ受光部Ａ１、Ａ２、および第２センサ受光部Ｂ１、Ｂ２の画素信号は、ダミー画素と同様に高速パルスで掃き出すこととした。その処理の一例を、図１０に示し、図８に示したステップと同様の処理を実行するステップには同一のステップ番号を付した。なお、第３センサ３０４Ｃの選択は、図示しないが、撮影者等によって行なわれ、第３センサ３０４Ｃが選択されたときに図１０に示したフローチャートに入る。
【００４３】
第２の実施の形態は、図８に示したステップのうち、Ｓ２１９〜Ｓ２３３の処理を省略したものと同様であるから、個別のステップの説明は省略し、特徴のみを説明する。
【００４４】
積分が終了したら、積分終了フラグＦENDintに“１”をセットし、カウントパルスφADの立ち下がりをカウントアップするφADカウンタをスタートさせる（Ｓ２１３、Ｓ２１５）。クロック選択信号SPPED1、2 のぞれぞれに“０”をセットする（Ｓ２１７）。このセットにより、第２基本クロックφＭ1 から第１基本クロックφＭ0 に切換わり、転送／読出しクロックφ1 、φ2 も高速に切り換わるので、高速転送が始まる。そして、φADカウンタのカウント値がＣスタートポイント数Ｃstart 以上になるのを待つ（Ｓ２３５）。ここで読み出しているのは第１センサダミー画素信号、第１センサ画素信号、第２センサダミー画素信号、第２センサ画素信号および第３センサダミー画素信号であるから、そのまま廃棄している。
【００４５】
φADカウンタのカウント値がＣスタートポイント数Ｃstart 以上になったら、取り込み回数にＣsenser_bitをセットし、ＣＣＤＩＮサブルーチンをコールして、第１基本クロックφＭ0 から第２基本クロックφＭ1 に切り換えて、標準速の転送／読出しクロックφ1 、φ2 によって第３センサ受光部Ｃ１、Ｃ２が積分した各画素信号を取り込む（Ｓ２３７、Ｓ２３９）。
【００４６】
第３センサ受光部Ｃ１、Ｃ２の画素信号の取り込み処理が終了したら、φADカウンタをストップしてＳ２０５に戻り、上記Ｓ２０５〜Ｓ２１７、Ｓ２３５〜Ｓ２４１の処理を繰り返す。
【００４７】
以上の通り本第２の実施の形態によれば、第３センサ３０４Ｃしか使用しないときには、第１センサＡおよび第２センサＢの画素信号の読出しは高速クロックで行なうので、第３センサ３０４Ｃの画素信号の読出し開始までの時間が短縮される。
【００４８】
なお、第２センサ３０４Ｂおよび第３センサ３０４Ｃが選択されたときには、図８に示したステップの内、ステップＳ２１９〜Ｓ２２５をスキップする構成にすれば、第１センサ３０４Ａの画素信号の読出しが高速で行なわれるので、第２センサ３０４Ｂおよび第３センサ３０４Ｃの読出し終了時間が短縮される。
【００４９】
以上の通り第１、第２の実施の形態によれば、一連の電荷読出し処理中に、使用しない電荷を読出しているときには転送／読出しクロックを高速クロックに切り換え、使用する電荷を読出すときは標準速クロックに切り換えるので、読出し時間が短縮され、ＡＦセンサユニット処理時間が短縮される。しかも本実施の形態では、基本クロックφＭを分周してクロック速度を変換するが、その場合、転送読出パルスφ１、φ２に同期して切り替えているので、ＡＦセンサユニット処理全体を通しての同期が維持される。
【００５０】
【発明の効果】
以上の説明から明らかな通り本発明は、受光部で被写体光を受光し、光電変換して蓄積した複数の画素信号を転送部を段階的に転送して読み出す際に、読み出した画素信号を取込むときには、基本クロックから生成した低速（標準速）の第２速度の転送／読出しクロックで駆動し、それ以外の電荷を読出すときには基本クロックから生成した、第２速度よりも高速である第１速度の転送／読出しクロックにより駆動するので、画素信号の取り込み時間が短縮される。しかも、記転送部から出力された電荷を処理する処理クロックも、転送／読み出しクロックに応じて高速、低速に切り換えるので、画素信号の取り込み時間の短縮を阻害することが無い。
【図面の簡単な説明】
【図１】本発明を適用した一眼レフカメラの回路構成の要部を示すブロック回路図である。
【図２】同一眼レフカメラのＣＣＤイメージセンサユニットの構成を示す図である。
【図３】同一眼レフカメラのＣＣＤ処理回路のタイミング信号生成手段の一実施の形態を示すブロック回路図である。
【図４】同タイミング信号生成手段におけるクロック切り換え信号と基本クロックとの関係を示す図である。
【図５】同タイミング信号生成手段における基本クロックの波形を示す図である。
【図６】同ＣＣＤ処理回路のタイミングチャートを示す図である。
【図７】本発明のクロック切り換え動作に関するＣＣＤ処理回路のタイミングチャートを示す図である。
【図８】本発明の、クロック切り換え動作に関する第１の実施の形態のフローチャートを示す図である。
【図９】ＣＣＤイメージセンサユニットから出力された画素信号の取り込み処理に関するフローチャートを示す図である。
【図１０】本発明の、クロック切り換え動作に関する第２の実施の形態のフローチャートを示す図である。
【符号の説明】
１１ＣＰＵ（制御手段）
３０ＣＣＤラインセンサユニット
３０１ラインセンサ
３０３ＣＣＤ転送部
３０４Ａ第１センサ
３０４Ｂ第２センサ
３０４Ｃ第３センサ
３３タイミング発生・ドライブ回路（クロック手段、タイミング信号生成手段）
３５分周回路
３６選択回路
３７フリップフロップ回路

Claims

被写体光を受光し、光電変換して電荷を蓄積する複数の受光手段を有する受光部、および前記各受光手段が蓄積した電荷を、転送／読出しクロックによって段階的に転送し、出力する転送部を備えたラインセンサと、
一定の基本クロックを出力するクロック手段と、
前記基本クロックに同期して、前記ラインセンサを駆動する、高速の第１速度の転送／読出しクロックと、該第１速度の転送／読出しクロックよりも低速の第２速度の転送／読出しクロックを択一的に生成し、さらに前記転送部から出力された電荷を処理する、高速および低速の処理クロックを生成するタイミング信号生成手段と、
該タイミング信号生成手段が生成する転送／読出しクロックおよび制御クロックを切り換えるクロック切り換え手段と、を備え、
該クロック切り換え手段は、該クロック切り換え手段が切り換えた前記タイミング信号生成手段が生成する前記第１速度または第２速度の転送／読出しクロックを入力して該入力した第１速度または第２速度の転送／読出しクロックにより前記タイミング信号生成手段が生成するクロックを、前記転送部から不要電荷を出力する期間は第１速度の転送／読出しクロックに切り換えるとともに前記処理クロックを高速のクロックに切り換え、有用電荷を出力する期間は前記第２速度の転送／読出しクロックに切り換えるとともに前記処理クロックを低速のクロックに切り換えることを特徴とする焦点検出用センサ制御装置。
請求項１記載の焦点検出用センサ制御装置において、前記転送部は連続的な一本のＣＣＤ転送部からなり、前記受光部は、互いに離反した複数の受光部からなること、を特徴とする焦点検出用センサ制御装置。
請求項２記載の焦点検出用センサ制御装置において、前記クロック切り換え手段は、前記転送部から焦点検出に使用する前記有用電荷を読出す期間は前記第２速度の転送／読出しクロックに切り換えるとともに前記処理クロックを低速のクロックに切り換え、それ以外の期間は前記第１速度の転送／読出しクロックに切り換えるとともに前記処理クロックを低速のクロックに切り換えること、を特徴とする焦点検出用センサ制御装置。