JPH0771237B2

JPH0771237B2 - 光電変換装置

Info

Publication number: JPH0771237B2
Application number: JP59110873A
Authority: JP
Inventors: 雄一佐藤; 十九一恒川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1984-06-01
Filing date: 1984-06-01
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPS60256279A

Description

【発明の詳細な説明】（発明の利用分野）本発明は、多数の光電変換セルによつて構成される光電
変換装置の改良に関するものである。

（発明の背景） CCD（電荷転送デバイス）等のような蓄積型固体光セン
サは、光電変換特性がγ＝１であること、通常S/N比が
あまり高くないことなどからダイナミックレンジが狭
く、良好な信号を得るためには適切な露光量制御が必要
である。露光量は入射瞳の大きさ（絞り）や蓄積時間
（露光時間）等によつて決まるが、蓄積時間により露光
量の制御を行うのが最も容易である。ところで、この様
に蓄積時間によつて制御する方式として、従来、各光電
変換セルで生成され、蓄積された電荷量の最大値がある
閾値を越えたことを検知して、蓄積時間を制御するピー
ク値による自動蓄積時間制御方式と、全有効光電変換セ
ルで生成され、蓄積された電荷の総和がある閾値に達し
たことを検知して蓄積時間を制御する平均値による自動
蓄積時間制御方式とがある。

ところが、各々の自動蓄積時間制御方式には次のような
欠点があつた。ピーク値による自動蓄積時間制御方式で
は、例えば第３図に示すように被写体像にとび抜けて輝
度の高い点（P₁）があると、その輝度の高い点に対応す
る光電変換セルからの出力により蓄積制御がなされ、他
の光電変換セルからの出力は小さくなつてしまい、適切
な自動蓄積時間制御がなされたとは言えなかつた。尚、
図中、M₁は被写体像の輝度の平均値を示す。また、輝度
の高い点に対応する光電変換セル上での像点の大きさ
が、光電変換セルのピッチと同程度又はそれより小さい
場合、その輝度の高い点の像点と光電変換セルとの位相
（この時の像点が隣接する光電変換セルにまたがる相対
位置）により、輝度の高い点に対応する光電変換セルか
らの出力が大きく変動し、安定した蓄積制御がなされな
い。

平均値による自動蓄積時間制御方式では、例えば第４図
に示すように被写体像のコントラストが高く、輝度レベ
ルの高い領域が少ない時には、全有効光電変換セルに蓄
積された電荷の平均値M₂により蓄積制御がなされると、
輝度レベルの比較的高い領域が飽和する可能性が高く、
前述の方式と同様満足できるものではなかつた。なお、
第４図で、ピーク値P₂に達している領域が飽和してしま
う。

（発明の目的）本発明の目的は、上述した問題点を解決し、常に安定し
た蓄積時間の制御を行うことができる光電変換装置を提
供することである。

（発明の特徴）上記目的を達成するために、本発明は、光学像に基づき
光電変換信号を形成し、蓄積する、複数の光電変換セル
から成る光電変換手段と、該光電変換手段を所定の複数
個ずつの光電変換セルからなるブロックに区分し、各ブ
ロック毎に光電変換セルで形成され、蓄積された電荷量
の和をそれぞれ検出する検出手段と、該検出手段により
検出されたそれぞれの電荷量の和の最大値に基づいて光
電変換手段の蓄積時間を制御する制御手段と、を有する
ことを特徴とする。

（発明の実施例）以下、本発明を図面に基づいて詳細に説明する。

第１図は本発明の実施例を示す回路図である。PS_ij（PS
₁₁〜PS₁₃，PS₂₁〜PS₂₃，PS₃₁〜PS₃₃，PS₄₁〜PS₄₃）は、
３個ずつの４ブロックに区分された光電変換セル、１は
アナログシフトレジスタ、２は光電変換セルPS_ijで生成
された電荷をアナログレジスタ１へ転送する転送ゲー
ト、3a〜3dはブロック毎の光電変換セルPS₁₁〜PS₁₃，PS
₂₁〜PS₂₃，PS₃₁〜PS₃₃，PS₄₁〜PS₄₃の電荷量の和（平
均）を検出するフローティングゲート、4a〜4dは各フロ
ーティングゲート3a〜3dを初期設定するクリアゲート、
５は各光電変換セルPS_ijの電荷蓄積時間を制御するため
のインテグレーションクリアゲート、６はアナログシフ
トレジスタ１によつて転移されてきた電荷信号を検出す
る電荷検出器、7a〜7dは増幅器、8a〜8dは抵抗,9a〜9d
は比較器、10はオアゲート、11はゲート制御信号やアナ
ログシフトレジスタ１の駆動信号を発生する制御回路、
12は基準クロックφ₀を発生するクロックジェネレータ
である。

φ₁，φ₂はアナログシフトレジスタ１の転送クロック、
φ₃は転送ゲート２を駆動するシフト信号、φ₄はインテ
グレーションクリアゲート５を制御するゲート制御信
号、φ₃はフローティングゲート3a〜3dをセット電圧V_rf
にセットするセット信号、V_osは電荷検出器６の出力、V
_ssはソース電圧、V_DDはドレイン電圧、V_reは比較器9a〜
9dの参照電圧、f₁〜f₄はフローティングゲート3a〜3dの
出力、g₁〜g₄は増幅器7a〜7dの出力、h₁〜h₄は比較器9a
〜9dの出力である。

Ｓは制御回路11を起動させるスタート信号、Ｒはアナロ
グシフトレジスタ１にたまたつ電荷量（各光電変換セル
PS_ijからの）が適正レベルに達し、転送ゲート２が閉じ
たことを示す、アナログシフトレジスタ１の読出準備完
了信号、Ｔは読出トリガ信号、Ｏは読み出し中であるこ
とを示す読出中信号で、該読出中信号Ｏが出力されてい
る間だけ転送クロックφ₁，φ₂が発生し、アナログシフ
トレジスタ１にて電荷の転送が行われる。Ｂは制御回路
11が起動され、動作中であることを示すビジー信号であ
る。

次に動作について第２図を用いて説明する。スタート信
号（ローレベルの信号）Ｓが入力することにより、クロ
ックジェネレータ12からの基準クロックφ₀の立上りに
同期して制御回路11は起動し始め、該制御回路11よりビ
ジー信号（ハイレベルの信号）Ｂが出力される。次に、
適当な時間後、制御回路11よりセット信号（ハイレベル
の信号）φ₅が出力されると、クリアゲート4a〜4dがゲ
ートを開き、フローテングゲート3a〜3dが初期設定され
る。続けて制御回路11よりゲート制御回路φ₄がローレ
ベルの信号になると、インテグレーションクリアゲート
５がゲートを閉じ、各光電変換セルPS_ijに電荷の蓄積が
開始される。各光電変換セルPS_ijに蓄積された電荷はフ
ローティングゲート3a〜3dによつてブロック毎に検出さ
れる。ここで、各ブロックでの電荷量をQ_ijとすると、
フローティングゲート3a〜3dの出力f₁（f₁〜f₄）はとなる。なお、a_ijは光電変換セルPS_ijとフローティン
グゲート3a〜3dの結合の強さを表す量である。また、増
幅器7a〜7dの出力g₁（g₁〜g₄）は g₁＝f₁ とみなせるので、となる。上式において、a_ijが a_ij＝ａ（一定）とみなせればとなり、出力g₁は各ブロックを成す光電変換セル（PS₁₁
〜PS₁₃，……PS₄₁〜PS₄₃）の電荷量の平均（又は和）に
比例する。また、a_ijがa_ij≠ａであるとすれば、各ブロ
ックでの電荷量Q_ijに重み付けして、その平均又は和を
とつたものに出力g₁を比例させる。即ち、a_ijを制御し
て各ブロック内での重み付けやブロック間の重み付けを
変化させる。

出力g₁〜g₄のいずれかがセット電圧V_reを越えると、そ
れに対応する比較器9a〜9dの出力h₁〜h₄がハイレベルの
信号となり、同時にオアゲート10の出力もハイレベルの
信号となる。オアゲート10よりハイレベルの信号が入力
すると、制御回路11は、蓄積電荷量が適正レベルに達し
たとみなし、シフト信号（ハイレベルの信号）φ₃によ
つて転送ゲート２のゲートを開き、各光電変換セルPS_ij
で生成され、蓄積された電荷をアナログシフトレジスタ
１へ転送する。電荷を転送した後、制御回路11はシフト
信号φ₃をオフにする。そして、その直後にゲート制御
信号φ₄をハイレベルの信号にする。これにより、イン
テグレーションクリアゲート５はゲートを開き、各光電
変換セルPS_ijに新たに発生する電荷をクリアする。

シフト信号φ₃が発生したあとは、アナログシフトレジ
スタ１に電荷が転送されており、アナログシフトレジス
タ１の読み出し準備が完了しているため、制御回路11
は、シフト信号φ₃の立下りに同期して読み出し準備が
完了したことを示す読出準備完了信号（ハイレベルの信
号）Ｒを不図示の外部装置へ出力し、これを受けて外部
装置よりトリガ信号（ローレベルの信号）Ｔが入力する
ことにより、読み出し中であることを示す読出中信号
（ハイレベルの信号）Ｏを出力すると共にアナログシフ
トレジスタ１へ転送クロックφ₁，φ₂を出力する。する
と、アナログレジスタ１は転送クロックφ₁，φ₂に従つ
て電荷検出器６へ電荷信号の転移を開始し、電荷検出器
６より出力V_os（第２図参照）として読み出される。読
み出しが終了すると、制御回路11は読出中信号Ｏをオフ
にすると同時に、ビジー信号Ｂをオフにし、一連の動作
が終了する。

本実施例によれば、簡単なフローティングゲート3a〜3d
の構造で光電変換セルPS_ijの電圧のブロック毎の平均又
は和が求まり、このブロック平均出力₁によつて蓄積時
間制御（各ブロックの電荷量の和の最大値がある閾値を
越えたことを検知）することにより、ピーク値による自
動蓄積時間制御方式に比べ、高輝度点像に対する蓄積時
間の不適正や不安定が軽減され、一方、平均値による自
動蓄積時間制御方式に比べ、比較的小領域の高輝度部の
飽和が防げるようになる。また、フローティングゲート
3a〜3dの数が比較的少なくてすむので、増幅器7a〜7d、
比較器9a〜9d等の数も少なくてすむ。さらに、ブロック
毎の平均値を加算器なしでフローティングゲート3a〜3d
のゲート電極のみで求めることができる。

（発明の効果）以上説明したように、本発明によれば、光学像に基づき
光電変換信号を形成し、蓄積する、複数の光電変換セル
から成る光電変換手段と、該光電変換手段を所定の複数
個ずつの光電変換セルからなるブロックに区分し、各ブ
ロック毎に光電変換セルで形成され、蓄積された電荷量
の和をそれぞれ検出する検出手段と、該検出手段により
検出されたそれぞれの電荷量の和の最大値に基づいて光
電変換手段の蓄積時間を制御する制御手段と、を有する
から、常に安定した蓄積時間の制御を行うことができ
る。すなわち、従来の平均値検知による蓄積時間制御に
比べ、光学像のコントラストが強い時にも、高輝度部分
が白飛びを起こすのを防止することができ、従来の単純
なピーク値検知による蓄積時間制御に比べ、光学像に点
光源等のようにとび抜けて輝度の高い点がある時でも、
これによる悪影響を受けにくくすることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す各回路の出力のタイミングチャート、第３図は
被写体像の輝度分布の一例を示す図、第４図は被写体像
の輝度分布の他の例を示す図である。１……アナログシフトレジスタ、２……転送ゲート、3a
〜3d……フローティングゲート、５……インテグレーシ
ョンクリアゲート、６……電荷検出器、9a〜9d……比較
器、10……オアゲート、11……制御回路、PS_ij……光電
変換セル、φ₀……基準クロック、φ₁，φ₂……転送ク
ロック、φ₃……シフト信号、φ₄……ゲート制御信号、
φ₅……セット信号、f_i，g_i……出力、Ｓ……スタート
信号、Ｒ……読取準備完了信号、Ｔ……トリガ信号、Ｏ
……読出中信号、Ｂ……ビジー信号、V_os……出力。

Claims

【特許請求の範囲】

【請求項１】光学像に基づき光電変換信号を形成し、蓄
積する、複数の光電変換セルから成る光電変換手段と、該光電変換手段を所定の複数個ずつの光電変換セルから
なるブロックに区分し、各ブロック毎に前記光電変換セ
ルで形成され、蓄積された電荷量の和をそれぞれ検出す
る検出手段と、該検出手段により検出されたそれぞれの前記電荷量の和
の最大値に基づいて前記光電変換手段の蓄積時間を制御
する制御手段と、を有する光電変換装置。