CN114125208B - 图像传感装置与设置于像素单元内的处理电路 - Google Patents

图像传感装置与设置于像素单元内的处理电路 Download PDF

Info

Publication number
CN114125208B
CN114125208B CN202110601763.1A CN202110601763A CN114125208B CN 114125208 B CN114125208 B CN 114125208B CN 202110601763 A CN202110601763 A CN 202110601763A CN 114125208 B CN114125208 B CN 114125208B
Authority
CN
China
Prior art keywords
floating diffusion
diffusion node
coupled
image sensing
switch unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110601763.1A
Other languages
English (en)
Other versions
CN114125208A (zh
Inventor
唐宽
邱奕诚
邱瑞德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/002,755 external-priority patent/US11265506B1/en
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Publication of CN114125208A publication Critical patent/CN114125208A/zh
Application granted granted Critical
Publication of CN114125208B publication Critical patent/CN114125208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/52—Elements optimising image sensor operation, e.g. for electromagnetic interference [EMI] protection or temperature control by heat transfer or cooling elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了图像传感装置包括像素阵列，像素单元具有图像传感单元与处理电路。处理电路具有偏压晶体管、第二浮动扩散节点、第一开关单元、信号转移电容、重置转移电容、第二开关单元与第三开关单元。第一开关单元耦接于第一、第二浮动扩散节点之间。第二开关单元耦接于第二浮动扩散节点与信号转移电容之间。第三开关单元耦接于第二浮动扩散节点与重置转移电容之间。信号转移电容选择性地耦接于第二浮动扩散节点。重置转移电容选择性地耦接于第二浮动扩散节点。储存的重置电荷信号与取样的曝光电荷信号不会受到光的影响而变差，不会发生信号失真，大幅地减少电路成本。

Description

图像传感装置与设置于像素单元内的处理电路
技术领域
本申请关于一种图像传感器的架构，特别有关于能够避免所取样的重置/曝光电荷受到照射光的影响同时又能够达到低电路成本的图像传感装置与处理电路。
背景技术
一般来说，传统的图像传感器是采用两个分离且不同的电路路径来储存分别从每一像素细胞单元所传送出的重置电荷信号与感测/取样的像素信号，此种作法需要更多的晶体管电路来实现该传统的图像传感器的像素阵列的所有像素细胞单元。
此外，如果暂时储存于该些像素细胞单元中的重置电荷信号与感测/取样的像素信号受到光线的照射，则会产生信号失真。再者，如果传统的图像传感器选择改成直接取得重置电荷信号与感测/取样的像素信号而不暂存该些信号的话，则当采用全局快门操作时其将需要分别对应于该些像素细胞单元的多组的相应的像素资料读出电路以达到同时读取出该些重置电荷信号与该些感测/取样的像素信号，如此其电路成本将变得更高。
发明内容
因此，本申请的目的之一在于提供一种新颖的图像传感装置以解决上述的难题。
根据本申请的实施例，公开了一种图像传感装置。该图像传感装置包含一像素阵列，该像素阵列包含多个像素单元。一像素单元包含一图像传感单元与一处理电路。该图像传感单元包含一光电二极管、一第一浮动扩散节点、一转移晶体管及一重置晶体管。该转移晶体管耦接于该光电二极管与该第一浮动扩散节点之间，其具有一控制端，该控制端耦接至一转移控制信号。该重置晶体管耦接于一重置电压与该第一浮动扩散节点之间，其具有一控制端，该控制端耦接于一重置控制信号。该处理电路包含一偏压晶体管、一第二浮动扩散节点、一第一开关单元、一信号转移电容、一重置转移电容、一第二开关单元及一第三开关单元。该偏压晶体管耦接于该第一浮动扩散节点与该第一参考水平之间，其具有一控制端，该控制端耦接于一偏压。该第一开关单元耦接于该第一浮动扩散节点与该第二浮动扩散节点之间。该信号转移电容耦接于该第一参考水平。该重置转移电容耦接于该第一参考水平。该第二开关单元耦接于该第二浮动扩散节点与该信号转移电容之间。该第三开关单元耦接于该第二浮动扩散节点与该重置转移电容之间。该信号转移电容通过该第二开关单元选择性地耦接于该第二浮动扩散节点，而该重置转移电容通过该第三开关单元选择性地耦接于该第二浮动扩散节点。
根据所述实施例，公开了一种设置于一像素单元内的一处理电路，该像素单元另具有一图像传感单元。该处理电路耦接于一图像传感装置中的一像素阵列的多个像素单元中的该像素单元的该图像传感单元，而该图像传感单元具有一第一浮动扩散节点，该第一浮动扩散节点选择性地耦接至一光电二极管。该处理电路包含一偏压晶体管、一第二浮动扩散节点、一第一开关单元、一信号转移电容、一重置转移电容、一第二开关单元及一第三开关单元。该偏压晶体管耦接于该第一浮动扩散节点与一第一参考水平之间，其具有一控制端，该控制端耦接于一偏压。该第一开关单元耦接于该第一浮动扩散节点与该第二浮动扩散节点之间。该第二开关单元耦接于该第二浮动扩散节点与该信号转移电容之间。该第三开关单元耦接于该第二浮动扩散节点与该重置转移电容之间。该信号转移电容通过该第二开关单元选择性地耦接于该第二浮动扩散节点，而该重置转移电容通过该第三开关单元选择性地耦接至该第二浮动扩散节点。
根据所述实施例，公开了能够操作于一全局快门模式与一卷帘快门模式的图像传感装置。该图像传感单元另包含一特定行选择晶体管，该特定行选择晶体管具有一第一端、一第二端及一控制端，该第一端耦接于该第一浮动扩散节点，该第二端耦接于该像素单元的输出端，而该控制端耦接于该卷帘快门模式的一特定行选择控制信号。该特定行选择晶体管根据该行选择控制信号被开启而为闭路状态，令于该第一浮动扩散节点上的一曝光电荷信号或一重置电荷信号通过该特定行选择晶体管被传送至该像素单元的输出端。
本申请的上述方案，储存的重置电荷信号与取样的曝光电荷信号不会受到光的影响而变差，不会发生信号失真，大幅地减少电路成本。
附图说明
图1是本申请的一实施例的一图像传感装置的示意图。
图2是本申请的另一实施例的一图像传感装置的示意图。
图3是根据图2的实施例的图像传感装置的背部感光式传感器电路结构的多个层的示意图。
图4是根据图2的实施例在该堆迭像素层级连接通道中的偏压信号VB、控制信号GS及电压水平VSPLC的电压波形范例示意图。
图5是本申请的一实施例图像传感装置的示意图。
图6是本申请一实施例当操作于该卷帘快门模式时该图像传感装置的电路操作的示意图。
图7是根据图6的实施例于一帧对帧非曝光时间的期间该图像传感装置的电路操作的示意图。
图8是根据图6的实施例于该卷帘快门模式的一曝光时间的期间该图像传感装置的电路操作的示意图。
图9是根据图6的实施例于该卷帘快门模式的一重置电荷读出时间的期间该图像传感装置的电路操作的示意图。
图10是根据图6的实施例于该卷帘快门模式的一曝光电荷读出时间的期间该图像传感装置的电路操作的示意图。
其中，附图标记说明如下：
100、500 图像传感装置
105 像素阵列
110 像素单元
110A 图像传感单元
110B 处理电路
115 控制电路
具体实施方式
图1是本申请的一实施例图像传感装置100的示意图。该图像传感装置100包含有一像素阵列105，像素阵列105包含有多个像素单元110，例如N×M个像素单元，其中N与M的值是相同或不同的正整数。一或每一像素单元110包含有一图像传感单元(或称为像素细胞单元)110A与一处理电路110B，也就是，该图像传感装置100包含有N×M个图像传感单元110A以及N×M个处理电路110B。该图像传感装置100另包含有一控制电路115，控制电路115用来产生一或多个控制信号以及一或多个电压，以控制每一像素单元110的操作来读取出所取样的曝光电荷信号与重置电荷信号来计算相应的像素值。
图像传感单元110A包含有一光电二极管PD、一第一浮动扩散节点FD、一转移晶体管Q1、一重置晶体管Q2以及晶体管Nsf与晶体管Q3，该处理电路110B包含有一偏压晶体管Q4、一第二浮动扩散节点FDv、一第一开关单元(通过使用晶体管Q5来实现，但不限定)、一信号转移电容C_sig(例如可由晶体管所实现的信号储存电容器)、一重置转移电容C_rst(例如可由晶体管所实现的重置储存电容器)、一第二开关单元(通过使用晶体管Q6来实现)、一第三开关单元(通过使用晶体管Q7来实现)以及晶体管Nsfr与Q8。该晶体管Q8是一行选择(row select)晶体管，该行选择晶体管耦接于该像素单元110的比特线(bit line)，一像素单元110的比特线代表该像素单元110的输出端，用来输出该重置/曝光电荷信号至一读取电路例如是该控制电路115中的一相关双取样电路。
对于多个控制信号及多个电压，该信号VB是一偏压信号，该偏压信号可由该控制电路115或可由一或多个其他电路产生，该多个控制信号/电压TG、S_rst、GS、S_tg、S_sig、S_rst以及RS是该控制电路115所产生并输出，该控制电路115是用来控制一全局快门模式/机制的曝光操作，以控制一全局快门开启时间。
实作上，当该全局快门模式的曝光操作开始时，该控制信号GS会被移位至一高水平，而当该曝光操作结束时，该控制信号GS会被移位至一低水平。也就是，在该全局快门开启时间的期间，该晶体管Q3会被该控制信号GS所开启，而在非该全局快门开启时间的期间，该晶体管Q3会被该控制信号GS所关闭。
该转移晶体管Q1耦接于该光电二极管PD与该第一浮动扩散节点FD之间，并具有一控制端，例如闸极，该控制端耦接于该转移控制信号TG。该重置晶体管Q2耦接于该重置电压S_vay与该第一浮动扩散节点FD之间，并具有一控制端，例如闸极，该控制端耦接于该重置控制信号S_rst。该晶体管Nsf耦接于该晶体管Q3的一端以及一第二参考水平之间，该第二参考水平例如是一供应电压水平VDD，该晶体管Nsf具有一控制端，例如是闸极，该控制端耦接于该第一浮动扩散节点FD上的电压，此外，该晶体管Nsf例如是一源极随耦器晶体管，在该源极随耦器晶体管中，晶体管Nsf的源极上的电压会跟随晶体管Nsf的闸极上的电压(亦即该第一浮动扩散节点FD上的电压)。
在本实施例中，该图像传感装置100是采用相关双取样操作来消除所侦测到的多个像素值的时域噪音，其中对于每一像素单元110来说，该相关双取样操作是用来测量或取样该每一像素单元110的像素输出电压两次，以分别于该全局快门开启时间的一像素重置区间的期间中(亦即当该像素单元110位于重置状态时)产生相应于该重置电压的一重置电荷信号，以及于该全局快门开启时间的一像素取样区间的期间中(亦即当该像素单元110位于读出状态时)产生相应于该曝光电压的一曝光电荷信号，使得该相关双取样操作可以使用该重置电荷信号与该曝光电荷信号来精准地计算并产生一张图框中该像素单元110的一像素值。
该转移晶体管Q1用来于该像素重置区间的期间从该重置电压S_vay转移电荷至该光电二极管PD，并用来转移该像素取样区间的期间从该光电二极管PD转移电荷至该第一浮动扩散节点FD，也就是，在该像素重置区间的期间，该信号TG会被移位至高水平，而该信号S_rst也会被移位至高水平(亦即该晶体管Q2会被该信号S_rst所开启)，而该光电二极管PD会被重置。在这个情况中，在该第一浮动扩散节点FD上的电压/电荷是该重置电荷信号，接着该电压/电荷会通过该源极随耦器晶体管Nsf与该晶体管Q3(被该控制信号GS所开启)被传送至该处理电路110B。
对于每一像素单元110的处理电路110B，该偏压晶体管Q4耦接于该第一浮动扩散节点FD与该第一参考水平之间，该第一参考水平例如是接地水平，该偏压晶体管Q4具有一控制端，例如是闸极，该控制端耦接于该偏压VB。该第一开关单元Q5耦接于该第一浮动扩散节点FD与该第二浮动扩散节点FDv之间。该信号转移电容C_sig耦接于该第一参考水平(例如接地水平)。该重置转移电容C_rst耦接于该第一参考水平(例如接地水平)。该第二开关单元Q6耦接于该第二浮动扩散节点FDv与该信号转移电容C_sig之间。该第三开关单元Q7耦接于该第二浮动扩散节点FDv与该重置转移电容C_rst之间。
当该重置电荷信号从该图像传感单元110A被传送至该处理电路110B时，该第一开关单元Q5被该控制信号S_tg开启(亦即，该第一开关单元变为闭路)，该第二开关单元Q6被该控制信号S_sig关闭(亦即，该第二开关单元变为开路)，而该第三开关单元Q7被该控制信号S_rst开启(亦即，该第三开关单元变为闭路)，因此，在该第一浮动扩散节点FD上的该重置电荷信号可通过该源极随耦器晶体管Nsf、晶体管Q3、晶体管Q5以及晶体管Q7被储存至该重置转移电容C_rst。接着，当该第一开关单元Q5被该控制信号S_tg关闭、该第二开关单元Q6被该控制信号S_sig闭关、该第三开关单元Q7被该控制信号S_rst开启以及该晶体管Q8被该行选择控制信号RS开启时，被该重置转移电容C_rst所储存的该重置电荷信号会被转移至该第二浮动扩散节点FDv(亦即该第二浮动扩散节点FDv上的电荷信号)，并且接着通过该源极随耦器晶体管Nsfr与该晶体管Q8再被转移至该比特线，使得该重置电荷信号被读取出。
同样地，在该像素取样区间的期间，当该控制信号TG被移位至高水平，而该控制信号S_rst被移位至低水平时(亦即该重置晶体管Q2被该控制信号S_rst关闭时)，该光电二极管PD上的电荷会被转移至该第一浮动扩散节点FD。在这个情况中，于该第一浮动扩散节点FD上的电压/电荷是一曝光电荷信号，而该曝光电荷信号接着会通过该源极随耦器晶体管Nsf与该晶体管Q3(被该控制信号GS开启)被传送至处理电路110B。当所感测到或取样到的曝光电荷信号从该图像传感单元110A被传送至该处理电路110B时，该第一开关单元Q5被该控制信号S_tg开启(亦即该第一开关单元变为闭路)，该第二开关单元Q6被该控制信号S_sig开启(亦即该第二开关单元变为闭路)，以及该第三开关单元Q7被该控制信号S_rst关闭(亦即该第三开关单元变为开路)。因此，于该第一浮动扩散节点FD上的所感测到或所取样到的曝光电荷信号可以通过源极随耦器晶体管Nsf、晶体管Q3、晶体管Q5及晶体管Q6被储存至该信号转移电容C_sig。接着，当该第一开关单元Q5被该控制信号S_tg关闭、该第二开关单元Q6被该控制信号S_sig开启、该第三开关单元Q7被该控制信号S_rst关闭以及该晶体管Q8被该行选择控制信号RS再次开启时，该信号转移电容C_sig所储存的该感测到或取样到的曝光电荷信号会被转移至该第二浮动扩散节点FDv(亦即成为于该第二浮动扩散节点FDv上的另一电荷信号)，接着再通过源极随耦器晶体管Nsfr与该晶体管Q8被传送至该比特线，使得该感测到或取样到的曝光电荷信号被读取出。因此，基于上述的操作，该相关双取样操作可以得到该重置电荷信号与该感测到或取样到的曝光电荷信号来精准地产生并计算一个图框中该像素单元110的一像素值。
应注意的是，该第一开关单元Q5作为一主要的开关单元，该主要的开关单元可以从该图像传感单元110A在不同时间点分别转移该重置电荷信号及所感测/取样的曝光电荷信号至该第二浮动扩散节点FDv。一传统的图像传感装置是采用两个分离的且不同的电路路径来储存从一个像素细胞单元所传送过来的该重置电荷信号及该感测/取样的曝光电荷信号，其需要更多的晶体管电路来实现该传统的图像传感装置。相较于该传统的图像传感装置，该第一开关单元Q5作为该主要的开关单元，而第二开关单元Q6与第三开关单元Q7的其中任一个均是作为一辅助的开关单元，以分别储存在不同时间点从该图像传感单元110A所传送过来的该重置电荷信号及所感测/取样的曝光电荷信号，因此，当应用该处理电路110B的电路结构于所有的像素电路中时，可以大幅地减少电路成本。
再者，在其他实施例中，该图像传感装置100可以实作为一背部感光式传感器，请搭配参照图2及图3，图2是本申请另一实施例图像传感装置100的示意图，图3是图2所示的实施例的图像传感装置100的背部感光式传感器电路结构的多个层的示意图。如图2所示，对于每一像素单元110来说，该图像传感单元110A通过一堆迭像素层级连接通道(stackedpixel level connection(SPLC)channel)耦接至该处理电路110B，其中该处理电路110B是一特殊应用集成电路。如图3所示，所有图像传感单元110A是设置于顶层(上层)的像素细胞单元区域，而所有相应的处理电路110B均设置于底层(下层)的处理电路区域。该些图像传感单元110A是分别通过各自的堆迭像素层级连接通道耦接于该些处理电路110B。基于图2及图3中的背部感光式传感器电路结构，由于没有任何重置/曝光电荷信号会储存位于顶层的该些图像传感单元110A以及位于底层的该些处理电路110B不会受到入射光的照射，因此该些处理电路110B的多个电容器所分别储存的多个重置电荷信号与多个取样的曝光电荷信号均不会受到入射光或环境光的影响而变差，这使得后续该相关双取样操作所计算的该些像素值可以变得更精确，而不会发生信号失真的情况。再者，本申请的实施例对于每一像素单元均采用了只有两个浮动扩散节点FD与FDv的电路设计，其中在该每一像素单元中，于该第一浮动扩散节点FD上的曝光电荷信号及/或重置电荷信号均可以立即地从光线所照射的一个层上的该图像传感单元110A被转移或被传送至并未受到光线照射的另一个层上的该处理电路110B内的该第二浮动扩散节点FDv。
在该些实施例中，该晶体管Q4是用来作为一偏压晶体管并且也可以作为一重置开关。图4是在该堆迭像素层级连接通道中(从该晶体管Q3的一端至该晶体管Q5的一端或是等效上从该浮动扩散节点FD至该浮动扩散节点FDv)的该偏压信号VB、控制信号GS及电压水平VSPLC的电压波形范例示意图。如图4所示，在时间t1，偏压信号VB的水平例如从一低电压水平例如是接地水平被移位至一高电压水平，以立即地/快速地清除或重置暂时储存或存在于该堆迭像素层级连接通道中的电荷。例如，当该晶体管Q4由于偏压信号VB的高电压水平而被开启并变为导通时，于该堆迭像素层级连接通道中的电压水平VSPLC会立刻从一较高的电压水平被移位至一较低的电压水平例如零伏电压的接地水平，如此，暂时储存或存在于该堆迭像素层级连接通道中的残余电荷就可以立刻被清除。接着，例如，在时间点t2，偏压信号VB的水平会被移位至低电压水平以关闭晶体管Q4，而控制信号GS的水平会从一低电压/逻辑水平被移位至一高电压/逻辑水平来开启该晶体管Q3。因此，在这个情况中，该第一浮动扩散节点FD上的一或多个信号就可以通过该堆迭像素层级连接通道被传送或转移至该晶体管Q5(或第二浮动扩散节点FDv)。举例来说(但不限定)，在该堆迭像素层级连接通道中的电压水平VSPLC可以被逐渐地增加至与该第一浮动扩散节点FD上的信号电压有关的一电压水平。举例来说(但不限定)，在该堆迭像素层级连接通道中的电压水平VSPLC在时间点t3时可以高于上述在时间点t1之前该堆迭像素层级连接通道中暂时储存或存在的残余电荷的电压水平。
根据该些实施例，该多个特殊应用集成电路110B是设置于多个像素单元110中，所以各自的多个重置电荷信号与多个取样的曝光电荷信号就可以分别暂时储存于多个像素单元110中。对于控制电路115来说，只需要一套读出电路即可。举例来说，由于多个重置电荷信号与多个取样后的曝光电荷信号可以暂时被储存于多个像素单元中并且不会受到入射光的照射影响，因此控制电路115可以只包括一组相关双取样电路即可，该组相关双取样电路会依序地读取出所暂时储存的多个重置电荷信号与多个取样后的曝光电荷信号。
在其他实施例，除了上述的全局快门模式/机制，上述的图像传感装置可以另外采用一卷帘快门模式/机制，并且能够分别操作于全局快门模式与卷帘快门模式、以不同的方式来分别感测多个像素值及读取出该些所感测到的像素值。
图5是本申请的一实施例图像传感装置500的示意图。图像传感装置500除了包括有图1或图2的图像传感装置100中的所有电路元件及相关的功能，也另包含有一行选择晶体管Q9，该行选择晶体管Q9是设置于图5的图像传感单元110A内部，该晶体管Q9具有一第一端、一第二端以及一控制端，该第一端耦接于该源极随耦器晶体管Nsf，该第二端耦接于晶体管Q8的一端，以及该控制端耦接于该卷帘快门模式的相应的控制信号RS2。
当该图像传感装置500操作于该全局快门模式，设置于该图像传感装置500中的该些像素单元110与该控制电路115的操作及功能均相同于当操作于该全局快门模式时设置于该图像传感装置100中的该些像素单元与该控制电路115的操作及功能，其操作与功能不再赘述。
当该图像传感装置500操作于该卷帘快门模式，该图像传感装置500用来依序地对于设置于每一不同行上的多个像素单元，感测、扫描及读取出多个相应的曝光电荷信号及多个相应的重置电荷信号。对于设置于一特定行(亦即相同的行)上的多个像素单元110中的每一个单元，该控制电路115会产生一相应的第二控制信号RS2(亦即一第二行选择信号)分别至设置于该特定行的该些像素单元110的该些晶体管Q9。实作上，当于帧对帧的一非曝光时间(亦即两个图帧之间的非曝光时间)的期间以及于一图帧的曝光时间的期间时，该相应的第二行选择控制信号RS2会被移位至一低水平以关闭该像素单元的该晶体管Q9。而于该特定行的一曝光电荷读出时间的期间以及于该特定行的一重置电荷读出时间的期间，该第二行选择控制信号RS2会被移位至一高水平以开启该晶体管Q9。也就是，当该曝光/重置电荷信号没有要从该图像传感单元110A读取出时，该晶体管Q9会被该第二行选择控制信号RS2关闭，而当其决定从该图像传感单元110A读取出该曝光/重置电荷信号时，该晶体管Q9会被开启。
参照图6，图6是本申请一实施例当操作于该卷帘快门模式时该图像传感装置500的电路操作的示意图。如图6中所示，当该图像传感装置500操作于该卷帘快门模式，该控制电路115会产生并输出带有一低水平的控制信号GS、带有一高水平的控制信号S_tg、带有一高水平的控制信号S_sig、带有一高水平的控制信号S_rst以及带有一低水平的第一行选择控制信号RS，以分别关闭该晶体管Q3(亦即开路状态)、开启该些晶体管Q5、Q6与Q7(亦即闭路状态)、以及关闭该晶体管Q8(亦即开路状态)。该晶体管Q4也会被该偏压信号VB所开启并被偏压。通过这样做，于电容C_sig上的电荷以及于电容C_rst上的电荷可以通过该些晶体管Q4、Q5、Q6、Q7被放电至接地水平，以减少该全局快门模式的残余电荷。应注意的是，在其他实施例中，于该卷帘快门模式的期间该些晶体管Q5、Q6、Q7也可以是被开启的。
图7是根据图6的实施例于一帧对帧非曝光时间的期间该图像传感装置500的电路操作的示意图。如图7中所示，于该帧对帧非曝光时间(例如一像素重置区间)的期间，该控制电路115所产生的该第二行选择控制信号RS2例如会被移位至低水平，因此该晶体管Q9会被关闭而变成如图7所示的开路状态，此外，该控制电路115所产生的该控制信号TG与S_rst是分别用来开启晶体管Q1与Q2(如图7中所示)，因此该光电二极管PD会被重置。
图8是根据图6的实施例于该卷帘快门模式的一曝光时间的期间该图像传感装置500的电路操作的示意图。如图8中所示，于该曝光时间(例如一卷帘快门开启区间)的期间，该控制电路115所产生的该第二行选择控制信号RS2例如被移位至或保持于一低水平，因此该晶体管Q9如图8中所示是在开路状态。该控制信号TG用来关闭该晶体管Q1，而该控制信号S_rst用来开启该晶体管Q2。如此，当于该曝光时间的期间被曝光于光线时，该光电二极管PD可以产生电流。
图9是根据图6的实施例于该卷帘快门模式的一重置电荷读出时间的期间该图像传感装置500的电路操作的示意图。如图9中所示，于该重置电荷读出时间的期间，该控制电路115所产生的该第二行选择控制信号RS2例如被移位至或保持于高水平，因此该晶体管Q9是在闭路状态。该控制信号TG用来关闭该晶体管Q1。而为了感测、取样及读出该重置电荷信号，该控制信号S_rst用来先开启该晶体管Q2，并接着再关闭该晶体管Q2，因此使得该重置电荷信号可以通过晶体管Nsf与Q9(如图9中所示的虚线箭头所标示)从该浮动扩散节点FD被取样、传送并读取出至该比特线。
图10是根据图6的实施例于该卷帘快门模式的一曝光电荷读出时间的期间该图像传感装置500的电路操作的示意图。如图10中所示，于该曝光电荷读出时间的期间，该控制电路115所产生的该第二行选择控制信号RS2例如是被移位至或保持于高水平，因此该晶体管Q9是在闭路状态。该控制信号S_rst用来关闭该晶体管Q2。而为了感测、取样及读出该曝光电荷信号，该控制信号TG用来先开启该晶体管Q1，接着再关闭该晶体管Q1，使得该曝光电荷信号可以通过晶体管Nsf与Q9(如图10中所示的虚线箭头所标示)从该浮动扩散节点FD被取样、传送并读取出至该比特线。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种能够操作于全局快门模式与卷帘快门模式的图像传感装置，其特征在于，包括：
一像素阵列，包括有多个像素单元，像素单元包括：
一图像传感单元，包括：
一光电二极管；
一第一浮动扩散节点；
一转移晶体管，耦接于所述光电二极管与所述第一浮动扩散节点之间，具有控制端，所述控制端耦接于转移控制信号；
一重置晶体管，耦接于重置电压与所述第一浮动扩散节点之间，具有控制端，所述控制端耦接于重置控制信号；以及
一特定行选择晶体管，具有第一端、第二端及控制端，所述第一端耦接于所述第一浮动扩散节点，所述第二端耦接于所述像素单元的处理电路的输出端，以及所述控制端在所述图像传感装置操作于所述卷帘快门模式时耦接于所述卷帘快门模式的特定行选择控制信号以开启或关闭所述特定行选择晶体管、并在所述图像传感装置操作于所述全局快门模式时不耦接于所述特定行选择晶体管的特定行选择控制信号；以及
所述处理电路，包括：
一偏压晶体管，耦接于所述第一浮动扩散节点与一第一参考水平之间，具有控制端，所述控制端耦接于偏压；
一第二浮动扩散节点；
一第一开关单元，耦接于所述第一浮动扩散节点与所述第二浮动扩散节点之间；
一信号转移电容，耦接于所述第一参考水平；
一重置转移电容，耦接于所述第一参考水平；
一第二开关单元，耦接于所述第二浮动扩散节点与所述信号转移电容之间；以及
一第三开关单元，耦接于所述第二浮动扩散节点与所述重置转移电容之间；
其中当所述图像传感装置操作于所述全局快门模式时，所述信号转移电容选择性地通过所述第二开关单元耦接至所述第二浮动扩散节点，以及所述重置转移电容选择性地通过所述第三开关单元耦接至所述第二浮动扩散节点。
2.如权利要求1所述的图像传感装置，其特征在于，当所述图像传感装置操作于所述全局快门模式，当所述第一开关单元是闭路、所述第二开关单元是开路以及所述第三开关单元是闭路时，所述第一浮动扩散节点上的重置电荷信号会被储存至所述重置转移电容。
3.如权利要求2所述的图像传感装置，其特征在于，当所述第一开关单元是开路、所述第二开关单元是开路以及所述第三开关单元是闭路时，被所述重置转移电容所储存的所述重置电荷信号会被转移至所述第二浮动扩散节点。
4.如权利要求1所述的图像传感装置，其特征在于，当所述图像传感装置操作于所述全局快门模式，当所述第一开关单元是闭路、所述第二开关单元是闭路以及所述第三开关单元是开路时，所述第一浮动扩散节点上的曝光电荷信号会被储存至所述信号转移电容。
5.如权利要求4所述的图像传感装置，其特征在于，当所述第一开关单元是开路、所述第二开关单元是闭路以及所述第三开关单元是开路时，被所述信号转移电容所储存的所述曝光电荷信号会被转移至所述第二浮动扩散节点。
6.如权利要求1所述的图像传感装置，其特征在于，所述图像传感单元通过堆迭像素层级连接通道耦接于所述处理电路；当所述图像传感装置操作于所述全局快门模式且所述偏压晶体管被开启而导通时，所述偏压晶体管会用来清除或重置所述堆迭像素层级连接通道中的残余电压水平；以及，当所述图像传感装置操作于所述全局快门模式且所述偏压晶体管被关闭时，所述第一浮动扩散节点上的电荷信号会通过所述堆迭像素层级连接通道而被传送至所述第二浮动扩散节点。
7.如权利要求1所述的图像传感装置，其特征在于，当所述图像传感装置操作于所述卷帘快门模式，所述第一开关单元是闭路、所述第二开关单元是闭路以及所述第三开关单元是闭路，令所述信号转移电容及所述重置转移电容上的电荷通过所述偏压晶体管而被放电至一接地水平。
8.如权利要求1所述的图像传感装置，其特征在于，当所述图像传感装置决定从所述图像传感单元读取出重置/曝光电荷信号时，所述特定行选择晶体管会根据所述行选择控制信号被开启而变成闭路状态，以令所述第一浮动扩散节点上的曝光电荷信号或重置电荷信号通过所述特定行选择晶体管被传送至所述像素单元的输出端。
9.一种设置于像素单元内的处理电路，其特征在于，所述像素单元另具有图像传感单元，所述处理电路耦接于图像传感装置中的像素阵列的多个像素单元中的所述像素单元的所述图像传感单元，所述图像传感装置能够操作于全局快门模式与卷帘快门模式，所述图像传感单元具有特定行选择晶体管与第一浮动扩散节点，所述第一浮动扩散节点选择性地耦接于光电二极管，当所述图像传感装置操作于所述卷帘快门模式时所述特定行选择晶体管会被开启，所述处理电路包括：
一偏压晶体管，耦接于所述第一浮动扩散节点与第一参考水平之间，具有控制端，所述控制端耦接于偏压；
一第二浮动扩散节点；
一第一开关单元，耦接于所述第一浮动扩散节点与所述第二浮动扩散节点之间；
一信号转移电容，耦接于所述第一参考水平；
一重置转移电容，耦接于所述第一参考水平；
一第二开关单元，耦接于所述第二浮动扩散节点与所述信号转移电容之间；以及
一第三开关单元，耦接于所述第二浮动扩散节点与所述重置转移电容之间；
其中所述信号转移电容通过所述第二开关单元选择性地耦接于所述第二浮动扩散节点，以及所述重置转移电容通过所述第三开关单元选择性地耦接于所述第二浮动扩散节点；以及，当所述图像传感装置操作于所述卷帘快门模式、所述第一开关单元是闭路、所述第二开关单元是闭路以及所述第三开关单元是闭路，令所述信号转移电容与所述重置转移电容上的电荷通过所述偏压晶体管被放电至接地水平。
10.如权利要求9所述的处理电路，其特征在于，当所述图像传感装置操作于所述全局快门模式，当所述第一开关单元是闭路、所述第二开关单元是开路以及所述第三开关单元是闭路时，所述第一浮动扩散节点上的重置电荷信号会被储存至所述重置转移电容。
11.如权利要求9所述的处理电路，其特征在于，当所述第一开关单元是开路、所述第二开关单元是开路以及所述第三开关单元是闭路时，所述重置转移电容所储存的重置电荷信号会被转移至所述第二浮动扩散节点。
12.如权利要求9所述的处理电路，其特征在于，当所述图像传感装置操作于所述全局快门模式，当所述第一开关单元是闭路、所述第二开关单元是闭路以及所述第三开关单元是开路时，所述第一浮动扩散节点上的曝光电荷信号会被储存至所述信号转移电容。
13.如权利要求12所述的处理电路，其特征在于，当所述第一开关单元是开路、所述第二开关单元是闭路以及所述第三开关单元是开路时，所述信号转移电容所储存的所述曝光电荷信号被转移至所述第二浮动扩散节点。
14.如权利要求9所述的处理电路，其特征在于，所述图像传感单元通过堆迭像素层级连接通道耦接至所述处理电路。
15.如权利要求14所述的处理电路，其特征在于，当所述图像传感装置操作于所述全局快门模式且所述偏压晶体管是被开启而导通时，所述偏压晶体管是用来清除或重置所述堆迭像素层级连接通道中的电压水平；以及，当所述图像传感装置操作于所述全局快门模式且所述偏压晶体管被关闭时，所述第一浮动扩散节点上的电荷信号通过所述堆迭像素层级连接通道被传送至所述第二浮动扩散节点。
CN202110601763.1A 2020-08-25 2021-05-31 图像传感装置与设置于像素单元内的处理电路 Active CN114125208B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/002,755 US11265506B1 (en) 2020-08-25 2020-08-25 Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs
US17/002,755 2020-08-25
US17/183,366 2021-02-24
US17/183,366 US11317042B2 (en) 2020-08-25 2021-02-24 Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs

Publications (2)

Publication Number Publication Date
CN114125208A CN114125208A (zh) 2022-03-01
CN114125208B true CN114125208B (zh) 2024-02-06

Family

ID=80357598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110601763.1A Active CN114125208B (zh) 2020-08-25 2021-05-31 图像传感装置与设置于像素单元内的处理电路

Country Status (2)

Country Link
US (1) US11317042B2 (zh)
CN (1) CN114125208B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021038749A1 (ja) 2019-08-28 2021-03-04 株式会社ソニー・インタラクティブエンタテインメント センサシステム、画像処理装置、画像処理方法およびプログラム
CN112615995B (zh) * 2020-12-28 2022-07-01 维沃移动通信有限公司 像素电路、图像传感器、摄像模组和电子设备
KR20230006674A (ko) * 2021-07-01 2023-01-11 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252695A (ja) * 2007-03-30 2008-10-16 National Univ Corp Shizuoka Univ イメージセンサのための画素及びイメージセンサデバイス
CN105407300A (zh) * 2014-09-10 2016-03-16 原相科技股份有限公司 图像感测器及其运作方法
CN107370969A (zh) * 2016-05-11 2017-11-21 江苏思特威电子科技有限公司 成像装置
US10250828B1 (en) * 2017-12-21 2019-04-02 SmartSens Technology (U.S.), Inc. Global shutter image sensor with anti-blooming pixel and knee point self-calibration
CN209572088U (zh) * 2019-09-25 2019-11-01 深圳市汇顶科技股份有限公司 图像传感器的像素阵列、图像传感器、及电子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7128270B2 (en) * 1999-09-17 2006-10-31 Silverbrook Research Pty Ltd Scanning device for coded data
AU2003900746A0 (en) * 2003-02-17 2003-03-06 Silverbrook Research Pty Ltd Methods, systems and apparatus (NPS041)
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
US8890047B2 (en) * 2011-09-21 2014-11-18 Aptina Imaging Corporation Stacked-chip imaging systems
US9936150B2 (en) * 2016-03-17 2018-04-03 Semiconductor Components Industries, Llc Image sensors with a rolling shutter scanning mode and high dynamic range
CN107333074B (zh) * 2016-04-29 2020-03-27 思特威(上海)电子科技有限公司 成像装置、成像方法及图像传感器读取方法
US10002901B1 (en) * 2017-02-03 2018-06-19 Smartsense Technology (U.S.) Inc. Stacked image sensor with embedded FPGA and pixel cell with selectable shutter modes and in-pixel CDs
US11375145B2 (en) * 2017-05-10 2022-06-28 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10535695B2 (en) * 2018-03-13 2020-01-14 Stmicroelectronics (Research & Development) Limited Stacked wafer arrangement for global shutter pixels utilizing capacitive deep trench isolations
WO2020073624A1 (en) * 2018-10-09 2020-04-16 Shenzhen GOODIX Technology Co., Ltd. Image sensor and semiconductor structure
US20200244900A1 (en) * 2019-01-28 2020-07-30 Semiconductor Components Industries, Llc Backside illuminated image sensors with pixels that have high dynamic range, dynamic charge overflow, and global shutter scanning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252695A (ja) * 2007-03-30 2008-10-16 National Univ Corp Shizuoka Univ イメージセンサのための画素及びイメージセンサデバイス
CN105407300A (zh) * 2014-09-10 2016-03-16 原相科技股份有限公司 图像感测器及其运作方法
CN107370969A (zh) * 2016-05-11 2017-11-21 江苏思特威电子科技有限公司 成像装置
US10250828B1 (en) * 2017-12-21 2019-04-02 SmartSens Technology (U.S.), Inc. Global shutter image sensor with anti-blooming pixel and knee point self-calibration
CN209572088U (zh) * 2019-09-25 2019-11-01 深圳市汇顶科技股份有限公司 图像传感器的像素阵列、图像传感器、及电子装置

Also Published As

Publication number Publication date
CN114125208A (zh) 2022-03-01
US11317042B2 (en) 2022-04-26
US20220070395A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
CN114125208B (zh) 图像传感装置与设置于像素单元内的处理电路
JP4389190B2 (ja) 画素内局所露光制御機能を有するｃｍｏｓアクティブピクセルセンサ
US6046444A (en) High sensitivity active pixel with electronic shutter
US6525304B1 (en) Circuitry for converting analog signals from pixel sensor to a digital and for storing the digital signal
US7612817B2 (en) CMOS image sensor with noise cancellation
US9584739B2 (en) CMOS image sensor with processor controlled integration time
GB2336497A (en) Imaging apparatus
US6903771B2 (en) Image pickup apparatus
US7602429B2 (en) Paired differential active pixel sensor
CN105519096A (zh) 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
CN110876028B (zh) 像素电路
EP1333661A1 (en) Improved image sensor
CN100401751C (zh) 光检测装置
US10264202B2 (en) Readout circuit and sensing device
US7956908B2 (en) Read-out circuit of image sensor
WO2007078960A2 (en) Image sensor array with ferroelectric element and method therefor
JPH10248034A (ja) イメージセンサ
US7423680B2 (en) Apparatus and method for clamping reset voltage in image sensor
KR100320892B1 (ko) 이미지 센서
JP4744828B2 (ja) 光検出装置
US11265506B1 (en) Image sensor apparatus and processing circuit capable of preventing sampled reset/exposure charges from light illumination as well as achieving lower circuit costs
JP5433499B2 (ja) 固体撮像装置
JP4969792B2 (ja) 固体撮像装置
JP3011207B1 (ja) イメージセンサ
JP2762821B2 (ja) 固体イメージセンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant