JP2555247Y2 - 画像読み取り装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】この考案は、画像の読み取り精度
範囲に照らして回路規模の縮小を可能にした画像読み取
り装置に関する。

【０００２】

【従来の技術】ＣＣＤなどの固体撮像素子を組み込んだ
画像読み取り装置は、撮像管に比べて解像度の点ではや
や劣るものの、感度や画像の再現性の面で数々の優れた
特長を有しており、高感度化，高解像化，高画質化に向
けた様々な開発努力が続けられている。図３に例示した
ＣＣＤイメージセンサ１は、光を受ける受光部２と光に
よって生成される電荷を転送する転送部３及び電荷を電
圧として出力する出力部４等から大略構成されており、
入力光はまず受光部２内のフォトダイオード２ａで光電
変換されて信号電荷となる。この信号電荷は、シフトパ
ルスによって制御されるシフトゲート２ｂを介して転送
部３に転送され、さらに２相或は４相の転送パルスによ
り画素ごとに順次出力部４に転送される。出力部４に転
送された信号電荷は蓄積容量Ｃに流入し、信号電荷分に
応じて生じた電圧変化が検出アンプ４ａを介して撮像信
号として外部出力される。ただし、蓄積容量Ｃは、次の
画素の信号電荷を検出するため画素ごとに初期状態に戻
す必要があるため、出力部４に対して一定周期でもって
リセットパルスを印加するようにしており、出力部４か
ら得られる撮像信号にはリセットパルスの誘導分がノイ
ズとして重畳する。このため、市販される通常のＣＣＤ
イメージセンサ１では、ＯＳ（出力トランジスタ・ソー
ス）出力端子５とＤＯＳ（補償出力トランジスタ・ソー
ス）出力端子６の２系統の出力端子を設け、ＯＳ出力端
子５からは撮像信号を、またＤＯＳ出力端子６からは撮
像信号に重畳するリセットパルス波形に相当する補償信
号を出力させるようにしてある。

【０００３】ところで、ＣＣＤ等の撮像素子の雑音は、
低域においては検出アンプ４ａを構成するＭＯＳＦＥＴ
から発生する１／ｆ雑音が支配的であり、高域において
はリセット雑音と暗電流のショット雑音並びに検出アン
プ４ａのランダム雑音が支配的であるが、これらの雑音
のうち、１／ｆ雑音とリセット雑音は、相関二重サンプ
リング法（ＣＤＳ法）による除去が効果的であり、ＣＤ
Ｓ法を用いることで雑音の周波数特性を平坦化すること
ができる。なお、１／ｆ雑音は、信号周波数に逆比例し
て雑音電圧が増大するものであり、ゲート酸化膜中のト
ラップ準位の空間的な不均一分布に起因すると考えられ
ている。一方また、リセット雑音は、出力部４の蓄積容
量Ｃの電位を初期状態に戻すさいに熱雑音として発生
し、ボルツマン定数と絶対温度Ｔ及び蓄積容量Ｃの積の
平方根に比例することからｋＴＣ雑音とも呼ばれてい
る。

【０００４】相関二重サンプリング法は、信号電荷が転
送されてこない期間であって同時にまたリセット雑音を
含む期間（フィードスルー期間）と信号電荷が転送され
る信号期間との差をとることにより、１／ｆ雑音とリセ
ット雑音を除去するものであり、具体的にはまずリセッ
ト雑音レベルをクランプし、これを基準に信号レベルを
サンプルホールドするなどの方法によって実施される。
図４に示す画像読み取り装置１１は、ＣＣＤイメージセ
ンサ等の撮像素子１２のＯＳ出力端子とＤＯＳ出力端子
にＣＤＳ（相関二重サンプリング）回路１３を接続した
ものである。ＣＤＳ回路１３の初段には、ＯＳ出力端子
から送り込まれる撮像信号Ｓ１とＤＯＳ出力端子から送
り込まれる補償信号Ｓ２を差動増幅する入力アンプ回路
１４が設けられている。入力アンプ回路１４において差
動増幅されることでリセット雑音を除去された信号は、
次に光信号成分だけを抽出するため、入力アンプ回路１
４の出力側に並列接続した一対のサンプルホールド回路
１５，１６において互いに異なるタイミングでサンプル
ホールドされる。すなわち、図５（Ａ）〜（Ｆ）に示し
たように、サンプルホールド回路１５では、フィードス
ルー期間を指定する黒レベルサンプルクロックにより黒
レベルがサンプルホールドされ、一方またサンプルホー
ルド回路１６では、信号期間を指定する光信号サンプル
クロックにより光信号がサンプルホールドされる。さら
に、こうして得られた一対のサンプルホールド出力は、
続く出力アンプ回路１７において差動増幅され、このと
きに１／ｆ雑音が除去されて、黒レベルを基準レベルと
した光信号が得られる。

【０００５】

【考案が解決しようとする課題】上記従来の画像読み取
り装置１１は、クロック発生回路１８において２種類の
サンプルクロックすなわち黒レベルサンプルクロックと
光信号サンプルクロックを生成する必要があり、しかも
これら２種類のサンプルクロックのうち黒レベルサンプ
ルクロックに関しては、信号が転送されてこない期間で
あってリセット雑音を含むフィードスルー期間のごとく
非常に短い期間を指定して生成しなければならないため
に、サンプルクロックの位相管理に厳しい条件が付加さ
れることになり、クロック発生回路１８自体の構成が複
雑化しやすいといった課題を抱えていた。また、撮像素
子１２の検出アンプノイズのうち、信号周波数に逆比例
してレベル上昇して横引きノイズの原因となる１／ｆ雑
音についても、仮に撮像素子１２の光信号出力が５００
ｍＶで６４階調を保証すればよいといった条件下におい
て、雑音レベルが１階調当たりの光信号出力約８ｍＶよ
りも小さいような場合には、実質的には雑音としての有
害性が無視できるのに対し、従来の画像読み取り装置１
１は、当初から相関二重サンプリング法に頼り切るあま
り、構成の複雑なＣＤＳ回路１３を用いるなど回路規模
の縮小努力が放棄されやすいといった課題を抱えてい
た。

【０００６】

【課題を解決するための手段】この考案は、上記課題を
解決したものであり、一定周期のリセットパルスにより
電荷を掃き出して初期化される蓄積容量を有し、この蓄
積容量に転送される電荷に応じた撮像信号とこの撮像信
号に重畳するリセットパルス波形に相当する補償信号と
を出力する撮像素子と、この撮像素子から出力される前
記撮像信号と前記補償信号を、それぞれ信号期間を指定
する共通のサンプルクロックによりサンプルホールドす
る一対のサンプルホールド回路と、これら一対のサンプ
ルホールド回路のサンプルホールド出力を差動増幅する
出力アンプ回路とを具備することを特徴とするものであ
る。

【０００７】

【作用】この考案は、撮像素子の蓄積容量に転送される
電荷に応じた撮像信号とこの撮像信号に重畳するリセッ
トパルス波形に相当する補償信号とを、それぞれ信号期
間を指定する共通のサンプルクロックによりサンプルホ
ールドし、これらの一対のサンプルホールドを差動増幅
することにより、１／ｆ雑音は許容しつつリセット雑音
を確実に除去し、回路規模を縮小する。

【０００８】

【実施例】以下、この考案の実施例について、図１，２
を参照して説明する。図１は、この考案の画像読み取り
装置の一実施例を示す回路構成図、図２は、図１に示し
た回路各部の信号波形図である。

【０００９】図１に示す画像読み取り装置２１は、従来
の画像読み取り装置１１から入力アンプ回路１４を取り
去り、撮像素子１２から得られる一対の出力をそれぞれ
直接サンプルホールド回路１５，１６に供給するように
したものである。ただし、ただ漫然と入力アンプ回路１
４を削除したのではなく、従来位相が異なるサンプルク
ロックにより動作させていたサンプルホールド回路１
５，１６を、図２（Ａ）〜（Ｄ）に示したように、信号
期間を指定する共通のサンプルクロックにより動作させ
るようにし、さらに要求される画像読み取り精度の範囲
で解像度が保証されるよう、後述する一定の使用条件を
推奨して広範なユーザの要望に応えられるよう配慮して
ある。

【００１０】すなわち、撮像信号Ｓ１をサンプルホール
ドするサンプルホールド回路１５と、補償信号Ｓ２をサ
ンプルホールドするサンプルホールド回路１６を、クロ
ック発生回路２２が出力する信号期間を指定する共通の
サンプルクロックにより動作させる構成としたので、光
信号サンプルクロックだけあればよく、従来の黒レベル
サンプルクロックは不要となる。従って、クロック発生
回路２２自体の回路構成もまた、従来のクロック発生回
路１８に比べて大幅に簡略化される。また、信号期間に
サンプルホールドした補償信号が黒レベルとされること
になるが、撮像信号Ｓ１にも補償信号Ｓ２にも同じリセ
ット雑音が重畳しているため、それぞれのサンプルホー
ルド出力にも同じリセット雑音が重畳していると考える
ことができ、従って一対のサンプルホールド出力を出力
アンプ回路１７において差動増幅するときに、リセット
雑音は相殺されることになる。

【００１１】一方、１／ｆ雑音については、撮像信号Ｓ
１には重畳するものの、補償信号Ｓ２には重畳していな
いため、実施例に示したように撮像信号Ｓ１と補償信号
Ｓ２をそれぞれ共通のサンプルクロックでサンプルホー
ルドしたものどうしを差分演算しても、除去することは
できず、従って光信号には１／ｆ雑音が重畳したまま残
留することになる。しかし、仮に例えば５００ｍＶの光
信号出力でもって６４階調の階調表現を行いたいという
要求があったときに、１階調当たりの光信号出力である
約８ｍＶに対して、１／ｆ雑音の雑音レベルが８ｍＶ以
内であるならば、１／ｆ雑音が解像度に与える影響は１
階調以内に収まることになる。このため、こうした点を
踏まえ、画像読み取り装置２１に要求される読み取り精
度が１／ｆ雑音の影響を受けないような条件下であれ
ば、実施例に示した画像読み取り装置２１をもってして
も、十分に実用に耐えるのであり、入力アンプ回路１４
の省略とクロック発生回路２２の簡単化による回路規模
の縮小メリットを享受することができる。

【００１２】なお、上記実施例において、撮像素子１２
としてＣＣＤイメージセンサを例にとったが、撮像素子
１２はＣＣＤイメージセンサに限らず、他の例えばＣＳ
Ｄイメージセンサ或はＭＯＳ形イメージセンサ等を用い
ることもできる。

【００１３】

【考案の効果】以上説明したように、この考案は、撮像
素子の蓄積容量に転送される電荷に応じた撮像信号とこ
の撮像信号に重畳するリセットパルス波形に相当する補
償信号とを、それぞれ信号期間を指定する共通のサンプ
ルクロックによりサンプルホールドし、これらの一対の
サンプルホールドを差動増幅する構成としたから、撮像
信号には重畳するが補償信号には重畳していない１／ｆ
雑音については除去することはできないものの、撮像信
号と補償信号に重畳するリセット雑音については、相関
二重サンプリング法を用いる従来の画像読み取り装置と
同様、確実に除去することができ、また相関二重サンプ
リング法を用いる従来の画像読み取り装置のように、Ｃ
ＤＳ回路内の初段と終段にそれぞれ差動増幅回路を配設
する必要はないので、初段の差動増幅回路が廃止される
ことに伴う回路規模の縮小が可能であり、またサンプル
クロックが１系統に集約化されたことで、クロック発生
回路自体の構成も簡略化することができ、さらにまた１
／ｆ雑音に関しても、雑音レベルが１階調当たりの光信
号出力レベル以下であるならば、問題にする必要はな
く、従って要求される画像読み取り精度の範囲内で十分
な実用精度を確保することも可能であり、将来的に期待
される半導体デバイスの進歩が１／ｆ雑音の根絶を可能
にした時点では、一定の画像読み取り精度の枠内での使
用といった制約から逃れ、まさに回路規模の縮小と高画
質の両立が可能である等の優れた効果を奏する。

【図面の簡単な説明】

【図１】この考案の画像読み取り装置の一実施例を示す
回路構成図である。

【図２】図１に示した回路各部の信号波形図である。

【図３】ＣＣＤイメージセンサの一例を示す概略構成図
である。

【図４】従来の画像読み取り装置の一例を示す回路構成
図である。

【図５】図４に示した回路各部の信号波形図である。

【符号の説明】

Ｃ 蓄積容量 １２ 撮像素子 １５，１６ サンプルホールド回路 １７ 出力アンプ回路 ２１ 画像読み取り装置 ２２ クロック発生回路

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 一定周期のリセットパルスにより電荷を
   掃き出して初期化される蓄積容量を有し、この蓄積容量
   に転送される電荷に応じた撮像信号とこの撮像信号に重
   畳するリセットパルス波形に相当する補償信号とを出力
   する撮像素子と、この撮像素子から出力される前記撮像
   信号と前記補償信号を、それぞれ信号期間を指定する共
   通のサンプルクロックによりサンプルホールドする一対
   のサンプルホールド回路と、これら一対のサンプルホー
   ルド回路のサンプルホールド出力を差動増幅する出力ア
   ンプ回路とを具備することを特徴とする画像読み取り装
   置。