JPH08251470A - 焦点検出センサ装置 - Google Patents

Abstract

(57)【要約】 【目的】ＣＣＤセンサのビデオ信号の飽和出力電圧（最
大出力電圧）を低下させる主たる要因を取り除くことに
より、ＣＣＤセンサの出力電圧レンジを拡大すること。 【構成】撮影レンズ５１を介して被写体光を受光し、電
気信号に変換する第１、第２センサ部２０３、２０４、
および変換した電気信号を積分するメモリー部２１５、
２１６を備えたＣＣＤ測距センサユニット２０と、被写
体光を受光して測光信号を出力するモニタセンサ部２０
５、２０６と、このモニタセンサ部２０５、２０６の出
力を積分するメモリー部と、前記メモリー部２１５、２
１５が積分した信号を、所定時間経過後に逐一転送する
転送部２０２と、基準レベルＶＳを出力するバッテリＢ
att と、基準レベルＶＳを、前記モニタセンサ部２０
５、２０６の出力の積分値に基づいて調整するドライバ
ー＆タイミング発生回路２３と、ドライバー＆タイミン
グ発生回路２３が出力する基準レベルに基づいて、前記
転送部２０２から出力された信号をクランプするＳ／Ｈ
クランプ回路２５３と、を備えたこと。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば自動焦点一眼レ
フカメラなどに使用される、ＣＣＤを利用した焦点検出
センサ装置に関する。

【０００２】

【従来技術およびその問題点】オートフォーカス（Ａ
Ｆ）一眼レフカメラでは一般に、ＣＣＤセンサを利用し
た焦点検出センサユニットが使用されている。ＣＣＤセ
ンサは、被写体光をフォトダイオードからなる受光素子
で受光して電荷信号に光電変換し、電荷を積分（蓄積）
する。そして各フォトダイオードで蓄積した電荷を転送
部を介して逐一転送し、増幅回路で増幅し、増幅した信
号をクランプ回路により、外部から入力される基準電圧
を基準レベルとしてレベルシフトさせて、レベルシフト
後の出力電圧をA/D 変換していた。ここで、従来のＣＣ
Ｄセンサは電荷の転送、掃き出し用に１２Ｖ程度の高電
圧が必要とされていたので、バッテリ電圧を昇圧して１
２Ｖを生成し、基準電圧用の５Ｖと１２Ｖの２系統の電
源電圧を供給していた。

【０００３】しかしながら、最近では５Ｖの単一電源電
圧で駆動できるＣＣＤセンサが開発されている。これら
のＣＣＤセンサの基準電圧は５Ｖ以下の電圧となり、一
般的には４Ｖ程度が用いられる。ところが、電源電圧が
降下すると、この電源電圧で動作するオペアンプなどの
回路の出力振幅も減少するため、必然的にビデオ信号の
出力振幅（ダイナミックレンジ）も減少することにな
る。されに基準電圧レベルも降下しているので、一層ビ
デオ信号の出力振幅が減少してしまう。

【０００４】このように、ダイナミックレンジの小さい
ＣＣＤセンサにおいて、出力を基準電圧にクランプする
と、オフセット電圧によるビデオ信号のレベルシフトの
影響が大きくなる。例えば、受光素子表面を遮光したオ
プティカルブラック時のレベルを基準電圧にクランプす
るので、オプティカルブラックレベルが基準レベルにな
るはずであるが、回路のオフセットによりクランプ回路
からの出力信号は、基準レベルから上下変動する。もし
も信号レベルが基準レベルよりも低い場合には基準レベ
ルをフルスケールとして使用できず、ダイナミックレン
ジが低下してしまう。一方、信号レベルが基準レベルよ
りも高い場合には、基準レベルよりも高い信号は無効に
なってしまう。その結果、ＣＣＤセンサの飽和出力電
圧、つまりダイナミックレンジが低下し、オートフォー
カス検出輝度範囲の低下、特に低コントラスト時のオー
トフォーカス作動限界が低下してしまう、という問題を
生じる。

【０００５】

【発明の目的】本発明は、上記従来の問題に鑑みてなさ
れたもので、低電圧駆動可能なＣＣＤセンサにおいて、
外部基準電圧をＣＣＤセンサの出力基準レベルおよびA/
D 変換器の基準電圧レベルとした場合、ＣＣＤセンサの
出力電圧をA/D 変換器のフルスケール内で最大限にダイ
ナミックレンジのとれる構成とした焦点検出センサ装置
を提供することを目的とする。

【０００６】

【発明の概要】この目的を達成する請求項１に記載の発
明は、結像レンズを介して被写体光を受光し、電気信号
に変換して積分する複数の受光手段を備えた焦点検出受
光手段と、前記各受光手段が積分した積分信号を逐次転
送する転送手段と、この転送手段が出力した前記積分信
号を増幅する増幅手段と、基準レベルを出力する基準レ
ベル出力手段と、この基準レベル出力手段から出力され
た基準レベルを基に出力レベルを可変できるレベル可変
手段と、このレベル可変手段の出力レベルを基準にして
前記増幅手段が出力した増幅信号を出力する出力手段
と、を備えたことに特徴を有する。

【０００７】請求項６に記載の本発明は、結像レンズを
介して入射する被写体光を受光し、電荷信号に変換して
積分する複数の光電変換素子を備え、これらの光電変換
素子によって生成される積分信号から第１の焦点検出用
信号を生成する第１信号生成手段と、設定値を格納する
格納手段と、この格納手段に格納された設定値に基づい
て前記光電変換素子の電荷積分時間を制御する積分時間
制御手段と、予め設定されている所定の基準値に基づい
て、前記第１の焦点検出用信号を増幅して第２の焦点検
出用信号を出力する増幅手段と、前記第２の焦点検出用
信号を、前記格納手段に格納された設定値に基づいてレ
ベルシフトし、第３の焦点検出用信号を出力するレベル
シフト手段と、前記格納手段、前記積分時間制御手段、
およびレベルシフト手段を制御する制御手段とを備え、
前記制御手段は、前記積分時間制御手段による電荷積分
開始前は、前記格納手段に第１の設定値を設定する一
方、前記電荷積分完了後は、第２の設定値を設定するこ
と、に特徴を有する。

【０００８】

【実施例】以下図示実施例に基づいて本発明を説明す
る。第１実施例は、ビデオ信号が基準レベル以下に出力
される場合を想定したものである。図１は、この第１実
施例を搭載した自動焦点（ＡＦ）一眼レフカメラの主要
構成を示したブロック図である。このＡＦ一眼レフカメ
ラは、カメラボディ１０と、このカメラボディ１０に着
脱可能な撮影レンズ５１とを備えている。撮影レンズ５
１からカメラボディ１０内に入射した被写体光束は、大
部分がメインミラー１３によってファインダ光学系を構
成するペンタプリズム１５に向かって反射され、さらに
ペンタプリズム１５を透過した被写体光束はアイピース
１７から出射する。一方、メインミラー１３のハーフミ
ラー部１４に入射した被写体光束の一部はハーフミラー
部１４を透過し、サブミラー１９で下方に反射されて焦
点検出用ＣＣＤセンサユニット（ＡＦセンサユニット）
２０に入射する。

【０００９】このカメラボディ１０は、カメラ全体の処
理を統括的に制御するメインＣＰＵ３１と、周辺部制御
回路３３を備えている。メインＣＰＵ３１は、被写体の
輝度情報およびフィルム感度情報に基づいて所定の露出
演算を実行し、露出用の適正シャッタ速度および絞り値
を算出する。そして、これらのシャッタ速度および絞り
値に基づいてレリーズ、つまり、シャッタ機構（図示せ
ず）および絞り機構（図示せず）を駆動してフィルムに
露光する。周辺部制御回路３３は、メインＣＰＵ３１の
制御下で、レリーズに際して、ミラーモータ（図示せ
ず）を駆動してメインミラー１３のアップ／ダウン処理
を行ない、露光終了後にはフィルム巻き上げモータを駆
動してフィルムの巻き上げ処理を行なう。

【００１０】メインＣＰＵ３１は、ＡＦセンサユニット
２０から出力される輝度データに基づいて所定の演算
（プレディクタ演算）によりデフォーカス量を算出し、
そのデフォーカス量に基づいて、ＡＦモータ３９の回転
方向および回転数（エンコーダ４１のパルス数）を算出
する。そしてメインＣＰＵ３１は、その回転方向および
パルス数に基づき、ＡＦモータドライブ回路３７を介し
てＡＦモータ３９を駆動する。ＡＦモータ３９の回転
は、カメラボディ１０のマウント部に設けられたジョイ
ント４７と撮影レンズ５１のマウント部に設けられたジ
ョイント５７との接続を介して撮影レンズ５１側に伝達
される。

【００１１】またメインＣＰＵ３１は、図示しないが、
プログラム等をメモリしたＲＯＭ、演算用、制御用の所
定のデータを一時的にメモリするＲＡＭを内蔵し、外部
メモリ手段としてのE²PROM４３が接続されている。この
E²PROM４３には、カメラボディ１０特有の各種定数のほ
かに、本発明の焦点検出処理に必要な各種関数、定数な
どがメモリされている。

【００１２】さらにメインＣＰＵ３１には、レリーズボ
タン（図示せず）の半押しから全押しされている間はオ
ンしている測光スイッチＳＷＳ、および全押しでオンす
るレリーズスイッチＳＷＲが接続されている。

【００１３】このメインＣＰＵ３１は、カメラシステム
全体を総括的に制御する制御手段として機能するほか
に、ＣＣＤセンサユニット２０および周辺部制御回路３
３等とで測距手段、デフォーカス量測定手段を構成して
いる。

【００１４】一方撮影レンズ５１には、フォーカシング
レンズ群５３を光軸に沿って前後動させる焦点調節機構
５５、撮影レンズ５１のマウント部に設けられ、カメラ
ボディ１０のジョイント４７と連結してＡＦモータ３９
の回転を焦点調節機構５５に伝達するレンズ側ジョイン
ト５７と、撮影レンズ５１の各種データをメモリしたレ
ンズＲＯＭ６１とを備えている。レンズＲＯＭ６１は、
電気接点群５９、４９の接続を介してカメラボディ１０
の周辺部制御回路３３と接続されていて、この周辺部制
御回路３３を介してメインＣＰＵ３１との間で所定のデ
ータ通信を実行する。レンズＲＯＭ６１から周辺部制御
回路３３に伝達されるデータとしては、制御可能な開放
絞り値Ａv 、最大絞り値Ａv 、最長・最短焦点距離、現
焦点距離、Ｋバリュー情報などがある。なお、本実施例
のＫバリュー情報は、撮影レンズにより結像された像面
が光軸に沿った方向に単位距離（例えば１mm）移動する
ときにエンコーダ４１が出力するパルス数（ＡＦモータ
３９の回転数）データである。

【００１５】本発明の特徴を備えたＣＣＤセンサユニッ
ト２０の構成について、さらに図２から図６を参照して
詳述する。図２は、ＣＣＤセンサユニット２０の回路構
成を示すブロック図である。

【００１６】ＡＦセンサユニット２０は、いわゆる位相
差方式の測距センサであって、図示しないが、被写体光
束を二分割する分割光学系と、二分割された被写体光束
をそれぞれ受光して積分（光電変換およびその電荷を蓄
積）するＣＣＤラインセンサ２０１を備えている。ＣＣ
Ｄラインセンサ２０１は、１列のＣＣＤ転送部２０２
と、受光手段として１組の第１、第２センサ部２０３、
２０４を備えている。第１、第２センサ部２０３、２０
４に、分割光学系で分割された被写体光束がそれぞれ結
像される。

【００１７】各センサ部２０３、２０４は、お互いに独
立した多数の受光素子（光電変換素子）を備えていて、
各受光素子で発生した電荷は隣接した一組のストレージ
部２０８、２０９に電荷として積分（蓄積）される。積
分が終了すると、蓄積された電荷は、さらに隣接した一
組のメモリー部２１５、２１６に一時的にメモリーされ
る。その後、メモリー部２１５、２１６にメモリーされ
た電荷は、一斉に転送部２０２に転送され、転送部２０
２を段階的に転送されて、転送部２０２の端部から画素
単位で第１の焦点検出信号として出力される。そしてア
ンプ２５１で増幅されてビデオ信号Ｖo （第２の焦点検
出信号）として出力され、さらに波形整形手段としての
Ｓ／Ｈクランプ回路２５３において、ビデオ信号Ｖo レ
ベルのサンプル＆ホールドとオプティカルブラックレベ
ルとがクランプされて、ビデオ出力Ｖout （第３の焦点
検出信号）として出力される。

【００１８】また、第１センサ部２０３に隣接してモニ
タセンサ２０５、２０６（Ｍ１、Ｍ２）が設けられ、第
２センサ部２０４に隣接して、遮光されたモニタダーク
センサ２０７（ＭＤ）が設けられている。モニタセンサ
２０５、２０６は、被写体の明るさに応じて積分時間
（積分終了）をコントロールするためのセンサであっ
て、被写体光束を受光する。一方モニタダークセンサ２
０７は、モニタセンサ２０５、２０６の暗電流成分を除
去するためのセンサであって、アルミ幕により遮光され
ている。

【００１９】第１、第２センサ部２０３、２０４の積分
動作（電荷蓄積）、ストレージ部２０８、２０９からメ
モリー部２１５、２１６への転送、メモリー部２１５、
２１６から転送部２０２への電荷の転送、転送部２０２
における電荷の転送、およびＳ／Ｈクランプ回路２５３
によるクランプ処理などは、ドライバー＆タイミング発
生回路２３が出力する信号によってコントロールされ
る。また、ドライバー＆タイミング発生回路２３は、積
分動作時にモニタセンサ２０５、２０６、およびモニタ
ダークセンサ２０７の出力をそれぞれ積分し、モニタセ
ンサ２０５、２０６の一方の積分値が一定値（積分終了
レベルＶRM）に達すると、第１、第２センサ部２０３、
２０４の積分を終了する。

【００２０】図４には、Ｓ／Ｈクランプ回路２５３の一
例を示してある。Ｓ／Ｈクランプ回路に入力されたビデ
オ信号Ｖo は、サンプルホールド信号φSHによりコント
ロールされるスイッチＳＷSHによって、コンデンサＣ１
の一方の端子およびオペアンプ２３３の非反転入力端子
に入力される。コンデンサＣ１の他方の端子はグランド
に接地されている。また、オペアンプ２３３の反転入力
端子は、同オペアンプ２３３の出力端子と接続され、ボ
ルテージフォロワーを形成し、全体としてサンプルホー
ルド回路を形成している。すなわち、サンプルホールド
信号φSHが“Ｈ”（ハイ）レベルのときにスイッチＳＷ
SHがオンし、ビデオ信号Ｖo はコンデンサＣ１に電荷の
形で蓄えられると同時に、オペアンプ２３３からもビデ
オ信号Ｖo と同一の電圧が出力される。サンプルホール
ド信号φSHが“Ｌ”（ロー）レベルのときはスイッチＳ
ＷSHがオフし、コンデンサＣ１に蓄えられた電荷により
スイッチＳＷSHがオフする直前のデータ（電圧）が保持
（ホールド）され、出力される。

【００２１】さらにオペアンプ２３３の出力はコンデン
サＣ２の一方の端子に接続され、コンデンサＣ２の他方
の端子はオペアンプ２３５の非反転入力端子、およびオ
プティカルブラック（ＯＢ）信号φOBにより制御される
スイッチＳＷOBに接続される。オペアンプ２３５の反転
入力端子は同オペアンプ２３５の出力と接続され、オペ
アンプ２３５からはビデオ信号出力Ｖout が出力され
る。これらの回路により、ＯＢクランプ回路を形成して
いる。

【００２２】ＯＢ信号φOBが“Ｈ”レベルでスイッチＳ
ＷOBがオンしているときにビデオ信号出力Ｖout には、
Ｓ／Ｈクランプ回路２５３の出力ではなく、補正基準電
圧ＶＳ′の電圧が出力される。このときコンデンサＣ２
には、補正基準電圧ＶＳ′とビデオ信号Ｖo がサンプル
ホールドされた電圧が印加され、充電される。その後、
ＯＢ信号φOBが“Ｌ”レベルになり、スイッチＳＷOBが
オフすると、ビデオ信号Ｖo として、コンデンサＣ２の
端子間電圧が加えられたビデオ信号出力Ｖoutが出力さ
れる（図７参照）。図７では、オペアンプ２３５のオフ
セット電圧によりクランプレベルが外部基準電圧ＶＳよ
り下がっている。一般にＣＭＯＳタイプのオペアンプで
は、数10mVから100mＶ程度のオフセット電圧が発生す
る。そこで、補正基準電圧ＶＳ′を外部基準電圧ＶＳよ
りもオフセット分高くセットすれば、ビデオ信号出力Ｖ
out は外部基準電圧ＶＳにより近い値が得られることに
なる。

【００２３】ここで、図示実施例における主な信号は、
下記の通りである。 ＶＳ：外部基準電圧 φＭ：外部基準クロック φ１、φ２：内部基準クロック（転送用クロック） φINT ：積分スタート信号 φＲ：リセット信号 φＯＢ：オプティカルブラック（ＯＢ）信号 φＳＨ：サンプルホールド信号 φＣＬ：リセットフィールドスルークランプ信号 φＡＤ：積分終了信号兼ビデオ出力タイミング信号 ＶAGC ：積分制御基準電圧 Ｖo ：ビデオ信号 Ｖout ：ビデオ信号出力 ＶＲＭ：モニタ基準電圧（AGC レベル） Ｍ１、Ｍ２：モニタセンサ信号 ＭＤ：モニタダークセンサ信号 Ｓ／ＨCTL ：サンプルホールド制御信号 ＶSCTL：基準電圧コントロール信号

【００２４】本実施例では、ＣＣＤ測距センサユニット
２０のモニタ基準レベル（AGC レベル）ＶRMを、 ＶＲＭ＝ＭＤ−（ＶＳ−ＶAGC ） …… により設定する。そしてＳ／Ｈクランプ回路２５３に入
力する補正基準電圧ＶＳ′を、 ＶＳ′＝ＶＳ＋（ＶＳ−ＶAGC ）…… にレベルアップすることに特徴がある。

【００２５】ここで、積分制御基準電圧ＶAGC は、ＡＦ
モニターセンサ２０５、２０６の積分終了レベルを決定
する電圧である。つまり、モニタダークセンサ信号ＭＤ
から（ＶＳ−ＶAGC ）だけ下げたレベルをモニタ基準レ
ベルＶＲＭとしてセットし、ＡＦモニターセンサ２０
５、２０６のモニタセンサ信号Ｍ１、Ｍ２レベルがモニ
タ基準レベルＶＲＭに達するまで積分を行なう。

【００２６】また、モニタ基準レベルＶＲＭを、積分制
御基準電圧ＶAGC だけを使用してＶＲＭ＝ＭＤ−ＶAGC
としないのは、モニタダークセンサ信号ＭＤのレベルは
変動することがあるためである。ＶＲＭ＝ＭＤ−（ＶＳ
−ＶAGC ）とすれば、モニタダークセンサ信号ＭＤのレ
ベルが不明であっても、積分制御基準電圧ＶAGC は、外
部基準電圧ＶＳを基準としてＤ／Ａコンバータ２１５に
よって生成され、しかも積分制御基準電圧ＶAGC は０〜
ＶＳの間で可変できるからである。

【００２７】外部基準電圧ＶＳは、Ｓ／Ｈクランプ回路
２５３の出力の基準電圧となるレベルであるが、ビデオ
信号出力Ｖout のレベルが基準レベルよりも下がってし
まう。そこで本実施例では、この外部基準電圧ＶＳを、
式のようにアップ補正することにより、飽和出力電圧
の上昇、言い替えれば、積分レンジ（ダイナミックレン
ズ）の拡大を図っている。

【００２８】本実施例では、外部基準電圧ＶＳにより、
ＣＰＵ３１とＤ／Ａコンバータ２３５により積分制御基
準電圧ＶAGC を作っているので、これらの差電圧を、式
を実現する回路により作り出している。

【００２９】図５に示した実施例では、この補正基準電
圧ＶＳ′を、コンデンサＣ５により生成している。図５
は、補正基準電圧ＶＳ′を生成するアナログ回路の一例
である。図５において、符号ＳＷ１〜ＳＷ７で示した方
形の箱はアナログスイッチ（スイッチ）であって、スイ
ッチＳＷ１〜ＳＷ７はそれぞれ、入出力ラインの内、一
直線状の２本のラインが信号ラインであって、これらと
直交する方向の１本のラインがON/OFFを制御するコント
ロールラインである。そしてスイッチＳＷ１〜ＳＷ７は
それぞれ、このコントロールラインが“Ｈ”レベルのと
きにオンし、“Ｌ”レベルのときにオフする。

【００３０】ＣＰＵ３１およびＤ／Ａコンバータ２３５
で生成された積分制御基準電圧ＶAGC は、アナログスイ
ッチＳＷ４を介してモニタ基準電圧ＶＲＭ生成用のコン
デンサＣ４の出力側端子およびオペアンプ２３７の非反
転端子、およびアナログスイッチＳＷ５を介して補正基
準電圧ＶＳ′生成用のコンデンサＣ５の入力側端子に入
力される。コンデンサＣ４の入力側端子には、アナログ
スイッチＳＷ１、ＳＷ２を介してモニタダークセンサ信
号ＭＤおよびアナログスイッチＳＷ３を介して外部基準
電圧ＶＳが入力される。コンデンサＣ５の出力側端子に
は、アナログスイッチＳＷ７を介して外部基準電圧ＶＳ
が入力される。

【００３１】また、さらに図８に示したモニタダークセ
ンサ信号ＭＤは、電界効果トランジスタＴｒ１のソース
に入力され、バッファとアナログスイッチＳＷ３を通し
て一旦コンデンサＣ３に電荷として蓄積されてから、ア
ナログスイッチＳＷ２を介してコンデンサＣ４の入力側
端子に入力される。コンデンサＣ４の出力は、オペアン
プ２３７により増幅され、モニタ基準レベル（AGC レベ
ル）ＶＲＭとして出力される。電界効果トランジスタＴ
ｒ１のドレインには正電圧Ｖccが接続され、ゲートには
ＣＰＵ３１の積分コントロールポートＰφINT がインバ
ータ２３３を介して接続されている。

【００３２】以上の処理を実現する制御を、さらに図８
に示したフローチャートを参照して説明する。なお、こ
の回路の動作タイミングチャートして、図６には積分開
始から読出しまでの全体タイミングチャートを、図７に
は積分出力電圧Ｖout の波形を拡大して示してある。こ
のフローチャートにかかる処理は、ＣＰＵ１１のROMに
メモリされたプログラムに基づいてＣＰＵ１１によって
実行される。また、このフローチャートには、測光スイ
ッチＳＷＳがオンされていることを条件として入る。

【００３３】この積分処理に入ると、先ず、ＣＰＵ１１
は積分コントロールポートＰφINT、サンプルホールド
ポートＰS/HCTL、オートゲインポートＰAGCS/H、基準電
圧ポートＰVSCTL 、ポートＰ０〜Ｐ７を初期化する（Ｓ
１０１）。初期状態では、基準電圧ポートＰVSCTL が
“Ｈ”レベルであるが、他のポートＰは“Ｌ”レベルで
ある。この状態では、スイッチＳＷ１、ＳＷ２、ＳＷ
５、ＳＷ７がオンし、スイッチＳＷ３、ＳＷ４、ＳＷ６
がオフする。コンデンサＣ３は、モニタダークセンサ信
号ＭＤのレベルがトランジスタＴｒ１により正電圧Ｖcc
にプルアップされているので、コンデンサＣ４は入力側
にのみ正電圧Ｖccが印加され、Ｖccレベルで充電され
る。一方、コンデンサＣ５の両端には積分制御基準電圧
ＶAGC と外部基準電圧ＶＳが印加される。

【００３４】次に、オートゲインポートＰAGCS/Hを
“Ｈ”レベルに立ち上げるので（Ｓ１０３）、アナログ
スイッチＳＷ３、ＳＷ４がオンし、アナログスイッチＳ
Ｗ２がオフする。これにより、コンデンサＣ４には−
（ＶＳ−ＶAGC ）の電圧がメモリされる。

【００３５】この状態でポートＰ０〜Ｐ７に第１積分制
御基準電圧ＶAGC1レベルに相当するデジタル信号を出力
することにより、第１積分制御基準電圧ＶAGC1を出力す
る（Ｓ１０５）。これにより、コンデンサＣ４には−
（ＶＳ−ＶAGC1）レベルが蓄積される。

【００３６】オートゲインポートＰAGCS/Hを“Ｌ”レベ
ルに落す（Ｓ１０７）。コンデンサＣ３はモニタダーク
センサ信号ＭＤレベルなので、コンデンサＣ４にモニタ
ダークセンサ信号ＭＤが加算される。これにより、トラ
ンジスタＴｒ１はモニタダークセンサ信号ＭＤを切り放
して、積分を開始する。不図示のモニタセンサおよび光
センサも同時に積分を開始し、被写界光を受光する。そ
の後、不図示の積分終了信号ポートが“Ｌ”レベルに落
ちるのを待ち（Ｓ１１１）、落ちたらサンプルホールド
ポートＰS/HCTLを“Ｈ”レベルに立ち上げる（Ｓ１１
３）。これにより、アナログスイッチＳＷ１がオフし
て、モニタダークセンサ信号ＭＤがコンデンサＣ３から
切り離される。

【００３７】次に、第２積分制御基準電圧ＶAGC ２をセ
ットする（Ｓ１１５）。これにより、コンデンサＣ５の
両端子間電圧は、（ＶＳ−ＶAGC ２）になる。そして、
積分終了信号ポートＰφＡＤから出力されるパルス（積
分終了信号φＡＤ）の立ち下がりをカウントして、この
立ち下がりが２回来るのを待つ（Ｓ１１７、Ｓ１１
９）。積分終了信号φＡＤの立ち下がりを２回待つの
は、第２センサ部２０４の先頭にある遮光センサ２０４
ｄが３ビットあるので、２ビット分の信号を無視するた
めである。

【００３８】次に、基準電圧ポートＰＶSCTLを“Ｌ”レ
ベルに落すことにより、補正基準電圧ＶＳ′は、ＶＳ′
＝ＶＳ＋（ＶＳ−ＶAGC2）になる（Ｓ１２１）。これに
より、遅れ時間を入れても遮光センサ２０４ｄの３ビッ
ト目から基準電圧が元の外部基準電圧ＶＳから（ＶＳ−
ＶAGC2）分上昇したことになる。次に、第１、第２セン
サ部２０３、２０４が積分した電荷を転送部２０１に転
送し、読み出してＳ／Ｈクランプ回路２５３でクランプ
する。Ｓ／Ｈクランプ回路２５３は、補正基準電圧Ｖ
Ｓ′を基準電圧として各積分値を積分出力電圧に変換す
る。そして、Ｓ／Ｈクランプ回路２５３から出力される
画素単位の積分出力電圧をA/D 変換し、それぞれをメモ
リする（Ｓ１２３）。以上の処理によりメモリされた画
素信号は、公知のプレディクタ演算等を行なうアルゴリ
ズムによって処理され、デフォーカス量が検出される。

【００３９】図９には、補正基準電圧ＶＳ′生成回路の
第２実施例を示してある。この第２実施例は、ビデオ信
号出力Ｖout が外部基準電圧ＶＳを越えて出力される場
合に対処したことに特徴を有する。基準電圧コントロー
ルポートＰＶSCTLが“Ｌ”レベルのときには、積分制御
電圧ＶAGC がアナログスイッチＳＷ８を通って補正基準
電圧ＶＳ′として出力され、基準電圧コントロールポー
トＰＶSCTLが“Ｈ”レベルのときには外部基準電圧ＶＳ
がそのままアナログスイッチＳＷ９を通って補正基準電
圧ＶＳ′として出力される。

【００４０】第２実施例の処理は、第１実施例の処理と
同様である。ただし、図８に示したフローチャートにお
いて、Ｓ１１５の第２積分制御電圧ＶAGC は、絶対値で
設定する。その後、Ｓ１２１において基準電圧コントロ
ールポートＰＶSCTLを“Ｌ”レベルにすることにより、
ＶＳ′＝ＶAGC が出力される。ここでＶAGC は、外部基
準電圧ＶＳを元にしてＤ／Ａコンバータ２３５により生
成しているので、０≦ＶAGC ≦ＶＳになる。したがって
ビデオ信号出力Ｖout が外部基準電圧ＶＳを越えて出力
される本実施例においては、例えば外部基準電圧ＶＳを
越えて出力される電圧をΔＶとすると、ＶＳ′＝ＶAGC
＝ＶＳ−ΔＶと設定することにより、ビデオ信号出力Ｖ
out は外部基準電圧ＶＳを基準に出力することができ
る。

【００４１】図１０には、補正基準電圧ＶＳ′生成回路
の第３の実施例を示してある。この第３の実施例は、ビ
デオ信号出力Ｖout が外部基準電圧ＶＳを越えても越え
なくてもいずれの場合にも対処できることに特徴を有す
る。外部基準電圧ＶＳは、抵抗ｒ１を介してオペアンプ
の３７３の反転入力端子に入力されている。さらにオペ
アンプの３７３反転入力端子は、抵抗ｒ３を介して接地
され、同オペアンプ３７３の出力が抵抗ｒ２を介して入
力されている。一方、オペアンプ３７３の反転入力端子
には、積分制御電圧ＶAGC が入力されている。この第３
の実施例では、オペアンプ３７３の出力が補正基準電圧
ＶＳ′となる。

【００４２】この第３の実施例では補正基準電圧ＶＳ′
を、下記式により表わすことができる。 ＶＳ′＝（１＋ｒ２／ｒ３）Ｖcc＋（ＶAGC −Ｖcc）×ｒ２／ｒ１ ＝（１＋ｒ２／ｒ１＋ｒ２／ｒ３）・ＶAGC −（ｒ２／ｒ１）・ＶＳ ここで、ｒ１＝１００（ＫΩ）、ｒ２＝２０（ＫΩ）、
ｒ３＝８０（ＫΩ）、ＶＳ＝４（Ｖ）とすると、ＶＳ′
＝1.45×ＶAGC −0.2 ×ＶＳとなる。つまり、図１１に
示すように、この回路の入出力特性は、ＶAGC ＝０
（Ｖ）のときにＶＳ′＝-0.2×ＶＳ＝-0.8（Ｖ）、ＶAG
C ＝ＶＳ＝４（Ｖ）のときにＶＳ′＝1.25×ＶＳ＝５
（Ｖ）の点を通る直線で表わされる。また、ＶＳ′＝４
（Ｖ）になるＶAGC は3.31（Ｖ）となる。

【００４３】実際には、片電源で使用した場合には、オ
ペアンプの出力は負電圧には振れないので、図１１に点
線で示した様に１Ｖ程度の出力を持つ。そこで、ＶAGC
＝3.31（Ｖ）を基準に考えると、ＶＳ′は４Ｖを中心に
プラスマイナスに振れることができるので、ビデオ信号
出力Ｖout が外部基準電圧ＶＳに対してプラスに出ても
マイナスに出ても補正することが可能である。なお、本
実施例においては、図８のフローチャート中、Ｓ１２１
に基準電圧コントロールポートＰＶSCTLの操作は不要で
ある。

【００４４】

【発明の効果】以上の説明から明らかな通り本発明の焦
点検出センサ装置は、焦点検出受光手段が積分し、増幅
手段により増幅された積分信号を所定のレベルを基準に
して出力する出力手段の所定レベルを可変にしたので、
オフセット電圧補正などの補正が簡単になり、積分出力
電圧の飽和出力電圧範囲やダイナミックレンジの拡大が
可能になり、コントラストの低い被写体や、高輝度の被
写体に対しても、焦点検出受光手段の積分出力電圧が飽
和し難くなり、正確な焦点調整動作を実行できるように
なる。

【図面の簡単な説明】

【図１】本発明を適用した一眼レフカメラの要部構成を
ブロックで示す図である。

【図２】同一眼レフカメラのＡＦセンサユニットの駆動
回路構成を示すブロック図である。

【図３】同ＡＦセンサユニットのセンサ部およびモニタ
部の構成の概要を説明する図である。

【図４】積分時間終了電圧および基準電圧を生成する回
路の一例を示す回路図である。

【図５】ＡＦセンサユニットの駆動回路に含まれるクラ
ンプ回路の一例を示す回路図である。

【図６】同ＡＦセンサユニットの全体タイミングチャー
トを示す図である。

【図７】同ＡＦセンサユニットの積分出力電圧の波形を
拡大したタイミングチャートを示す図である。

【図８】同ＡＦセンサユニットの処理に関するフローチ
ャートを示す図である。

【図９】第２実施例の回路構成を示す図である。

【図１０】第３実施例の回路構成を示す図である。

【図１１】積分制御電圧ＶAGC と補正基準電圧ＶＳ′と
の関係をグラフで示す図である。

【符号の説明】

１０ カメラボディ ２０ ＣＣＤ焦点検出センサユニット ２０１ ＣＣＤラインセンサ ２０２ ＣＣＤ転送部 ２０３ 第１センサ部 ２０４ 第２センサ部 ２０５ モニタセンサ部 ２０６ モニタセンサ部 ２０７ モニタダークセンサ ２１５ メモリー部 ２１６ メモリー部 ２３ ドライバー＆タイミング発生回路 ２５３ Ｓ／Ｈクランプ回路 ３１ ＣＰＵ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川崎 雅博 東京都板橋区前野町２丁目36番９号 旭光 学工業株式会社内

Claims (7)

【特許請求の範囲】
1. 【請求項１】 結像レンズを介して被写体光を受光し、
   電気信号に変換して積分する複数の受光手段を備えた焦
   点検出受光手段と、 前記各受光手段が積分した積分信号を逐次転送する転送
   手段と、 この転送手段が出力した前記積分信号を増幅する増幅手
   段と、 基準レベルを出力する基準レベル出力手段と、 この基準レベル出力手段から出力された基準レベルを基
   に出力レベルを可変できるレベル可変手段と、 このレベル可変手段の出力レベルを基準にして前記増幅
   手段が出力した増幅信号を出力する出力手段と、を有す
   ること、を特徴とする焦点検出センサ装置。
2. 【請求項２】 請求項１において、前記焦点検出受光手
   段および前記転送手段は、多数の光電変換素子および積
   分手段、およびこれらの積分手段が積分した電荷を逐一
   転送する転送部を備えたＣＣＤラインセンサであるこ
   と、を特徴とする焦点検出センサ装置。
3. 【請求項３】 請求項１に記載の基準レベル出力手段は
   さらに積分制御用基準電圧ＶAGC を出力し、前記レベル
   可変手段は出力レベルＶＳ′を、前記基準レベルをＶＳ
   とすると、 ＶＳ′＝ＶＳ＋（ＶＳ−ＶAGC ） の関係が成立するレベルに設定すること、を特徴とする
   焦点検出センサ装置。
4. 【請求項４】 請求項１に記載の基準レベル出力手段は
   さらに積分制御用基準電圧ＶAGC を出力し、前記レベル
   可変手段はその出力レベルＶＳ′を、 ＶＳ′＝ＶAGC （但し、ＶＳは前記基準レベル、０≦ＶAGC ≦ＶＳ）の
   関係が成立するレベルに設定すること、を特徴とする焦
   点検出センサ装置。
5. 【請求項５】 請求項１に記載の基準レベル出力手段は
   さらに積分制御用基準電圧ＶAGC を出力し、前記レベル
   可変手段はその出力レベルＶＳ′を、レベル可変手段の
   ゲイン設定用抵抗値をそれぞれｒ１、ｒ２、ｒ３、前記
   基準レベルをＶＳとすると、 ＶＳ′＝（１＋ｒ２／ｒ１＋ｒ２／ｒ３）・ＶAGC −（ｒ２／ｒ１）・ＶＳ の関係が成立するレベルに設定すること、を特徴とする
   焦点検出センサ装置。
6. 【請求項６】 結像レンズを介して入射する被写体光を
   受光し、電荷信号に変換して積分する複数の光電変換素
   子を備え、これらの光電変換素子によって生成される積
   分信号から第１の焦点検出用信号を生成する第１信号生
   成手段と、 設定値を格納する格納手段と、 この格納手段に格納された設定値に基づいて前記光電変
   換素子の電荷積分時間を制御する積分時間制御手段と、 予め設定されている所定の基準値に基づいて、前記第１
   の焦点検出用信号を増幅して第２の焦点検出用信号を出
   力する増幅手段と、 前記第２の焦点検出用信号を、前記格納手段に格納され
   た設定値に基づいてレベルシフトし、第３の焦点検出用
   信号を出力するレベルシフト手段と、 前記格納手段、前記積分時間制御手段、およびレベルシ
   フト手段を制御する制御手段とを備え、 前記制御手段は、前記積分時間制御手段による電荷積分
   開始前は、前記格納手段に第１の設定値を設定する一
   方、前記電荷積分完了後は、第２の設定値を設定するこ
   と、を特徴とする焦点検出センサ装置。
7. 【請求項７】 請求項６において、前記第２の設定値
   は、前記増幅手段のオフセット成分を補正するための補
   正値であること、を特徴とする焦点検出センサ装置。