JPS60149165A - 電荷転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野　一 本発明は、大容量の電荷蓄積部から、小容量の電荷蓄積
部に信号電荷を転送する電荷転送装置に関し、特に内部
バイアス電荷を用いる呼び水転送装置の転送効率の増大
を図り、かつ高集積化および高速動作を可能にすること
のできるものを提供しようとするものである。

従来例の構成とその問題点 寸ず第１図に最も基本的な呼び水転送装置（Ｃｈａｒｇ
ｅ　Ｐｒｉｍｉｎｇ　Ｔｒａｎｓｆｅｒ　Ｄｅｖｉｃｅ
、以下、ＣＰＤと略記する）の断面構造ａ、そのＣＰＤ
の等価回路す、そのＣＰＩ）の駆動パルスタイミングＣ
を示して説明する。

第１図において、Ｐ基板１０４に形成されたｎ＋領域１
０１の電荷蓄積部容量をＣＢ　、　ｎ＋領域１０２の電
荷蓄積部容量をＣＢ　、　ｎ＋領域１０３の電荷蓄積部
容量をＣＤとすると、ＣＰＤを用いる一般条件としては
、通常、ＣＢ　）　ＣＢ　）　Ｃｐが成り立つＯｎ＋領
域１０１とｎ＋領域１０２の間の反転層１０５は電極Ｔ
Ｇ１に電圧が印加される時に形成され、これはＭＯ３電
界効果トランジスタ（ＦＥＴ　）Ｑ１がオンとなること
を表わ腰ｎｉ域１０２とｎ＋領域１０３の間の反転層１
０６は電極ＴＧ２に電圧が印加される時に形成され、こ
れはＭＯ３ＦＥＴ２がオンとなることを表わす。

このＣＰＤの動作を第１図（Ｃ）のパルス・タイミング
図にもとづいて説明する。

初期電位設定は、スイッチ１０Ｂをオンにすることによ
りｎ領域１０３の電位をＶ。に設定する。

ｎ　領域１０２の電位は、転送ゲート電極ＴＧ２に電圧
を印加してＭＯ８ＦＥＴＱ２がオンとなる時に形成され
る反転層１０６のチャネル電位ｖ１　に設定される。ｖ
ｌ　はＴＣ２に印加される電圧によって決捷る。通常ｖ
１〈ｖｏである。

ｎ　領域１０１の電位は、転送ゲート電極ＴＧ１に電圧
を印加してＭＯ３ＦＥＴＱ１がオンとなる時に形成され
る反転層１０５のチャネル電位ｖ２に設定される。ｖ２
はＴＧｌに印加される電圧によって決まる。通常ｖ２〉
ｖｌである。

実際の信号電荷の転送は、♂領域１０１からｎ＋１．領
域１０３への呼び水転送手段（後述）により行なわれる
。第１図（Ｃ１のパルスタイミングにより呼び水転送動
作を説明する。

まず、ｔ−ｔｌの時にパルスφＴＧ１の）・インベルが
ＴＧｌに印加される。この時、ＭＯ３ＦＥＴＱ１がオン
となり、ｎ＋領域１０２の等価容量ＣＢからｎ”１１域
１０２の電位ｖ１とチャネル１０５の電位Ｖ　との差（
ｖ２−’ｖ１）　に対応する内部バイアス電荷ＱＢ−（
ｖ２−ｖｌ）ＣＢが計領域１０１の等価容量Ｃ８に注入
される。これはプライム−イン（ｐｒ　１ｍ５−ｉｎ　
）と呼ばれる。従ってＣ８中にはじめに光照射などによ
る信号電荷Ｑｓがあれば、この時Ｃ８中には（Ｑｓ＋Ｑ
Ｂ）が存在することになる。

次いで、ｔ−ｔ２の時にパルスφＴＧ１がハイレベルの
ままパルスφＴＣのハイレベルがＴＣに印加される。こ
れにより、電極ＴＣと♂領域１０２間の絶縁物１０７の
容量Ｃ８を介した静電誘導効果により、ｎ＋領域１０２
の電位ｖ２に電位ΔＶが重畳されて♂領域１０２の電位
はｖ２＋Δ■＝■３（〉ｖ２）となる。従って、電位ｖ
２を有するｎ＋領域１０１（等価容量Ｃ８）からより深
い電位ｖ３を有するｎ＋ｌＪ域１０２（等価容量ＣＢ）
へ（Ｑ８十ＱＢ）が転送される。これをプライム・アウ
ト（ｐｒ　ｉｍｅ−ｏｕ　ｔ　）と呼ぶ。

上記プライム・インとプライム・アウトとを併せてプラ
イミング転送と呼び、その転送損失ＥＰは内因性転送限
界成分のみをとれば次式で与えられることが知られてい
る（電子材料ｖｏ１１９．爲１２　、１９８０参照）Ｏ ＥＰ＝　・・・・・・（１） １　＋ＡＢ　（ＯＢ　＋２ＱＢ　）　十Ａ３　（Ｏ８＋
ＱＰ　）ＱＰここで ｔＴＧｌ：　φＴＧ１のハイレベル期間β　：デバイス
定数 次に、を二ｔ３の時にパルスφＴＣカハイレベルのまオ
でパルスφＴＧ１がローレベルに変化する。

これでＭＯ８ＦＥＴＱ１がオフとなり、一方、電荷（Ｑ
ｓ＋ＱＢ）もｎ＋領域１ｏ２（等価容量ＣＢ）に転送完
了していることになる。以上で、プライミング転送が完
了する。

−１で、１＝１４の時にパルスφ７ｃ　カｃｆｆ　Ｌ／
ベベルなり、ｎ領域１ｏ２（等価容量ＣＢ）の電位は初
期設定値ｖ１　に戻る。このとき、電位ｖ１より浅い電
位を有するのは信号電荷Ｑｓのみとなる。

最後に、１　＝＝　１６の時にパルスφＴＧ２のハイレ
ベルがＴＣ２に印加されてチャネル１０６の電位がｖｌ
　となる。この結果、ｎ＋領域１ｏ２（等価容量ＣＢ）
内のｖ１以下の電位を有する信号電荷Ｑｓのみがｎ＋領
域１０３（等価容量ＣＤ）に転送される。これはスキミ
ング転送と呼び、その転送損失Ｅｓは、内因性転送限界
成分のみをとれば、次式で与えられることが知られてい
る（電子材料ｖｏ１１９、爲１２，１９８０参照）。

ｔＴＧ２　：φＴＧ２のハイレベル期間β′　：デバイ
ス定数 以上で、呼び水転送（＝プライ゛ミング転送十スキミン
グ転送）の１サイクルが終了する。

コノ呼び水転送（Ｃｈａｒｇｅ　Ｐｒｉｍｉｎｇ　Ｔｒ
ａｎｓｆｅｒ。

以下、ＣＰＴと略記する）手段により、大容量Ｃ８から
小容量ＣＤへ信号電荷Ｑｓの転送が実施される。このこ
とは、また、ｎ＋領域１０１の電位をｎ＋領域１０３側
から設定できることを意味している。

このＣＰＴ手段の問題点は、（１）　＋　（３）式で示
される転送損失をどこまで小さくできるかということと
（３）式に示されるスキミング転送の損失Ｅｓが電荷Ｑ
ｓに依存していて、つまり光量依存性をもつので、低照
度で使用するときにこのＥｓをどこまで小さくできるか
ということである。

この点を明確にするために、プライミング転送がバイア
ス電荷のある不完全転送であり、スキミング転送がバイ
アス電荷のない不完全転送なので、まず、一般の不完全
転送動作を検討する。

一般に、ＭＯＳＦＥＴが飽和状態で動作する時の電荷転
送が不完全転送として知られ、その不完全転送係数（又
は転送損失、非転送効率）Ｅは、ここで、Ｑｏ　＝　転
送前の全電荷量 Ｑｔ）　：　転送されなかった電荷量 と表わされる。

このＥに関する微分方程式は、たとえば・・・・・・・
・・・−・・・・（６）ここで、ｑｍ　：順方向伝達コ
ンダクタンスｑｒ　＝逆方向伝達コンダクタンス Ｅｓ−５：界面準位又は表面準位が原因の不完全転送係
数　゛ ＣＢＳ　二ＭＯ８ＦＥＴＱ２の有効界面準位容量ｖＢＯ
＝ＣＤに転送すべき電荷がＣＢにない時の電位 ｖＢｓｏ：転送すべき電荷がＣＢＳにない時の電位 ■Ｂ　＝ＣＢの電位 ｖＢＳ二〇ＢＳの電位 （６）式の解は次のように表わされる。

Ｅ　＝　Ｅ　ｉ＋ＣＤ＋ＥＣ＋ＥＣ、ＳＳ＋Ｅ　ｉ、　
Ｂｓ−・・・−−（７）ここで、Ｅｉ：内因性転送限界
を表わす転送損失 ＥＤ　：　ＣＤからＣＢへのフィートノ（ツク〜゛効果
を表わす転送損失 Ｅｃ：信号電荷による蓄積容量ＣＢの 変調を表わす転送損失 ＥＣ，８８：界面準位容量変調を表わす転送損失 Ｅｉ　ＳＳ　”界面準位を介した内因性転送限界を表わ
す転送損失 Ｃニア）式の夫々の項についての結果は次の通りである
。

ここで、Ｑｓ：信号電荷 Ｑｓｓ　：界面準位中の全電荷 Ｃｏｈ：ゲート酸化膜容量とチャネル −基板間容量の和 ただし、”ｉ、ＳＳ　は通常ＥＣ，３８に比べて十分率
さいので以後無視する。

上記の転送損失で（８）式は（３）式と等価であること
は容易に証明できる。

ｎ＋領域１０２からｎ＋領域１０３にチャネル１０６を
通して電荷転送する時は、−一にｎ”ｆＪ域１０２の電
位ＶＢとｎ増域１０２の近傍のチャネル１０６の電位ｖ
Ａとは等しくない。このＶＢとＶＡ　の関係は、次式の
ようになる。

ここで、■　＝転送電荷のないときのＶＡ更に、次の関
係がめられている。

ここで、Ｌｃ：有効チャネル長 μ　：キャリア移動度 Ｃ４：チャネル部容量 Ｗ：チャネル幅 これらを用いると、（９）、（１０）、（１１）式は次
のように書きなおされる。

ここで、ＣＧ：ゲート容量 （９’）＋（１０’）＋（１１’）式より、これらの転
送損失がダイナミック・ドレイン・コンダクタンス効果
（以下、ＤＤＣ効果と略記する）として知られるフィい
ることがわかる。

更に、（８）　＋　（９’）式より、ＣＢを小さくする
ことが必要であることもわかる。又、（９’）　、　（
ＩＣ／）　式からは、チャネル部１０６のゲート容量Ｃ
Ｇを小さ　・くすることが必要であり、（１１′）式か
らは界面準位を減少することが必要であることがわかる
。

以上がスキミング転送に対する転送損失である。

次に、（５）式のＥをＭＯ８ＦＥＴＱ２に適用すると、
ＭＯ３ＦＥＴＱ１の時と同様にブライミング転送に対す
る夫々の転送損失が得られる。この場合、スキミング転
送と異なるのは内部バイアス電荷ＱＢの存在であり、こ
れを考慮した転送損失は、（８）　＋　（９’）〜（１
１′）式と対応して次のように表わされる。

ここで、Ｑｌ　についてめた（８）　＋　（９’）〜（
１１’）　式と対応するＱ２の物理量にはプライム 「ツ」を添えである。

Ｂは、ＱＢの効果を等測的に表わすものであり、”ｍの
増倍効果を示す。

ここで、（１７）式が（１）式と対応することは明らか
である。

（１Ｂ）〜（２０）式より、プライミング転送において
いことがわかる。更に、（１７）　、　（１８）式より
、Ｃ３を小さくすることが必要であると同時に、ＣＢを
小さくしすぎるのはよく雇いこともわかる。従って、Ｃ
Ｂについては（８）　＋　（９つ式及び（１７）　＋（
１８）　式から最適値をめる必要がある。

また、（１８）＋（１９）　式よりチャネル部１０６の
ゲート容量Ｃ′Ｇの低減が必要であり、（２０）式から
は界面準位を減少することの必要性がわかる。

以上の検討結果から、ＣＰＤの転送効率改善の為の設計
指針として次のように整理できる。

■　ｎ＋領域１０２＋７）容量ＣＢはｎ１領域１０１（
７）容量Ｃ８と♂領域１０３の容量ＣＤが決まれば最適
値が存在する。

■　ＤＤＣ効果として知られるフィードバック要である
。

■　チャネル部１０６，１０６に対応するゲート容量Ｃ
Ｇ、　Ｃ’Ｇの低減が必要である。

■　チャネル部１０５，１０６部の界面準位の低減が必
要である。

これら■〜■に対して、従来ＣＰＤの転送効率改善方法
として用いられていたのは■であり、この方法により実
用的な転送効率が獲得できるようになったが、転送時間
が１μｓｅｃ以上必要という速度限界の問題が存在した
ため高速化が困難となっていた。

また、高集積化を画ると、必然的にＬｃ及びＬ′ｃの減
少をもたらすので、■の指針に反するため転送効率が著
しく低下してしまうという問題も生じていた。

発明の目的 そこで、本発明は、上記の様な従来の問題点を解消して
、転送損失の大幅な低減（とくに上記■の指針に対応し
た低減）を図ると共に、高速動作および高集積化を可能
にした呼び本伝送装置の実現を目的とする。

発明の構成　。

その基本的な考え方は、従来にはＦＥＴの飽和動作機構
が原因でプライミング転送動作とスキミング転送動作の
性能が制限されていたので、これを解決するということ
である。

つまり、従来のＦＥＴのチャネル部の不純物密度は高く
、シかも、チャネルの幅に比べてゲート電極の寸法など
から決まるチャネル長が長いために細く長い電流通路が
形成されていて、ソース領域から固有グー）（ＦＥＴで
は電位障壁を与える所ではなく、チャネルピンチオフ以
前では空乏層によりチャネルが最も狭く絞られている点
の近傍、チャネルピンチオフ以後はピンチオフ点の近傍
）までの直列抵抗ｔＢ、特に細くて長いチャネル部の抵
抗Ｒｃが極端に大きくなり、その負帰還効果のためと、
ＦＥＴの電流〜電圧特性が飽和特性を示すようになって
いた。

しかも、ドレイン電流が増加しようとすると（これは、
プライミング転送には特に対応する）直列抵抗ｒｓの両
端の電圧降下が増大してチャネル−ゲート間に負帰還電
圧として実効的に重畳し、ますますチャネルが細く力っ
て、チャネル抵抗ＲＣが増大するという、いわば２重の
負帰還効果が働いて電流部−に飽和するものであった。

この負帰還効果が従来のＣＰＤの高速動作を不可能とす
る原因であった０ ここで、従来ＦＥＴの固有の変換コンダクタンスをＧｍ
、見かけの変換コンダクタンスをＧｍ０とすれば、直列
抵抗ｒｓの存在により、次式が一般に成立つ。

ここで、’５−Ｒ８Ｃ”Ｃ・・・・・・・・・・・・・
・・・・・・（２２）但し、”ｓｃ　：リース領域〜チ
ャネル入口までの直列抵抗 Ｒｃ　：チャネル抵抗 （２１）式は、ソースからピンチ・オフ点までの直列抵
抗ｒｓがすべて見かけの変換コンダクタンスＧ′工を小
さくすることに寄与していることを表わす。電流が飽和
領域にあるＦＥＴでは、ｒｓＧＩｎ）１　・・・・・・
・・・・・・・・・・・・・・（２３）となって、見か
けの変換コンダクタンスはほとんど直列抵抗の逆数に等
しいＱ 明らかにするために、（１４）　、　（１５）式から次
式を得る。

同時に、 である。（２６）式はスキミング転送に、（２６）はプ
ライミング転送に、それぞれ対応する。（２６）式を用
いると、（８）　＋　（９’）−（’１１’）式はとな
り、（２６）式を用いると（１７）〜（２ｏ）式は、と
なる。

（８）　＋　（２７）〜（２９）式及び（１７）＋　（
３０）〜（３２）式から、どのタイプの転送損失も（１
／ｃｒｍ）まだは（ｑｒ／ｑｍ）で支配されており、ｑ
ｍの寄与度合の大きなことがわかる。つ捷り、ｑ　につ
いてｇ　＝Ｇ　とすれば、ＣＰＤを構成するＭＯＳＦＥ
Ｔの直列抵抗ｒｓの値によるｑｍの低下が無視できない
ということである。

従って、本発明の目的を実現するには、ＣＰＤを構成す
るＭＯＳＦＥＴのｑｍを大きくすることが必要である・
同時に、ＤＤＣ効果を低減することも必要である。この
２条件を満足させるだめの本発明の構成は、信号電荷を
送り出す部分の電荷蓄積部とそれに隣接する転送ゲート
電極との間に反転増幅器を導入するものである。

実施例の説明 以下、図面を用いて、実施例を説明する。第２図（ａ）
　、　（ｂ）　ｌ　（Ｃ）は、本発明の一実施例゛の呼
び本伝送装置の構成図２等価回路図、駆動パルスタイミ
ング図である。

基本構成で、従来と同一の箇所は、第１図と同“一番号
で示しである。

第２図において、Ｐ形シリコン基板１０４に形成された
ｎ″穎域１０１の電荷蓄積部の電位Ｍ）ＳＦＥＴＧ３の
ゲートに伝達され、ＭＯ３ＦＥＴＱ３．Ｇ４で構成され
たインバータ増幅器Ａ２の出力が電極ＴＧ１に伝達され
る。この場合、Ｇ３は能動素子として動作し、Ｇ４は負
荷抵抗として動作する様、端子Ｓ１．Ｇ１．Ｄｌに電圧
が印加される。なお、電極Ｔ　Ｇ　１のオン、オフは、
端子Ｄ１に印加する電圧を正、零として制御する。

同様に、ｎ領域１０２の電荷蓄積部の電位はＭＯＳ　Ｆ
　Ｅ　Ｔ　Ｏ８のゲートに伝達され、ＭＯ８ＦＥＴＱ６
．Ｇ６で構成されたインバータ増幅器Ａ１の出力が電極
ＴＧ２に伝達される。この場合、Ｇ６が能動素子として
動作し、Ｇ６が負荷抵抗として動作する様、端子Ｓ２’
、Ｇ２．Ｄｓｋに電圧が印加される。なお、電極ＴＧ２
のオン、オフは、端子Ｄ２に印加する電圧を正、零とし
て制御する。

転送効率を支配する１０１部のＤＤＣ効果とは、ｎ″−
領域１０１の初期設定電位をｖ２とすれば、信号電荷が
光照射などで発生し、（■２−Δｖ２）となった時、信
号電荷が、ｎ＋領域１０２に転送していくと共に、ｎ領
域１０１の電位が（ｖ２−Δｖ２＋Δ２）と変化し、電
極ＴＧ１の印加電圧ｖＴＧ１が等測的に（■ＴＧ１−に
Δ２）となる事を表わす（但しに：定数）。そこで、イ
ンバータ増幅器Ａ２の微少信号利得を一α２　とすると
、電極ＴＧ１に、（−α２）（−Δｖ２＋Δ２）＝ａ２
（Δｖ２−Δ２）＝α２Δ′２の電位変動を伝達するこ
とになる。

よって、電極ＴＧ１における微少電位変動の関係として
、 α２Δ′２−にΔ２＝０　・・・・・・・・・・・（３
３）が成立すｈｓ、ＤＤＣ効果が抑圧される。

また、プライミング転送を行なうＭＯ３ＦＥＴ　Ｑｌの
”’ｍは、内部バイアス電荷でｇ′ｒｒ１（１＋Ｂ　）
を増倍され、さらにインバータ増幅器Ａ２を用いる事で
（１＋α２　）　ｑ’ｒｒ、　（１＋Ｂ　）　’　、、
、　、、、　、、、　、、・、、・（３４）と、小信号
利得α２によって大幅に改善されることになり、結果と
して、電荷転送速度の大幅な高速化が実現でき、転送効
率の大幅をもたらすことが、（１７）式、（３ｏ）〜（
３２）式から明らかである。

従って、インバータＡ２の設計条件の許容範囲は、バイ
アス電荷との関係で、極めて広くとれる利点をもつ。

同様に、転送効率を支配するもう一つの要素として、Ｔ
Ｇ２部のＤＤＣ効果とは、一領域１０２の初期電位をｖ
ｌ　とすれば、信号電荷がｎ＋領域１０１から転送され
て来て、（■１−Δｖ１）となった時、信号電荷が、ｎ
＋領域１０３に転送していくと共に、ｎ＋領域１０２の
電位が、（ｖｌ−Δｖ１＋Δ１）と変化し、電極ＴＧ２
の印加電圧ｖＴＧ２が等測的Ｋ　（ｖＴＧ２−　”Δ１
）となる事を表ワス（但シ、ｋ′：定数）。

ここで、インバータ増幅器Ａ１の微少信号利得を一α１
とすると、電極ＴＧ２に、 （−２１）（−Δｖ１＋Δ１）＝α１（Δｖ１−Δ、）
＝α１Δ′。

の電位変動を伝達することになる。

よって、電極ＴＧ２　における微少電位変動の関係とし
て、 α１ΔＶ、−に’Δ１−０　・・・・・・・・・・・・
・・・・・・（３５）が成立する時、ＤＤＣ効果が抑圧
される。

これは、また、スキミング転送を行なうＭ：）ＳＦＥＴ
Ｑ２のｑｍが、インバータ増幅器Ａ１を用いることで、 （１＋αＸ）ｇｍ　・・・・・・・・・・・・・・・・
・・・・・（３６）と小信号利得ａ１　によって大幅に
改善され、結果として、電荷転送速度の大幅な高速化が
実現でき、転送効率の大幅な増大をもたらすことが、（
８）式。

（２７）〜（２９）式から明らかである。この時、ＣＢ
はＣ８に比べて小さいという条件があるめで、インバー
タ増幅器Ａ１の設計条件の許容範囲も、インバータ増幅
器Ａ２に比べても厳しくならない。

次に、第２図（Ｃ＋）を用いて、本発明の呼び本伝送動
作を説明する。

まず、１＝１　の時に、パルスφＤ１　のハインベルが
Ｄｌに印加される。この時、インバータ増幅器Ａ２が動
作しく第２図０））のＳＷ２が導通することに対応）、
一領域１０２の等価容量ＣＢから、ｎ＋領域１０２の電
位■１とチャネル１０５の電位１０５の電位Ｖ　との差
、（ｖ２−ｖｌ）に対応する内部バイアス電荷ＱＢ−（
ｖ２−ｖｌ）×ＣＢがｎ＋領域１０１の等価容量Ｃ８に
注入される。この時、Ｃ８の電位が（ｖ２−Δｖ２）と
なり、それに対応して電極ＴＧ１の印加電圧ｖＴＧ１が
（ｖＴＧ１＋α２Δｖ２）となるので、Ｃ８への注入動
作がより効果的に行なわれる。この場合、Ｃ８に信号電
荷があれば、Ｃ８中に（Ｑ８＋ＱＢ　）が存在すること
になる。

次いで、ｔ−１２の時に、パルスφＤ１カハイレベルの
ママ、パルスφＴＣのハイレヘルカＴＣに印加される。

これにより、電極ＴＣと、♂領域１０２間の絶縁物１０
７の容量Ｃ８を介した静電誘電効果によりｎ＋領域１０
２の電位ｖ２に電位Δ■が重畳され、ｎ＋領域１０２の
電位は、Ｖ　２　＋Δｖ＝ｖ３（〉■２）となる。

従って、電位■２を有するｎ＋領域１０１（等価容量Ｃ
８）からより深い電位ｖ３を有する一領域１ｏ２（等価
容量ＣＢ）へ、（Ｑｓ十ＱＢ）が転送される。すでに述
べた様にこの時の転送効率を９９係以上とするには、内
部バイアス電荷ＱＢと、インバータ増幅器Ａ２の利得α
２により容易に実現でき、かつ、各々の設計の負担が少
ない。

次に、１＝ｌｓの時に、パルスφＴＣがハイレベルのま
まで、パルスφＤ１カローレベルＫｆ化−Ｊ−る。これ
で、ＭＯ３ＦＥＴＱ１がオフとなる。以上でプライミン
グ転送が終了する。

そして、ｔ＝ｔ４の時に、パルスφＴＣがローレベルと
なり、ｎ＋領域１０２（等価容量ＣＢ）の信号電荷Ｑｓ
を除いた電位は初期設定値ｖ１　に戻る。この時、電位
ｖ１　より浅い電位を有するのは、信号電荷Ｑｓのみで
ある。

最後に、１＝＝１５の時に、パルスφＤ２　の７・イン
ベルがＴＧ２に印加されて、インバータ増幅器Ａ１が動
作しく第２図中）のＳＷ２が導通することに対応）、チ
ャネル１０６の電位がｖｌ　となる。

この結果、ｎ＋領域１０２（等価容量ＣＢ）内のｖｌよ
り小さい電位を有する信号電荷Ｑｓのみがｎ＋゛領域１
０３（等価容量ＣＤ）に転送される。このスキミング転
送もＣＢが小さいので、転送効率を信号電荷Ｑｓに依存
せずに、９９係以上、維持するには、インバータ増幅器
Ａ１の利得−α１により容易に実現できるため、設計の
負担が少ない。以上で、本実施例の呼び水転送の１サイ
クルが終了する。

なお、以上の説明では、ｐ基板を用いたが、ｎ基板を用
いても、同様に適用できることは明らかである。

発明の効果 以上の様に本発明によれば、ブライミング転送のイン（
注入）とアウト（取出し）が、極めて高い転送効率で、
しかも高速度で、実現でき、寸だスキミング転送も同様
に、高い転送効率と高速度化が実現できる事により、呼
び水転送の性能を大幅に改善でき、かつ、設計の自由度
が増し、プロセスへの依存度も大幅に軽減される。この
事がら、大容量から小容量に信号電荷転送を行々う高密
度メモリの読出し部や、撮像装置などの半導体装置に対
する広汎な応用が期待できる。

【図面の簡単な説明】

第１図（ａ〕、Φ）　、　（Ｃ）は従来の呼び本伝送装
置の断面構造図、等価回路図、パルスタイミング図、第
２図（ａ）　、　（ｂ）　、　（Ｃ）は本発明の一実施
例における呼び水転送式の電荷転送装置の断面構造図、
等価回路図、パルスタイミング図である。 １０４・・・・・・Ｐ形シリコン基板、１０１，１０２
゜１０３・・・・ｎ領域、１０５，１０６・・・・・チ
ャネル、ＡＩ、Ａ２・・・・・・インバータ増幅器、Ｑ
３．Ｑ４゜Ｑ６．Ｑ６・・、、、、ＭＯＳ　Ｆ　Ｅ　Ｔ
　。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名早１
図 （ａ−） （Ｃ） ｔ＋　ｔｔ　ｔｓ　ｔａ　ｔｓ 第２図 ｔｌ　ｔ２　ｔｓ　ｔ４　ｔ５

Claims (1)

【特許請求の範囲】
1. 第１導電型の半導体基板と、この半導体基板」二に形成
   された前記第１導電型と逆の第２導電型の第１の電荷蓄
   積領域と前記第１の電荷蓄積領域より容量の小さい第２
   導電型の第２の電荷蓄積領域との間に、第１の電極と容
   量結合された第２導電型の第３の電荷蓄積領域を配し、
   前記第１の電荷蓄積領域と前記第３の電荷蓄積領域の間
   に第１のゲート電極を配置〜、前記第３の電荷蓄積領域
   と前記第２の電荷蓄積領域の間に第２のゲート電極を配
   し、前記第３の電荷蓄積領域と前記第２のゲート電極と
   の間、及び上記第１の電荷蓄積領域と上記第１のゲート
   電極との間の一方あるいは双方に反転増幅器を挿入した
   ことを特徴とする電荷転送装置。