JPS61160960A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS61160960A JPS61160960A JP60001071A JP107185A JPS61160960A JP S61160960 A JPS61160960 A JP S61160960A JP 60001071 A JP60001071 A JP 60001071A JP 107185 A JP107185 A JP 107185A JP S61160960 A JPS61160960 A JP S61160960A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- potential
- threshold voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000005669 field effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract 2
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 230000001419 dependent effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、基板温度の変化に伴ない生ずる電界効果トラ
ンジスタのしきい値電圧変動を緩和するものである。
ンジスタのしきい値電圧変動を緩和するものである。
従来の技術
本来、絶縁ゲート型(IG)電界効果トランジスタ(F
ET)のしきい値電圧は、第2図に示した様な温度依存
性を有する。この温度依存性は、ゲート絶縁膜厚、チャ
ンネル基板濃度等に依存するが、一般に、次式で表わす
ことができる(参考文献: Sze 2nd edit
ion Physics ofSemiconduct
or devices P2S5 )。
ET)のしきい値電圧は、第2図に示した様な温度依存
性を有する。この温度依存性は、ゲート絶縁膜厚、チャ
ンネル基板濃度等に依存するが、一般に、次式で表わす
ことができる(参考文献: Sze 2nd edit
ion Physics ofSemiconduct
or devices P2S5 )。
ここで、T:基板温度(K)
FB二二連導体フェルミ準位と真性フェルミ準位との差
C1:絶縁嗅容量(F 、ktl )
ε8:半導体の誘電率(F/ff1)
q:電子の電荷(C)゛
NA:半導体内の不純物濃度(/cd)E :禁制帯幅
(。■) たとえば、絶縁膜厚100 nm 、不純物濃度1 x
107cm の酸化シリコンを絶縁膜とするn型シ
リ37MO5FETの場合、その温度依存性は約2mv
/Cとなる。
(。■) たとえば、絶縁膜厚100 nm 、不純物濃度1 x
107cm の酸化シリコンを絶縁膜とするn型シ
リ37MO5FETの場合、その温度依存性は約2mv
/Cとなる。
従来、IGFETは、通常デジタル回路に用いられる事
が多く、また微小電圧差の検出には、センスアンプ回路
のように、まったく同じ構造の隣接しあったトランジス
タを対象に使用する事から、この様な温度差を問題にす
る事は少なく、これを緩和しようとする従来例も見当ら
ない。
が多く、また微小電圧差の検出には、センスアンプ回路
のように、まったく同じ構造の隣接しあったトランジス
タを対象に使用する事から、この様な温度差を問題にす
る事は少なく、これを緩和しようとする従来例も見当ら
ない。
一方、近年素子の物理寸法の縮小に伴ない、電界が強ま
る事により生ずるホット・キャリア効果。
る事により生ずるホット・キャリア効果。
移動度の低下、キャリア速度飽和等の諸問題をさける為
、電源電圧やしきい値電圧(VT)も下げる必要性が生
じて来た。しかし、(1)式からもわかる様に、しきい
値電圧の温度依存性は、電源電圧の低下等と共に、単純
に縮小する事はできない。このため、このvT温度依存
性により、しきい値電圧(vT)の下限が制限されてし
まう。たとえば、G、Baccarani 、M、R,
Wordeman、R,H,Dennard等がIEE
E Transaction on Electron
Devices。
、電源電圧やしきい値電圧(VT)も下げる必要性が生
じて来た。しかし、(1)式からもわかる様に、しきい
値電圧の温度依存性は、電源電圧の低下等と共に、単純
に縮小する事はできない。このため、このvT温度依存
性により、しきい値電圧(vT)の下限が制限されてし
まう。たとえば、G、Baccarani 、M、R,
Wordeman、R,H,Dennard等がIEE
E Transaction on Electron
Devices。
Vol、ED−31、no、4.PP、452−462
.Apr、1984のGeneralized Sca
ling Theory and It!+Appli
cation to a 374 Micromete
r MO3FETDesign” の中で述べられてい
る様に、0.26μmレベルのMOSFETを実現しよ
うとした時、使用温度範囲の上限を70°Cと設定する
と、vTの下限は常温では2somVとなってしまう。
.Apr、1984のGeneralized Sca
ling Theory and It!+Appli
cation to a 374 Micromete
r MO3FETDesign” の中で述べられてい
る様に、0.26μmレベルのMOSFETを実現しよ
うとした時、使用温度範囲の上限を70°Cと設定する
と、vTの下限は常温では2somVとなってしまう。
発明が解決しようとする問題点
以上、述べた様に、MOSFETのしきい値電圧の温度
依存性は、素子寸法や、電源電圧を縮小しても同様に縮
小する事ができないため、VTの値に対するvTの温度
依存性の比が大きくなり、vTの下限、ひいては、電源
電圧の下限を決める要因となる。
依存性は、素子寸法や、電源電圧を縮小しても同様に縮
小する事ができないため、VTの値に対するvTの温度
依存性の比が大きくなり、vTの下限、ひいては、電源
電圧の下限を決める要因となる。
本発明は、かかる点を解決するためになされたもので、
1つの基板電位をコントロールする回路を、半導体集積
回路の内部に付加することだけで、基板上のすべての同
一タイプ(n型か、あるいはp型)のIGFETの温度
依存性を緩和することを目的としている。
1つの基板電位をコントロールする回路を、半導体集積
回路の内部に付加することだけで、基板上のすべての同
一タイプ(n型か、あるいはp型)のIGFETの温度
依存性を緩和することを目的としている。
問題点を解決するための手段
本発明は、上記問題点を解決するため、半導体基板の電
位を、基板温度に応じて変えてやる事により、閾値電圧
の温度依存性を緩和するものである。
位を、基板温度に応じて変えてやる事により、閾値電圧
の温度依存性を緩和するものである。
作 用
本発明は、上記した構成により、基板電位を基板温度に
応じて、コントロールし、基板バイアス効果を利用し、
基板温度変化により生じたvT変動を補正する。
応じて、コントロールし、基板バイアス効果を利用し、
基板温度変化により生じたvT変動を補正する。
実施例
第1図は、本発明を構成する基板電位設定回路の一実施
例である。第1図において、1は基板電圧設定回路ブロ
ックを示し、2はそれにより、補償を受けるIGFET
を示している。本実施例では、これらの回路をSt基板
上に形成する。3はダイオードを示し、PN接合から成
るダイオードを順方向に4段直列に用いる。4は抵抗で
あり、半導体基板内の拡散層を用いて、約6にΩになる
よう形成する。端子6はグランド(Ov)に接続し、端
子6は−3,8vの負バイアスに接続して使用する。端
子7は、基板電圧の出力端子であり、ブロック2のFE
Tに供給される。また端子7の電位は、ダイオード3の
順方向電圧(VD)が、0.2mA常温で流した時07
Vであることから、−3,8+a Vl) = 1−0
(V)である。一方、ブロック2に示された、補償を
受けるFETは、ゲート酸化膜厚20nm、基板濃度3
x1o/iのn型MO3FETであり、温度補償される
前には、第3図aに示した様に、そのしきい値電圧は一
30’Cから+70℃の使用設定温度範囲において、d
V T/d Tz−1,smV/C程度の温度依存性
を有する。基板電圧設定回路1の基板電圧出力端子7の
電位の温度依存性と、その結果起こると想定されるvT
の補償分の計算結果は、第3図すの様になる。この基板
電圧の温度変化は、基板電圧設定回路1内に用いられた
pn接合ダイオードの順方向電圧VDの温度依存性がΔ
■D/ΔT =−1、8tczV/”Cあるため起こる
。
例である。第1図において、1は基板電圧設定回路ブロ
ックを示し、2はそれにより、補償を受けるIGFET
を示している。本実施例では、これらの回路をSt基板
上に形成する。3はダイオードを示し、PN接合から成
るダイオードを順方向に4段直列に用いる。4は抵抗で
あり、半導体基板内の拡散層を用いて、約6にΩになる
よう形成する。端子6はグランド(Ov)に接続し、端
子6は−3,8vの負バイアスに接続して使用する。端
子7は、基板電圧の出力端子であり、ブロック2のFE
Tに供給される。また端子7の電位は、ダイオード3の
順方向電圧(VD)が、0.2mA常温で流した時07
Vであることから、−3,8+a Vl) = 1−0
(V)である。一方、ブロック2に示された、補償を
受けるFETは、ゲート酸化膜厚20nm、基板濃度3
x1o/iのn型MO3FETであり、温度補償される
前には、第3図aに示した様に、そのしきい値電圧は一
30’Cから+70℃の使用設定温度範囲において、d
V T/d Tz−1,smV/C程度の温度依存性
を有する。基板電圧設定回路1の基板電圧出力端子7の
電位の温度依存性と、その結果起こると想定されるvT
の補償分の計算結果は、第3図すの様になる。この基板
電圧の温度変化は、基板電圧設定回路1内に用いられた
pn接合ダイオードの順方向電圧VDの温度依存性がΔ
■D/ΔT =−1、8tczV/”Cあるため起こる
。
したがって、この温度補償を受けたMOSFETのvT
の温度依存性は第3図Cの様になり、−3゜°Cから7
0’Cの間で、変動幅は、20 mVと、補償を受けな
いMOSFETの変動幅180mVに比べ1/9 と軽
減されることがわかる。
の温度依存性は第3図Cの様になり、−3゜°Cから7
0’Cの間で、変動幅は、20 mVと、補償を受けな
いMOSFETの変動幅180mVに比べ1/9 と軽
減されることがわかる。
また、基板電位コントロールによるIGFETの温度補
償は、第4図aに示した様に、サブスレッシュホール領
域におけるVa−1oq IDカーブの傾きが温度の上
昇と共に、小さくなるのに対し、基板電圧を下げる事に
より、第4図すに示す様に、傾きを大きくするといった
効果もあり、温度上昇に伴なう、傾きの低下のために生
ずる、ンース・ドレイ/間のリーク電流の増大をおさえ
る。
償は、第4図aに示した様に、サブスレッシュホール領
域におけるVa−1oq IDカーブの傾きが温度の上
昇と共に、小さくなるのに対し、基板電圧を下げる事に
より、第4図すに示す様に、傾きを大きくするといった
効果もあり、温度上昇に伴なう、傾きの低下のために生
ずる、ンース・ドレイ/間のリーク電流の増大をおさえ
る。
発明の効果
以上、述べた様に、本発明によれば、半導体集積回路内
の同一基板内に、基板電圧をコントロールする回路を設
ける事により、きわめて、温度の影響の受けにくい、集
積回路が実現できる。
の同一基板内に、基板電圧をコントロールする回路を設
ける事により、きわめて、温度の影響の受けにくい、集
積回路が実現できる。
第1図は本発明の一実施例を示した回路図、第2図はM
OSFETのしきい値電圧の温度依存性を示した図、第
3図aは一実施例に用いたMOSFETが、温度補償を
受けない時のvTの温度依存性を示す図、同図すは基板
電圧設定回路の出力電圧(VB)とそれにより補償を受
けると想定されるΔvTの補償分を示した図、同図Cは
実施例において補償を受けたMOSFETの温度依存性
を示した図、第4図aはMOS F E Tのサブスレ
ッシュホールド特性の傾きの温度依存性を示す図、同図
すは同じ傾きの基板バイアス依存性を示す図である。 1・・・・・・基板電圧設定回路ブロック、2・・・・
・・IGFETブロック、3・・・・・・ダイオード、
4・・・・・・抵抗、7・・・・・・基板電圧出力端子
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 T (”C) 第3図 第 −jL廣T(’C) T(”0) T(’(、) 4図 (α) vGCV) (b) 霞:E4m“〉べぜシー−ニー Q r z3 Vに(V) 手続補正書物式) 昭和60年5 月22日
OSFETのしきい値電圧の温度依存性を示した図、第
3図aは一実施例に用いたMOSFETが、温度補償を
受けない時のvTの温度依存性を示す図、同図すは基板
電圧設定回路の出力電圧(VB)とそれにより補償を受
けると想定されるΔvTの補償分を示した図、同図Cは
実施例において補償を受けたMOSFETの温度依存性
を示した図、第4図aはMOS F E Tのサブスレ
ッシュホールド特性の傾きの温度依存性を示す図、同図
すは同じ傾きの基板バイアス依存性を示す図である。 1・・・・・・基板電圧設定回路ブロック、2・・・・
・・IGFETブロック、3・・・・・・ダイオード、
4・・・・・・抵抗、7・・・・・・基板電圧出力端子
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 T (”C) 第3図 第 −jL廣T(’C) T(”0) T(’(、) 4図 (α) vGCV) (b) 霞:E4m“〉べぜシー−ニー Q r z3 Vに(V) 手続補正書物式) 昭和60年5 月22日
Claims (1)
- 基板温度を検出し、その基板温度により生ずる電界効
果トランジスタのしきい値電圧変動を補償する様な基板
電位を発生する基板電位設定回路を同一基板上に設けた
事を特徴とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60001071A JPS61160960A (ja) | 1985-01-08 | 1985-01-08 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60001071A JPS61160960A (ja) | 1985-01-08 | 1985-01-08 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61160960A true JPS61160960A (ja) | 1986-07-21 |
JPH0556659B2 JPH0556659B2 (ja) | 1993-08-20 |
Family
ID=11491285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60001071A Granted JPS61160960A (ja) | 1985-01-08 | 1985-01-08 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61160960A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007538474A (ja) * | 2004-05-19 | 2007-12-27 | アルテラ コーポレイション | 集積回路の性能を調整するための装置および方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5232278A (en) * | 1975-09-05 | 1977-03-11 | Matsushita Electronics Corp | Semiconductor device |
-
1985
- 1985-01-08 JP JP60001071A patent/JPS61160960A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5232278A (en) * | 1975-09-05 | 1977-03-11 | Matsushita Electronics Corp | Semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007538474A (ja) * | 2004-05-19 | 2007-12-27 | アルテラ コーポレイション | 集積回路の性能を調整するための装置および方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0556659B2 (ja) | 1993-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007298B1 (ko) | Cmos트랜지스터를 사용한 기준전압 발생회로 | |
KR0175319B1 (ko) | 정전압 회로 | |
US3970875A (en) | LSI chip compensator for process parameter variations | |
US4451744A (en) | Monolithic integrated reference voltage source | |
EP0429198A2 (en) | Bandgap reference voltage circuit | |
JP3325396B2 (ja) | 半導体集積回路 | |
US5168175A (en) | Semiconductor integrated circuit using junction field effect transistor as current control element | |
JPS61160960A (ja) | 半導体集積回路 | |
JPH0794988A (ja) | Mos型半導体クランプ回路 | |
US4260911A (en) | Temperature compensated switching circuit and method | |
JP3290452B2 (ja) | 負性抵抗型双安定回路とその負性抵抗の制御方法 | |
JP3186107B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
JPS63246018A (ja) | 遅延回路 | |
JP2557846B2 (ja) | 半導体集積回路 | |
JPH046694A (ja) | 基準電圧発生回路 | |
JPS62239216A (ja) | 定電流回路 | |
JPS6331111B2 (ja) | ||
JPH04370977A (ja) | 量子化電界効果トランジスタ | |
JP3146504B2 (ja) | 半導体電子回路 | |
JPS5863168A (ja) | 電界効果型半導体装置 | |
JPS5922246B2 (ja) | テイデンリユウカイロ | |
JPH053148B2 (ja) | ||
JPS63129673A (ja) | 電界効果型トランジスタ | |
JPS6341223B2 (ja) | ||
JPS60123918A (ja) | 基準電圧発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |