JP3290452B2 - 負性抵抗型双安定回路とその負性抵抗の制御方法 - Google Patents
負性抵抗型双安定回路とその負性抵抗の制御方法Info
- Publication number
- JP3290452B2 JP3290452B2 JP29017291A JP29017291A JP3290452B2 JP 3290452 B2 JP3290452 B2 JP 3290452B2 JP 29017291 A JP29017291 A JP 29017291A JP 29017291 A JP29017291 A JP 29017291A JP 3290452 B2 JP3290452 B2 JP 3290452B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- transistor
- electrode
- control
- negative resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、負性抵抗をもつ双安定
回路とその負性抵抗の制御方法に関し、シリコン半導体
基板上にモノリシックに回路を製作するのに好適なもの
である。
回路とその負性抵抗の制御方法に関し、シリコン半導体
基板上にモノリシックに回路を製作するのに好適なもの
である。
【０００２】
【従来の技術】負性抵抗特性を有する半導体素子はアナ
ログ動作、或いはその双安定状態を利用してメモリ動作
などを行わせるなど電子回路の構成上非常に重要な役割
を果たしている。これらの負性抵抗を有する半導体素子
としてはトンネルダイオード、サイリスタ、ＭＩＭ（Me
tal insulator Metal Diode ）などが知られているが、
これらはサイリスタを除いて基本的には２端子素子であ
り、その負性抵抗特性を外部から目的に合わせて制御す
ることは困難である。これらのうちサイリスタは電流制
御型の負性抵抗を持つ素子であるため、直流電圧バイア
スが印加されているときに素子をオフにするのに回路上
の工夫を要する。
ログ動作、或いはその双安定状態を利用してメモリ動作
などを行わせるなど電子回路の構成上非常に重要な役割
を果たしている。これらの負性抵抗を有する半導体素子
としてはトンネルダイオード、サイリスタ、ＭＩＭ（Me
tal insulator Metal Diode ）などが知られているが、
これらはサイリスタを除いて基本的には２端子素子であ
り、その負性抵抗特性を外部から目的に合わせて制御す
ることは困難である。これらのうちサイリスタは電流制
御型の負性抵抗を持つ素子であるため、直流電圧バイア
スが印加されているときに素子をオフにするのに回路上
の工夫を要する。
【０００３】電圧制御型の負性抵抗を持つ素子として
は、上記の素子以外に、「特開平２−４４７５８」に記
載されているものがある。これは、等価的にバイポーラ
トランジスタとＪ−ＦＥＴを組み合わせたもので、商品
名「ＢＡＮＢＩＴ」としてサンプル出荷された。しか
し、市場の反響は全くなく、現在量産されていない。
は、上記の素子以外に、「特開平２−４４７５８」に記
載されているものがある。これは、等価的にバイポーラ
トランジスタとＪ−ＦＥＴを組み合わせたもので、商品
名「ＢＡＮＢＩＴ」としてサンプル出荷された。しか
し、市場の反響は全くなく、現在量産されていない。
【０００４】
【発明が解決しようとする課題】前述のように、電圧制
御型の負性抵抗を持つ素子は、一般に図５に示す特性を
持ち、定電流負荷若しくは抵抗負荷をつなぐことで、単
体で容易に双安定回路を作ることができるという大きな
利点がある。しかし、近年ではＩＣ化が著しく色々の回
路をシリコン基板にモノリシックに製作して小形化軽量
化し、また、回路をモジュール化して設計上の負担を軽
減するようになってきている。電圧制御型の負性抵抗を
持つ素子についてもディスクリート部品として用いるだ
けでなく、シリコン基板にモノリシックに製作し得るこ
とが重要になってくる。このとき、負性抵抗領域の素子
設計の容易性，製造プロセスとのコンパティビリティな
どが要求される。特に、ディジタル回路に用いる場合、
ＣＭＯＳプロセスとの相性が重要な点になっている。上
述の電圧制御型の負性抵抗を持つ素子では、このような
要求を満たすには至っていない。
御型の負性抵抗を持つ素子は、一般に図５に示す特性を
持ち、定電流負荷若しくは抵抗負荷をつなぐことで、単
体で容易に双安定回路を作ることができるという大きな
利点がある。しかし、近年ではＩＣ化が著しく色々の回
路をシリコン基板にモノリシックに製作して小形化軽量
化し、また、回路をモジュール化して設計上の負担を軽
減するようになってきている。電圧制御型の負性抵抗を
持つ素子についてもディスクリート部品として用いるだ
けでなく、シリコン基板にモノリシックに製作し得るこ
とが重要になってくる。このとき、負性抵抗領域の素子
設計の容易性，製造プロセスとのコンパティビリティな
どが要求される。特に、ディジタル回路に用いる場合、
ＣＭＯＳプロセスとの相性が重要な点になっている。上
述の電圧制御型の負性抵抗を持つ素子では、このような
要求を満たすには至っていない。
【０００５】また、最近では、超格子構造のトランジス
タ、或いは共鳴トンネリングトランジスタなどでこのよ
うな負性抵抗素子を作る試みもなされている。これら
は、高度の薄膜作成技術を要し、シリコン基板にモノリ
シックに製作する上での難点となっている。
タ、或いは共鳴トンネリングトランジスタなどでこのよ
うな負性抵抗素子を作る試みもなされている。これら
は、高度の薄膜作成技術を要し、シリコン基板にモノリ
シックに製作する上での難点となっている。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、本発明の負性抵抗型双安定回路は、キャリア制御電
極と、このキャリア制御電極に制御されるキャリアが流
出するキャリア出力電極と、キャリアが流入するキャリ
ア入力電極とを有した第１のトランジスタ（バイポーラ
トランジスタ，ＭＯＳＦＥＴなど）及び第１のトランジ
スタと同じキャリアで動作する第２のトランジスタ（バ
イポーラトランジスタ，ＭＯＳＦＥＴなど）を備え、第
１のトランジスタのキャリア制御電極と第２のトランジ
スタのキャリア出力電極を接続して制御入力とし、第１
のトランジスタのキャリア出力電極と第２のトランジス
タのキャリア制御電極を接続して制御出力とし、第１の
トランジスタのキャリア入力電極と第２のトランジスタ
のキャリア入力電極を接続して制御入力及び制御出力の
コモンとしたことを特徴とする。
に、本発明の負性抵抗型双安定回路は、キャリア制御電
極と、このキャリア制御電極に制御されるキャリアが流
出するキャリア出力電極と、キャリアが流入するキャリ
ア入力電極とを有した第１のトランジスタ（バイポーラ
トランジスタ，ＭＯＳＦＥＴなど）及び第１のトランジ
スタと同じキャリアで動作する第２のトランジスタ（バ
イポーラトランジスタ，ＭＯＳＦＥＴなど）を備え、第
１のトランジスタのキャリア制御電極と第２のトランジ
スタのキャリア出力電極を接続して制御入力とし、第１
のトランジスタのキャリア出力電極と第２のトランジス
タのキャリア制御電極を接続して制御出力とし、第１の
トランジスタのキャリア入力電極と第２のトランジスタ
のキャリア入力電極を接続して制御入力及び制御出力の
コモンとしたことを特徴とする。
【０００７】また、本発明の負性抵抗の制御方法は、上
述の負性抵抗型双安定回路について、制御入力とコモン
との間に所定のバイアス電流を流して制御出力とコモン
との間で負性抵抗が発生する電圧を調節することを特徴
とする。
述の負性抵抗型双安定回路について、制御入力とコモン
との間に所定のバイアス電流を流して制御出力とコモン
との間で負性抵抗が発生する電圧を調節することを特徴
とする。
【０００８】ここで、第１のトランジスタ及び第２のト
ランジスタがＭＯＳＦＥＴであることを特徴としても良
い。
ランジスタがＭＯＳＦＥＴであることを特徴としても良
い。
【０００９】さらに、第１のトランジスタ及び第２のト
ランジスタがバイポーラトランジスタであることを特徴
としても良い。
ランジスタがバイポーラトランジスタであることを特徴
としても良い。
【００１０】
【作用】本発明の負性抵抗型双安定回路では、制御入力
にある一定のバイアス電流を流している場合、制御出力
−コモン間の電圧をゼロから徐々に増加すると、第２の
トランジスタは初めはオフであるため、第１のトランジ
スタのキャリア出力電極−キャリア入力電極間の電流電
圧特性にしたがって制御出力に流れる電流が増加する。
第２のトランジスタがそのバイアス電流に対するキャリ
ア出力電極−キャリア制御電極の電圧特性にしたがって
バイアス電流に対しそのキャリア出力電極を低下させる
程度に制御出力−コモン間の電圧が大きくなると、第１
のトランジスタのキャリア制御電極−キャリア入力電極
間の電圧は低下しはじめ、第１のトランジスタのキャリ
ア出力電極−キャリア入力電極間の電流電圧特性にした
がって制御出力に流れる電流が減少する。ついには第１
のトランジスタのリーク電流程度の非常に小さな値にな
る。
にある一定のバイアス電流を流している場合、制御出力
−コモン間の電圧をゼロから徐々に増加すると、第２の
トランジスタは初めはオフであるため、第１のトランジ
スタのキャリア出力電極−キャリア入力電極間の電流電
圧特性にしたがって制御出力に流れる電流が増加する。
第２のトランジスタがそのバイアス電流に対するキャリ
ア出力電極−キャリア制御電極の電圧特性にしたがって
バイアス電流に対しそのキャリア出力電極を低下させる
程度に制御出力−コモン間の電圧が大きくなると、第１
のトランジスタのキャリア制御電極−キャリア入力電極
間の電圧は低下しはじめ、第１のトランジスタのキャリ
ア出力電極−キャリア入力電極間の電流電圧特性にした
がって制御出力に流れる電流が減少する。ついには第１
のトランジスタのリーク電流程度の非常に小さな値にな
る。
【００１１】本発明の負性抵抗の制御方法では、所定の
バイアス電流をあたえることで第２のトランジスタがそ
のキャリア出力電極を低下させる制御出力−コモン間の
電圧が調節されている。
バイアス電流をあたえることで第２のトランジスタがそ
のキャリア出力電極を低下させる制御出力−コモン間の
電圧が調節されている。
【００１２】ここで、第１のトランジスタ及び第２のト
ランジスタをＭＯＳＦＥＴとした場合、第１のトランジ
スタのキャリア出力電極−キャリア入力電極間の電流電
圧特性はそのゲート長及びゲート幅で調節でき、第２の
トランジスタのバイアス電流に対するキャリア出力電極
−キャリア制御電極の電圧特性もそのゲート長及びゲー
ト幅で調節できるため、制御出力に流れる電流及びそれ
が低下し始める制御出力−コモン間の電圧に自由度を持
たせ得る。
ランジスタをＭＯＳＦＥＴとした場合、第１のトランジ
スタのキャリア出力電極−キャリア入力電極間の電流電
圧特性はそのゲート長及びゲート幅で調節でき、第２の
トランジスタのバイアス電流に対するキャリア出力電極
−キャリア制御電極の電圧特性もそのゲート長及びゲー
ト幅で調節できるため、制御出力に流れる電流及びそれ
が低下し始める制御出力−コモン間の電圧に自由度を持
たせ得る。
【００１３】
【実施例】本発明の実施例を図面を参照して説明する。
図１の負性抵抗型双安定回路は、トランジスタ両方をＮ
チャンネルＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）Ｔr1，Ｔr2で構成されたもので、通常のＣＭＯＳプ
ロセスをそのまま使って１．２μｍルールで製作されて
おり、制御入力端子Ｂ，制御出力端子Ｃ，制御入力及び
制御出力のコモン端子Ｅが設けられている。制御入力端
子Ｂには、ＭＯＳＦＥＴＴr1のゲート（キャリア制御電
極）とＭＯＳＦＥＴＴr2のドレイン（キャリア出力電
極）が接続され、制御出力端子Ｃには、ＭＯＳＦＥＴＴ
r1のドレイン（キャリア出力電極）とＭＯＳＦＥＴＴr2
のゲート（キャリア制御電極）が接続され、コモン端子
Ｅには、ＭＯＳＦＥＴＴr1のソース（キャリア入力電
極）とＭＯＳＦＥＴＴr2のソース（キャリア入力電極）
が接続されている。
図１の負性抵抗型双安定回路は、トランジスタ両方をＮ
チャンネルＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）Ｔr1，Ｔr2で構成されたもので、通常のＣＭＯＳプ
ロセスをそのまま使って１．２μｍルールで製作されて
おり、制御入力端子Ｂ，制御出力端子Ｃ，制御入力及び
制御出力のコモン端子Ｅが設けられている。制御入力端
子Ｂには、ＭＯＳＦＥＴＴr1のゲート（キャリア制御電
極）とＭＯＳＦＥＴＴr2のドレイン（キャリア出力電
極）が接続され、制御出力端子Ｃには、ＭＯＳＦＥＴＴ
r1のドレイン（キャリア出力電極）とＭＯＳＦＥＴＴr2
のゲート（キャリア制御電極）が接続され、コモン端子
Ｅには、ＭＯＳＦＥＴＴr1のソース（キャリア入力電
極）とＭＯＳＦＥＴＴr2のソース（キャリア入力電極）
が接続されている。
【００１４】この回路は、つぎのような動作によって負
性抵抗特性を示す。制御出力端子Ｃ−コモン端子Ｅの電
圧ＶCEは図１に示されているようにＭＯＳＦＥＴＴr2の
ゲート電圧であり、この電圧がＭＯＳＦＥＴＴr2の閾値
電圧ＶT2より小さい範囲においては、ＭＯＳＦＥＴＴr2
はＯＦＦ状態にある。このため、制御入力端子Ｂに一定
の電流ＩB を流すと、ＭＯＳＦＥＴＴr2のドレイン−ソ
ース間に、ＭＯＳＦＥＴＴr2のＯＦＦ抵抗及び電流ＩB
によって決まる電圧が発生する。この電圧は、ＭＯＳＦ
ＥＴＴr1のゲート電圧となっている。ＭＯＳＦＥＴＴr1
のゲート電圧がＭＯＳＦＥＴＴr1の閾値電圧ＶT1よりも
高ければ、電圧ＶCEの上昇にしたがって制御出力端子Ｃ
に流れる電流ＩC は増大する。電圧ＶCEが増大してＭＯ
ＳＦＥＴＴr2の閾値電圧ＶT2を超えると、ＭＯＳＦＥＴ
Ｔr2のドレイン−ソース間電圧、すなわちＭＯＳＦＥＴ
Ｔr1のゲート電圧は、電圧ＶCEすなわちＭＯＳＦＥＴＴ
r2のゲート電圧と、電流ＩB とによって決まる値まで低
下し、これによって負性抵抗が現れ、電流ＩC と電圧Ｖ
CEは、図２に示す特性になっている。電圧ＶCEが十分に
大きくなると、ＭＯＳＦＥＴＴr1のゲート電圧はＭＯＳ
ＦＥＴＴr1の閾値電圧ＶT1以下となり、ＭＯＳＦＥＴＴ
r1はＯＦＦ状態になる。このため、電流ＩCはＭＯＳＦ
ＥＴＴr1のジャンクションリーク電流程度（バレー電流
は２０ｎＡ程度になっている。）の小さなものになる。
なお、この回路の電流増幅率（電流ＩC ／電流ＩB ）
は、１２．４となっている。
性抵抗特性を示す。制御出力端子Ｃ−コモン端子Ｅの電
圧ＶCEは図１に示されているようにＭＯＳＦＥＴＴr2の
ゲート電圧であり、この電圧がＭＯＳＦＥＴＴr2の閾値
電圧ＶT2より小さい範囲においては、ＭＯＳＦＥＴＴr2
はＯＦＦ状態にある。このため、制御入力端子Ｂに一定
の電流ＩB を流すと、ＭＯＳＦＥＴＴr2のドレイン−ソ
ース間に、ＭＯＳＦＥＴＴr2のＯＦＦ抵抗及び電流ＩB
によって決まる電圧が発生する。この電圧は、ＭＯＳＦ
ＥＴＴr1のゲート電圧となっている。ＭＯＳＦＥＴＴr1
のゲート電圧がＭＯＳＦＥＴＴr1の閾値電圧ＶT1よりも
高ければ、電圧ＶCEの上昇にしたがって制御出力端子Ｃ
に流れる電流ＩC は増大する。電圧ＶCEが増大してＭＯ
ＳＦＥＴＴr2の閾値電圧ＶT2を超えると、ＭＯＳＦＥＴ
Ｔr2のドレイン−ソース間電圧、すなわちＭＯＳＦＥＴ
Ｔr1のゲート電圧は、電圧ＶCEすなわちＭＯＳＦＥＴＴ
r2のゲート電圧と、電流ＩB とによって決まる値まで低
下し、これによって負性抵抗が現れ、電流ＩC と電圧Ｖ
CEは、図２に示す特性になっている。電圧ＶCEが十分に
大きくなると、ＭＯＳＦＥＴＴr1のゲート電圧はＭＯＳ
ＦＥＴＴr1の閾値電圧ＶT1以下となり、ＭＯＳＦＥＴＴ
r1はＯＦＦ状態になる。このため、電流ＩCはＭＯＳＦ
ＥＴＴr1のジャンクションリーク電流程度（バレー電流
は２０ｎＡ程度になっている。）の小さなものになる。
なお、この回路の電流増幅率（電流ＩC ／電流ＩB ）
は、１２．４となっている。
【００１５】この図からも明らかなように制御入力端子
Ｂへの電流ＩB を変えることにより、制御出力端子Ｃ−
コモン端子Ｅに生ずる負性抵抗の領域及びその大きさを
変化させることができる。通常の負性抵抗デバイスが２
端子素子であり、その負性抵抗を制御しえないが、この
図１の回路は制御入力端子Ｂを使って負性抵抗を制御し
得る点に大きな特徴がある。
Ｂへの電流ＩB を変えることにより、制御出力端子Ｃ−
コモン端子Ｅに生ずる負性抵抗の領域及びその大きさを
変化させることができる。通常の負性抵抗デバイスが２
端子素子であり、その負性抵抗を制御しえないが、この
図１の回路は制御入力端子Ｂを使って負性抵抗を制御し
得る点に大きな特徴がある。
【００１６】また、制御出力端子Ｃに定電流負荷（例え
ば、１ｍＡ）を設け、電流ＩB を２２０μＡとすると、
図２の特性図から電圧ＶCEが０．３２Ｖと０．７６Ｖの
２つの安定点を持つ双安定回路として動作する。また、
抵抗負荷の場合でも同様、図２の特性図において、所定
の電流ＩB のＶCE−ＩC 曲線とその抵抗の負荷線とは２
つの交点をもち双安定回路として動作する。
ば、１ｍＡ）を設け、電流ＩB を２２０μＡとすると、
図２の特性図から電圧ＶCEが０．３２Ｖと０．７６Ｖの
２つの安定点を持つ双安定回路として動作する。また、
抵抗負荷の場合でも同様、図２の特性図において、所定
の電流ＩB のＶCE−ＩC 曲線とその抵抗の負荷線とは２
つの交点をもち双安定回路として動作する。
【００１７】この回路は、設計製造時の設定即ちプロセ
ス条件やレイアウト設計上の設計パラメータなどの設定
によって、図２の特性を自由に制御可能である。例え
ば、ピーク電流値をとる制御出力端子Ｃ−コモン端子Ｅ
の電圧ＶCE（ピーク電圧）については、ＭＯＳＦＥＴＴ
r2のＷ／Ｌ比（ゲート幅−ゲート長比）を変えると、Ｍ
ＯＳＦＥＴＴr2のドレイン特性が変わり、スレーショル
ド電圧が変わって、ピーク電圧ＶCEを変化させることが
できる。同時に、ピーク電流値ＩC も変えることができ
る。バレー電流については、ＭＯＳＦＥＴＴr2のチャン
ネル幅を広げるとより小さくなる。さらに、素子のレイ
アウトによって非常に高速動作をさせることが可能であ
る。
ス条件やレイアウト設計上の設計パラメータなどの設定
によって、図２の特性を自由に制御可能である。例え
ば、ピーク電流値をとる制御出力端子Ｃ−コモン端子Ｅ
の電圧ＶCE（ピーク電圧）については、ＭＯＳＦＥＴＴ
r2のＷ／Ｌ比（ゲート幅−ゲート長比）を変えると、Ｍ
ＯＳＦＥＴＴr2のドレイン特性が変わり、スレーショル
ド電圧が変わって、ピーク電圧ＶCEを変化させることが
できる。同時に、ピーク電流値ＩC も変えることができ
る。バレー電流については、ＭＯＳＦＥＴＴr2のチャン
ネル幅を広げるとより小さくなる。さらに、素子のレイ
アウトによって非常に高速動作をさせることが可能であ
る。
【００１８】
【００１９】
【００２０】このような回路では、通常の集積回路技術
（ＣＭＯＳプロセス）とのコンパティビリティが良く高
集積化が可能になり、基板上に占める面積がバイポーラ
トランジスタと比較して非常に小さくなり、消費電力が
少なくなる、という利点がある。これは、ＳＲＡＭへの
応用に向いている。また、新たな設備投資が不要で、製
造コストが低い、という利点がある。一方、電流増幅率
（電流ＩC ／電流ＩB）を大きくとれない、電流駆動能
力が小さい、という欠点はあるが、これらは、プロセス
条件の設定または設計パラメータの変更によって、例え
ば、ＭＯＳＦＥＴＴr1，Ｔr2のＷ／Ｌ比をかえることで
調節可能である。
（ＣＭＯＳプロセス）とのコンパティビリティが良く高
集積化が可能になり、基板上に占める面積がバイポーラ
トランジスタと比較して非常に小さくなり、消費電力が
少なくなる、という利点がある。これは、ＳＲＡＭへの
応用に向いている。また、新たな設備投資が不要で、製
造コストが低い、という利点がある。一方、電流増幅率
（電流ＩC ／電流ＩB）を大きくとれない、電流駆動能
力が小さい、という欠点はあるが、これらは、プロセス
条件の設定または設計パラメータの変更によって、例え
ば、ＭＯＳＦＥＴＴr1，Ｔr2のＷ／Ｌ比をかえることで
調節可能である。
【００２１】上述の回路以外に、図３に示すような構成
をとることが可能である。
をとることが可能である。
【００２２】これら図３の回路はいずれも、制御入力端
子Ｂへ一定の電流ＩB を流した時、図４に示すような電
圧制御型の負性抵抗特性をしめす。図３（ａ）は、図１
の回路を構成するトランジスタの極性を変えたものであ
り前述の回路とほぼ同様の動作をする。図３（ｂ），
（ｃ）はバイポーラトランジスタのみで構成したもの
で、シリコンの場合ピーク電圧ＶCEはおよそ０．６Ｖの
一定の値になり、バレー電流は十分に小さくならず消費
電流が大きくなるが、高速動作になるという利点があ
る。
子Ｂへ一定の電流ＩB を流した時、図４に示すような電
圧制御型の負性抵抗特性をしめす。図３（ａ）は、図１
の回路を構成するトランジスタの極性を変えたものであ
り前述の回路とほぼ同様の動作をする。図３（ｂ），
（ｃ）はバイポーラトランジスタのみで構成したもの
で、シリコンの場合ピーク電圧ＶCEはおよそ０．６Ｖの
一定の値になり、バレー電流は十分に小さくならず消費
電流が大きくなるが、高速動作になるという利点があ
る。
【００２３】
【発明の効果】以上の通り本発明の負性抵抗型双安定回
路によれば、定電流負荷若しくは抵抗負荷をつなぐこと
で、容易に双安定回路を作ることができ、これを用いて
メモリなどを構成することができる。また、制御入力と
コモンとの間のバイアス電流にてこの双安定回路の安定
点を調節でき、第１のトランジスタ及び第２のトランジ
スタをＭＯＳＦＥＴとした場合、負性抵抗型双安定回路
の特性に自由度を持たせ得るため、使用される設計条件
に応じて負性抵抗型双安定回路を応用することができ
る。
路によれば、定電流負荷若しくは抵抗負荷をつなぐこと
で、容易に双安定回路を作ることができ、これを用いて
メモリなどを構成することができる。また、制御入力と
コモンとの間のバイアス電流にてこの双安定回路の安定
点を調節でき、第１のトランジスタ及び第２のトランジ
スタをＭＯＳＦＥＴとした場合、負性抵抗型双安定回路
の特性に自由度を持たせ得るため、使用される設計条件
に応じて負性抵抗型双安定回路を応用することができ
る。
【図１】本発明の負性抵抗型双安定回路をＮチャンネル
ＭＯＳＦＥＴで構成したときの回路図。
ＭＯＳＦＥＴで構成したときの回路図。
【図２】図１の回路の特性図。
【図３】本発明の負性抵抗型双安定回路の他の構成例の
回路図。
回路図。
【図４】本発明の負性抵抗型双安定回路の負性抵抗を表
す図。
す図。
【図５】負性抵抗素子の一般的特性図。
Ｔr1，Ｔr2…バイポーラトランジスタまたはＭＯＳＦＥ
Ｔ Ｂ…制御入力端子 Ｃ…制御出力端子 Ｅ…コモン端子
Ｔ Ｂ…制御入力端子 Ｃ…制御出力端子 Ｅ…コモン端子
Claims (3)
- 【請求項１】 キャリア制御電極と、このキャリア制御
電極に制御されるキャリアが流出するキャリア出力電極
と、前記キャリアが流入するキャリア入力電極とを有し
た第１のトランジスタ及び前記第１のトランジスタと同
じ前記キャリアで動作する第２のトランジスタを備え、 前記第１のトランジスタのキャリア制御電極と前記第２
のトランジスタのキャリア出力電極を接続して制御入力
とし、 前記第１のトランジスタのキャリア出力電極と前記第２
のトランジスタのキャリア制御電極を接続して制御出力
とし、 前記第１のトランジスタのキャリア入力電極と前記第２
のトランジスタのキャリア入力電極を接続して前記制御
入力及び前記制御出力のコモンとし、 前記第１のトランジスタ及び前記第２のトランジスタが
ＭＯＳＦＥＴであることを特徴とする負性抵抗型双安定
回路。 - 【請求項２】 キャリア制御電極と、このキャリア制御
電極に制御されるキャリアが流出するキャリア出力電極
と、前記キャリアが流入するキャリア入力電極とを有し
た第１のトランジスタ及び前記第１のトランジスタと同
じ前記キャリアで動作する第２のトランジスタを備え、 前記第１のトランジスタのキャリア制御電極と前記第２
のトランジスタのキャリア出力電極を接続して制御入力
とし、 前記第１のトランジスタのキャリア出力電極と前記第２
のトランジスタのキャリア制御電極を接続して制御出力
とし、 前記第１のトランジスタのキャリア入力電極と前記第２
のトランジスタのキャリア入力電極を接続して前記制御
入力及び前記制御出力のコモンとし、 前記第１のトランジスタ及び前記第２のトランジスタが
バイポーラトランジスタであることを特徴とする負性抵
抗型双安定回路。 - 【請求項３】 請求項１または２記載の負性抵抗型双安
定回路について、 前記制御入力と前記コモンとの間に所定のバイアス電流
を流して前記制御出力と前記コモンとの間で負性抵抗が
発生する電圧を調節することを特徴とする負性抵抗の制
御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29017291A JP3290452B2 (ja) | 1991-11-06 | 1991-11-06 | 負性抵抗型双安定回路とその負性抵抗の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29017291A JP3290452B2 (ja) | 1991-11-06 | 1991-11-06 | 負性抵抗型双安定回路とその負性抵抗の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05129899A JPH05129899A (ja) | 1993-05-25 |
| JP3290452B2 true JP3290452B2 (ja) | 2002-06-10 |
Family
ID=17752684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29017291A Expired - Fee Related JP3290452B2 (ja) | 1991-11-06 | 1991-11-06 | 負性抵抗型双安定回路とその負性抵抗の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3290452B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304813B1 (ko) * | 1992-12-28 | 2001-11-22 | 사와무라 시코 | 부성저항회로와이를사용한슈미트트리거회로 |
| JP2005217235A (ja) | 2004-01-30 | 2005-08-11 | Hitachi Ltd | レーザ露光装置及びこれを用いたプリンタ |
| JP2022149753A (ja) * | 2021-03-25 | 2022-10-07 | 株式会社オートネットワーク技術研究所 | ラッチ回路及び給電制御装置 |
-
1991
- 1991-11-06 JP JP29017291A patent/JP3290452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05129899A (ja) | 1993-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0564204A2 (en) | Semiconductor device | |
| JPH04366492A (ja) | 内部電源電圧発生回路 | |
| JPH04312107A (ja) | 定電圧回路 | |
| JPS5918870B2 (ja) | 半導体集積回路 | |
| Assaderaghi | DTMOS: Its derivatives and variations, and their potential applications | |
| JPH10199242A (ja) | 内部電源電圧発生回路 | |
| JPH0224282Y2 (ja) | ||
| JP2809768B2 (ja) | 基準電位発生回路 | |
| JP3290452B2 (ja) | 負性抵抗型双安定回路とその負性抵抗の制御方法 | |
| JPH0382151A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPS6070822A (ja) | 半導体集積回路 | |
| JP3420972B2 (ja) | 半導体装置 | |
| JPS59208926A (ja) | シユミツトトリガ回路 | |
| JPH065747B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH06334480A (ja) | 半導体集積回路 | |
| JPS63246018A (ja) | 遅延回路 | |
| JP2003087058A (ja) | 高線形性低パワー電圧制御型抵抗 | |
| JPH06232642A (ja) | 増幅器装置 | |
| JPH0214579A (ja) | 電界効果トランジスタ | |
| JPH0548431A (ja) | 論理回路 | |
| JPS58103232A (ja) | インバ−タ回路 | |
| JPH0336111Y2 (ja) | ||
| JPS6255958A (ja) | 半導体装置 | |
| JPH03270266A (ja) | 半導体メモリ | |
| JPH02226760A (ja) | 半導体論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |