JPH06232642A - 増幅器装置 - Google Patents
増幅器装置Info
- Publication number
- JPH06232642A JPH06232642A JP5321409A JP32140993A JPH06232642A JP H06232642 A JPH06232642 A JP H06232642A JP 5321409 A JP5321409 A JP 5321409A JP 32140993 A JP32140993 A JP 32140993A JP H06232642 A JPH06232642 A JP H06232642A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistor
- transistors
- source
- polysilicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45246—Indexing scheme relating to differential amplifiers the dif amp being biased in the subthreshold region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45664—Indexing scheme relating to differential amplifiers the LC comprising one or more cascaded inverter stages as output stage at one output of the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 ポリシリコン薄膜トランジスタからなる増幅
器の性能改善。 【構成】 電流ソーストランジスタ（３９）と負荷トラ
ンジスタ（２７、３１）を含む複数のポリシリコン薄膜
トランジスタ（２７、２９、３１、３３、３９、４９、
５３）からなる増幅器の動作方法において、限界値未満
のゲート−ソース電圧で電流ソーストランジスタ（３
９）と負荷トランジスタ（２７、３１）を動作させて、
これらソース及び負荷トランジスタのドレインコンダク
タンスを下げ、これによってこのドレインコンダクタン
スに依存する増幅器の性能パラメータを改善する増幅器
の動作方法。
器の性能改善。 【構成】 電流ソーストランジスタ（３９）と負荷トラ
ンジスタ（２７、３１）を含む複数のポリシリコン薄膜
トランジスタ（２７、２９、３１、３３、３９、４９、
５３）からなる増幅器の動作方法において、限界値未満
のゲート−ソース電圧で電流ソーストランジスタ（３
９）と負荷トランジスタ（２７、３１）を動作させて、
これらソース及び負荷トランジスタのドレインコンダク
タンスを下げ、これによってこのドレインコンダクタン
スに依存する増幅器の性能パラメータを改善する増幅器
の動作方法。
Description
【０００１】
【技術分野】本発明は増幅器装置、特にポリシリコン薄
膜トランジスタからなる線形増幅器（演算増幅器）に関
する。
膜トランジスタからなる線形増幅器（演算増幅器）に関
する。
【０００２】
【発明が解決すべき課題】トランジスタを形成するガラ
ス基体の軟化を避けるために比較的低い温度で実施す
る、多結晶シリコン薄膜トランジスタの製造方法は公知
である。この公知装置は自己整合型構造体として構成す
るもので、それぞれｎ形及びｐ形トランジスタになるよ
うに、イオン注入ソース及びドレイン領域をｎ形あるい
はｐ形ドーピングする。
ス基体の軟化を避けるために比較的低い温度で実施す
る、多結晶シリコン薄膜トランジスタの製造方法は公知
である。この公知装置は自己整合型構造体として構成す
るもので、それぞれｎ形及びｐ形トランジスタになるよ
うに、イオン注入ソース及びドレイン領域をｎ形あるい
はｐ形ドーピングする。
【０００３】ＩＣ増幅器は多数のポリシリコン薄膜トラ
ンジスタを相互接続することにより形成することができ
る。
ンジスタを相互接続することにより形成することができ
る。
【０００４】通常条件で使用する場合、これらのトラン
ジスタからなる増幅器は、シリコンＭＯＳＦＥＴ装置か
らなる演算増幅器に比較して、ゲインが低い。本発明の
目的はポリシリコン薄膜トランジスタからなる増幅器の
性能を改善することにある。
ジスタからなる増幅器は、シリコンＭＯＳＦＥＴ装置か
らなる演算増幅器に比較して、ゲインが低い。本発明の
目的はポリシリコン薄膜トランジスタからなる増幅器の
性能を改善することにある。
【０００５】
【課題を解決する手段】本発明によれば、この目的は、
電流ソーストランジスタと負荷トランジスタを含む複数
のポリシリコン薄膜トランジスタからなる増幅器の動作
方法において、（定義は後述する）限界値未満のゲート
−ソース電圧で電流ソーストランジスタと負荷トランジ
スタを動作させて、これらソース及び負荷トランジスタ
のドレインコンダクタンスを下げ、これによってこのド
レインコンダクタンスに依存する増幅器の性能パラメー
タを改善する増幅器の動作方法により達成できる。
電流ソーストランジスタと負荷トランジスタを含む複数
のポリシリコン薄膜トランジスタからなる増幅器の動作
方法において、（定義は後述する）限界値未満のゲート
−ソース電圧で電流ソーストランジスタと負荷トランジ
スタを動作させて、これらソース及び負荷トランジスタ
のドレインコンダクタンスを下げ、これによってこのド
レインコンダクタンスに依存する増幅器の性能パラメー
タを改善する増幅器の動作方法により達成できる。
【０００６】
【作用及び効果】限界値未満でのトランジスタ動作によ
って、電流レベルも下がるので、増幅器の電力消費量を
抑えることができる。なお、移動度が小さいため、電圧
が同じ場合、ポリシリコン薄膜トランジスタのほうがシ
リコンＭＯＳＦＥＴにくらべ、多くの電流が流れる。ま
た、トランスコンダクタンスｇmも非常に小さいが、ポ
リシリコン演算増幅器のゲインは依然として高い。とい
うのは、ｇdsの値が比例減少するからである。
って、電流レベルも下がるので、増幅器の電力消費量を
抑えることができる。なお、移動度が小さいため、電圧
が同じ場合、ポリシリコン薄膜トランジスタのほうがシ
リコンＭＯＳＦＥＴにくらべ、多くの電流が流れる。ま
た、トランスコンダクタンスｇmも非常に小さいが、ポ
リシリコン演算増幅器のゲインは依然として高い。とい
うのは、ｇdsの値が比例減少するからである。
【０００７】本明細書で説明するように限界値未満でト
ランジスタを動作すると、トランジスタ特性における望
ましくない捩れに対処することができる。また、構成を
さらに複雑にすることになしに、例えば、カスケード装
置などを使用することなしに、演算増幅器のゲイン、共
通モード拒否率や線形範囲を改善できる。
ランジスタを動作すると、トランジスタ特性における望
ましくない捩れに対処することができる。また、構成を
さらに複雑にすることになしに、例えば、カスケード装
置などを使用することなしに、演算増幅器のゲイン、共
通モード拒否率や線形範囲を改善できる。
【０００８】なお、本明細書では“限界電圧”という用
語を使用するが、これは自由電荷密度がトランジスタの
チャネル領域の固定電荷密度に等しいゲート−ソース電
圧をさす。限界値未満だと、固定電荷密度が自由電荷密
度より小さくなり、一方限界値を越えると、自由電荷が
優勢になる。
語を使用するが、これは自由電荷密度がトランジスタの
チャネル領域の固定電荷密度に等しいゲート−ソース電
圧をさす。限界値未満だと、固定電荷密度が自由電荷密
度より小さくなり、一方限界値を越えると、自由電荷が
優勢になる。
【０００９】以下、例示のみを目的として、本発明の一
実施例を添付図面について説明する。
実施例を添付図面について説明する。
【００１０】まづ図１について説明する。あるポリシリ
コン薄膜トランジスタの限界電圧Ｖth（７ボルト）以上
である９ボルトのゲート−ソース電圧Ｖgsで求めた曲線
（ａ）をみると、出力電流／電圧（Ｉds／Ｖds）特性
は、およそ１０ボルトＶds以上では、電流に著しい捩
れ、即ち急激な上昇を示す。このソース−ドレイン電圧
では飽和領域にあるトランジスタの出力コンダクタンス
は“限界値”より比較的高い。この結果、限界値より高
い、このようなドレイン−ソース電圧Ｖdsで動作する電
流ソース／負荷トランジスタを含む増幅器のゲインが低
くなる。
コン薄膜トランジスタの限界電圧Ｖth（７ボルト）以上
である９ボルトのゲート−ソース電圧Ｖgsで求めた曲線
（ａ）をみると、出力電流／電圧（Ｉds／Ｖds）特性
は、およそ１０ボルトＶds以上では、電流に著しい捩
れ、即ち急激な上昇を示す。このソース−ドレイン電圧
では飽和領域にあるトランジスタの出力コンダクタンス
は“限界値”より比較的高い。この結果、限界値より高
い、このようなドレイン−ソース電圧Ｖdsで動作する電
流ソース／負荷トランジスタを含む増幅器のゲインが低
くなる。
【００１１】それぞれ８ボルト、７ボルト、６ボルト及
び５ボルトのゲート−ソース電圧で求めた曲線（ｂ）、
（ｃ）、（ｄ）及び（ｅ）の場合には、捩れが漸減す
る。本発明では、この捩れの減少を利用する。例えば、
Ｖgs＝５ボルトの場合のコンダクタンスＧdsは、Ｖds＝
１０ボルトなら、１０倍であり、Ｖgs＝１０ボルトの場
合よりも小さい。
び５ボルトのゲート−ソース電圧で求めた曲線（ｂ）、
（ｃ）、（ｄ）及び（ｅ）の場合には、捩れが漸減す
る。本発明では、この捩れの減少を利用する。例えば、
Ｖgs＝５ボルトの場合のコンダクタンスＧdsは、Ｖds＝
１０ボルトなら、１０倍であり、Ｖgs＝１０ボルトの場
合よりも小さい。
【００１２】図３の回路図は、７つのポリシリコン薄膜
トランジスタからなる集積演算増幅器の回路図である。
例えば、各トランジスタの占める面積は４００ｕｍ×１
５ｕｍである。この増幅器２１は２つの増幅器段２３、
２５からなり、第１段２３は差動増幅器を構成するｎ形
トランジスタ２９、３３及び接合領域４５でシングル・
エンディドの出力を出す電流ミラー負荷を構成するｐ形
トランジスタ２７、３１からなる。入力電圧はトランジ
スタ２９及び３３のゲートに印加する。トランジスタ２
９及び３３のソース電極は電圧制御形電流ソーストラン
ジスタ３９を介してソース電圧供給ライン４３に接続す
る。そしてトランジスタ２７及び３１のソース電極はド
レイン電圧供給ライン４３に接続する。トランジスタ３
１のドレイン電極の接合領域４５に出力を取り出し、共
通ソーストランジスタ４９のゲート電極に供給する。増
幅器出力はトランジスタ４９のドレイン電極の接合領域
５１から取り出すが、電流ソーストランジスタ５３のド
レイン電流はトランジスタ４９に直列接続しておく。
トランジスタからなる集積演算増幅器の回路図である。
例えば、各トランジスタの占める面積は４００ｕｍ×１
５ｕｍである。この増幅器２１は２つの増幅器段２３、
２５からなり、第１段２３は差動増幅器を構成するｎ形
トランジスタ２９、３３及び接合領域４５でシングル・
エンディドの出力を出す電流ミラー負荷を構成するｐ形
トランジスタ２７、３１からなる。入力電圧はトランジ
スタ２９及び３３のゲートに印加する。トランジスタ２
９及び３３のソース電極は電圧制御形電流ソーストラン
ジスタ３９を介してソース電圧供給ライン４３に接続す
る。そしてトランジスタ２７及び３１のソース電極はド
レイン電圧供給ライン４３に接続する。トランジスタ３
１のドレイン電極の接合領域４５に出力を取り出し、共
通ソーストランジスタ４９のゲート電極に供給する。増
幅器出力はトランジスタ４９のドレイン電極の接合領域
５１から取り出すが、電流ソーストランジスタ５３のド
レイン電流はトランジスタ４９に直列接続しておく。
【００１３】演算増幅器を使用する場合には、トランジ
スタに印加される電圧Ｇgsを限界電圧未満に維持するこ
とによって、Ｖgsの限界値を越える通常条件におけるこ
れらトランジスタの動作に比較して、増幅器のゲイン、
共通モード拒否率、及び線形範囲を大幅に大きくでき
る。ここで、“線形範囲”とは、増幅器が線形動作する
バイアス電圧範囲を意味する。
スタに印加される電圧Ｇgsを限界電圧未満に維持するこ
とによって、Ｖgsの限界値を越える通常条件におけるこ
れらトランジスタの動作に比較して、増幅器のゲイン、
共通モード拒否率、及び線形範囲を大幅に大きくでき
る。ここで、“線形範囲”とは、増幅器が線形動作する
バイアス電圧範囲を意味する。
【００１４】結晶質シリコンＭＯＳＦＥＴを使用した従
来の増幅器の場合、“限界値”以上では、ゲインが大き
くなると、電流が小さくなる。“限界値”でゲインは最
大限に達するが、電流が小さくなっても、これ以上にな
ることはない。また、トランジスタが“限界値”未満の
オフ状態にあるときは、増幅器は線形動作しない。
来の増幅器の場合、“限界値”以上では、ゲインが大き
くなると、電流が小さくなる。“限界値”でゲインは最
大限に達するが、電流が小さくなっても、これ以上にな
ることはない。また、トランジスタが“限界値”未満の
オフ状態にあるときは、増幅器は線形動作しない。
【００１５】対照的に、ポリシリコン薄膜トランジスタ
の場合には、限界値未満でも、突然切換わることがな
く、限界値以上から限界値以下になめらかに遷移する。
図３に、ポリシリコン薄膜トランジスタ増幅器（曲線
（ｂ））と結晶質シリコンＭＯＳＦＥＴ増幅器（曲線
（ａ））との間にある直流電圧の挙動差を示す。曲線
（ａ）の場合、出力電圧は、トランジスタの一つが切換
わる結果、供給電圧まで突然立上がるが、曲線（ｂ）の
場合、遷移は滑らかである。従って、限界値未満では、
ポリシリコン薄膜トランジスタ増幅器の線形動作が可能
である。
の場合には、限界値未満でも、突然切換わることがな
く、限界値以上から限界値以下になめらかに遷移する。
図３に、ポリシリコン薄膜トランジスタ増幅器（曲線
（ｂ））と結晶質シリコンＭＯＳＦＥＴ増幅器（曲線
（ａ））との間にある直流電圧の挙動差を示す。曲線
（ａ）の場合、出力電圧は、トランジスタの一つが切換
わる結果、供給電圧まで突然立上がるが、曲線（ｂ）の
場合、遷移は滑らかである。従って、限界値未満では、
ポリシリコン薄膜トランジスタ増幅器の線形動作が可能
である。
【００１６】図４に、単一ｎ及びｐ形薄膜トランジスタ
についてのゲイン対電流の曲線を示すが、これらから、
限界値未満では、電流の減少に従って、ゲインが増え続
けることがわかる。なお、これは捩れがさらに著しいｐ
形装置について特にいえる。従って、捩れの大きい装置
については、限界値未満の動作がゲインを高くするのに
有効である。
についてのゲイン対電流の曲線を示すが、これらから、
限界値未満では、電流の減少に従って、ゲインが増え続
けることがわかる。なお、これは捩れがさらに著しいｐ
形装置について特にいえる。従って、捩れの大きい装置
については、限界値未満の動作がゲインを高くするのに
有効である。
【００１７】また、限界値未満でのトランジスタ動作に
よって電流レベルも下がるので、増幅器の電力消費量を
抑えることができる。なお、移動度が小さいため、電圧
が同じ場合、ポリシリコン薄膜トランジスタのほうがシ
リコンＭＯＳＦＥＴにくらべ、多くの電流が流れる。ま
た、トランスコンダクタンスｇmも非常に小さいが、ポ
リシリコン演算増幅器のゲインは依然として高い。とい
のは、ｇdsの値が比例減少するからである。
よって電流レベルも下がるので、増幅器の電力消費量を
抑えることができる。なお、移動度が小さいため、電圧
が同じ場合、ポリシリコン薄膜トランジスタのほうがシ
リコンＭＯＳＦＥＴにくらべ、多くの電流が流れる。ま
た、トランスコンダクタンスｇmも非常に小さいが、ポ
リシリコン演算増幅器のゲインは依然として高い。とい
のは、ｇdsの値が比例減少するからである。
【００１８】本明細書で説明したように限界値未満でト
ランジスタを動作すると、トランジスタ特性における望
ましくない捩れに対処することができる。また、構成を
さらに複雑にすることになしに、例えば、カスケード装
置などを使用することなしに、演算増幅器のゲイン、共
通モード拒否率や線形範囲を改善できる。
ランジスタを動作すると、トランジスタ特性における望
ましくない捩れに対処することができる。また、構成を
さらに複雑にすることになしに、例えば、カスケード装
置などを使用することなしに、演算増幅器のゲイン、共
通モード拒否率や線形範囲を改善できる。
【００１９】トランジスタの帯域幅もトランジスタの動
作電流の減少によって狭くできるが、ゲインと帯域幅と
を両立させる必要がある。
作電流の減少によって狭くできるが、ゲインと帯域幅と
を両立させる必要がある。
【図１】異なるゲート−ソースバイアス電圧における代
表的なｎ形ポリシリコン薄膜トランジスタの出力電流／
電圧特性を示す図である。
表的なｎ形ポリシリコン薄膜トランジスタの出力電流／
電圧特性を示す図である。
【図２】ポリシリコン薄膜トランジスタからなる演算増
幅器の回路図である。
幅器の回路図である。
【図３】ポリシリコン薄膜トランジスタとシリコンＭＯ
ＳＦＥＴについての、出力電圧対バイアス電圧の比較用
グラフである。
ＳＦＥＴについての、出力電圧対バイアス電圧の比較用
グラフである。
【図４】ｎ形及びｐ形ポリシリコン薄膜トランジスタに
ついての、ゲイン対ドレイン−ソース電流の曲線を示す
図である。
ついての、ゲイン対ドレイン−ソース電流の曲線を示す
図である。
（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）・・・曲線 ２１・・・増幅器 ２３、２５・・・増幅器段 ２７、２９、３１、３３、３９、４９、５３・・・トラ
ンジスタ
ンジスタ
Claims (3)
- 【請求項１】 電流ソーストランジスタと負荷トランジ
スタを含む複数のポリシリコン薄膜トランジスタからな
る増幅器の動作方法において、 （定義は後述する）限界値未満のゲート−ソース電圧で
電流ソーストランジスタと負荷トランジスタを動作させ
て、これらソース及び負荷トランジスタのドレインコン
ダクタンスを下げ、これによってこのドレインコンダク
タンスに依存する増幅器の性能パラメータを改善する増
幅器の動作方法。 - 【請求項２】 上記性能パラメータがゲイン、線形範囲
及び共通モード拒否率の全部か一部を含む請求項１に記
載の増幅器の動作方法。 - 【請求項３】 限界値未満の該ゲート−ソース電圧にお
けるトランジスタの動作が増幅器の線形範囲にある請求
項１に記載の増幅器の動作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9225883.9 | 1992-12-11 | ||
| GB9225883A GB2273837B (en) | 1992-12-11 | 1992-12-11 | Amplifier devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06232642A true JPH06232642A (ja) | 1994-08-19 |
Family
ID=10726458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5321409A Pending JPH06232642A (ja) | 1992-12-11 | 1993-11-26 | 増幅器装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0601713A1 (ja) |
| JP (1) | JPH06232642A (ja) |
| CA (1) | CA2110194A1 (ja) |
| GB (1) | GB2273837B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011052458A1 (en) * | 2009-10-27 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Error amplifier |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69533982T2 (de) * | 1994-11-21 | 2006-01-05 | Seiko Epson Corp. | Flüssigkristallsteuergerät, flüssigkristallanzeigegerät und flüssigkristallsteuerungsverfahren |
| JPH10200114A (ja) * | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 薄膜回路 |
| WO1998048317A1 (fr) | 1997-04-18 | 1998-10-29 | Seiko Epson Corporation | Circuit et procede d'attaque d'un dispositif electro-optique, dispositif electro-optique et equipement electronique obtenu a l'aide dudit dispositif |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1981002078A1 (en) * | 1980-01-11 | 1981-07-23 | Mostek Corp | Nmos amplifier using unimplanted transistors |
| US4555623A (en) * | 1983-12-05 | 1985-11-26 | Irvine Sensors Corporation | Pre-amplifier in focal plane detector array |
| US5095284A (en) * | 1990-09-10 | 1992-03-10 | Synaptics, Incorporated | Subthreshold CMOS amplifier with wide input voltage range |
-
1992
- 1992-12-11 GB GB9225883A patent/GB2273837B/en not_active Expired - Fee Related
-
1993
- 1993-11-10 EP EP93308970A patent/EP0601713A1/en not_active Withdrawn
- 1993-11-26 JP JP5321409A patent/JPH06232642A/ja active Pending
- 1993-11-29 CA CA 2110194 patent/CA2110194A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011052458A1 (en) * | 2009-10-27 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Error amplifier |
| US8519695B2 (en) | 2009-10-27 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Power supply circuit having error amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0601713A1 (en) | 1994-06-15 |
| CA2110194A1 (en) | 1994-06-12 |
| GB2273837A (en) | 1994-06-29 |
| GB9225883D0 (en) | 1993-02-03 |
| GB2273837B (en) | 1996-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211659B1 (en) | Cascode circuits in dual-Vt, BICMOS and DTMOS technologies | |
| US4473762A (en) | Semiconductor integrated circuit with a response time compensated with respect to temperature | |
| US5079518A (en) | Current-mirror circuit with buffering transistor | |
| US8400219B2 (en) | Analog circuits having improved transistors, and methods therefor | |
| US20020113642A1 (en) | Reference voltage circuit | |
| JPH0666607B2 (ja) | Ｍｏｓ電流増幅器 | |
| JPH06203576A (ja) | センス回路 | |
| US5448093A (en) | Micro MIS type FET and manufacturing process therefor | |
| US20060081936A1 (en) | Semiconductor device for low power operation | |
| US4978631A (en) | Current source with a process selectable temperature coefficient | |
| JPH06232642A (ja) | 増幅器装置 | |
| US5969385A (en) | Ultra-low power-delay product NNN/PPP logic devices | |
| JPH01817A (ja) | 論理回路 | |
| JP3493956B2 (ja) | 論理回路 | |
| KR20050064114A (ko) | 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로 | |
| JP2003087058A (ja) | 高線形性低パワー電圧制御型抵抗 | |
| JPH07153911A (ja) | しきい値規準電圧回路 | |
| JPS6228089Y2 (ja) | ||
| KR19980023603A (ko) | 차동 증폭기 회로 | |
| JPH0143483B2 (ja) | ||
| CN117850534A (zh) | 一种源跟随器、源跟随器应用电路和芯片 | |
| JP2004180015A (ja) | カスコード型増幅回路 | |
| KR960015325B1 (ko) | 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터 | |
| Di Paolo Emilio et al. | MOSFET | |
| CN112290900A (zh) | 一种电压共源放大电路及多级放大电路 |