CN117850534A - 一种源跟随器、源跟随器应用电路和芯片 - Google Patents
一种源跟随器、源跟随器应用电路和芯片 Download PDFInfo
- Publication number
- CN117850534A CN117850534A CN202311829748.8A CN202311829748A CN117850534A CN 117850534 A CN117850534 A CN 117850534A CN 202311829748 A CN202311829748 A CN 202311829748A CN 117850534 A CN117850534 A CN 117850534A
- Authority
- CN
- China
- Prior art keywords
- switch
- source follower
- mos
- input
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000000694 effects Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
本申请公开了一种源跟随器，包括：输入MOS管，第一MOS管，第二MOS管，第一电阻，第一开关，第二开关；输入MOS管的第二极与第一电阻的第一端相连，第一开关的第一端与第一电阻的第二端连接，第一开关的第二端与第一电流源相连，第二开关的第一端与第一电阻的第一端相连，第二开关的第二端与第一开关的第二端相连，输入MOS管的衬底与第一电阻的第二端相连，第一电阻的第一端与输出相连，输入MOS管的第二极与第一MOS管的第二极相连，第一MOS管的栅极与第二MOS管的栅极相连，第二MOS管的第二极与第二电流源连接后接地。本申请的源跟随器，在保证输出线性的同时，通过控制开关，实现了输入电压宽范围的效果，解决了现有技术输入摆幅受限的问题。
Description
技术领域
本申请公开的实施例涉及电路技术领域，具体地，涉及一种源跟随器、源跟随器应用电路和芯片。
背景技术
源跟随器，即源极跟随器，是一种基本的场效应晶体管电路，也被称为共源极电路或电压跟随器。它可以实现输入电阻高、输出电阻低的特点，适用于信号放大、缓冲和驱动等应用。源极跟随器在电子工程学科中有着广泛的应用。原始的源跟随器在考虑沟道长度调制效应时，MOS管的输出电压是非线性的，在高精度的应用场景下，这样的非线性是不能被接受的。
目前解决源跟随器输出非线性问题的方法，是将原始源跟随器的输入MOS管进行cascade处理，从而降低MOS管的沟道长度调制效应，使得MOS管的漏源电压VDS基本不随输入变化，从而提高输出的线性度。但这样的方式会带来输入摆幅受限的问题，影响源跟随器的使用。
发明内容
本文中描述的实施例提供了一种源跟随器、源跟随器应用电路和芯片。
根据本申请公开的第一方面，提供了一种源跟随器，包括：
输入MOS管，第一MOS管，第二MOS管，第一电阻，第一开关，第二开关；
其中，所述输入MOS管的栅极与输入相连，所述输入MOS管的第一极与所述第一电阻的第一端相连，所述第一开关的第一端与所述第一电阻的第二端连接，所述第一开关的第二端与第一电流源相连，所述第二开关的第一端与所述第一电阻的第一端相连，所述第二开关的第二端与所述第一开关的第二端相连，所述输入MOS管的衬底与所述第一电阻的第二端相连，所述第一电阻的第一端与输出相连，所述输入MOS管的第二极与所述第一MOS管的第一极相连，所述第一MOS管的第二极接地，所述第一MOS管的栅极与所述第二MOS管的栅极相连，所述第二MOS管的第二极连接第二电流源后接地，所述第二MOS管的与所述第二MOS管的第二极相连，所述第二MOS管的第一极与输出相连。
在一些实施例中，所述第一MOS管为PMOS管或NMOS管。
在一些实施例中，所述第二MOS管为PMOS管或NMOS管。
在一些实施例中，当所述第一MOS管为PMOS管时，所述第二MOS管为PMOS管；当所述第一MOS管为NMOS管时，所述第二MOS管为NMOS管。
在一些实施例中，所述输入MOS管为PMOS管。
在一些实施例中，所述第一开关为PMOS管。
在一些实施例中，所述第二开关为PMOS管。
在一些实施例中，当所述第一开关闭合时，所述第二开关打开；当所述第二开关闭合时，所述第一开关打开。
根据本申请公开的第三方面，提供了一种源跟随器应用电路，包括：根据上述第一方面中任一项所述的源跟随器。
根据本申请公开的第四方面，提供了一种芯片，该芯片包括根据上述第三方面所述的源跟随器应用电路。
综上所述，本申请公开了一种源跟随器、源跟随器应用电路和芯片，该源跟随器包括：输入MOS管M0，第一MOS管M1，第二MOS管M2，第一电阻R0，第一开关S1，第二开关S2；其中，所述输入MOS管的栅极与输入相连，所述输入MOS管的第一极与所述第一电阻的第一端相连，所述第一开关的第一端与所述第一电阻的第二端连接，所述第一开关的第二端与第一电流源相连，所述第二开关的第一端与所述第一电阻的第一端相连，所述第二开关的第二端与所述第一开关的第二端相连，所述输入MOS管的衬底与所述第一电阻的第二端相连，所述第一电阻的第一端与输出相连，所述输入MOS管的第二极与所述第一MOS管的第一极相连，所述第一MOS管的第二极接地，所述第一MOS管的栅极与所述第二MOS管的栅极相连，所述第二MOS管的第二极连接第二电流源后接地，所述第二MOS管的与所述第二MOS管的第二极相连，所述第二MOS管的第一极与输出相连。本申请的源跟随器，在保证输出线性的同时，通过控制分别打开第一开关S1和第二开关S2，实现了输入电压宽范围的效果，解决了现有技术输入摆幅受限的问题。
附图说明
为了更清楚地说明本申请公开的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本申请公开的一些实施例，而非对本申请公开的限制，其中：
图1为本申请实施例公开的一种源跟随器的电路结构图；
图2为本申请实施例公开的一种单开关源跟随器的电路结构图；
图3为本申请实施例公开的当源跟随器电路中的第一开关S1闭合，第二开关S2断开时的电路示意图；
图4为本申请实施例公开的当源跟随器电路中的第二开关S2闭合，第一开关S1断开时的电路示意图。
在附图中，最后两位数字相同的标记对应于相同的元素。需要注意的是，附图中的元素是示意性的，没有按比例绘制。
具体实施方式
为了使本申请公开的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本申请公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本申请公开的一部分实施例，而不是全部的实施例。基于所描述的本申请公开的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本申请公开保护的范围。
除非另外定义，否则在此使用的所有术语(包括技术和科学术语)具有与本申请公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是，诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义，并且将不以理想化或过于正式的形式来解释，除非在此另外明确定义。如在此所使用的，将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。
在本申请公开的所有实施例中，由于金属氧化物半导体(MOS)晶体管的源极和漏极是对称的，并且N型晶体管和P型晶体管的源极和漏极之间的导通电流方向相反，因此在本申请公开的实施例中，将MOS晶体管的受控中间端称为控制极，将MOS晶体管的其余两端分别称为第一极和第二极。另外，诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
如图1所示，为本申请实施例公开的一种源跟随器的电路结构图，具体的，本申请公开了一种源跟随器，包括：
输入MOS管M0，第一MOS管M1，第二MOS管M2，第一电阻R0，第一开关S1，第二开关S2；
其中，所述输入MOS管M0的栅极与输入VIN相连，所述输入MOS管M0的第一极与所述第一电阻R0的第一端相连，所述第一开关S1的第一端与所述第一电阻R0的第二端连接，所述第一开关S1的第二端与第一电流源相连，所述第二开关S2的第一端与所述第一电阻R0的第一端相连，所述第二开关S2的第二端与所述第一开关S1的第二端相连，所述输入MOS管M0的衬底VB与所述第一电阻R0的第二端相连，所述第一电阻R0的第一端与输出VOUT相连，所述输入MOS管M0的第二极与所述第一MOS管M1的第一极相连，所述第一MOS管M1的第二极接地，所述第一MOS管M1的栅极与所述第二MOS管M2的栅极相连，所述第二MOS管M2的第二极连接第二电流源后接地，所述第二MOS管M2的栅极所述第二MOS管M2的第二极相连，所述第二MOS管M2的第一极与输出VOUT相连。
在一些实施例中，所述第一MOS管为PMOS管或NMOS管。
在一些实施例中，所述第二MOS管为PMOS管或NMOS管。
在一些实施例中，当所述第一MOS管为PMOS管时，所述第二MOS管为PMOS管；当所述第一MOS管为NMOS管时，所述第二MOS管为NMOS管。
在一些实施例中，所述输入MOS管为PMOS管。
在一些实施例中，所述第一开关为PMOS管。
在一些实施例中，所述第二开关为PMOS管。
在一些实施例中，当所述第一开关闭合时，所述第二开关打开；当所述第二开关闭合时，所述第一开关打开。
如图2所示，为本申请实施例公开的一种单开关源跟随器的电路结构图，具体的，该单开关源跟随器，包括：
输入MOS管M0，第一MOS管M1，第二MOS管M2，第一电阻R0，电阻开关S0；
其中，所述输入MOS管M0的栅极与输入VIN相连，所述输入MOS管M0的源极与所述第一电阻R0的第一端相连，所述第一电阻R0的第二端与第一电流源相连，所述电阻开关S0与所述第一电阻R0并联连接，所述输入MOS管M0的衬底VB与所述第一电阻R0的第二端相连，所述第一电阻R0的第一端与输出VOUT相连，所述输入MOS管M0的漏极与所述第一MOS管M1的源极相连，所述第一MOS管M1的漏极接地，所述第一MOS管M1的栅极与所述第二MOS管M2的栅极相连，所述第二MOS管M2的漏极接地，所述第二MOS管M2的栅极接地，所述第二MOS管M2的源极与输出VOUT相连。
在一些实施例中，所述输入MOS管为PMOS管。
需要说明的是，为了提高输入范围，除了改变电流镜的最小工作电压/电流大小，使用低阈值器件等。通常为了保证高线性度需要保证一定的Vdast1,2，这样可以让偏置电流不随输入变化，因此调节Vdast1,2并不是最优解。而其余参数都是工艺面积，不适合不放面进行调节。
本文提出的办法时是动态地改变输入管的VTH,M0，当VTH,M0减小时，VIN,MAX可以做到更大；当VTH,M0增大时，VIN,MIN可以做到更小。得到了如图2所示的单开关衬偏调制Cascode源跟随器。其中，通过I2和M2为M1提供偏置电流，然后M1对M0进行Cascode调制。
具体的原理是，PMOS管的VTH不仅仅是一个工艺常数，也受VBS调制，可知：
其中，VTH为PMOS管的阈值电压，VBS是衬源电压，VT0是长沟道器件在0衬底偏置电压下的阈值电压，与工艺相关，γ是偏置参数，与工艺相关，Φ是多晶硅栅与硅衬底的功函数之差的电压值，与工艺相关。
图1所示的电路中，输入管M0的VBS
VBS＝VB-VOUT＝-I1R0
其中，VBS是衬源电压，VB是衬底电压，I1为流过第一MOS管M1的电流，第一电阻R0。
想要提高VIN,MAX时，可以闭合S0，降低VTH,M0从而提高上限；想要降低VIN,MIN时，可以断开S0，提高VTH,M0从而降低下限。
进一步需要说明的是，基于该单开关源跟随器，本实施例公开的源跟随器电路优化了衬偏调制的开关方。如果使用图2所示的方案，电阻开关S0两种状态下的VBS分别是-I1R0和-I1RON,这里我们希望尽量地减小-I1RON以提高输入上限VIN,MAX。但是实际的开关总是有阻抗，需要非常大的宽度的MOS管才能减小RON，这意味着更大的MOS管工艺面积。为了解决这个问题，本文进一步提出了图1的解决方案。
具体的，当源跟随器电路中的第一开关S1闭合，第二开关S2断开时，如图3所示，此时VBS＝-I1R0；当第二开关S2闭合，第一开关S1断开时，如图4所示，此时，VBS＝0，因为此时第一电阻R0上没有电流，电阻两边是等势体，因此得到了VBS＝0的极限值。从而得到了更宽范围的输入摆幅。
综上所述，本申请公开了一种源跟随器，包括：输入MOS管M0，第一MOS管M1，第二MOS管M2，第一电阻R0，第一开关S1，第二开关S2；其中，所述输入MOS管M0的栅极与输入VIN相连，所述输入MOS管M0的第一极与所述第一电阻R0的第一端相连，所述第一开关S1的第一端与所述第一电阻R0的第二端连接，所述第一开关S1的第二端与第一电流源相连，所述第二开关S2的第一端与所述第一电阻R0的第一端相连，所述第二开关S2的第二端与所述第一开关S1的第二端相连，所述输入MOS管M0的衬底VB与所述第一电阻R0的第二端相连，所述第一电阻R0的第一端与输出VOUT相连，所述输入MOS管M0的第二极与所述第一MOS管M1的第一极相连，所述第一MOS管M1的第二极接地，所述第一MOS管M1的栅极与所述第二MOS管M2的栅极相连，所述第二MOS管M2的第二极连接第二电流源后接地，所述第二MOS管M2的栅极所述第二MOS管M2的第二极相连，所述第二MOS管M2的第一极与输出VOUT相连。本申请的源跟随器，在保证输出线性的同时，通过控制分别打开第一开关S1和第二开关S2，实现了输入电压宽范围的效果，解决了现有技术输入摆幅受限的问题。
本申请公开的实施例还提供了一种源跟随器应用电路。该源跟随器应用电路包括：根据上述实施例中所述的源跟随器或源跟随器。
本申请公开的实施例还提供了一种芯片。该芯片包括根据本申请公开的实施例的源跟随器应用电路。
本申请公开的实施例还提供了一种电子设备。该电子设备包括根据本申请公开的实施例的芯片。
综上所述，本申请公开了一种源跟随器、源跟随器应用电路和芯片，该源跟随器包括：输入MOS管M0，第一MOS管M1，第二MOS管M2，第一电阻R0，第一开关S1，第二开关S2；其中，所述输入MOS管M0的栅极与输入VIN相连，所述输入MOS管M0的第一极与所述第一电阻R0的第一端相连，所述第一开关S1的第一端与所述第一电阻R0的第二端连接，所述第一开关S1的第二端与第一电流源相连，所述第二开关S2的第一端与所述第一电阻R0的第一端相连，所述第二开关S2的第二端与所述第一开关S1的第二端相连，所述输入MOS管M0的衬底VB与所述第一电阻R0的第二端相连，所述第一电阻R0的第一端与输出VOUT相连，所述输入MOS管M0的第二极与所述第一MOS管M1的第一极相连，所述第一MOS管M1的第二极接地，所述第一MOS管M1的栅极与所述第二MOS管M2的栅极相连，所述第二MOS管M2的第二极连接第二电流源后接地，所述第二MOS管M2的栅极所述第二MOS管M2的第二极相连，所述第二MOS管M2的第一极与输出VOUT相连。本申请的源跟随器，在保证输出线性的同时，通过控制分别打开第一开关S1和第二开关S2，实现了输入电压宽范围的效果，解决了现有技术输入摆幅受限的问题。
除非上下文中另外明确地指出，否则在本文和所附权利要求中所使用的词语的单数形式包括复数，反之亦然。因而，当提及单数时，通常包括相应术语的复数。相似地，措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地，术语“包括”和“或”应当解释为包括在内的，除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处，特别是当其位于一组术语之后时，所述“示例”仅仅是示例性的和阐述性的，且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解，本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解，本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本申请公开的若干实施例进行了详细描述，但显然，本领域技术人员可以在不脱离本申请公开的精神和范围的情况下对本申请公开的实施例进行各种修改和变型。本申请公开的保护范围由所附的权利要求限定。
Claims (10)
1.一种源跟随器，其特征在于，包括：
输入MOS管，第一MOS管，第二MOS管，第一电阻，第一开关，第二开关；
其中，所述输入MOS管的栅极与输入相连，所述输入MOS管的第一极与所述第一电阻的第一端相连，所述第一开关的第一端与所述第一电阻的第二端连接，所述第一开关的第二端与第一电流源相连，所述第二开关的第一端与所述第一电阻的第一端相连，所述第二开关的第二端与所述第一开关的第二端相连，所述输入MOS管的衬底与所述第一电阻的第二端相连，所述第一电阻的第一端与输出相连，所述输入MOS管的第二极与所述第一MOS管的第一极相连，所述第一MOS管的栅极与所述第二MOS管的栅极相连，所述第二MOS管的第二极连接第二电流源，所述第二MOS管的栅极与所述第二MOS管的第二极相连，所述第二MOS管的第一极与输出相连。
2.根据权利要求1所述的源跟随器，其特征在于，所述第一MOS管为PMOS管或NMOS管。
3.根据权利要求1所述的源跟随器，其特征在于，所述第二MOS管为PMOS管或NMOS管。
4.根据权利要求3所述的源跟随器，其特征在于，当所述第一MOS管为PMOS管时，所述第二MOS管为PMOS管；当所述第一MOS管为NMOS管时，所述第二MOS管为NMOS管。
5.根据权利要求1所述的源跟随器，其特征在于，所述输入MOS管为PMOS管。
6.根据权利要求1所述的源跟随器，其特征在于，所述第一开关为PMOS管。
7.根据权利要求1所述的源跟随器，其特征在于，所述第二开关为PMOS管。
8.根据权利要求1所述的源跟随器，其特征在于，当所述第一开关闭合时，所述第二开关打开；当所述第二开关闭合时，所述第一开关打开。
9.一种源跟随器应用电路，其特征在于，包括：根据权利要求1至8中任一项所述的源跟随器。
10.一种芯片，其特征在于，包括根据权利要求9所述的源跟随器应用电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311829748.8A CN117850534A (zh) | 2023-12-28 | 2023-12-28 | 一种源跟随器、源跟随器应用电路和芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311829748.8A CN117850534A (zh) | 2023-12-28 | 2023-12-28 | 一种源跟随器、源跟随器应用电路和芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117850534A true CN117850534A (zh) | 2024-04-09 |
Family
ID=90537363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311829748.8A Pending CN117850534A (zh) | 2023-12-28 | 2023-12-28 | 一种源跟随器、源跟随器应用电路和芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117850534A (zh) |
-
2023
- 2023-12-28 CN CN202311829748.8A patent/CN117850534A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8212545B2 (en) | Reference voltage circuit and electronic device | |
| US7479821B2 (en) | Cascode circuit and semiconductor device | |
| JP4550014B2 (ja) | 線形化のための微分重畳回路 | |
| US7847638B2 (en) | Cascoded circuit | |
| JP5798635B2 (ja) | カレントミラーおよび高コンプライアンス単段増幅器 | |
| US7733181B2 (en) | Amplifier circuit having dynamically biased configuration | |
| US6154085A (en) | Constant gate drive MOS analog switch | |
| CA3043989A1 (en) | Super-saturation current field effect transistor and trans-impedance mos device | |
| KR20120020096A (ko) | 초저전력 수정 발진기를 위한 무저항 피드백 바이어싱 | |
| WO2009110455A1 (ja) | 半導体差動増幅器 | |
| CN113131886B (zh) | 一种运算放大器 | |
| US6903539B1 (en) | Regulated cascode current source with wide output swing | |
| CN117850534A (zh) | 一种源跟随器、源跟随器应用电路和芯片 | |
| Niranjan et al. | Low-voltage and high-speed flipped voltage follower using DTMOS transistor | |
| US8022758B2 (en) | Impedance matching circuit and method thereof | |
| JP2006238058A (ja) | 高周波用スイッチ回路 | |
| US6507245B2 (en) | Amplifier that is driven in a complementary manner | |
| KR100582545B1 (ko) | 출력 전류의 왜곡이 보상된 트랜스컨덕터 회로 | |
| KR20210038433A (ko) | 상호컨덕턴스 증폭기 및 칩 | |
| US10122363B1 (en) | Current source logic gate | |
| US9590575B2 (en) | Amplifier stage | |
| TW201306482A (zh) | 使金氧半導體場效電晶體輸出線性電流的閘極驅動電路 | |
| KR100550017B1 (ko) | Ｍｏｓ 트랜지스터로 구성된 트랜스컨덕터 회로 | |
| CN108259012B (zh) | 一种宽带电力线的功率放大器 | |
| JPH06232642A (ja) | 増幅器装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |