JPS63129673A - 電界効果型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は電界効果型トランジスタに関し、特に耐環境性
に優れる電界効果型トランジスタに関する。

Ｂ０発明の概要 本発明は、電界効果型トランジスタにおいて、第一導電
型のチャンネル領域の下部に反対導電型ＯｗＩ域を設け
、その反対専電型の領域に所定の電位を与え、その閾値
電圧ｖｔｈを制御することにより、当該電界効果型トラ
ンジスタの耐環境性特に温度補償特性を向上させたもの
である。

Ｃ１従来の技術 −ＩＩＱに、化合物半導体基板にソース領域、ドレイン
領域及びチャンネル５ＭＭ１等を形成した電界効果型ト
ランジスタが知られている。

この電界効果型トランジスタの構造は、例えば化合物半
導体がＧａＡｓであるときには、Ｊ−ＦＥＴの一例とし
て第５図に示すような構造となり、例えば半絶縁性Ｇａ
Ａｓ基板１００にＮ型の不純物領域１０１が形成され、
このＮ型の不純物領域にそれぞれソース領域１０２．ド
レイン領域１０３、チャンネル領域１０４が形成される
。そして、チャンネル領域１０４上には当該チャンネル
領域１０４と反対のｉｔ型であるＰ半型の不純物領域が
ゲート拡散領域１０５として形成され、このゲート拡散
ＨＭｉ１０５に配線のためのゲートメタル１０６が配さ
れている。

このようなＧａＡｓ−Ｊ−ＦＥＴでは、上記ゲート拡散
頭載１０５とチャンネル領域１（１４が異なる導電型で
あり、このためチャンネル領域１０４側には空乏Ｎ１０
７が形成される。そして、この空乏層１０７は、ゲート
メタル１０６へのパイ、　　アスに従って伸縮し、所定
のトランジスタ動作を行うことになる。

Ｄ１発明が解決しようとする問題点 しかしながら、上述のような電界効果型トランジスタに
おいては、温度によって閾値電圧ｖｔｈが変化するとい
う問題がある。

すなわち、一般的にバンドギャップが大きく耐環境性に
優れた上述の如きＧａＡｓ−Ｊ−ＦＥＴタイプの電界効
果型トランジスタの閾値電圧ｖｔｈの温度依存性は、第
６図に示すような曲線（実線及び破線）となっており、
その温度が上昇するに連れて閾値電圧ｖｔｈが低くなる
。なお、第６図中、横軸は温度（’Ｃ）であり、縦軸は
閾値電圧ｖｔｈ（ｍＶ）である。この第６図からも明ら
かなように、例えば１００℃温度上昇があったときには
、およそ２００ｍＶ程度負側へ閾値電圧ｖｔｈが低くな
る。これは、主に温度上昇によって、チャンネル領域１
０４における空乏Ｎ１０７の領域が小さくなり、チャン
ネルの大きさが拡がることに起因する。すなわち、この
ようにチャンネルの大きさが拡がることによっては、電
流が多くなかれることになり、閾値電圧ｖｔｈが下がる
ことになる。

これに対して、閾値電圧ｖｔｈが変動した場合であって
も安定したスイッチング動作を確保して、種々の環境下
で用いることができるように、常温での閾値電圧ｖｔｈ
を所定の値に設定することもできる。例えば高集積化回
路にて用いる傾向にあるＤＣＦＬゲートにおいては、論
理ローレベルが０゜１〜０．２ｖであるから、閾値電圧
ｖｔｈを例えば０゜４ｖ程度（常温）とすれば安定した
動作が確保される。

しかしながら、このように温度補償された閾値電圧ｖｔ
ｈを設定することによっては、閾値電圧Ｖｔｈが大きく
なるため、高速動作が困難となり、温度補償のためにス
ピードを犠牲にする必要が生ずることになる。また、電
界効果型トランジスタの特性の広い範囲の温度変化を補
償することは、極めて困難である。

そこで、本発明は上述の問題点に鑑み、温度変化に対す
る動作特性の変動を補償する電界効果型トランジスタの
提供を目的とする。

Ｅ１問題点を解決するための手段 本発明は、第一導電型のチャンネル領域の下部に反対導
電型の領域を有し、該反対導電型領域に所定の電位を与
えることにより閾値電圧を制御することを特徴とする電
界効果型トランジスタにより上述の問題点を解決する。

ここで、電界効果型トランジスタは、主に化合物半導体
ＦＥＴであり、また、他の半導体による電界効果型トラ
ンジスタを含む、また特に、高電子易動度トランジスタ
とすることもできる。Ｊ−ＦＥＴのみならずＭＥＳ−Ｆ
ＥＴでも良い。

また、上記閾値電圧を制御することには、特に温度補償
をするように閾値電圧を制御することが含まれる。また
、上記反対導電型領域に与えられる所定の電位は、所定
の構成のバイアス回路から与えられるものを含む。

Ｆ１作用 本発明において、チャンネル領域とは反対導電型にされ
る反対導電型領域は、所定の電位が与えられることによ
り、そのポテンシャルが制御される。そして、このよう
に反対ｉｔ型領領域ポテンシャルが制御されることによ
っては、全体として閾値電圧ｖｔｈが制御され、温度補
償を実現することが可能となる。

すなわち、通常温度上昇によって、空乏層の領域が小さ
くなり、このためチャンネルの領域が拡大して電流が多
く流れ、閾値電圧ｖｔｈが小さくなるが、本発明におい
ては、特にチャンネル領域と、該チャンネル領域の導電
型とは反対導電型である反対導電型領域との間に形成さ
れる空乏層が、上記電位によって制御され、その領域が
所定の電位に応じて伸縮することになる。そして、この
電位による上記空乏層の拡がりを、温度上昇によるゲー
ト部分の空乏層の大きさの変動を補償するようにするこ
とによって、チャンネルが形成されている領域の大きさ
を一定に保つことができ、したがって、温度変化に対す
る閾値電圧ｖｔｈの変動を抑制することができる。

Ｇ、実施例 本発明の好適な実施例を図面を参照しながら説明する。

本実施例の電界効果型トランジスタは、−例として第１
図に示すような構造とされる。第一導電型は、第１図の
例ではＮ型であり、反対導電型はＰ型である。この第１
図に示す電界効果型トランジスタは、化合物半導体電界
効果型トランジスタであって、ＧａＡｓ−Ｊ−ＦＥＴ　
（接合型−電界効果型トランジスタ）である。

第１図に示すように、その構造は、半絶縁性ＧａＡｓ基
板１上に反対導電型であるＰ″″型の半導体領域２が形
成され、その上に第−ＲＺ型のＮ型の半導体領域３が形
成されている。上記Ｐ−型の半導体領域２の不純物濃度
や接合深さは、当該ＧａＡｓ−Ｊ−ＦＥＴの特性に応じ
て適宜選択することができる。上記Ｎ型の半導体領域３
にはチャンネル領域４が形成されており、また、ソース
領域５．ドレイン領域６も形成されている。そのＮ型の
半導体領域３の主面には、さらにＰ半型のゲート拡散領
域７が形成されており、このゲート拡散領域７にはゲー
トメタル８が接続している。なお、その主面の他の部分
は絶縁膜９で被覆されている。

このよう、な構造の本実施例の電界効果型トランジスタ
には、ゲート拡散領域７とＮ型の半導体領域３との間の
ＰＮ接合から上部空乏Ｎ１０が形成されるが、さらに、
そのＮ型の半導体領域３と上記Ｐ−型の半導体領域２と
の間にも下部空乏Ｎ１１が形成されることになる。この
上部空乏層１０と下部空乏層１１の間の領域ｅは、実効
的なチャンネル領域であって、後述するように温度変動
によって上部空乏層１０の大きさが変動した場合であっ
ても、これによる領域ｅの大きさの変動をある程度一定
に保つように下部空乏ｉｌｌの大きさが変動するため、
温度による当該電界効果型トランジスタの閾値電圧ｖｔ
ｈの変動は最小限に抑制されることになる。

第２図と第３図は、このような電界効果型トランジスタ
の構造の一例を示す図であり、上述のようにＰ″″型の
半導体領域２には温度補償のための所定の電位が与えら
れることから、その所定の電位を与えるための取り出し
電極１２等を設けたものである。このうち第２図はその
平面図であり、第３図はゲート幅方向で切断した断面図
である。

なお、第１図の電界効果型トランジスタと同し部分につ
いては同し引用符号を用いている。

この第２回または第３図に示すように、本実施例にかか
る電界効果型トランジスタは、Ｎ型の半導体領域３上を
横断するように形成されているゲートメタル８があり、
当１亥ゲートメタル８の下部には該ゲートメタル８に沿
ってゲート拡散領域７が形成されている。そしてチャン
ネルが形成されるチャンネル領域４の下部には、前述し
た下部空乏層１１の拡がりを制御するためのＰ″″型の
半導体領域２が形成されている。このＰ″″型の半導体
領域２の濃度は、極端に低濃度の場合には抵抗が高くな
ることになり、また、不純物濃度が高い場合には容量が
増大してしまうことになる。このＰ−型の半導体領域２
は、電気的に取り出すためにゲート幅方向で第２図中点
線で示したように延在されており、その延在された部分
２ａ（第３図参照）は、イオン注入等により縦方向に延
在された部分２ｂと連続することになり、さらにその縦
方向に延在された部分２ｂはＰ半型の半導体領域１３と
接続して、電気的に取り出すための取り出し電極１２が
該Ｐ半型の半導体領域１３上に形成されている。

このような構造によっては、上記取り出し電極１２、Ｐ
半型の半導体領域１３．縦方向に延在された部分２ｂ、
延在された部分２ａを介してＰ″″型の半導体領域２は
、温度を補償するような所定の電位が与えられる。なお
、言うまでもないが、この第２図及び第３図に示した例
は例示であって、他の構造によるＰ″″型の半導体領域
２への電気的接続は可能である。また、第２図において
絶縁膜９は省略している。

次に、このような電界効果型トランジスタの動作につい
て説明する。

−ｉに、電界効果型トランジスタにおいては、チップの
温度上昇によって、ＰＮ接合のビルトイン電圧が小さく
なるため、空乏層の厚みが薄くなって、閾値電圧ｖｔｈ
が負側へ変位する。

しかし、本実施例の電界効果型トランジスタにおいては
、仮にチップの温度変動が生じて上部空乏層１０（第１
図参照）の厚みが薄くなった場合であっても、Ｐ″″型
の半導体領域２とＮ型の半４体碩域３との間に形成され
る下部空乏ＦＩＩＩ（第１図参照）が、与えられる所定
の電位によって、その上部空乏層１０の厚みが薄くなっ
た分を補うように厚くなり、このため、実質的なチャン
ネル領域ｅは略一定の大きさに保たれることになる。

そして、このように実質的なチャンネル領域ｅが略一定
の大きさに保たれることによって、その閾値電圧ｖｔｈ
の変動が抑制され、その特性は極めて安定したものとな
る。

このような下部空乏１１１の厚みを制御するためには、
例えば温度の上昇に応じて、上記Ｐ−型の半導体領域２
により大きな負電圧を与える必要があり、ここで、′こ
のようなＰ−型の半導体領域２に接続して好ましい回路
の一例について第４図を参照しながら説明する。なお、
ここで示す回路は一例であって、他の回路であっても良
いことは勿論である。

この第４図に示す回路は、抵抗Ｒ１１Ｒ２によりバイア
ス回路が構成され、抵抗Ｒ３と接続し該抵抗Ｒ３との接
続点から出力が取り出されるＦＥＴ１及び定電流源とし
て機能するＦＥＴ２を有している。

この回路の動作について説明すると、抵抗Ｒ１゜Ｒ２に
よって分割して与えられる電圧は、温度変動に対しても
安定したものとなるが、上記ＦＥＴ１及びＦＥＴ２は温
度上昇によっては、ドレイン電流が多くなり、抵抗Ｒ３
による電圧降下分も増大して出力レベルは負側に変位す
る。また、温度下降時には、その逆にドレイン電流は減
少し、出カレヘルは正側に変位することになる。したが
って、同一のチップ上に上述のＰ−型の半導体領域２を
有する構造の電界効果型トランジスタを形成し、さらに
上記回路を形成して、これらを単に接続させることによ
り、自動的に温度補償のなされる電界効果型トランジス
タが形成されることになる。

なお、このような第４図に示す回路について、電源電圧
ＶＳＳは負電圧、ＦＥＴＩとＦＥＴ２はディプリーショ
ンＦＥＴであることが望ましい。

上述の実施例においては、主に温度補償のためにＰ−型
の半導体領域２を動作させる場合について説明したが、
本実施例は、上記Ｐ″″型の半導体領域２に所定の電位
を与えることで、温度補償のみならず、他の閾値電圧ｖ
ｔｈを変化させて利用する用途にも適用することができ
る。また、上述のようなＰ−型の半導体領域２の形成に
よっては、温度補償のみならず短チャンネル効果の抑制
も同時に達成することが可能となる。また、上述の実施
例においては、Ｊ−ＦＥＴについて説明しているが、こ
れに限定されずＭＥＳ−ＦＥＴでも良いことは勿論であ
る。

Ｈ０発明の効果 本発明の電界効果型トランジスタは、チャンネル領域と
は反対導電型である反対導電型領域に所定の電位を与え
て、空乏層の厚みを制御することができ、温度変動に対
する閾値電圧の変動を抑制することができる。

４、ｌｌｆｆｌ面の筒車な説明 第１図は本発明の電界効果型トランジスタの構造の一例
を示す断面図、第２図は本発明の電界効果型トランジス
タの一例を示す平面図、第３回はそのゲート幅方向での
断面図、第４図は反対導電型領域に所定の電位を与える
に好適な回路の一例を示す回路図である。

また、第５図は従来の電界効果型トランジスタの例を示
す断面図、第６図は従来の電界効果型トランジスタの閾
値電圧の温度依存性を示す特性図である。

１・・・半絶縁性ＧａＡｓ基板 ２・・・Ｐ−型の半導体領域 ３・・・Ｎ型の半導体領域 ４・・・チャンネル領域 ７・・・ゲート拡散領域 ｌＯ・・・上部空乏層 １１・・・下部空乏層 ｅ・・・領域 特　許　出　願　人　　ソニー株式会社代理人　　　弁
理士　　　　　小泡　見間　　　　　　　　　田村渠− 第１図 第２図 第３図 第４図 従来例 第５図 第６図

Claims (1)

【特許請求の範囲】
1. 　第一導電型のチャンネル領域の下部に反対導電型領域
   を有し、該反対導電型領域に所定の電位を与えることに
   より閾値電圧を制御することを特徴とする電界効果型ト
   ランジスタ。