JPS5922246B2 - テイデンリユウカイロ - Google Patents
テイデンリユウカイロInfo
- Publication number
- JPS5922246B2 JPS5922246B2 JP15922675A JP15922675A JPS5922246B2 JP S5922246 B2 JPS5922246 B2 JP S5922246B2 JP 15922675 A JP15922675 A JP 15922675A JP 15922675 A JP15922675 A JP 15922675A JP S5922246 B2 JPS5922246 B2 JP S5922246B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- transistor
- constant current
- threshold value
- teiden
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、絶縁ゲート型電界効果トランジスタ（ＭＯＳ
ＦＥＴ）を用いた高安定定電流回路に関する。
ＦＥＴ）を用いた高安定定電流回路に関する。
本発明の目的は、特にモノリシックＩＣにおける高安定
な定電流源を提供することにある。
な定電流源を提供することにある。
従来のＭＯＳ型半導体集積回路における電流回路の構成
においては、安定度の高い定電流は得られなかつた。と
いうのは、ＭＯＳＦＥＴにおける相互コンダクタンスの
バラツキに起因する。特にＭＯＳＦＥＴは、バイポーラ
トランジスタ、ジャンクションＦＥＴに比し、そのコン
ダクタンスのバラツキはかなり大きい。又、コンダクタ
ンスは、シキイ値Ｖｔｈと、チャネルコンダクタンス係
数β（β…μ×ＣｏｘＸＷ／ Ｃ、μ：キャリア移動度
、ｃｏｘ：ゲート膜容量、ｗ／Ｃ：チャネル形状比）に
より決定される。従つてこのコンダクタンスのバラツキ
は０−定の電流値を得るためには、かなり幅広く調整し
うる端子を必要とする。
においては、安定度の高い定電流は得られなかつた。と
いうのは、ＭＯＳＦＥＴにおける相互コンダクタンスの
バラツキに起因する。特にＭＯＳＦＥＴは、バイポーラ
トランジスタ、ジャンクションＦＥＴに比し、そのコン
ダクタンスのバラツキはかなり大きい。又、コンダクタ
ンスは、シキイ値Ｖｔｈと、チャネルコンダクタンス係
数β（β…μ×ＣｏｘＸＷ／ Ｃ、μ：キャリア移動度
、ｃｏｘ：ゲート膜容量、ｗ／Ｃ：チャネル形状比）に
より決定される。従つてこのコンダクタンスのバラツキ
は０−定の電流値を得るためには、かなり幅広く調整し
うる端子を必要とする。
このため回路が複雑化する。ｏバラツキが大きいので、
温度特性が安定せず、温度係数の小さな安定電流源を得
るためには回路をやはり複雑化し、又、微調整のために
かなりの工程数を要する。
温度特性が安定せず、温度係数の小さな安定電流源を得
るためには回路をやはり複雑化し、又、微調整のために
かなりの工程数を要する。
という大きな欠点を生み出す。
又、上記のシキイ値のバラツキはＭＯＳＦＥＴが半導体
表面を利用しているために生じ、半導体の表面濃度、ゲ
ート膜厚、ゲート膜の性質、汚れ、ゲート金属の密着性
などの様々な要因により、ｌＶのシキイ値を得るのに±
Ｏ、３Ｖのバラツキは、逃れられない。
表面を利用しているために生じ、半導体の表面濃度、ゲ
ート膜厚、ゲート膜の性質、汚れ、ゲート金属の密着性
などの様々な要因により、ｌＶのシキイ値を得るのに±
Ｏ、３Ｖのバラツキは、逃れられない。
本発明は、上記の欠点を除去するものであつて、高安定
の電流源を提供する。
の電流源を提供する。
例えば、第１図に示すような、Ｐチャネルトランジスタ
１、２と抵抗３から構成され、アース点から（一）側へ
定電流を取り出す。トランジスタ１は通常のＭＯＳトラ
ンジスタであつて、シキイ値をＶｔｈとする。抵抗３の
コンダクタンスはトランジスタ１のコンダクタンスより
ずつと小さくとり、従つてトランジスタ１のドレイン電
位ＶＧはトランジスタ１のシキＩ イ値付近の電圧とな
り、すなわちｖＧ＝Ｖｔｈ（−１） 又、トランジスタ２は、チャネル表面にＢ（ホＪ ロン
）をイオン打ち込みにより注入してシキイ値を△Ｖｔｈ
下げる。
１、２と抵抗３から構成され、アース点から（一）側へ
定電流を取り出す。トランジスタ１は通常のＭＯＳトラ
ンジスタであつて、シキイ値をＶｔｈとする。抵抗３の
コンダクタンスはトランジスタ１のコンダクタンスより
ずつと小さくとり、従つてトランジスタ１のドレイン電
位ＶＧはトランジスタ１のシキＩ イ値付近の電圧とな
り、すなわちｖＧ＝Ｖｔｈ（−１） 又、トランジスタ２は、チャネル表面にＢ（ホＪ ロン
）をイオン打ち込みにより注入してシキイ値を△Ｖｔｈ
下げる。
従つてトランジスタ２の実効ゲート電圧はＶＧＥはとな
り、本米のシキイ値Ｖｔｈに無関係である。
り、本米のシキイ値Ｖｔｈに無関係である。
又、ΔＶｔｈはイオン打ち込み量（ドーズ量）によりか
なり安定にコントロール可能であるので、本来のシキイ
値Ｖｔｈがどんなにバラついても、トランジスタのコン
ダクタンスは常に一定に保たれる。従つてβさえ、十分
安定になるように制御すればよい。又、安定電流１Ｃは
となり、第２図の如くとなり、定電流源なる出力電位は
（−３）式が成り立つのはとなる。
なり安定にコントロール可能であるので、本来のシキイ
値Ｖｔｈがどんなにバラついても、トランジスタのコン
ダクタンスは常に一定に保たれる。従つてβさえ、十分
安定になるように制御すればよい。又、安定電流１Ｃは
となり、第２図の如くとなり、定電流源なる出力電位は
（−３）式が成り立つのはとなる。
又、第１図の回路において抵抗３はトランジスタ・抵抗
として、又、トランジスタ１に逆に＋Ｐ を打ち込んで
Ｖｔｈを上昇させてもよい。
として、又、トランジスタ１に逆に＋Ｐ を打ち込んで
Ｖｔｈを上昇させてもよい。
又、Ｎチヤネルトランジスタを用いて構成することも可
能である。故に、第１図のような回路によつて、半導体
集積回路中に電流値が安定した定電流源がモノリシツク
に無調整で実現できる。更に、本発明による温度係数の
小さな定電流の実現の一例を述べる。
能である。故に、第１図のような回路によつて、半導体
集積回路中に電流値が安定した定電流源がモノリシツク
に無調整で実現できる。更に、本発明による温度係数の
小さな定電流の実現の一例を述べる。
（−３）式における△Ｖｔｈは
αは温度係数であり、Ｔは温度変化分である。
又通常αは負である。又、ＭＯＳＦＥＴの定電流領域で
のゲート電圧一ドレイン電流特性は、第３図に示すよう
にシキイ値（ＩＤが０となるＶＧ）とβ（直線の傾き）
が温度に対してコンダクタンスの温度係数を互いにキヤ
ンセルし合う方向に働き、特にある実効ゲート電圧ＶＧ
ＥＯを境に電流値の温度特性が逆になる。従つて（５）
式のΔＴｈＯをこのＶＧＥＯと一致させることにより、
電流値の温度変化（すなわちα）をほとんどＯまで近づ
けることが可能になる。なお、ΔＶｔｈの量（すなわち
チヤネルのドーズ量）によりαの値は異るので、△Ｖｔ
ｈとＶＧＥＯが一致するのは、本来のＶｔｈにより一定
の電圧に定まる。一般に△Ｖｔｈが大きいとＶＧＥＯも
増大する。このシキイ値をずらす方法はこのチヤネルド
ープの他に、ドープトオキサイド法（酸化膜からチヤネ
ル表面に不純物拡散を実行する）。チヤネル長変調法（
トランジスタのチヤネル長によるシキイ値変化を利用す
る）等、（２）式が成立するような関係を保つてシキイ
値を変化させる方法があればよい。本発明は、安定な（
すなわちバラツキ、電源変動、温度変化）に対し定電流
源モノリシツクＩＣで、かつ無調整の又外付素子を全く
必要とせずに供給することが可能である。
のゲート電圧一ドレイン電流特性は、第３図に示すよう
にシキイ値（ＩＤが０となるＶＧ）とβ（直線の傾き）
が温度に対してコンダクタンスの温度係数を互いにキヤ
ンセルし合う方向に働き、特にある実効ゲート電圧ＶＧ
ＥＯを境に電流値の温度特性が逆になる。従つて（５）
式のΔＴｈＯをこのＶＧＥＯと一致させることにより、
電流値の温度変化（すなわちα）をほとんどＯまで近づ
けることが可能になる。なお、ΔＶｔｈの量（すなわち
チヤネルのドーズ量）によりαの値は異るので、△Ｖｔ
ｈとＶＧＥＯが一致するのは、本来のＶｔｈにより一定
の電圧に定まる。一般に△Ｖｔｈが大きいとＶＧＥＯも
増大する。このシキイ値をずらす方法はこのチヤネルド
ープの他に、ドープトオキサイド法（酸化膜からチヤネ
ル表面に不純物拡散を実行する）。チヤネル長変調法（
トランジスタのチヤネル長によるシキイ値変化を利用す
る）等、（２）式が成立するような関係を保つてシキイ
値を変化させる方法があればよい。本発明は、安定な（
すなわちバラツキ、電源変動、温度変化）に対し定電流
源モノリシツクＩＣで、かつ無調整の又外付素子を全く
必要とせずに供給することが可能である。
又、本発明の利用方法としては、基準電圧源、定電圧回
路、電源回路、電圧検出回路等へ広く応用でき、等積度
の大きなＭＯＳＩＣ用に簡単に組み込むことが可能とな
る。
路、電源回路、電圧検出回路等へ広く応用でき、等積度
の大きなＭＯＳＩＣ用に簡単に組み込むことが可能とな
る。
第１図は、本発明による定電流回路の一例。
１は通常のトランジスタ、２はシキイ値をシフトさせた
トランジスタ。 第２図は、本発明による電圧流出力特性。 △Ｖｔｈ：シキイ値のシフト量 第３図は、ＭＯＳＦＥＴの電圧一電流特性。
トランジスタ。 第２図は、本発明による電圧流出力特性。 △Ｖｔｈ：シキイ値のシフト量 第３図は、ＭＯＳＦＥＴの電圧一電流特性。
Claims (1)
- １ 第１のＭＯＳＦＥＴのゲート・ドレイン間を短絡し
、前記第１のＭＯＳＦＥＴのドレインと電源間に抵抗性
素子をそう入した定電圧バイアス源及びゲート端子に前
記第１のＭＯＳＦＥＴのドレイン端子を接続した第２の
ＭＯＳＦＥＴからなる定電流源からなり、前記第１のＭ
ＯＳＦＥＴと前記第２のＭＯＳＦＥＴのシキイ値は相互
に異なることを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15922675A JPS5922246B2 (ja) | 1975-12-29 | 1975-12-29 | テイデンリユウカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15922675A JPS5922246B2 (ja) | 1975-12-29 | 1975-12-29 | テイデンリユウカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5284448A JPS5284448A (en) | 1977-07-14 |
| JPS5922246B2 true JPS5922246B2 (ja) | 1984-05-25 |
Family
ID=15689084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15922675A Expired JPS5922246B2 (ja) | 1975-12-29 | 1975-12-29 | テイデンリユウカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922246B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2447610A1 (fr) * | 1979-01-26 | 1980-08-22 | Commissariat Energie Atomique | Generateur de tension de reference et circuit de mesure de la tension de seuil d'un transistor mos, applicable a ce generateur de tension de reference |
| US5117177A (en) * | 1991-01-23 | 1992-05-26 | Ramtron Corporation | Reference generator for an integrated circuit |
-
1975
- 1975-12-29 JP JP15922675A patent/JPS5922246B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5284448A (en) | 1977-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091283A (en) | Sub-threshold leakage tuning circuit | |
| Klein | An analytical thermal noise model of deep submicron MOSFET's | |
| KR0175319B1 (ko) | 정전압 회로 | |
| US4096430A (en) | Metal-oxide-semiconductor voltage reference | |
| KR910005794B1 (ko) | 반도체 시간 지연소자 | |
| US4830976A (en) | Integrated circuit resistor | |
| JPH0683467A (ja) | 基準電圧発生回路 | |
| JP3470133B2 (ja) | 半導体装置の製造方法 | |
| US4956691A (en) | NMOS driver circuit for CMOS circuitry | |
| JPH0666607B2 (ja) | Ｍｏｓ電流増幅器 | |
| US3436621A (en) | Linear amplifier utilizing a pair of field effect transistors | |
| US4323846A (en) | Radiation hardened MOS voltage generator circuit | |
| JP2555366B2 (ja) | 処理選択可能温度係数を持った電流源 | |
| US3436622A (en) | Compound channel insulated gate triode | |
| JPS6153860B2 (ja) | ||
| KR100416442B1 (ko) | 전류제어 전계효과 트랜지스터 | |
| JPS5922246B2 (ja) | テイデンリユウカイロ | |
| US6720228B1 (en) | Current source bias circuit with hot carrier injection tracking | |
| EP0197965B1 (en) | A field effect transistor current source | |
| GB1039416A (en) | Electronic signal translating circuits | |
| Akiya et al. | A wide range linear variable resistor by buried channel MOS/SIMOX | |
| JPH0812917B2 (ja) | Ｍｉｓトランジスタの動作方法およびｍｉｓトランジスタ | |
| JPS5760711A (en) | Differential amplifier | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| KR20000074360A (ko) | 저항기로서의 엘디디 모스페트 및 그 제조방법 |