JP5798715B2 - ブースト型電荷転送回路 - Google Patents
ブースト型電荷転送回路 Download PDFInfo
- Publication number
- JP5798715B2 JP5798715B2 JP2009513290A JP2009513290A JP5798715B2 JP 5798715 B2 JP5798715 B2 JP 5798715B2 JP 2009513290 A JP2009513290 A JP 2009513290A JP 2009513290 A JP2009513290 A JP 2009513290A JP 5798715 B2 JP5798715 B2 JP 5798715B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- charge
- input
- terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 title claims description 206
- 230000004044 response Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 36
- 230000008859 change Effects 0.000 description 16
- 230000006870 function Effects 0.000 description 10
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000003068 static effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000010351 charge transfer process Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
- G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
- G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
同様に、以下の式が成立する。
なお、本発明は、実施の態様として以下の内容を含む。
〔態様1〕
入力電荷を保持する入力電荷保持素子と、
出力電荷を保持する出力電荷保持素子と、
入力端子、出力端子およびゲート端子を有する電荷転送素子であって、前記入力端子は、前記入力電荷保持素子からの電荷を受け取るように連結されおり、前記出力端子は、前記ゲート端子に印加される電荷転送制御信号によって制御されて前記出力電荷保持素子に電荷を提供するように、連結されている、電荷転送素子と、
前記入力電荷保持素子に連結されている入力端子、および、前記電荷転送素子の前記ゲート端子に連結されている出力端子を有し、前記電荷転送制御信号を提供する増幅器とを備えた、電荷転送装置。
〔態様2〕
態様1において、前記増幅器は少なくとも10倍の利得を有する、電荷転送装置。
〔態様3〕
態様1において、前記増幅器はNFETおよびPFETを備え、これらFETは、ソースが共通ノードに接続されている共通ソースの構成を有し、前記共通ノードは前記増幅器の前記出力端子を提供する、電荷転送装置。
〔態様4〕
態様3において、前記PFETのドレイン端子は供給電圧に接続され、前記NFETのドレイン端子はグラウンド電圧に接続され、前記PFETのゲート端子はバイアス電圧に接続され、前記NFETのゲート端子は前記電荷転送素子の入力端子に接続されている、電荷転送装置。
〔態様5〕
態様3において、前記NFETと前記PFETの共通のソース端子が前記電荷転送素子のゲート端子に接続されている、電荷転送装置。
〔態様6〕
態様3において、さらに、
前記NFETと前記電荷転送素子の前記入力端子との間に連結されたソースフォロワPFETを備えた、電荷転送装置。
〔態様7〕
態様3において、さらに、
前記電荷転送素子の前記入力端子と前記NFETとの間に連結された第2のNFETを備えた、電荷転送装置。
〔態様8〕
態様1において、さらに、
前記入力電荷保持素子と入力電圧源との間に連結された第1の抵抗素子と、
前記入力電荷保持素子と前記電荷転送素子との間に連結された第2の抵抗素子とを備えた、電荷転送装置。
〔態様9〕
態様1において、さらに、
前記増幅器の前記出力端子と基準電圧の間に連結された、前記電荷転送素子のオンおよびオフの時間を制御する電流制御FETを備えた、電荷転送装置。
〔態様10〕
態様9において、さらに、
前記PFETと前記電圧源の間に連結された電力制御FETを備えた、電荷転送装置。
〔態様11〕
態様1において、さらに、
第1の入力電圧源と前記入力電荷保持素子の間に直列に連結された第1の入力電荷制御スイッチと、
前記電荷転送素子の前記入力端子と第2の電圧源の間に直列に連結された第2の入力電荷制御スイッチとを備えた、電荷転送装置。
〔態様12〕
態様1において、前記電荷転送素子が、基板内に形成された拡散領域を備え、この基板上には第1の制御電極が形成されて、この第1の制御電極が前記電荷転送素子の入力端子を提供する、電荷転送装置。
〔態様13〕
態様12において、さらに、前記基板上に形成された第2の制御電極を備え、この第2の制御電極が前記出力電荷保持素子の端子を提供する、電荷転送装置。
〔態様14〕
態様1において、さらに、
前記増幅器の出力端子に連結された電流源を備えた、電荷転送装置。
〔態様15〕
態様14において、さらに、
前記電荷転送素子の前記入力端子と前記ゲート端子の間で電圧を分離するように構成された電圧バッファを備えた、電荷転送装置。
〔態様16〕
態様1において、さらに、
前記入力電荷保持素子の第1の端子に連結された抵抗素子を備えた、電荷転送装置。
〔態様17〕
態様16において、前記抵抗素子が、前記入力電荷保持素子と前記出力電荷保持素子の間の電荷転送中における非線形信号歪を低減するように構成されている、電荷転送装置。
〔態様18〕
態様17において、前記抵抗素子は前記入力電荷保持素子と前記電荷転送素子の入力端子の間に直列に連結されている、電荷転送装置。
〔態様19〕
態様17において、前記抵抗素子は入力電圧と前記入力電荷保持素子の間に連結されている、電荷転送装置。
〔態様20〕
態様17において、さらに、
前記入力電荷保持素子の第2の端子に連結された追加の抵抗素子を備えた、電荷転送装置。
〔態様21〕
態様1において、さらに、
電力スイッチ制御信号に応答して、前記電荷転送素子および前記電流源の一方または両方を通る電流を無効にするスイッチを備えた、電荷転送装置。
〔態様22〕
態様21において、前記スイッチは、スイッチ制御信号に応答して、前記電荷転送素子を通る電流を無効にする、電荷転送装置。
〔態様23〕
態様22において、前記増幅器は前記増幅器の出力端子に連結された電流源を備え、前記スイッチは、スイッチ制御信号に応答して、前記電流源を通る電流を無効にする、電荷転送装置。
〔態様24〕
入力電荷を保持する入力電荷保持素子と、
電荷結合素子であって、
入力端子、出力端子およびゲート端子を有する第1構成要素であって、前記入力端子は、前記入力電荷保持素子からの電荷を受け取るように連結されており、前記出力端子は、前記ゲート端子に印加される電荷転送制御信号によって制御されて電荷を提供するように、連結されている、第1構成要素、および
出力電荷を保持する第2構成要素であって、前記第1構成要素から電荷を受け取るように連結されている第2構成要素を有する、電荷結合素子と、
前記入力電荷保持素子に連結されている入力端子、および、前記電荷転送素子の前記ゲート端子に連結されている出力端子を有し、前記電荷転送制御信号を提供する増幅器とを備えた、電荷転送装置。
〔態様25〕
態様24において、さらに、
前記出力端子に連結された電流源を備えた、電荷転送装置。
〔態様26〕
態様24において、さらに、
前記入力電荷保持素子に連結され、前記入力電荷保持素子と前記電荷結合素子の第2構成要素の間の電荷転送中における非線形信号歪を低減するように構成された抵抗素子を備えた、電荷転送装置。
33(53,63,73,83,93,103,113) 出力電荷保持素子
32(52,62,72,82,92,102,112) 電荷転送素子
36(56,58,66,68,77,78,86,96,106,108,116,146) 増幅器
Claims (26)
- 入力電荷源(VX)に直列かつ直接に連結され、入力電荷を保持する入力電荷保持素子と、
出力電荷を保持する出力電荷保持素子と、
入力端子、出力端子および制御端子を有する電荷転送素子であって、前記入力端子は、前記入力電荷保持素子からの電荷を受け取るように連結されているが、前記入力電荷源(VX)には直接連結されておらず、前記出力端子は、前記制御端子に印加される電荷転送制御信号によって制御されて前記出力電荷保持素子に電荷を提供するように、連結されている、電荷転送素子と、
前記入力電荷保持素子に連結されている入力端子、および、前記電荷転送素子の前記制御端子に連結されている出力端子を有し、前記電荷転送制御信号を提供する増幅器であって、前記入力電荷源の入力電圧が下げられると、前記電荷転送素子の前記入力端子の電圧が、前記入力電荷源の入力電圧に続いて低い方向に変化し、さらに前記電荷転送素子の前記入力端子の電圧が前記増幅器の増幅器基準電圧よりも低くなり、当該増幅器はその後、前記電荷転送素子を介するフィードバックによって、前記電荷転送素子の前記入力端子の電圧を、前記増幅器基準電圧よりも低く維持するように動作し、前記入力電荷源の前記入力電圧を、ある値にまで下げると、前記電荷転送素子の前記入力端子の電圧が前記増幅器基準電圧になるまで、前記電荷転送素子を通って流れる電流が前記電荷転送素子の前記入力端子に荷電する、増幅器とを備えた、電荷転送装置。 - 請求項1において、前記増幅器は少なくとも10倍の利得を有する、電荷転送装置。
- 請求項1において、前記増幅器はNFETおよびPFETを備え、これらFETは、共通ノードに接続されている少なくとも1つの端子を有し、前記共通ノードは前記増幅器の前記出力端子を提供する、電荷転送装置。
- 請求項3において、前記PFETのソース端子は供給電圧に接続され、前記NFETのソース端子はグラウンド電圧に接続され、前記PFETのゲート端子はバイアス電圧に接続され、前記NFETのゲート端子は前記電荷転送素子の入力端子に接続され、前記PFETのドレイン端子は前記共通ノードに接続され、前記NFETのドレイン端子も前記共通ノードに接続されている、電荷転送装置。
- 請求項3において、前記NFETと前記PFETの共通のドレイン端子が前記電荷転送素子のゲート端子に接続されている、電荷転送装置。
- 請求項3において、さらに、
前記NFETと前記電荷転送素子の前記入力端子との間に連結されたソースフォロワPFETを備えた、電荷転送装置。 - 請求項3において、さらに、
前記電荷転送素子の前記入力端子と前記NFETとの間に連結された第2のNFETを備えた、電荷転送装置。 - 請求項1において、さらに、
前記入力電荷保持素子と入力電圧源との間に連結された第1の抵抗素子と、
前記入力電荷保持素子と前記電荷転送素子との間に連結された第2の抵抗素子とを備えた、電荷転送装置。 - 請求項1において、さらに、
前記増幅器の前記出力端子と論理電圧の間に連結された、前記電荷転送素子のオンおよびオフの時間を制御する電流制御FETを備えた、電荷転送装置。 - 請求項3において、さらに、
前記増幅器の前記NFETまたは前記PFETの端子に第1の端子が連結され、供給電圧に第2の端子が連結され、ゲート端子が論理電圧に連結された、第1の電流制御FETと、
前記増幅器の前記出力端子と前記論理電圧の間に連結された、第2の電流制御FETとを備え、
前記第1および第2の電流制御FETが、前記電荷転送素子のオンおよびオフの時間を制御する、電荷転送装置。 - 請求項1において、さらに、
第1の入力電圧源と前記入力電荷保持素子の間に直列に連結された第1の入力電荷制御スイッチと、
前記電荷転送素子の前記入力端子と第2の電圧源の間に直列に連結された第2の入力電荷制御スイッチとを備えた、電荷転送装置。 - 請求項1において、前記電荷転送素子が、基板内に形成された拡散領域を備え、この基板上には第1の制御電極が形成されて、この第1の制御電極が前記電荷転送素子の入力端子を提供する、電荷転送装置。
- 請求項12において、さらに、前記基板上に形成された第2の制御電極を備え、この第2の制御電極が前記出力電荷保持素子の端子を提供する、電荷転送装置。
- 請求項1において、
前記増幅器が、当該増幅器の出力端子に連結された電流源を備えた、電荷転送装置。 - 請求項14において、さらに、
前記電荷転送素子の前記入力端子と前記制御端子の間で電圧を分離するように構成された電圧バッファを備えた、電荷転送装置。 - 請求項1において、さらに、
前記入力電荷保持素子の第1の端子に連結された抵抗素子を備えた、電荷転送装置。 - 請求項16において、前記抵抗素子が、前記入力電荷保持素子と前記出力電荷保持素子の間の電荷転送中における非線形信号歪を低減するように構成されている、電荷転送装置。
- 請求項17において、前記抵抗素子は前記入力電荷保持素子と前記電荷転送素子の入力端子の間に直列に連結されている、電荷転送装置。
- 請求項17において、前記抵抗素子は入力電圧と前記入力電荷保持素子の間に連結されている、電荷転送装置。
- 請求項17において、さらに、
前記入力電荷保持素子の第2の端子に連結された追加の抵抗素子を備えた、電荷転送装置。 - 請求項14において、さらに、
電力スイッチ制御信号に応答して、前記電荷転送素子および前記電流源の一方または両方を通る電流を無効にするスイッチを備えた、電荷転送装置。 - 請求項21において、前記スイッチは、スイッチ制御信号に応答して、前記電荷転送素子を通る電流を無効にする、電荷転送装置。
- 請求項22において、前記増幅器は前記増幅器の出力端子に連結された電流源を備え、前記スイッチは、スイッチ制御信号に応答して、前記電流源を通る電流を無効にする、電荷転送装置。
- 入力電荷源(VX)に直列に連結され、入力電荷を保持する入力電荷保持素子と、
電荷転送素子であって、
入力端子、出力端子および制御端子を有する第1構成要素であって、前記入力端子は、前記入力電荷保持素子からの電荷を受け取るように連結されているが、前記入力電荷源(VX)には直接連結されておらず、前記出力端子は、前記制御端子に印加される電荷転送制御信号によって制御されて電荷を提供するように、連結されている、第1構成要素を有する電荷転送素子と、
出力電荷を保持する第2構成要素であって、前記第1構成要素から電荷を受け取るように連結されている第2構成要素と、
前記入力電荷保持素子に連結されている第1入力端子、基準電圧に連結されている第2入力端子、および、前記電荷転送素子の前記制御端子に連結されている出力端子を有し、前記電荷転送制御信号を提供する増幅器であって、前記入力電荷源の入力電圧が下げられると、当該電荷転送素子の前記第1構成要素の前記入力端子の電圧が、前記入力電荷源の入力電圧に続いて低い方向に変化し、さらに当該電荷転送素子の第1構成要素の前記入力端子の電圧が前記基準電圧よりも低くなり、当該増幅器はその後、当該電荷転送素子を介するフィードバックによって、当該電荷転送素子の前記第1構成要素の前記入力端子の電圧を、前記基準電圧よりも低く維持するように動作し、前記入力電荷源の前記入力電圧を、ある値にまで下げると、前記電荷転送素子の前記第1構成要素の前記入力端子の電圧が前記基準電圧になるまで、前記電荷転送素子を通って流れる電流が前記電荷転送素子の前記第1構成要素の前記入力端子に荷電する、増幅器とを備えた、電荷転送装置。 - 請求項24において、
前記増幅器が、当該増幅器の前記出力端子に連結された電流源を備えた、電荷転送装置。 - 請求項24において、さらに、
前記入力電荷保持素子に連結され、前記入力電荷保持素子と前記電荷転送素子の第2構成要素の間の電荷転送中における非線形信号歪を低減するように構成された抵抗素子を備えた、電荷転送装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US80948506P | 2006-05-31 | 2006-05-31 | |
US60/809,485 | 2006-05-31 | ||
PCT/US2007/012906 WO2007143074A2 (en) | 2006-05-31 | 2007-05-31 | Boosted charge transfer pipeline |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009539324A JP2009539324A (ja) | 2009-11-12 |
JP2009539324A5 JP2009539324A5 (ja) | 2010-07-15 |
JP5798715B2 true JP5798715B2 (ja) | 2015-10-21 |
Family
ID=38802067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009513290A Active JP5798715B2 (ja) | 2006-05-31 | 2007-05-31 | ブースト型電荷転送回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8385498B2 (ja) |
EP (1) | EP2038893B1 (ja) |
JP (1) | JP5798715B2 (ja) |
KR (2) | KR20090031675A (ja) |
CN (1) | CN101454843B (ja) |
TW (1) | TWI474597B (ja) |
WO (1) | WO2007143074A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2009096192A1 (ja) * | 2008-01-31 | 2011-05-26 | パナソニック株式会社 | バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置 |
WO2013014724A1 (ja) * | 2011-07-22 | 2013-01-31 | 富士通株式会社 | 電荷転送回路 |
CN102394650B (zh) * | 2011-10-11 | 2013-11-13 | 中国电子科技集团公司第五十八研究所 | 用于电荷耦合流水线adc的反馈增强型电荷传输电路 |
JP5990080B2 (ja) * | 2012-10-05 | 2016-09-07 | キヤノン株式会社 | 撮像システム、および撮像システムの駆動方法 |
CN104270152B (zh) * | 2014-10-13 | 2017-12-22 | 中国电子科技集团公司第五十八研究所 | 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置 |
US9503078B1 (en) | 2015-05-22 | 2016-11-22 | Realtek Semiconductor Corp. | Method and apparatus for charge transfer |
JP2017134743A (ja) * | 2016-01-29 | 2017-08-03 | 株式会社東芝 | レギュレータ回路 |
CN109391248B (zh) | 2017-08-10 | 2020-12-08 | 华为技术有限公司 | 一种信号分发电路及信号分发电路系统 |
CN107565955B (zh) * | 2017-08-29 | 2019-08-30 | 黄山市祁门新飞电子科技发展有限公司 | 输入信号摆幅增强型信号传输电路 |
TWI694729B (zh) * | 2018-06-19 | 2020-05-21 | 瑞昱半導體股份有限公司 | 開關電路 |
CN108809286A (zh) * | 2018-06-19 | 2018-11-13 | 苏州睿度智能科技有限公司 | 工艺波动不敏感增强型信号传输开关 |
EP3606047B1 (en) * | 2018-07-30 | 2023-08-30 | Brillnics Singapore Pte. Ltd. | Solid-state imaging device and method for driving a solid-state imaging device |
CN111431517B (zh) * | 2020-05-07 | 2022-04-22 | 西安交通大学 | 内嵌输入缓冲器的超高速自举开关电路 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5339275A (en) * | 1970-12-28 | 1994-08-16 | Hyatt Gilbert P | Analog memory system |
GB1435708A (en) * | 1972-09-25 | 1976-05-12 | Rca Corp | Charge amplifier defibrillators |
US3969636A (en) * | 1975-06-30 | 1976-07-13 | General Electric Company | Charge sensing circuit for charge transfer devices |
US4138665A (en) * | 1977-09-21 | 1979-02-06 | General Electric Company | Preamplifier for analog to digital converters |
US4224585A (en) * | 1978-08-28 | 1980-09-23 | Reticon Corporation | Methods and apparatus for compensating for charge transfer inefficiency in imaging and other variable length charge transfer devices |
JPS5921059B2 (ja) * | 1979-07-27 | 1984-05-17 | 富士通株式会社 | アドレス計算処理方式 |
DE2950584C2 (de) * | 1979-12-15 | 1984-07-12 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung mit steuerbarem Widerstand |
JPS58170213A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 電圧比較回路 |
JPS5921059A (ja) | 1982-07-28 | 1984-02-02 | Hitachi Ltd | 電荷転送回路 |
JPS60149165A (ja) | 1984-01-17 | 1985-08-06 | Matsushita Electric Ind Co Ltd | 電荷転送装置 |
FR2566538B1 (fr) * | 1984-06-26 | 1986-11-14 | Thomson Csf | Comparateur analogique a transfert de charge et dispositifs utilisant un tel comparateur |
JPS6193661A (ja) | 1984-10-15 | 1986-05-12 | Matsushita Electric Ind Co Ltd | 電荷転送素子 |
JPS61260717A (ja) * | 1985-05-14 | 1986-11-18 | Mitsubishi Electric Corp | 半導体昇圧信号発生回路 |
JPH07117559B2 (ja) | 1986-03-29 | 1995-12-18 | 株式会社東芝 | 電圧比較回路 |
US5149954A (en) * | 1991-03-26 | 1992-09-22 | Santa Barbara Research Center | Hold capacitor time delay and integration with equilibrating means |
US5291083A (en) * | 1993-01-12 | 1994-03-01 | Hewlett-Packard Company | Bucket brigade analog delay line with voltage limiting feedback |
JPH06208423A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 電源回路 |
US5349303A (en) * | 1993-07-02 | 1994-09-20 | Cirque Corporation | Electrical charge transfer apparatus |
US5880777A (en) * | 1996-04-15 | 1999-03-09 | Massachusetts Institute Of Technology | Low-light-level imaging and image processing |
US5909131A (en) * | 1996-07-31 | 1999-06-01 | Analog Devices, Inc. | Low-distortion technique to bandlimit a switched-capacitor sampling circuit |
EP0849878A3 (en) * | 1996-12-19 | 2002-06-26 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
CN1168096C (zh) * | 1997-09-29 | 2004-09-22 | 松下电器产业株式会社 | 模拟存储器及图像处理系统 |
JP3529022B2 (ja) * | 1998-01-30 | 2004-05-24 | シャープ株式会社 | 電荷転送素子 |
GB2349997A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
US6356148B1 (en) * | 1999-11-30 | 2002-03-12 | Ami Semiconductor, Inc. | Systems and methods for enhancing charge transfer amplifier gain |
US6249181B1 (en) * | 1999-11-30 | 2001-06-19 | William J. Marble | Differential-mode charge transfer amplifier |
US6463566B1 (en) | 2000-02-04 | 2002-10-08 | Massachusetts Institute Of Technology | Dynamic double sampling charge integrator |
WO2003014913A2 (en) * | 2001-08-10 | 2003-02-20 | Shakti Systems, Inc. | Hybrid comparator and method |
US6566943B1 (en) * | 2001-12-26 | 2003-05-20 | Ami Semiconductor, Inc. | Reference-free charge transfer amplifier |
JP2003264745A (ja) * | 2002-03-08 | 2003-09-19 | Sanyo Electric Co Ltd | 電荷転送装置 |
US6753801B2 (en) * | 2002-08-23 | 2004-06-22 | Micron Technology, Inc. | Fully differential reference driver for pipeline analog to digital converter |
DE60312808D1 (de) * | 2003-01-24 | 2007-05-10 | St Microelectronics Srl | Verfahren zur Korrektion des durch einen Multibit-DA-Wandlers in einem AD-Wandler verursachten Fehlers |
DE10334334B3 (de) * | 2003-07-28 | 2004-10-14 | Texas Instruments Deutschland Gmbh | CMOS-Analogschalter |
US6873200B2 (en) * | 2003-08-01 | 2005-03-29 | Rohde & Schwarz Gmbh & Co. Kg | Electronic switch |
DE10344354B4 (de) * | 2003-09-24 | 2006-11-02 | Infineon Technologies Ag | Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers |
EP1542366A1 (en) * | 2003-12-12 | 2005-06-15 | Acqiris | ADC with digital error correction |
JP3962011B2 (ja) * | 2003-12-15 | 2007-08-22 | 株式会社東芝 | 増幅回路 |
-
2007
- 2007-05-30 US US11/807,914 patent/US8385498B2/en active Active
- 2007-05-30 TW TW96119259A patent/TWI474597B/zh active
- 2007-05-31 KR KR1020087029051A patent/KR20090031675A/ko active Search and Examination
- 2007-05-31 EP EP07795582.1A patent/EP2038893B1/en not_active Not-in-force
- 2007-05-31 KR KR1020147020912A patent/KR101517745B1/ko active IP Right Grant
- 2007-05-31 WO PCT/US2007/012906 patent/WO2007143074A2/en active Application Filing
- 2007-05-31 JP JP2009513290A patent/JP5798715B2/ja active Active
- 2007-05-31 CN CN2007800198716A patent/CN101454843B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW200822504A (en) | 2008-05-16 |
KR20090031675A (ko) | 2009-03-27 |
WO2007143074A3 (en) | 2008-04-03 |
KR20140098866A (ko) | 2014-08-08 |
JP2009539324A (ja) | 2009-11-12 |
EP2038893B1 (en) | 2017-07-12 |
US20070279507A1 (en) | 2007-12-06 |
EP2038893A2 (en) | 2009-03-25 |
TWI474597B (zh) | 2015-02-21 |
CN101454843A (zh) | 2009-06-10 |
WO2007143074A2 (en) | 2007-12-13 |
CN101454843B (zh) | 2013-01-23 |
KR101517745B1 (ko) | 2015-05-04 |
US8385498B2 (en) | 2013-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5798715B2 (ja) | ブースト型電荷転送回路 | |
JP3887483B2 (ja) | Mosサンプル・アンド・ホールド回路 | |
US7532042B2 (en) | Precision sampling circuit | |
US7385427B2 (en) | Sample-and-hold circuits having reduced channel conductance variation and methods of operation thereof | |
JPH08130422A (ja) | 最大電圧スイングを有する交換演算増幅器を使用する低電圧交換キャパシタンス回路 | |
JPH08316746A (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
US20050219102A1 (en) | Analog switch circuit and sample-and-hold circuit including the same | |
JP5765274B2 (ja) | アナログスイッチ | |
US7683677B2 (en) | Sample-and-hold amplification circuits | |
US11658655B2 (en) | Precharge buffer stage circuit and method | |
JP2004129276A (ja) | トラックアンドホールド回路 | |
JP2009094878A (ja) | 差動増幅回路 | |
EP2106586B1 (en) | Analog error correction for a pipelined charge-domain a/d converter | |
JP3930461B2 (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 | |
TWI493564B (zh) | 基極驅動電流感測放大器及其操作方法 | |
JP2007243656A (ja) | A/d変換器 | |
CN114556785A (zh) | 开关电容电路 | |
JP4635612B2 (ja) | サンプル・ホールド回路 | |
US7893729B2 (en) | Voltage/current conversion circuit | |
JP4530503B2 (ja) | インピーダンス変換回路 | |
CN108075756B (zh) | 一种开关电容电路及其控制方法 | |
Michal | OTA Slew-Rate and Bandwidth Enhancement Based on Dynamic Input-overdriven Current Mirror | |
JP2024125881A (ja) | サンプリング回路及びその制御方法 | |
Freitas et al. | Analog circuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121019 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131025 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140804 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5798715 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |