CN101454843B - 升压电荷转移管线 - Google Patents

升压电荷转移管线 Download PDF

Info

Publication number
CN101454843B
CN101454843B CN2007800198716A CN200780019871A CN101454843B CN 101454843 B CN101454843 B CN 101454843B CN 2007800198716 A CN2007800198716 A CN 2007800198716A CN 200780019871 A CN200780019871 A CN 200780019871A CN 101454843 B CN101454843 B CN 101454843B
Authority
CN
China
Prior art keywords
charge
input
terminal
coupled
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800198716A
Other languages
English (en)
Other versions
CN101454843A (zh
Inventor
麦可·P.·安东尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenet LLC
Original Assignee
Kenet LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenet LLC filed Critical Kenet LLC
Publication of CN101454843A publication Critical patent/CN101454843A/zh
Application granted granted Critical
Publication of CN101454843B publication Critical patent/CN101454843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G11C19/186—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET using only one transistor per capacitor, e.g. bucket brigade shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种电荷转移电路，例如一电荷耦合组件或是其它贮体队伍组件，其含有一放大器用以帮助进行电荷转移。

Description

升压电荷转移管线
本申请案主张于公元2006年5月31日所提申的美国临时申请案第60/809,485的权益，上述申请案的整个教示以引用方式纳入本文中。
背景技术
在电荷域讯号处理电路中，其以电荷封包来代表讯号。该些电荷封包被储存，从一储存位置被转移至另一储存位置，并且会经过处理用以施行特定的讯号处理功能。电荷封包能够代表模拟的量，以库伦为单位的电荷封包大小与所代表的讯号成正比。电荷域作业(例如电荷转移)由「频率」电压来驱动，用以提供离散时间处理。因此，电荷域电路提供模拟、离散时间讯号处理功能。
电荷域电路被做成电荷耦合组件(CCD)、被设计成金属氧化物半导体(MOS)贮体队伍组件(BBD)、以及双载子BBD。本发明主要关于MOS BBD；不过，在电荷封包产生的领域中，其亦可应用于CCD。请注意的是，下文所讨论的所有电路均假设以电子作为讯号-电荷载体，并且使用N通道场效晶体管(NFET)或是N信道CCD来进行讯号-电荷处理。通过运用PFET或P信道CCD以及相反的讯号与控制电压极性，便可以电洞作为电荷载体而应用相同的电路。
在MOS BBD中，该电荷封包被储存在电容器之中。从一储存电容器将电荷转移至下一个储存电容器透过一以共栅极组态方式来连接的FET来进行。本文将借助于图1与图2来解释于一BBD之中的电荷转移过程。该些图式省略众多实际的细节，不过却已足以显现习知BBD中的电荷转移的基本特性。
图1所示的是用于一BBD类型电荷转移的基本电路组件。在图1中，VX是一被施加至电容器1的第一端子的输入电压。电容器1的第二端子以及FET2的源极端子在节点4处相连。FET 2的栅极被连接至一电压VG，在本讨论中假设该电压保持恒定。FET 2的漏极与负载电容器3的第一端子在节点5处相连。负载电容器3的另一端子则被连接至电路共同接地。
图2所示的是与图1的电路相关的电压波形。在电荷转移周期的起始处，VX位于高电压21处；节点5已经被初始化至比较高的电压23；而节点4则被初始化至一较低的电压22。对此基础解释来说，假设电压22较VG-VT为正，其中VT为FET 2的临界电压。于此条件下，FET 2被偏压在临界电压以下，所以，不会有任何大量的电流流过它。
电荷转移是从时间t1处开始，其通过朝一较为负的电压处来降低VX。刚开始，节点4的电压V4在负向方向上跟随VX。在时间t2处，V4变成VG-VT，用以导通FET 2。所生成的流过FET 2的电流限制V4进一步负向的偏离。在时间t3处，VX抵达其较低的数值24。电流继续流过FET 2，进入电容器1，让节点4在正向方向上充电。当V4抵达VG-VT时，流经FET 2的电流便会变小。V4以持续缩减的速率朝VG-VT处趋稳，从而会在时间t4处抵达电压26。在t4处，VX返回其原始电压。此正向转变经由电容器1耦合至节点4，从而完全关闭FET 2并且结束电荷转移。
在上面所述的事件期间，电流经由FET 2从电容器3流入电容器1之中。此电流的积分构成被转移电荷QT。QT可以用VX、节点4、与节点5处的电压变化以及个别电容来表示。忽略FET 2的组件电容，被传递至电容器3的电荷可以利用熟知的表示式Q＝CV，用跨于其上的电压变化来表示。以C3来表示电容器3的电容且以ΔV5来表示该电压变化，可获得下面公式：
QT＝C3ΔV5              公式1
请注意，利用图中所示的波形，ΔV5＝(电压25-电压23)为负的，所以QT为负的；也就是，其由电子所组成。
QT亦可以用跨于电容器1的电压变化来表示。使用相同的符号，可获得下面公式：
QT＝C1(ΔVX-ΔV4)       公式2
因此，对图2的波形来说，出现在电荷转移的开始与结束之间的相关电压变化如下：
ΔVX＝(电压24-电压21)   公式3
以及
ΔV4＝(电压26-电压22)   公式4
针对上面所述的条件来说，电压22为一恒定值(其是一初始条件)。倘若节点4欲完美地趋稳至其标称渐近线(asymptote)VG-VT(其同样是一恒定值)的话，那么ΔV4便会是一恒定值。于此情况中，公式2便可改写如下：
QT＝C1ΔVX+(恒定值)            公式5
此表示式代表完美线性的电荷转移作业的理想化结果。对节点4的趋稳现象并不完美的实际情况来说，公式2可被重新写成：
QT＝C1[ΔVX-(电压26)]+(恒定值) 公式6
从此公式中可以看出，电荷转移的任何非线性或不完全趋稳现象均可能会反应在电压26，电荷转移结束处的节点4的电压。
在所有习知的BBD之中均会使用到基本上和上面所述类似的电荷转移作业。实际上的细节(例如用于建立上面所述初始条件的构件、实际的频率波形、...等)和本发明无关且将不会在本文中作进一步说明。相同的电荷转移技术亦可在众多CCD讯号处理电路中提供电荷封包输入。(CCD中的后续电荷转移使用不同的原理，本文并未说明。)
上面所述的电荷转移模型在下文的讨论中将被称为「被动式」电荷转移。此词语所指的是在该电荷转移过程期间，被施加至FET 2的栅极电压VG是静态的，其并不会响应于被转移的电荷而主动地受控。(在实际的BBD中，VG通常会受到频率控制，而并非静态的，但并不会响应于被转移的电荷。)此被动式电荷转移过程受到两项重大误差来源的影响。
第一项误差来源衍生自图2中的t3至t4间隔期间节点4的趋稳性质。如上面所述，于此时间期间，节点4在正向方向上充电，从而会降低FET 2的栅极-源极电压。此递减的栅极-源极电压造成流经该FET的电流下降。接着，此下降的电流便会造成节点4的充电速率下降。此过程在时间上是相当非线性的，并且还会以非线性的方式相依于被转移的电荷封包的大小。因此，图2(以及公式6)中的残余电压26便会非线性地相依于QT，从而会造成有整体非线性的电荷转移作业。又，对高速的电路作业来说，利用实际的电路数值让节点4的趋稳时间非常地长而让人无法接受。因此，被动式电荷转移既慢且又非线性；于众多的应用中，该些限制条件损及速度与精确性而让人无法接受。
第二项误差来源肇因于FET漏极电压V5的变化ΔV5。如上面所示(公式1)，此变化与QT成正比。FET呈现一回授效应，其中，漏极电压中的变化实际上导致临界电压VT的变化。因此，V4朝其趋稳的「最终」电压VG-VT实际上便不会是一恒定值(如上述理想化的讨论)，而会是被转移电荷的函数。此效应等同于电压26相依于QT的大小：|QT|越大，电压26的负值便越大。此效应使得电荷转移增益小于100％。一般来说，其还会包含一小额的非线性分量，使得上面所讨论的非线性问题更形恶化。
发明内容
本发明的实施例提供一种电荷转移电路，其中会大幅地降低上面所述的两项误差来源的效应。和习知的BBD中所使用的被动式电荷转移不同的是，本发明的电荷转移方法是所谓的「升压式」。升压电荷转移电路的效能已获得改良而远优于该被动式电路的效能，其可施行高速、高精确性的应用。
附图说明
如随附图式中所示，从上文本发明示范实施例的更明确说明中便可以明白在发明内容中所述，其中，在所有不同的图式中，相同的组件符号代表相同的部件。该图式并未必依比例绘制，重点仅在于图解本发明的实施例。
图1所示的是一电荷转移电路的简化图式。
图2所示的是与图1相关的电压波形。
图3所示的是根据本发明观点的升压电荷转移电路。
图4所示的是图3的电路的电压波形。
图5所示的是含有一CMOS放大器的升压电荷转移电路。
图6所示的是使用一放大器来降低米勒(Miller)电容的另一升压电荷转移电路。
图7所示的是使用一NFET作为共栅极放大器的升压电荷转移电路。
图8所示的是使用电阻器组件来衰减该电路响应的升压电荷转移电路。
图9所示的是用以对电流的起始与结束提供更大控制的升压电荷转移电路。
图10所示的是使用一FET来控制功率消耗的升压电荷转移电路。
图11所示的是提供一电压-电荷取样-保持功能的升压电荷转移电路。
图12所示的是在静态输入电压的情况中和图11的电路相关的电压波形。
图13所示的是在时变输入电压的情况中和图12的电路相关的电压波形。
图14A与14B所示的是提供输入电荷给一CCD的升压电荷转移电路的电路图与剖面组件结构图。
具体实施方式
下文将说明本发明的较佳实施例。
本发明提供一种电荷转移电路，其中会大幅地降低上面所述的两项误差来源的效应。和习知的BBD中所使用的被动式电荷转移不同的是，本发明的电荷转移方法是所谓的「升压式」。升压电荷转移电路的效能已获得改良而远优于该被动式电路的效能，其可施行高速、高精确性的应用。借助于图3与4便能够了解此升压电荷转移技术，此两图图解其作业的基础特点。
图3的组件和图1中具有类似符号的组件相同，不过，增加了放大器36与其参考电压VR，并且省略了电压VG。图3中的电容器31对应于图1中的电容器1，节点34对应于节点4....等。新增的放大器36是本发明特有的特点；其具有中等的电压增益(通常为10至100)以及非常高的速度。
此电路的操作波形如图4中所示，其使用和图2中运用相同的命名惯例(举例来说，节点34的电压称为V34...等)。图4中的初始条件和图2中的初始条件类似。输入电压VX起始于一高数值41处。漏极节点35被初始化至一高电压43。源极节点34则被初始化至一较低的电压42，其较VR为正。因为V34＞VR，所以，放大器36将其输出(节点37)驱动至一低电压48。节点37也被连接至FET 32的栅极，以使V37的低数值确保FET 32刚开始会先被关闭并且不会有任何电流流过它。
电荷转移从时间t1处开始，其通过朝一较为负的电压处来降低VX。刚开始，V34在负向方向上跟随VX。在时间t2处，V34变成较VR为负，从而会让放大器36将其输出节点37驱动至一高电压。此高电压导通FET 32；所生成的流过FET 32的电流限制节点34的负向偏离。接着，放大器36通过经过FET 32的回授来运作，用以将V34保持在略低于VR处。此平衡持续到时间t3处，VX在时间t3处抵达其较低的数值44。接着，流过FET 32的电流便会朝正向来充电节点34直到时间t4处，V34在时间t4处接近VR。当其输入驱动电压(V34-VR)接近零时，放大器36便会朝一较低的数值49来驱动其输出电压37，并且流经FET 32的电流快速地下降。最后，在时间t5处，VX返回其原始数值。此正向转变经由电容器31耦合至节点34，从而导致放大器36再度将其输出节点37驱动至一低电压，关闭FET 32并且结束电荷转移。
和前面所述的被动式电荷转移相同，流经FET 32的电流通过电容器33来积分，从而会在节点35处造成电压波形V35。此经过积分的电流构成被转移电荷QT。电容器33上的电荷与电压的关系就如同公式1：
QT＝C33ΔV35                     公式7
不过，
ΔV35＝(电压45-电压43)。
同样地，
QT＝C31(ΔVX-ΔV34)              公式8
类同于公式6，
QT＝C31[ΔVX-(电压46)]+(恒定值)  公式9
V34欲趋稳的渐近线为VR，其为放大器36的参考电压。在图4中，V34在电荷转移结束处(时间t5)的数值为电压46。和被动式电荷转移相同，介于电压46与VR之间的任何差异均代表被转移电荷的误差。升压电荷转移与被动式电荷转移之间的关键差异在于V34接近VR时的改良精确性与速度。
在被动式电荷转移电路与升压电荷转移电路两者中，该FET的源极电压(分别为图1中的节点4及图3中的节点34)在t3之后通过FET电流而朝正向充电。如上面所述，此充电导致降低栅极-源极电压VGS以及FET电流ID。在图1的被动式电路中，栅极电压VG是固定的，所以，VGS的变化速率便是V4的变化速率的负值：
dVGS/dt＝-dV4/dt＝-ID/C1        公式10
在图3的升压电荷转移电路中亦可套用相同的公式(分别套用至V34与C31)。不过，FET 32的栅极却不会维持在一恒定的电压处，而会受到放大器36的输出驱动，其响应于节点34处的电压并且具有增益A(如上面所述，通常是介于10至100之间)。因此FET 32的栅极-源极电压为：
VGS＝V37-V34＝A(V34-VR)-V34＝A[VR-(1+A-1)V34]  公式11
因为VR为恒定的，所以，图3的升压电荷转移电路的VGS的变化速率便是：
dVGS/dt＝-(A+1)dV34/dt＝-(A+1)ID/C1            公式12
比较公式12与公式10显示出，相较于被动式的情况，VGS的趋稳速率因放大器36的增益而提高。在t3之后用于趋稳至任意给定的精确位准处所需的时间同样会缩短。相较于图2中的最终电压26，最终电压46的非线性同样会下降约相同的倍数。
于前面的说明内容中，为清楚起见，在基础的解释之中省略了数项重要的电路细节。在下面的段落中将会说明该些细节。
如上所述，升压电荷转移电路中的放大器(例如图3中的放大器36)的增益必须够高，足以大幅地改良线性结果与速度。落在范围10至100之中的电压增益提供实质的好处。非常低的增益降低线性的改良效果，而较高的增益则会造成下文会作更详细说明的动态问题。电荷转移趋稳时间同样和该放大器的速度有关，即如下文所讨论的。因此，该放大器的设计受到中等增益与超高速度两项必要条件限制。下文说明符合上述限制条件的数种实用电路。
图5所示的是含有一基础的CMOS放大器以提供必要效能的升压电荷转移电路。元素VX、电容器51与53、以及电荷转移FET 52的排列就如图3中所示。该放大器(图3中的36)在图5中被设计成共源极连接的NFET 56与PFET58，其连接正供应电压VDD与偏压电压VB作为一电流源。此电路的运作方式如同配合图3与4所述。图3中的放大器参考电压VR在图5中的等效电压为节点54处的电压，于该节点54处，NFET 56的漏极电流是平衡PFET 58的漏极电流。此电压略高于NFET 56的临界电压。此类型的电路可具有落在必要范围之中的电压增益。其速度可通过缩放FET 56与58以及其操作电流来作选择：FET越大且电流越大，则产生越高速度，上限为该特定半导体制程的特征。
虽然适用于特定的应用，不过，图5的电路却具有严重的效能限制。所有的电荷转移电路均会增加该被转移电荷封包的热噪声。此附加的噪声通常称为「kTC」噪声，因为在简单的情况中，其遵守下面定律：
Qn＝(kTC)1/2              公式13
其中，Qn为附加的噪声，其单位为库伦；T＝绝对温度；k＝波兹曼常数；而C则是该电荷转移中所包含的电容器的电容。举例来说，公式13适用于图1的被动式电荷转移电路，其中，相关的C为电容器1的电容加上先前所忽略的节点4处的寄生电容。(于特定的情况中，图1的电路所附加的噪声可能略小于公式13所示的数额。)
在图5的电路中，会造成噪声生成的总电容包含三个主要项：电容器51的确切数值；放大器FET 56的栅极-输入电容；以及从节点57至节点54的电容乘以该放大器的增益。后面的电容项(其乘以该放大器增益)有时候会称为(基于历史的缘故)「米勒(Miller)」电容。在图5中，其由FET 56的漏极-栅极电容加上FET 52的栅极-源极电容所组成。即使FET 52与56的组件寄生电容可能会小于电容器51的数值，不过，因为该米勒电容是乘以该放大器增益，所以可能会在此电路中变成严重的噪声问题。
图6所示的是通过降低米勒电容来改良图5的电路的一升压电荷转移电路。图6的电路中的放大器由FET 66与68所组成，它们的功能与图5中的FET 56与58具有相同的功能。在图6中新增一源极跟随器PFET 69，其由一PFET电流源来供应。因为其在节点64与节点70之间提供电压缓冲作用，所以便会大幅地降低FET 66的漏极-栅极电容对米勒电容的贡献度。因此，在图6中，仅有FET 62的栅极-源极电容明显地提高米勒电容。结果便会相应地降低和图5的电路有关的kTC噪声生成。
图7所示的是具有减少的米勒电容的另一升压电荷转移电路。此电路和图5的电路相同，不过，会在FET 76的漏极与放大器输出节点77之间增加NFET79。FET 79充当一共栅极放大器，其栅极被偏压在一恒定的电压VB2处。FET76与79的共源极+共栅极合成组态便是熟知的「串迭(cascode)」组态。在本申请案中，其效应主要是降低从FET 76的栅极至漏极的增益，同时维持或提高从节点74至节点77的增益。虽然并未降低FET 76的漏极-栅极电容，不过却已缩小其会相乘的增益，从而便会降低对kTC噪声生成的贡献度。已在上面略为提及但却并未详述的该升压电荷转移电路的其中一项严重问题是：目前为止所讨论的电路的动态行为可能会呈现一种不稳定性，其可能会破坏所要的线性电荷转移效果。在非常高的放大器增益中特别会产生此问题，其可能会希望降低非线性现象。
此动态问题出现在电荷转移的早期部分期间，介于图4中的t2与t4之间。于此区域中，在图3中所看见的从节点34、经由放大器36至节点37、经由FET 32回到节点34所组成的封闭回路呈现一双极点(第二阶)增益特征。其中一个极点肇因于该放大器的gm以及节点37处的电容；而另一个极点则肇因于FET 32的gm以及电容器1。应该明白的是，第二阶回路增益是此基础电路拓朴固有的增益。因为流经FET 32的电流从t2之前的零处开始，上升至一尖峰值，并且然后会在t3至t5间隔期间衰降至一非常小的数值，所以，该电路并不具有一可于该处建立稳定条件的DC 「静态点」。当该FET电流降至接近t5处的非常低位准处时，那么流经FET 32的栅极-源极电容的电流便会淹没该漏极-源极电流，且该第二极点被消除。结果，该电路的最终趋稳状态便会无条件地非常稳定。在该电荷转移的中途期间的第二阶响应可能会在节点37与34处造成「过冲现象(overshoot)」，从而会导致QT的非线性干扰。
如图8中所示的便是此问题的一种解决方式。此电路与图3的基础升压电荷转移电路相同，具有类似符号的组件，不过却新增了电阻器88与89。当经过适当的大小设计之后，该些电阻器的总合增加一零点，其部分消除上面所述的第二极点，从而会提供一充分的阻尼总响应。倘若该组合阻值大于必要值的话，其便会降低该电荷转移作业的速度，从而会削减该升压电路的好处。利用实际的电路参数之下，存在一相当大的范围以供适当选择电阻器数值。电阻器88或89或两者组合均可用来达成所要的效应。
在讨论图3至4中，节点34处的初始电压已经过选择以确保FET 32被关闭。因而不会有任何电流流经该FET，直到在t1之后VX开始改变为止。同样地，当VX返回其初始数值时电流便会结束流动。在特定的升压电荷转移应用中希望通过其它手段来控制电流的开始与结束。其中一种手段如图9中所示。此电路和图3的基础电路相同，具有类似符号的组件，不过，新增了NFET 98，其受控于一逻辑电压讯号VOFF。当VOFF为高位准时，FET 98便导通，并且会将节点97驱动至接近零伏特。因此节点94可具有任何低至零(或甚至略低于零)的初始电压，而不会让FET 92导通(因为FET 92的VGS的正值不大)。当VOFF被设为低位准时，那么FET 98便会关闭。于此情况中，该电路的行为便和图3的电路相同：每当节点94的电压小于VR时，放大器96便能够将节点97朝正值驱动，从而会导通FET 92并且让电流流动。倘若V94＜VR的话，当VOFF变成低位准时，那么放大器96将会立刻将节点97驱动为高位准，从而开始让电流流动。同样地，不论V94的状态为何，将VOFF设为高位准便会终止电荷转移。下文将讨论此功能的应用。
探讨图5、6、以及7中的详细放大器电路显示出一如图9中所示方式来连接的FET亦能够使用于每一种特定的情况中，以达到针对图9中比较理论性的电路所述的结果。
于众多应用中可能会希望最小化整体电路功率消耗。于一升压电荷转移电路中，电荷转移通常仅发生在一整个作业周期的一部分期间，通常是50％或更小部分。举例来说，在图4中，电流仅会在t1与t5之间流动。于该作业周期的其余部分期间，该放大器(或是一开关FET，例如上面所讨论的FET 98)让该共栅极电荷转移FET保持在关闭状态中。于此状态中，该放大器并不需要响应该输入讯号(举例来说，节点94处的输入讯号)。因此，便可禁能作为该放大器的一部分的该一或多个电流源，从而消除功率消耗。倘若透过一讯号(例如VOFF)来进行电流控制的话，那么便还可使用相同的讯号来控制功率消耗。
此类电路的其中一种范例如图10中所示。此电路和图5的电路类似，不过新增了NFET 109与PFET 110，两者均受控于逻辑电压讯号VOFF。当VOFF为高位准时，FET 109将节点107保持在低电压处，禁止电流流经FET 102。同一时间，FET 110被关闭，所以，不会有任何电流流经电流源FET 108；因此，因该放大器所造成的功率消耗便会消灭。当VOFF被设为低位准时，那么FET 110便会导通，从而会让电流流经FET 108；并且FET 109关闭，其让节点107上升并且导通FET 102，从而会让讯号电荷从节点104流至节点105。
图6与7的电路可以和上面所述的修改类似的方式来作修改，用以在控制讯号VOFF被发出期间禁能电荷转移并且消弭因它们的放大器所造成的功率消耗。
在上面所述的所有电荷转移电路中，输入讯号VX均代表一抽象电压源。另外，在电荷转移FET的源极处的电压，举例来说图1中的节点4则描述为「被初始化至电压22」。针对图3的电路亦假设类似的抽象初始化。为达了解目前为止所讨论的电荷转移电路原理的目的，此抽象表示已经足够。不过，在升压电荷转移电路的实际应用中，则必须以真实的电路来取代该些抽象表示。图11中所示的便是一应用范例，其中，该抽象电压控制器已经由比较不抽象的开关来取代。在一完全开发的实用电路中，该些开关可分别被设计成NFET、PFET、或NFET-PFET组合，称为「传输闸」。本文并不会讨论用于控制该些开关的电路细节。
图11所示的是和图3的升压电荷转移电路类似的升压电荷转移电路，其具有下面三个额外组件：开关119、120、以及121。此外，图3中受到VX驱动的节点在本图中标示为节点118。此电路提供一电压-电荷取样-保持功能，其中，被传送至电容器113的输出电荷封包QT是三个输入电压V1、V2、以及V3的线性函数。此电路的其中一种作业模式借助于图12来说明。此作业非常类似于图3的电路的作业，图3的电路的波形如图4中所示。
在图12中绘制着三个开关状态以及两个电压与时间的关系图。开关状态S119、S120、以及S121分别代表图11中开关119、120、以及121的状态。开关状态的高数值表示该开关为导通的，而低数值则表示关断的。节点118与114的电压绘制在所述开关状态的下方。图中标示着六个时间t0至t5。时间t1至t5对应于图4中的五个时间，此再次强调图3与图11的电路的作业的类似性。开始，开关119与121导通，而开关120则关断。因此，节点118被连接至V2，其数值在图12中标示为123；而节点114被连接至V3，其数值在图12中标示为122。因此，电压123与122对应于图4中的初始电压41与42。
在t0处，开关121是关断的，从而会让节点114留在电压122处(因为没有任何电流流经FET 112)。在t1处，开关119关断且开关120导通，用以将节点118连接至V1。节点118以由开关120的导通阻值所决定的时间常数朝V1进行充电，最后会抵达等于V1的趋稳电压124。V118的波形和图4中的VX的波形类似。同样地，如同图4中的V34，V114一开始会先跟随V118，然后当电流流经FET 112时便会停止，并且最后会趋稳在非常接近VR的电压126处。在t5处，所有三个开关均会返回它们的原始状态，重新将节点118连接至V2并且重新将节点114连接至V3，并且结束该电荷转移过程。
依照对图3与4所进行的分析，我们可对电容器113所收集到的最终输出电荷QT写出一表示式。和公式8类同：
QT＝C111(ΔV118-ΔV114)             公式14
相关的电压变化发生在该电荷转移的开始与结束之间；因此，对图12的波形来说：
ΔV118＝(电压124-电压123)＝(V1-V2)  公式15
及
ΔV114＝(电压126-电压122)≈(VR-V3)   公式16
其中，公式16中的近似值忽略了电压126与VR之间的差值。
结合前述公式，便可以得出：
QT＝C111[(V1-V2)-(VR-V3)]             公式17
此表示式显示出，在公式16中的近似值内，QT相依于四个电压V1、V2、V3、以及VR。于此分析之中已经省略和开关121相关联的寄生电容与电荷转移以及节点114处的其它寄生电容。它们的效应是增加QT表示式的偏移值，不过，结果仍会在该四个电压之中保持线性。
图12中的波形是隐含根据假设公式17中的所有四个电压在图中所示的时间期间均是静态的。图13所示的是倘若V2为随时间变化，而V1、V3、以及VR保持固定时所产生的关系图。于此情况中将会看出，图11的电路产生一相依于S121关断时的V2的数值的输出电荷QT。因此，此电路便会提供一电压-电荷取样-保持功能。
对图13中t＜t0来说，开关119与121被导通。如同前面的讨论，开关121让节点114保持在电压132(等于V3的数值)处。开关119将节点118连接至该时变的电压源V2，以使节点118的电压追踪V2(此处假设相较于V2的变化速率，开关119与电容器111的时间常数够短而可被忽略)。在t0处，开关121关断。因为节点114不再被连接至V3，所以，其因经由电容器111的耦合作用而跟随节点118(请注意，在图12中，节点118为静态，所以，V114于此时点处并不会改变)。在忽略寄生电容之下，跨越电容器111的电压维持恒定并且等于其在t0处的数值。明确地说，以节点118作为电容器111的正端子：
ΔVC111＝电压133-电压132＝V2[t0]-V3          公式18
其中，V2[t0]为V2在t0处的数值。此条件维持到时间t1处当开关119关断且开关120导通为止。接着，节点118便会如同在图12中朝电压V1(电压134)被驱动。如同在图12中，节点114一开始会先跟随节点118，接着当电流流经FET 112时便会停止，并且最后会趋稳在非常接近VR的电压136处。如上述，在t5处，该开关均会返回它们的原始状态并且停止电荷转移。节点114被重新连接至V3并且返回其初始数值132。节点118被重新连接至V2并且趋稳至V2的当时的电流数值139处
在电荷转移结束处(t5)，跨越电容器111的电压为：
ΔVC111＝电压134-电压136＝V1-VR    公式19
和公式1的讨论相同，应该注意的是，在电荷转移期间由电容器111所传送的电荷的数额便是其电压变化乘以其电容。初始电压(电荷转移之前)由公式18来给定，而最终电压则由公式19来给定。因此：
QT＝C111[(V1-VR)-(V2[t0]-V3)]
＝C111[(V1-V2[t0]-(VR-V3)          公式20
公式20和公式17完全相同，不过，公式17中V2的静态数值已在公式20中以t0处的取样数值来取代。这便是所要的取样-保持特性。
应该注意的是，倘若V1、V3、以及VR为如上所假设的恒定的话，那么，公式20的电压-电荷转换函数便可写成：
QT＝-C111V2[t0]+(constant)         公式21
倘若V2为为静态的话，那么便可使用此电路来产生受控于V2的数值(和V1、V3、以及VR的数值)的一连串均匀大小的电荷封包。倘若V2为时变的话，那么其结果便是会在一(频率)讯号S121控制下的V2的取样。如公式21所示，所生成的电荷封包含有经取样的电荷加上一恒定项。此恒定项可通过改变V1、V3、和/或VR的数值来调整。
在上面所讨论的所有电路中，被转移的电荷QT被一输出电容器收集，举例来说图3中的C33(电容器33)。于升压电荷转移电路的另一应用中，亦可将被转移的电荷收集在一电荷耦合组件(CCD)的储存井之中。如前面的讨论，此功能可用来创造一连串恒定(可调整)的电荷封包，或是用来产生会与一时变电压讯号的取样成正比的一连串电荷封包。
图14A所示的是一和图3的升压电荷转移电路类似的升压电荷转移电路，其中，该电荷转移FET与该输出电容器已由CCD组件来取代。VX、电容器141、节点144、参考电压VR、放大器146、以及放大器输出节点147均与它们在图3中的等同者完全类同。图14A中新的特征是CCD 148，其是由一被连接至节点144的输入端子以及三个栅极142、143、与145所组成。(于一实际的施行方式中，该CCD通常在栅极145以外还会具有额外的栅极。不过，三个栅极便足以说明此电路的功能)
图14B所示的是CCD 148的组件结构的剖面代表图。该输入端子由扩散区149所组成，该扩散区具有和半导体基板150相反的导电类型。该三个栅极142、143、与145是相邻的电极，它们通过一栅极介电层而与该基板隔离，并且会通过填充着介电质的间隙而彼此隔离。图14A中所使用的CCD电路符号以逐个特征组件的方式对应于图14B中所示的结构。图中所示的结构通常是单层多晶硅CCD、双层多晶硅CCD、以及熟知且同样可适用于图14A的电路中的其它CCD结构。
在图14A中，节点144被连接至CCD 148的输入端子149。此端子的功能如同图3中FET 32的源极。CCD 148的第一栅极142被连接至放大器输出节点147。此栅极的功能如同图3中FET 32的栅极，通过控制电流从节点144流入该CCD之中。当被驱动至一高电压处时，频率讯号Φ1便会在栅极143的下方创造一电位井。此电位井类同图3中FET 32的漏极以及电容器33：在栅极142下方流动的电流以电荷的方式聚集在栅极143下方的该电位井之中，就如同流经图3中FET 32的电流以电荷的方式聚集在电容器33之上。在电荷转移期间，频率电压Φ2对栅极145产生偏压，用以防止电流进一步沿着该CCD来流动；因此，在栅极142下方流动的所有电流便会聚集在栅极143下方的该电位井之中。
栅极143下方该电位井的初始条件为零电荷。除了前面所述的被转移电荷的聚集的手段不同之外，图14A的作业与时序均和图4的作业与时序相同。在该电荷转移作业的结束处(图4中的t5)，该被转移电荷QT累积在栅极143下方，而栅极142被放大器146驱动至关断处。结果，使用熟知的CCD方法(其并非是本发明的一部分)，通过提供正确的频率Φ1与Φ2便可沿着CCD 148来转移QT。
上面所讨论的所有电路均是以单端组态来显示；也就是，所有的电压均称为共同参考电压(接地)，且所有的电荷封包均仅能够具有一个正负号(于以电子作为电荷载体的情况中，该电荷封包必定为负；在代数中，最大的封包为零)。为抑制第二谐振失真并且基于其它理由，在实际的电路应用中通常会运用差动电路来提供用以代表具有任一正负号的变量的对称手段。上面所讨论的电荷转移电路全部可使用在使用一对电荷封包的所谓的「类差动」组态之中。于此组态中，该讯号是以该电荷封包对的两个封包成员之间的差异来表示；该电荷封包对中的每一个封包成员除了具有该讯号成分之外，还会具有一偏压模式电荷或共模电荷。此电路组态利用数对图中所示的电荷转移电路来施行，其中一个此类电路是用以处理该电荷封包对中的每一个封包成员。
虽然本文已经参考本发明的较佳实施例来特别显示与说明过本发明，不过，熟习本技术的人士便会了解，亦可在不脱离随附权利要求书所涵盖的本发明的范畴下对本发明的形式与细节进行各种变更。

Claims (26)

1.一种用于转移电荷的装置，其包括：
一输入电荷保持组件，其具有经布置为串联于且直接耦接至一第一电压输入电荷源(VX)的一第一端子，该输入电荷保持组件用以保持一输入电荷；
一输出电荷保持组件，其具有一输入端子以及一输出端子，该输出电荷保持组件用以保持一输出电荷；
一电荷转移组件，其具有一输入端子、一输出端子、以及一栅极端子，该输入端子被耦接至该输入电荷保持组件的一第二端子，该电荷转移组件的输入端子并未被直接耦接至该输入电荷源，而该输出端子被耦接以在被施加至该栅极端子的一电荷转移控制讯号的控制下来提供电荷给该输出电荷保持组件的输入端子；以及
一放大器，其具有一被直接耦接至该输入电荷保持组件的输入端子，以及一被直接耦接至该电荷转移组件的栅极端子的输出端子，用以提供该电荷转移控制讯号的直接、正性放大。
2.如权利要求1所述的装置，其中，该放大器提供在10到100之间的增益。
3.如权利要求1所述的装置，其中，该放大器包括一NFET与PFET，每一个均处于共源极组态之中，且它们的漏极被连接至一共同节点，该共同节点提供该放大器的输出端子。
4.如权利要求3所述的装置，其中，该PFET的一源极端子被连接至一供应电压，该NFET的一源极端子被连接至一接地电压，该PFET的一栅极端子被连接至一偏压电压，以及该NFET的一栅极端子被连接至该电荷转移组件的输入端子。
5.如权利要求3所述的装置，其中，一共漏极端子被连接至该电荷转移组件的栅极端子。
6.如权利要求3所述的装置，其额外包括：
一源极跟随器PFET，其被耦接在该NFET与该电荷转移组件的输入端子之间。
7.如权利要求3所述的装置，其进一步包括一第二NFET，其被耦接在该电荷转移组件的输入端子与该NFET之间。
8.如权利要求1所述的装置，其额外包括：
一第一电阻性组件，其被耦接在该输入电荷保持组件与该第一电压输入电荷源之间；
一第二电阻性组件，其被耦接在该输入电荷保持组件与该电荷转移组件之间。
9.如权利要求1所述的装置，其额外包括：
一电流控制FET，其被耦接在该放大器的输出端子与一参考电压之间，以控制该电荷转移组件的导通时间与关断时间。
10.如权利要求9所述的装置，其额外包括：
一功率控制FET，其被耦接在PFET与电压源之间。
11.如权利要求1所述的装置，其额外包括：
一第一输入电荷控制开关，其被串联耦接在该第一电压输入电荷源与输入电荷保持组件之间；以及
一第二输入电荷控制开关，其被串联耦接在该电荷转移组件的输入端子与一第二电压输入电荷源之间。
12.如权利要求1所述的装置，其中，该电荷转移组件包括一形成在一基板之中的扩散区，其中，一第一控制电极形成在该基板之上并且会提供电荷转移组件输入端子。
13.如权利要求12所述的装置，其额外包括一第二控制电极，其形成在该基板之上并且提供输出电荷保持端子。
14.如权利要求1所述的装置，其中，该放大器包括一电流源，其被耦接至该放大器的输出端子。
15.如权利要求14所述的装置，其进一步包括一电压缓冲器，其被配置成用以隔离在该电荷转移组件的输入端子与栅极端子之间的电压。
16.如权利要求1所述的装置，其进一步包括一电阻性组件，其被耦接至该输入电荷保持组件的该第一端子。
17.如权利要求16所述的装置，其中，该电阻性组件被配置成用以在该输入电荷保持组件与该输出电荷保持组件之间进行的电荷转移期间来降低一非线性讯号失真。
18.如权利要求17所述的装置，其中，该电阻性组件被串联耦接在该输入电荷保持组件与该电荷转移组件的输入端子之间。
19.如权利要求17所述的装置，其中，该电阻性组件被耦接在一输入电压与该输入电荷保持组件之间。
20.如权利要求17所述的装置，其额外包括一额外的电阻性组件，其被耦接至该输入电荷保持组件的该第二端子。
21.如权利要求1所述的装置，其额外包括一开关，用于响应一功率开关控制讯号来禁能电流流经该电荷转移组件与电流源中一个或多个。
22.如权利要求21所述的装置，其中，该开关被配置成用于响应一开关控制讯号来禁能电流流经该电荷转移组件。
23.如权利要求22所述的装置，其中，该放大器包括一被耦接至该放大器的输出端子的电流源，且其中，该开关被配置成用于响应一开关控制讯号来禁能电流流经该电流源。
24.一种用于转移电荷的装置，其包括：
一输入电荷保持组件，其具有经布置为串联于且直接耦接至一电压输入电荷源(VX)的一第一端子，该输入电荷保持组件用以保持一输入电荷；
一电荷耦合组件，其包括：
一第一组件，其具有一输入端子、一输出端子、以及一栅极端子，该输入端子被耦接至该输入电荷保持组件的一第二端子，且因此该输入端子并未被直接耦接至该输入电荷源，而该输出端子被耦接以在被施加至该栅极端子的一电荷转移控制讯号的控制下来提供电荷；与
一第二组件，用以保持一输出电荷，并且被耦接用以接收来自该第一组件的电荷；以及
一放大器，用以提供该电荷转移控制讯号，该放大器具有一被直接耦接至该输入电荷保持组件的输入端子，以及一被耦接至一电荷转移组件的栅极端子的输出端子，用以提供该电荷转移控制讯号的直接、正性放大。
25.如权利要求24所述的装置，其进一步包括一被耦接至该输出端子的电流源。
26.如权利要求24所述的装置，其进一步包括一电阻性组件，其被耦接至该输入电荷保持组件并且被配置成用以在该输入电荷保持组件与该电荷耦合组件的第二组件之间进行的电荷转移期间来降低一非线性讯号失真。
CN2007800198716A 2006-05-31 2007-05-31 升压电荷转移管线 Active CN101454843B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80948506P 2006-05-31 2006-05-31
US60/809,485 2006-05-31
PCT/US2007/012906 WO2007143074A2 (en) 2006-05-31 2007-05-31 Boosted charge transfer pipeline

Publications (2)

Publication Number Publication Date
CN101454843A CN101454843A (zh) 2009-06-10
CN101454843B true CN101454843B (zh) 2013-01-23

Family

ID=38802067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800198716A Active CN101454843B (zh) 2006-05-31 2007-05-31 升压电荷转移管线

Country Status (7)

Country Link
US (1) US8385498B2 (zh)
EP (1) EP2038893B1 (zh)
JP (1) JP5798715B2 (zh)
KR (2) KR101517745B1 (zh)
CN (1) CN101454843B (zh)
TW (1) TWI474597B (zh)
WO (1) WO2007143074A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009096192A1 (ja) * 2008-01-31 2009-08-06 Panasonic Corporation バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
JP5780300B2 (ja) * 2011-07-22 2015-09-16 富士通株式会社 電荷転送回路
CN102394650B (zh) * 2011-10-11 2013-11-13 中国电子科技集团公司第五十八研究所 用于电荷耦合流水线adc的反馈增强型电荷传输电路
JP5990080B2 (ja) * 2012-10-05 2016-09-07 キヤノン株式会社 撮像システム、および撮像システムの駆動方法
CN104270152B (zh) * 2014-10-13 2017-12-22 中国电子科技集团公司第五十八研究所 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置
US9503078B1 (en) 2015-05-22 2016-11-22 Realtek Semiconductor Corp. Method and apparatus for charge transfer
JP2017134743A (ja) * 2016-01-29 2017-08-03 株式会社東芝 レギュレータ回路
CN109391248B (zh) * 2017-08-10 2020-12-08 华为技术有限公司 一种信号分发电路及信号分发电路系统
CN107565955B (zh) * 2017-08-29 2019-08-30 黄山市祁门新飞电子科技发展有限公司 输入信号摆幅增强型信号传输电路
CN108809286A (zh) * 2018-06-19 2018-11-13 苏州睿度智能科技有限公司 工艺波动不敏感增强型信号传输开关
TWI694729B (zh) * 2018-06-19 2020-05-21 瑞昱半導體股份有限公司 開關電路
CN110784670B (zh) * 2018-07-30 2022-02-08 普里露尼库斯新加坡私人有限公司 固态摄像装置、固态摄像装置的驱动方法，以及电子机器
CN111431517B (zh) * 2020-05-07 2022-04-22 西安交通大学 内嵌输入缓冲器的超高速自举开关电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909131A (en) * 1996-07-31 1999-06-01 Analog Devices, Inc. Low-distortion technique to bandlimit a switched-capacitor sampling circuit
CN1269907A (zh) * 1997-09-29 2000-10-11 松下电器产业株式会社 模拟存储器及图像处理系统
CN1444286A (zh) * 2002-03-08 2003-09-24 三洋电机株式会社 电荷传输装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5339275A (en) * 1970-12-28 1994-08-16 Hyatt Gilbert P Analog memory system
GB1435708A (en) * 1972-09-25 1976-05-12 Rca Corp Charge amplifier defibrillators
US3969636A (en) * 1975-06-30 1976-07-13 General Electric Company Charge sensing circuit for charge transfer devices
US4138665A (en) * 1977-09-21 1979-02-06 General Electric Company Preamplifier for analog to digital converters
US4224585A (en) * 1978-08-28 1980-09-23 Reticon Corporation Methods and apparatus for compensating for charge transfer inefficiency in imaging and other variable length charge transfer devices
JPS5921059B2 (ja) * 1979-07-27 1984-05-17 富士通株式会社 アドレス計算処理方式
DE2950584C2 (de) * 1979-12-15 1984-07-12 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung mit steuerbarem Widerstand
JPS58170213A (ja) * 1982-03-31 1983-10-06 Toshiba Corp 電圧比較回路
JPS5921059A (ja) 1982-07-28 1984-02-02 Hitachi Ltd 電荷転送回路
JPS60149165A (ja) 1984-01-17 1985-08-06 Matsushita Electric Ind Co Ltd 電荷転送装置
FR2566538B1 (fr) * 1984-06-26 1986-11-14 Thomson Csf Comparateur analogique a transfert de charge et dispositifs utilisant un tel comparateur
JPS6193661A (ja) 1984-10-15 1986-05-12 Matsushita Electric Ind Co Ltd 電荷転送素子
JPS61260717A (ja) * 1985-05-14 1986-11-18 Mitsubishi Electric Corp 半導体昇圧信号発生回路
JPH07117559B2 (ja) 1986-03-29 1995-12-18 株式会社東芝 電圧比較回路
US5149954A (en) * 1991-03-26 1992-09-22 Santa Barbara Research Center Hold capacitor time delay and integration with equilibrating means
US5291083A (en) * 1993-01-12 1994-03-01 Hewlett-Packard Company Bucket brigade analog delay line with voltage limiting feedback
JPH06208423A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 電源回路
US5349303A (en) * 1993-07-02 1994-09-20 Cirque Corporation Electrical charge transfer apparatus
US5880777A (en) * 1996-04-15 1999-03-09 Massachusetts Institute Of Technology Low-light-level imaging and image processing
US5999043A (en) * 1996-12-19 1999-12-07 Texas Instruments Incorporated On-chip high resistance device for passive low pass filters with programmable poles
JP3529022B2 (ja) * 1998-01-30 2004-05-24 シャープ株式会社 電荷転送素子
GB2349997A (en) * 1999-05-12 2000-11-15 Sharp Kk Voltage level converter for an active matrix LCD
US6356148B1 (en) * 1999-11-30 2002-03-12 Ami Semiconductor, Inc. Systems and methods for enhancing charge transfer amplifier gain
US6249181B1 (en) * 1999-11-30 2001-06-19 William J. Marble Differential-mode charge transfer amplifier
US6463566B1 (en) 2000-02-04 2002-10-08 Massachusetts Institute Of Technology Dynamic double sampling charge integrator
WO2003014913A2 (en) * 2001-08-10 2003-02-20 Shakti Systems, Inc. Hybrid comparator and method
US6566943B1 (en) * 2001-12-26 2003-05-20 Ami Semiconductor, Inc. Reference-free charge transfer amplifier
US6753801B2 (en) * 2002-08-23 2004-06-22 Micron Technology, Inc. Fully differential reference driver for pipeline analog to digital converter
EP1441444B1 (en) * 2003-01-24 2007-03-28 STMicroelectronics S.r.l. Method of correction of the error introduced by a multibit DAC incorporated in aN ADC
DE10334334B3 (de) * 2003-07-28 2004-10-14 Texas Instruments Deutschland Gmbh CMOS-Analogschalter
US6873200B2 (en) * 2003-08-01 2005-03-29 Rohde & Schwarz Gmbh & Co. Kg Electronic switch
DE10344354B4 (de) * 2003-09-24 2006-11-02 Infineon Technologies Ag Analog-Digital-Wandler und Verfahren zum Betreiben eines Analog-Digital-Wandlers
EP1542366A1 (en) * 2003-12-12 2005-06-15 Acqiris ADC with digital error correction
JP3962011B2 (ja) * 2003-12-15 2007-08-22 株式会社東芝 増幅回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909131A (en) * 1996-07-31 1999-06-01 Analog Devices, Inc. Low-distortion technique to bandlimit a switched-capacitor sampling circuit
CN1269907A (zh) * 1997-09-29 2000-10-11 松下电器产业株式会社 模拟存储器及图像处理系统
CN1444286A (zh) * 2002-03-08 2003-09-24 三洋电机株式会社 电荷传输装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Heller 等.《Charge Transfer Compensation Circuit》.《Prior Art Database》.2005,3164-3165. *

Also Published As

Publication number Publication date
JP2009539324A (ja) 2009-11-12
TWI474597B (zh) 2015-02-21
JP5798715B2 (ja) 2015-10-21
WO2007143074A2 (en) 2007-12-13
WO2007143074A3 (en) 2008-04-03
US8385498B2 (en) 2013-02-26
CN101454843A (zh) 2009-06-10
KR101517745B1 (ko) 2015-05-04
US20070279507A1 (en) 2007-12-06
EP2038893A2 (en) 2009-03-25
KR20140098866A (ko) 2014-08-08
EP2038893B1 (en) 2017-07-12
KR20090031675A (ko) 2009-03-27
TW200822504A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
CN101454843B (zh) 升压电荷转移管线
EP1223671B1 (en) Feedback-type amplifier circuit and driver circuit
JP4921106B2 (ja) バッファ回路
US5469085A (en) Source follower using two pairs of NMOS and PMOS transistors
JP2001175340A (ja) 電位発生回路
CN1700598B (zh) 半导体集成电路
JPH0221721A (ja) 出力バッファ回路
US5598118A (en) Driver circuits for switching transistors
JP2002311063A (ja) 適応制御回路
CN1720661B (zh) 差分电路
US10613569B2 (en) Low power half-VDD generation circuit with high driving capability
US20220416781A1 (en) Precharge buffer stage circuit and method
US7199613B2 (en) Reducing coupling effect on reference voltages when output buffers implemented with low voltage transistors generate high voltage output signals
JP2007243656A (ja) Ａ／ｄ変換器
JP2003078367A (ja) 増幅回路
JPH10116309A (ja) ニューロンｍｏｓトランジスタを有する増幅器回路の中の自動調整動作点調整装置
Yadav A COMPARATIVE ANALYSIS AND DESIGN OF DYNAMIC LATCHED COMPARATORS
Venkatachala Design Considerations and Circuit Techniques for Robust Ring-Amplifiers
Pundir et al. High-Performance Floating Resistor-based Ring Amplifier for Switched Capacitor Circuits
Roy et al. On the stability, transient and quiescent current control of one low-voltage class-AB op-amp architecture
WO2007043106A1 (ja) バイアス回路
US7888998B1 (en) Low-voltage CMOS error amplifier with implicit reference
Wojtyna A concept of current-mode long-term analog memory for neural-network learning on silicon
CN116760378A (zh) 预放大电路及比较器
Vance et al. A Low Power Neuron Circuit with Programmable Time Constant

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant