JPS5921059A - 電荷転送回路 - Google Patents

電荷転送回路

Info

Publication number
JPS5921059A
JPS5921059A JP57130305A JP13030582A JPS5921059A JP S5921059 A JPS5921059 A JP S5921059A JP 57130305 A JP57130305 A JP 57130305A JP 13030582 A JP13030582 A JP 13030582A JP S5921059 A JPS5921059 A JP S5921059A
Authority
JP
Japan
Prior art keywords
transistor
charge
amplifier
charge transfer
transfer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57130305A
Other languages
English (en)
Other versions
JPH0454986B2 (ja
Inventor
Takuya Imaide
宅哉 今出
Shinya Oba
大場 信弥
Kayao Takemoto
一八男 竹本
Toshibumi Ozaki
俊文 尾崎
Haruhisa Ando
安藤 治久
Masaaki Nakai
中井 正章
Akihide Okuda
章秀 奥田
Toshiyuki Akiyama
俊之 秋山
Kenji Takahashi
健二 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57130305A priority Critical patent/JPS5921059A/ja
Publication of JPS5921059A publication Critical patent/JPS5921059A/ja
Publication of JPH0454986B2 publication Critical patent/JPH0454986B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
本発明は1!荷転癌回路に係1、特に固体撮像素子など
に応用する低雑音の電荷転送回路に関する。 第1ト竺6:図、←いて、従来の電荷転送回路並び転送
回路で□発生する熱繍讐について説明する。 第1図(α)に卵胞21+領、域のMOSトランジスタ
を用いて電荷転送する回路例を弊す。これはMO5型固
体#I6像素子、〔例えば長原他: /J%形MUS形
単板カラーカメラ;テレビジョン学会誌第34巻第12
号、昭55、P108B(44)参照〕において舗石信
号線容量1からプリアンプ3に信号電荷j::i1子$
送′+□る:回=である。2はM OS)ランジス、タ
ーこの例ではn、、7.ヤンネル型とする)、4は/リ
アンプ出力端子である。同図ch)はとの回路ノ駆動パ
ルスφのタイミンクチャートである。 駆動パルスφがハイレミルとなり、!flO′Sトラ 
   □ンジスタ2がオンしたときに信号電荷が容量1
□からプリアンプ3に転送□される。この様子を第2図
のポテンシャル図に示す1.□iは検分電荷、    
1l−17uf−v7’え、ヮヶウォ。CH’m”’i
 1  1の容量値、V0は基準電位でプリアンプ3の
入力端?DC電位、に等し、、!。、竺、間、を詠おい
て、信号    :〒=、’、5.が容量1に誉積さ、
れでいるとする。時間    It、′7C) 5y−
)y、fi 2i“′び・7y Jam 1ljtq壮
  1□テリアンプ3に流入する。プリアンプ6は電圧
負帰還型で、電流を電圧に変換する。 第3図(α)に飽和領域のMOSトランジスタを用いて
電荷転送する回路例を示す。こ□れは呼び水転送型固体
撮像累子(例えば山田他:新構成の固体撮像素子に、、
よる単板式カラーカメラ;テレビジ、v1ン字会全国大
会予稿集4−11、’80年を参照)において垂直01
号糾答に11から小さな容量16に信号電荷を転送する
回路である。12はMOSトランジスタであり、この例
ではnチャンネル型とする。、同図(句はこの回路の駆
動パルスφ1.φ2のタイ・ミンクチャートである。φ
□が)・イレベルとなpl トシンジろ夕12をオンさ
せて後φ、をローレベルに、して容量13からバイアス
電荷1を容量11に送、り込む。次にφ、をハイレベル
にして、容に11上の(fA号電φ]tバイアス電債と
共に容!t16に転送する。・この様子を第4図のポテ
ンシャル図に示す。14ヲまトラ、ンジスタj2j2)
チャンネル部、15は信号電蝕、16はバイアス電荷で
ある。C゛1は容1i11の容に値、C2は容ii[1
Bの容量値である。バイアス電荷音用いるのは転送効率
を上けるための常とう手段である。  ・□。 さて、このような従来のit電荷転送回路おけるランタ
:ム4116−′4tmえる。上述の281類の電荷転
送回路では、MOSトランジスタのチャンネ    □
ルで発生する熱雑音が支配的なランダム雑音である。以
下、チャンネルで発生する熱雑音により、いくらの雑音
電荷が読出されるかを計算する。 第5図は第1図(α)の電荷転送回路でトランジスタ2
がオンして・いるときの等価回路で、ダ。4はトランジ
スタ20オンコンダクタンス、Cは容置1の容量値、峠
はトランジスタ2のチャンネルで発生する熱雑音電流で
ある。プリアンプの入力インビー、ダンスは通常トラン
ジスタ2.のオン抵抗に比べ充分小さいので無視する。 さて雑音電流tnのパワースペクトルfmfitsic
f)は、 S 1(fl = 4qダ。          、・
・・・・・・・・・・・・・・11)で与えられる。こ
こにXはボルツマン定数、Tは絶対温度である。Cの上
の雑音電荷のパワースペクトル密度Sq(イ)は、第5
図の等価回路よシ、と表わさノ1.る。 こ71全周波数II(:対し、て積分B−(、cの土の
雑音′電荷の二ψ平均値q5jが求まる。 即チ谷1lICの十の電Wr kよトランジスタ2がオ
ン状態pcあると、rms値でfi’l’c−の揺らき
゛を有しCいる。トランジスタ2がオンする1ば前の電
荷(¥、C−)ぎカrynsイ直でjkj′ン:−テ、
トランジスタ2がオフ[7たik後の電荷の揺らぎもr
yns値でムπであるから、結局−回の読出[7動作に
おいて、rnLJ値でfi計t−の雑廿電荷が読出され
ることになる。C’ = 5pP’ 、  T = 3
00°にの場合、この値は016fc (フェムトクー
ロン)7.ア6、となる。 次に第6図(a)の電荷転送回路で発生するランダム雑
tを計算する。先ず、バイアス′wL荷注入時に流れる
雑音電iAt、 k(よる揺らぎ會考える。バイアス電
荷の注入が完了した時間におけるC1−Lの雑音電荷は
、上記[7たのと同じ1掬によりrms値で$ [ただ
しC2<Crの場6jとなる。 電荷転送に1.・ける非転送効率をεどすると、最終的
に旨、出きれたことになるこの分の肺音電荷は、C$’
、 となり、ε〈1である11−2常動作時には、この
分の雑音をよ無視できる。次に読出
【〜間に流れる熱雑
音電流に」、るc、1の電荷の揺らぎを求めろ。階[、
出17時にtJトランジスタ12は飽和領域VCあり、
トレインソース間の微分コンダクタンスは/61Yゼロ
だと考えイ〕。等価回路l/1第6図のようになる。読
出し終了後のCr tこの電荷の揺らぎは、さく1のと
き?’7ZLj’値でほぼ、八)d鱈ど表わさt1イ)
。〔後に登場するQ毒式でG−口と竹けば求′まる。〕
トランジスタ12がオンする直前の電荷揺らぎがrms
値で、^、KTC,で、トランジスタ12がオフした直
後の電荷揺らぎもrms値でッ4Xrべであるから、結
局−・回の読出し動作において、7”ms値でjβh7
の破音電布rがC1訃読出されることになる。C’、 
=61F、 T =300″にの場合、この値は015
fcm、yとなる。 以上説明したようvC1従来のM OS型、呼び水型の
固体m像素子V(おいては、aim号線容11又け11
のみで決゛まる熱雑音が発生し、これがm像素子の感度
に限界を与えていた。この点の改善は、半導体プロセス
の進歩により垂直信号線の容kが少しづつ減っていくの
紮待たざるを得ないと考えられていた。 本発明の目的は、−に記した従来技術の限界を乗り越え
、回路的な上火により低雑i化を達成する電4j転送回
路な・提供するにある。 熱雑旨を減らすにt、」、ia記[〜たように、画直信
号線谷普1又は11 ”、(減らせばよい。本発明は、
飽和領域での電荷転送回路(第6図(α))において、
第7図に示すよつしこソース電圧からゲート電圧に負帰
還をかけることにより、等価的に容置11の値を減らし
得ることを発見1〜たことに基づいている。 第7図に示す′電荷転送回路は、第6図の回路にゲイン
Gのアンプ21會追加したもので、駆動パルスφ1.$
xは第6図で説明した通りである。 この転送回路で飽和領域で容量11がC,/(1+G)
に見えること全説明する。 トランジスター2のソース(容量11側)の電圧をυ2
、ゲート電圧からしきし)値を差し引1いた電圧金υ、
とすると、飽和領域におけるトンイン電流り、tは以下
に示すようシこポテンシャル差(υ、−υ、)で制御さ
れる。 一一/!−(υ、−υ、)2    ・・−・・−・・
・・・・・・(4)ここQてβは所謂ベータf直で、−
モビリティμ、酸化膜容tCox1チャンネル@W′、
チャンネル長りの関数β=μCoxF/Lで与えられる
。ドレイン電圧によるドレイン1流の若干の変動は簡単
のため無視して考える。V、はアンプ21の出力であり
、オフセット電圧υ6金用いて、 V−υ−Gυ       ・−・・・・・・・−・・
(5)g   O# で表わされる。これヲ(4)式に代入して、g−’ [
il、 −(1杓υ、)2−・・−・−・−(61一=
0となるソース1圧υ、=υ、/(1石)を基準として
、y量11上に蓄積されている負電荷をQとすると、Q
=C,(v、/(1+G) −v、 )    −−−
・(7)となシ、これを(6)式、に代入して 一=仁互治万〕1   ・・・・(8)を得る。この式
は、第3図の回路(G−0の場合)と比べ、容1111
の値が等価的K t /(1+G)倍と々っていること
分水している。 tk雑さを避けるため、プーリング領域での動作t」7
以下無視して説明°するが、テーリング領域でもドレイ
ン電流はグー、、1−、ソース間の電圧に制御され、ド
レイン電比にはほとんど依存しな込ので、飽和領域と同
様、等価的にソース容量の値金小さく見せることができ
る。 さて、以下、第7図の電荷転送回路で、トランジスタ1
2のチャンネルで発生する熱雑音、による転送電荷の揺
らぎが、第3図の回呻に比べ、二乗平均値で17(1十
G)倍となることを、計算により示す。 まず無雑音の場合のC□上の電荷Qの時間変化を求める
。(8)式は、以下の微分方程式の形となる。 一照九五f囚 dt2.Qヤl  、:  、、、、゛゛−−−−−−
=−,9)これを解いて、 QC1卜cQ−’(o)十−!乞−ル六9つ2t 丁1
     ・・・・・・・・・・・・ Qlここで非転
送効率ε(1)を定義する。時間tにおいてCIに少電
荷を注入したとき、読出し終了時間τにおいて、上記の
少電荷のうち読出されずにC1に残っている電荷の割合
をε(t)と定義する。   □定義よシ ε(t)=±−N= ’ r H下)2 ・・・・・・
・・・・・(111aQ(t)− ここに 2(?2 一β(HG )2 Q(0)       ””” ”
””(6)0″fPt’ld、’1.*mMHrf(D
%b’ta’lj、l t(o)   。 を1より充分小さくする。即ちτ′〈τとする。   
 :このためにバイアス電荷量Q(?)を増やすのは常
    ′1...。 とう手段である。MOSトランジスタの飽和領    
□域のチャンネルで発生する熱雑音電流は、下記のパワ
ースペクトル密度5i(flで与えられる。 (Van IJhr Zial  (平野信夫訳) :
 rMitJ :東京電機大学出版局発行(昭48年)
第5章参照)心び)−一・4KTgd。       
    ・・・・・・・・・・・・031ここに!11
16はドレインがソースと同電位の場合    □のド
レインコンダクタンスで、 ダ・、=β−391−一− Cs /(1+G)、  、  、 、、、、、、、、
“°°0即ち相互コンダクタンスに等しい。aω、α2
,124式をO1式に代入して、 5番(イ)=−8ACt+τ、]−1、・・・・・・・
・・・・・輪ここに A ミ3 ’TCs /’ 1 +G)      y
、、7+ ・H+、 HHHHHHaqαω式で示され
る雑音の各時間tにおける値のうち、最終的(t−τ)
に耽残される分が実効的な雑音となる。読出し終了後の
、C3、上の、雑音、電となる。(u)、Os式を代入
し?、C1上の雑音電荷の二乗平均値q二  を求める
と、 ここで、 ′     四 と置く。                     
  □、′1Y(イ(t+r’どじ廓刺□、4.(□、
:″″        1へ イ(t+r’ )3/′21 (t−tn)dt;i、
: :A[: 1−(L−L−)’ 〕      ・・・
・・・・・・・・帽*+r7rt′:、:□い これで読出し終了後のC1上の雑音電荷が求まる。 □ もっと判り易い形にするために(Ll)式の非転送効 
   1゜:1.・。 率(読残し率)ε(O)を代入すると、       
   1q: =A〔1−a・(1))     、 
                         
          ”べ〜スAη五        
  19001114003.。 〜31+G ケ得る。従って、続出(7終了後のC1Fの電荷揺らぎ
し1、rrns値でf−j−に’i’と゛;シフ〒−]
vt”)  とナル。バイアス注入時の雑■し1従来例
で説明1−2だように無視できる。続出し7前(バイア
ス注入前)のC0上の電葡揺らぎもrms値でjiN−
7C,10イ’(1)−であるから、結局−回の続出[
7過札:で詩出す雑音電荷はrms 値テJT−KFi
:ペン(”ニーJG) トi ;b。即チアンフ21の
ゲインGを大きくJれげ−Iる程、この雑音は搾出でき
ることになる。C,=3 pF、 7’ =300°K
。 G=1oのと良、この雑v電荷は(1,g4 fcrm
z  となり、従来例より1QdB少なくなる。アンプ
21で発生する雑音が加算されるが、アンプ21の方の
雑音に関する設計には目出度があり、従来の低雑音化の
技術を用いJlば良い。アンプ21で発生する雑音vC
ついては、後に実施例において、具体的なアンプの例に
つき1算する。 次に第1図の電荷転送回路の低雑音化の方法全述べる。 第8図(α)tl、第1図(c)の容量1とトランジス
タ20間に、MOSトランジスタ51、充分小さな容1
1j2、アンプ21全挿入したものである。タイミング
チャーl−は同図(b)に示す通りで、先ず第7図と同
じ駆動法1′、容量1から容量′62に信号電荷を転送
し、その後第1図と同じ駆動法で容量62からプリアン
プへ信号電荷全転送する。この回路における設計士の要
点は、容重62の容量値Cs ケ、容量1の容量値Cに
比べ充分小さくすることである。以下、今捷での計算結
果を用いて、給8図の回路でM出さ7]、る鍍音電、荷
を求める。CからC3への転送において、電荷が読出さ
れ、C3からプリアンプへの転送においてrms値で、
F!h−の雑音電荷が続出される。 C=3 pF、 C,=0.1 pF、 T =300
°に、G=1Q  の場合、前者は0.04 fCrm
s 、後渚は0,05 fCrlnsr、合計005f
crm、fとなり、従来より10dZ(少なくなる。 父本転送回路の付加的万メリッ) l: して、トラン
ジスタ2fオンさせる時間τ+fz従来に比べ容量値が
減った分(CからC゛、に減る)だけ短かくできる。従
って、例えばこの回路全固体撮像素子に適用しまた場合
にトランジスタ2のパラメータばらつきによって発生す
る固定パターン雑音を減らすことができる。 以下、具体的な実施例の説明をする。 −まずアンプ21の実施例から説明する。第ν図〜給1
1図は第7図のアンプ21に具体的な形を与えたもので
、ここではl・ランジスタ数が少ない−Jiのインバー
タを用いている。アンプ21は簡単のため差動アンプの
形で示したが、第9図〜第11図の例ではプラス入力端
のゲインが1となっている。しかしプラス人力に印加す
るパルスφ1は単にトランジスタ12ヲオンオフするた
けであるので、実用上何ら問題ない。 第9図〜第11商で、41は電圧源、42.44はエン
ハンスメント型nチャンネルMOSトランジスタ、43
はデプリーション型ルチャン洋ルMOSトランジスタ、
45は抵抗でポリシリコンなどで作られるものである。 ここで第9図の一実施例を例にとり、アンプ21で発生
するランダム雑音を充分小さく設計できることを説明°
する。M (J S )ランジスタで原理的に除くこと
のできないランダム雑音は、ブヤンネルで発生する熱雑
音であり、ここでは熱雑音のみ考慮する。又、このイン
バータり充分高速で動作する必要があるため負荷容量(
+にトランジスター2のゲート容量)を小さく設岨する
。以下の計算ではこの負荷容量を無視する。 さて、このインバータのゲイン(−G)は、G” !1
 m、/(!14+gd2 )      ・・・・・
・・・・・・・・(ハ)となる。ここにg、1はトラン
ジスタ42の相方コンダクタンス1.!7t+ l !
Id2はそれぞれトランジスタ42,43のドレインコ
ンダクタンスである。大きなゲインを得るため少くとも
続出し終了近くの時間ではトランジスタ42.43を飽
和領域で動作させ!1 tIr l d2を小さくする
。飽和領域のトランジスタ42,43を流れる熱雑音電
流の和は、(ト)や式と同様下のパワースペクトル密度
幻σ)  で与えられる。 SL′(f]−久・4KT(!/ ml ”!I mg
 )  ・・・・・・・・・・・・・・惰に こに!Imtはトランジスタ43の相互コンダクタンス
である。従って、トランジスター2のゲートニ印加され
る雑音電圧のバワースベク)ル密1i、5Lノ(1) 
tJ: 、 となる。これにトランジスタ12の相互コンダクタンス
bの二乗を乗じたものが、トランジスタ120チヤンネ
ルケ流れる雑V1を流のパワースペクトル密度s7(イ
)である。hは04式のydoに等しい。 これに、員、(6)、四弐を代入して、以下aυ〜(財
)式と同じ方法で胱出し終了後の01上の雑音電荷を求
める。 とおくと、 Y(χ卜(’y(ル df −]22Cfx 中ml器8(赫〔1−(苓)〕 !AhW、÷[1−%]l:1− P8〕−・・(3a
2@、A−6−’JIJ−ム迂、1 5  1+G(!Id1+!/む)2  τ−A+6 
(1+汀) ’v”!1.df!Idz )  、、、
岬・・・・惰ここにA := gATC,t(1+G)
は改善後の、トランジスタ120チヤンネルで発生する
熱雑音によるC1上の雑音電荷であった。従って(至)
式の残りの部分全計算すれば、インバータの雑音の影響
具合が判る。G/(1+G)” 1 r !1m2/f
 El = 1/2 * C+ =3PF+(!i d
r ”!l tt2)’:: (1ofΩ)、τ:l:
1μsとすれば、(至)式は、幻:ll:0.12A となり、この雑音がほぼ無視できることが判る。 (!la1+!ldt )JlooKO)−’ トL、
テモイ7ハ−タテ発生する熱雑音による電荷揺らぎは、
トランジスタ120チヤンネルで発生する熱雑音による
電荷揺らぎ(改善後)と同程度の値であり、本発明9 の効果は充分保たれる。 第12図、第15図は、単に信号電荷を読出すだけでは
なく、1ず垂直信号線容量1又は11に蓄積された不要
電荷〔垂直スミアなど、例えば増田他1MO5形単板カ
ラーカメラ:Tr学技報TEBS69−1(昭51年)
参照〕を掃出してから、所望の信号電荷を胱出す実施例
を示す。 51が信号源であるホトダイオード、52.55.54
゜55がルチャンネルM O,5トランジスタ、56が
CTD(電荷転送素子)のゲートである。トランジスタ
53と54.53と55は共にゲートがオーバーラツプ
しており、容1115からφ、又はCTDへの電荷転送
において、容量15のトランジスタ側の電位はトランジ
スタ55のゲートポテンシャルによってしきいを与える
。ホトダイオード51のアノード、カソード間容量は垂
直信号線容量1又は11より充分小さく、この間の信号
電荷の転送はトランジスタ52を非飽和動作させること
により行なう。この時発生するランダム雑音は、ホトダ
イオード51のアノード、カソード間容量が0 小さい(例えば0.05PF )ため、無視できる。又
、   □容量16を垂直信号線容量11よp充分小さ
くすることがランダム雑音抑圧効果を上げるために必要
である。 第12図(bl、 (C1,(d)は第12図(a) 
ノミ荷転送回路の駆動パルスφ1〜φ8のタイミングチ
ャートの例である。(A)では掃出し時、読出し時共ま
ず容置15のバイアス電荷を用いて、容量11から容量
16に電荷を転送し、その後φ、からバイアス電荷を容
量15まで注入してφ、に不要電荷を掃出す、又はCT
Dのバイアス電荷を容量13まで注入してCTDに信号
電荷を読出すという動作を行なう。   :(C)では
、容量13の電荷をバイアス電荷として用いず、φ、、
CTDから直接、容量11までバイアス電荷を注入して
掃出し、読出しを行なうものである。この例では掃出し
用の電荷を容1i11に注入した時点で、不要信号の掃
出しが完了し、掃残しの効率が非常に良いという特徴が
ある。 (diは(,6)と(C)をミックスした駆動法である
。尚(b)と(dlのφ。の点線は、このようにした方
が実効的カ、バイアス電荷址が増°す。 第13図は第8図(alの回路V(ホトダイオード51
とトランジスタ52ヲイ\1加l−で掃出し動作もでき
ることケ示した実施例である。ランダム雑音の観点から
、袢162は垂自信号線容鎗1より充分小さく股引する
。この場合の描出l〜はプリ1゛ンブ5へ、行なう。 第14図2組15図i1本発明全二次元固体撮像素子に
応用17た実施例のや体図である。61は垂直走査回路
、62けCTl)、65は水平走査回路である。その他
の部分はすでに説明済のものである。 第14図の実施例は第12図の実施例を応用1.たもの
で第12図((・)の駆す法で駆動1する場合のもので
ある。他の駆動法を用いる場合に土容鎗16のアース側
を、パルスが印加できる形にすればよい。 φ、への掃出1.、CTD 62への胱出しに水平帰線
期間に行ない、水平走査1υj間に(、’i”D62か
ら信号1t:読出ず。 第15図の実施例は第1S図の実施例を応用しまたもの
である。同図(A)にとの固体撮像素子の駆動パルスの
タイミングチャート全話す。時間’I+t2にkいて、
水平走査回路66の出カケ7iべて・・イレベルにする
方法として、例えば水11を走査回路65のアースを持
上げるというラフ法がある。 以上説明した本発明の実施例では、いずれもアンプ21
のゲイン金増せば電荷転送回路で発生ずるランダム雑音
電荷を従来例より大幅に減ら−すことができる。アンプ
21の動作頭切t51常VCM、大ゲインを有すること
が理想的でv、Jあるが、電源電圧などを渚えると現実
には不1】1能Cある。 従って胱出しく又は掃出【7)終工時点でアンプ21か
量大のゲ・インにある領績で、アンプ21を動作させた
場合、詩、出しく又は掃出り、 )の初期の時1川にお
・いてはアンプ21のゲインがほとんどゼロである領域
で動作すること(/(なるのが世丈的であろう。この現
実的な場合のランターム紳けと、今まで述べてきた理想
的な場合のランダムjA11のけinとの対応について
袖足し7ておく。 第16図は代表的なインバータの入出力l持t<jgで
、横−(1が入力(トランジスタ12又1d、 51の
ソース′屯位ν、)、縦軸が出力(トランジスタ12又
け61のゲ−1−電圧から17きい値を引いた値!2.
)である。 6点は胱(掃)出12.開始時間(即ちバイアス電荷注
入直後)での動作点であり、6点は胱(掃)出し終了時
の1]作点であって、直線Uy−ν、との交点の近傍に
ある。a′点t:j−インバータがゲイン金持し始める
点であり、Ar似的にσ点からa′点まではゲ・fンゼ
l−11,Q、’点からh点゛までか一定のゲインGを
持つど考える。a′点にある時間全基準の時間、t−1
]、とし al点から6点に到達する時間音読(掃) 
fil l〜時間τとすノl、げ、今までのit!結果
から、01点から6点までの間にトランジスタ12ヌは
31のチャンネルを流れる雑音電流による6点での雑音
N (jrが求する。父、1点から01点の間に流りる
雑音ihL流による雑音電荷は、01点でγ射値で九肩
τ又は屑鳶  であるから、6点ではとhらのfi&に
01点からb点°までの非転送効率ε(0)’Jk乗じ
たものとなる。従ってこのε(o)金1より充分小さく
”I“ること、少くどもに拍可より小さくすることが、
本発明の効果を高めるために肝要である。 以11、AlO2)ランジスタによる電位幅jぺについ
て説明l−たが、本発明は、接金形電界効果トランジス
タ、あるいはバイポーラトランジスタを用いても達成で
きる。第17図(αl、(/1)ld接合形電界効果ト
ランジスタ73、又はバ・イボーラトランジスタ74を
用いて電荷を転送−?る回路〜(二ある。71.72は
容箪、75は信号注入回路、76は出力CtA号処理回
路である。この回路での要点は、信号電荷全容蓋71.
72から出力処理回路76に転送するときに信号注入回
路75の出力インピーダンスが充分大きくなっているこ
と、トランジスタ71.74が飽和動作(即ちトランジ
スタ73.74を流れる電流が76側の電圧にほとんど
影響されない)1−2でいることである。このとき谷t
71゜72がアンプ21による負帰還のため小さく兄え
、これらの容置に起因するランダム雑音を抑圧すること
ができる。信号注入回路乃は、例えば電流源、又はスイ
ッチを介して信号源に介する構成とし、出力信号処理回
路76は、例えばトランジスタフ3,74を介して転送
された電荷を増幅すt、1cit路である。 尚本1c+l路t41横波I[j1路としても用いるこ
とができ右が、ここでは検波回路も広義の電荷転送回路
としてとらえている。 本発明の電荷転送回路はランダム雑音を低減させるため
のものであり、アンプ21のゲインを10と設計すると
、従来の電荷転送回路より約10dBランダム雑音を小
さくすることができる。
【図面の簡単な説明】
第1図(α)、 (b)は従来の電荷転送回路の例を示
す回路図、及び駆動パルスのタイミングチャート図、第
2図は動作説明のためのポテンシャル図、第3図((1
)、 (h)ttJ別の電荷転送回路の例を示す回路図
、及び駆動パルスのタイミングチャート図、#!4図は
動作説明のためのポテンシャル図、第5図、第6図は尋
価回路図、第7図は本発明の基本的要部回路図、第8図
(αL(A)は本発明の別の基本的要部回路図、及び駆
動パルスのタイミングチャート図、#i s’図〜第1
1図は本発明の具体的実施例を示す回路図、□#<12
図(α)〜(dlは本発明の他の二実□流側の回路図、
′及び駆動パルスのタイミングチャート・図、詔15図
(α)、 (Alは更に他の一実施例の回路図、・及び
駆動パルスのタイミングチャート図、第14図は二次元
固体撮像素子に本発明を応用した一実施例の回路図、第
15図(αl、(blは同じく二次元固体撮像素子に応
用した他の一実施例の回路図、及び駆動]くルスのタイ
遼ングチャート図、 jgi6図はインバータの特性ぜ
Uを示す入出力特性曲線図、第17図(α)。 (A)は本発明の別の実施例を示す回路図である。 1、11. i3.32.月、72:容量2、12.5
1.42−44.5’2−J85 : MOS )ラン
ジスタ(nチャンネルを例にとって説明している)45
:抵抗       66:CTDのゲート5−′酸比
負帰還型プリアンプ 21:アンプ      41コ電圧源)15:信号電
荷    16:バイア大電荷6:反転送電荷 7、14: MoS ) 、7yx、+2)チャyネw
m       ’7 73:接合形電界効果トランジスタ 74:バイボーラトランジスタ 75:信号注入回路 76:出力信号処理回路 Li  l。 28、         1 1″ f、、75(0−)     ν。 ψ (°)        □1 $2回     □ (−C−+1−1−: 第5し1    第6悶 ヱ′7し1 第8冊 (0−) −〉t k−→; 弔9片1 第1Qン1 $11 図 第1? 図 ψθ 第12図 (C) (d) φ6・1 $/ブ目 ぐのジ (b) 茶14図 第17閃 (cL) (b) 第1頁の続き 0発 明 者 安藤治久 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内 0″″″ニー8.□1111280i  □地株式会社
日立製作所中央研究    □所内 0発 明 者 奥田章秀 横浜市戸塚区吉田町292番地株   □式会社日立製
作所家電研究所内 0発 明 者 秋山俊之 国分寺市東恋ケ窪1丁目280番   □地株式会社日
立製作所中央研究   。 所内 0発 明 者 高橋健二 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究   □所内

Claims (1)

  1. 【特許請求の範囲】 t トランジスタのソース(又はエミッタ)側に容鎗が
    接続され、このトランジスタを飽和動作させて上記容量
    の電荷をト記トランジスタのドレイン(又はコレクタ)
    側に転送する電荷転送回路において、上記トランジスタ
    のソース(又はエミッタ)側の電圧を増幅反転する増幅
    器を設け、電荷転送肋間の少なくとも一部の期間におい
    て上記増幅器の出力を上記トランジスタのゲート(又は
    ベース)に印加することを特徴とする電荷転送回路。 2、特許請求の範囲第1項記載の電荷転送回路において
    、−F記容鎗の電荷を転送する際、転送をする前に、上
    記トランジスタのドレイン(又はコレクタ)側からバイ
    アス電e8 k上記容量に注入する手段を倫えたこと全
    特徴とする電荷転送回路。 3、 %許請求の範囲第2項記載の電荷転送回路におい
    て、上記バイアス電荷を注入する手段は、バイアス電荷
    を注入するとき他端にパルスが印加され、上記容量より
    小さい容鎗値を持ち、一端がF記トランジスタのドレイ
    ン(又はコレクタ)側に接続された小吉kを備え、さら
    に、この小吉址に、電界効果トランジスタを介して電圧
    負帰環型の他の増幅器を結合L 、この小吉鴬から上記
    他の増幅器への電荷の転送の際、上記電界効果トランジ
    スタを非飽和動作させること全特徴とする電荷転送回路
    。 4、 第1のトランジスタのソース(又はエミッタ)側
    に容置が接続され、この第1のトランジスタを飽和動作
    させて上記容鎗の′vt荷をこの第1のトランジスタの
    ドレイン(又はコレクタ)側に転送する電荷転送回路に
    おいて、上記第1のトランジスタのソース(又はエミッ
    タ)側に第2のトランジスタ全弁し7てホトダイオード
    を接続するとともに、上記ソース(又はエミッタ)側の
    電圧を増幅反転する増幅器を設け、電荷転送ル」間の少
    々くとも□一部の期間にお:、−゛C上:藺増幅器の出
    力を上り・:第、:札いのトランジで夕のター1− (
    71jはヘー ス)’ K 印加することを%徴とする
    電荷転送回路。 5、 %許請求の範囲第4項fliEitiill!の
    電荷転送回路において、上記ホトダイオ−i?の電荷を
    読出す前に、上記容認の不要電荷を掃出すことを特徴と
    する電荷転送回路。 −□
JP57130305A 1982-07-28 1982-07-28 電荷転送回路 Granted JPS5921059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57130305A JPS5921059A (ja) 1982-07-28 1982-07-28 電荷転送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57130305A JPS5921059A (ja) 1982-07-28 1982-07-28 電荷転送回路

Publications (2)

Publication Number Publication Date
JPS5921059A true JPS5921059A (ja) 1984-02-02
JPH0454986B2 JPH0454986B2 (ja) 1992-09-01

Family

ID=15031137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57130305A Granted JPS5921059A (ja) 1982-07-28 1982-07-28 電荷転送回路

Country Status (1)

Country Link
JP (1) JPS5921059A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473666A (en) * 1987-09-14 1989-03-17 Fujitsu Ltd Charge input circuit
WO2007143074A2 (en) * 2006-05-31 2007-12-13 Kenet, Inc. Boosted charge transfer pipeline
EP2106586A1 (en) * 2007-01-23 2009-10-07 Kenet, Inc. Analog error correction for a pipelined charge-domain a/d converter
EP2127085A2 (en) * 2007-01-19 2009-12-02 Kenet, Inc. Charge-domain pipelined analog-to-digital converter
WO2013014724A1 (ja) * 2011-07-22 2013-01-31 富士通株式会社 電荷転送回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279739A (en) * 1975-12-23 1977-07-05 Ibm Circuit for operating charge coupled device
JPS5658379A (en) * 1979-10-19 1981-05-21 Matsushita Electronics Corp Solidstate image sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279739A (en) * 1975-12-23 1977-07-05 Ibm Circuit for operating charge coupled device
JPS5658379A (en) * 1979-10-19 1981-05-21 Matsushita Electronics Corp Solidstate image sensor

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473666A (en) * 1987-09-14 1989-03-17 Fujitsu Ltd Charge input circuit
WO2007143074A2 (en) * 2006-05-31 2007-12-13 Kenet, Inc. Boosted charge transfer pipeline
WO2007143074A3 (en) * 2006-05-31 2008-04-03 Kenet Inc Boosted charge transfer pipeline
JP2009539324A (ja) * 2006-05-31 2009-11-12 ケネット・インコーポレーテッド ブースト型電荷転送回路
US8385498B2 (en) 2006-05-31 2013-02-26 Kenet, Inc. Boosted charge transfer circuit
EP2127085A2 (en) * 2007-01-19 2009-12-02 Kenet, Inc. Charge-domain pipelined analog-to-digital converter
EP2127085A4 (en) * 2007-01-19 2011-12-07 Kenet Inc OVERLAPPING ANALOG DIGITAL CONVERTER OF LOADING DOMAINS
EP2106586A1 (en) * 2007-01-23 2009-10-07 Kenet, Inc. Analog error correction for a pipelined charge-domain a/d converter
EP2106586A4 (en) * 2007-01-23 2012-02-29 Kenet Inc ANALOG ERROR CORRECTION FOR AN ANALOGUE-DIGITAL CONVERTER WITH PIPELINE LOAD DOMAIN
WO2013014724A1 (ja) * 2011-07-22 2013-01-31 富士通株式会社 電荷転送回路
JPWO2013014724A1 (ja) * 2011-07-22 2015-02-23 富士通株式会社 電荷転送回路
US9203256B2 (en) 2011-07-22 2015-12-01 Fujitsu Limited Charge transfer circuit

Also Published As

Publication number Publication date
JPH0454986B2 (ja) 1992-09-01

Similar Documents

Publication Publication Date Title
US9967479B2 (en) Dynamic, single photodiode pixel circuit and operating method thereof
US7157682B2 (en) Method and apparatus for a CMOS image sensor with a distributed amplifier
Zheng et al. High sensitivity and wide dynamic range analog front-end circuits for pulsed TOF 4-D imaging LADAR receiver
JP2019030002A (ja) 固体撮像素子、および、撮像装置
TW201003081A (en) Sensor device
TWI321775B (en) Operational amplifier for output buffer and signal processing circuit using the same
JPS5921059A (ja) 電荷転送回路
Lu et al. Flat panel imagers with pixel level amplifiers based on polycrystalline silicon thin-film transistor technology
US20180124338A1 (en) Pixel for use with light having wide intensity range
JP2003224777A (ja) 増幅型固体撮像装置
JP4238322B2 (ja) オフセット低減機能をもつtof距離センサ
JP3295661B2 (ja) 集積回路装置
CN107425847A (zh) 一种基于脉冲上升沿触发的电荷转移型模拟计数读出电路
JP3861245B2 (ja) 光センサ回路
JP2672507B2 (ja) 電荷転送素子
US6873359B1 (en) Self-adjusting, adaptive, minimal noise input amplifier circuit
US8045028B1 (en) Six transistor (6T) pixel architecture
US20140185400A1 (en) Apparatus and method for sense amplifying
CN111478697B (zh) 一种步长可调的高精度模拟计数器电路及其测量方法
US4542308A (en) Sampling comparator circuit for processing a differential input
US6717616B1 (en) Amplifier assisted active pixel read out structure
US20020196352A1 (en) Compensation of pixel source follower variations in CMOS imager
JP2697299B2 (ja) 差動増幅用mos半導体回路
US5051957A (en) Sense amplifier circuit for large-capacity semiconductor memory
JPS58154261A (ja) 電荷転送回路