JPS6193661A - 電荷転送素子 - Google Patents
電荷転送素子Info
- Publication number
- JPS6193661A JPS6193661A JP59215433A JP21543384A JPS6193661A JP S6193661 A JPS6193661 A JP S6193661A JP 59215433 A JP59215433 A JP 59215433A JP 21543384 A JP21543384 A JP 21543384A JP S6193661 A JPS6193661 A JP S6193661A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- gate
- point
- circuit
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体メモリ、固体撮像素子等の信号電荷の
転送を基本とした半導体製品に利用できる。
転送を基本とした半導体製品に利用できる。
従来例の構成とその問題点
本発明は、ある静電容量上に存在する信号電荷を前記静
電容量より小さな静電容量上に移す方法に関する発明で
ある０まず前述の転送の必要性について説明する０ 半導体メモリや固体撮像素子等は、半導体基板上にＰＮ
接合又はＭＯ３空乏層による微小容量を２次元に配し、
この微小な容量に電荷を蓄積し、必要に応じて先の微小
電荷を読出す構造を有している。このため、信号読出に
さいして読出し走査を行う回路の寄生容量が問題と゛な
る０特にアナログ信号を扱う固体撮像素子においてはこ
の寄生容量はノイズ値を決定するものとして重要な問題
となる。（参照ＴＶ学会、技術報告ＥＤ８１−３６ＭＯ
３形固体撮像素子の内部ランダム雑音）に先の微小容量
は増々小さなものとなる一方、多数の記録セルすなわち
先の微小容量間を結ぶ配線は大きなものとなり同様の問
題が発生する。
電容量より小さな静電容量上に移す方法に関する発明で
ある０まず前述の転送の必要性について説明する０ 半導体メモリや固体撮像素子等は、半導体基板上にＰＮ
接合又はＭＯ３空乏層による微小容量を２次元に配し、
この微小な容量に電荷を蓄積し、必要に応じて先の微小
電荷を読出す構造を有している。このため、信号読出に
さいして読出し走査を行う回路の寄生容量が問題と゛な
る０特にアナログ信号を扱う固体撮像素子においてはこ
の寄生容量はノイズ値を決定するものとして重要な問題
となる。（参照ＴＶ学会、技術報告ＥＤ８１−３６ＭＯ
３形固体撮像素子の内部ランダム雑音）に先の微小容量
は増々小さなものとなる一方、多数の記録セルすなわち
先の微小容量間を結ぶ配線は大きなものとなり同様の問
題が発生する。
以下この問題が最も著しく現われる固体撮像素子を例に
説明する。第１図はＭＯＳ型と呼ばれる固体撮像素子の
構成を示した図である。
説明する。第１図はＭＯＳ型と呼ばれる固体撮像素子の
構成を示した図である。
同図のフォトダイオード１０２で光電変換された被写体
像は信号電荷として各フォトダイオード１０２に蓄えら
れている。垂直走査回路１０１の出力に従って第１の続
出しグー）１０３が開かれ。
像は信号電荷として各フォトダイオード１０２に蓄えら
れている。垂直走査回路１０１の出力に従って第１の続
出しグー）１０３が開かれ。
水平走査回路１００の出力に従って第２の読出しゲート
１ｏ４が開かれると、先のフォトダイオード１０２から
出力端１０５まで１つの回路が接続され、信号電荷が出
力端１０５１Ｃ出力される。この様にして垂直及び水平
の走査回路の出力に従って項次フォトダイオードの信号
電荷が読出される構成である。
１ｏ４が開かれると、先のフォトダイオード１０２から
出力端１０５まで１つの回路が接続され、信号電荷が出
力端１０５１Ｃ出力される。この様にして垂直及び水平
の走査回路の出力に従って項次フォトダイオードの信号
電荷が読出される構成である。
ここで問題となる寄生容量とは垂直読出し線１０アと水
平の読出し線１０８でちる。この配線容量は、現在のと
ころ１０−”Ｆ〜１ｏ −１１７程の値にある。一方、
先のフォトダイオードの容量は、１ｏ−”Ｆ程度にあり
、読出し回路の寄生容量の大きさが知れる。
平の読出し線１０８でちる。この配線容量は、現在のと
ころ１０−”Ｆ〜１ｏ −１１７程の値にある。一方、
先のフォトダイオードの容量は、１ｏ−”Ｆ程度にあり
、読出し回路の寄生容量の大きさが知れる。
この場合のノイズは、主に第２の読出しゲート１０４の
スイッチフグノイズでう！７％ノイズ電荷Ｑｎはｑ、２
＝２ｋＴＣとなる。ここでｋはボルツマン定数、Ｔは温
度、Ｃは読出し線の容量すなわち寄生容量でちる。そこ
でこの配線容量を下げる努力がなされている。この中の
一つに、水平の走査回路をＣＯＤに換えることで、水平
の配線容量を無くす方法が提案されている（電子材料Ｖ
ｏｌ。
スイッチフグノイズでう！７％ノイズ電荷Ｑｎはｑ、２
＝２ｋＴＣとなる。ここでｋはボルツマン定数、Ｔは温
度、Ｃは読出し線の容量すなわち寄生容量でちる。そこ
でこの配線容量を下げる努力がなされている。この中の
一つに、水平の走査回路をＣＯＤに換えることで、水平
の配線容量を無くす方法が提案されている（電子材料Ｖ
ｏｌ。
１９扁１２（１９８０））。水平をＣＯＤとした場合、
一つの垂直信号線は、水平のＣＯＤの一つの転送段に接
続される。ＣＯＤの一つの尻送段の容量は１０ Ｆ程
になるため、少なくとも配線容量は、垂直の読出し線だ
けに低下することが期待される。但し、この場合、大容
量から小容量への信号の転送という問題が発生する。
一つの垂直信号線は、水平のＣＯＤの一つの転送段に接
続される。ＣＯＤの一つの尻送段の容量は１０ Ｆ程
になるため、少なくとも配線容量は、垂直の読出し線だ
けに低下することが期待される。但し、この場合、大容
量から小容量への信号の転送という問題が発生する。
次にこの問題を説明する。今容量Ｃ１に信号電荷Ｑ１
がちったとする。これを０２にスイッチで短絡した場合
、全体の容量は、Ｃ１＋０２となり、この容量にＱ、が
存在する。次にスイッチを開放の信号電荷が残る。ここ
でＣ４を読出し線容量、Ｃ２を水平ＣＯＤの転送段容量
とすると、スインの量であり、先に説明したようにＣ１
とＣ２は１ｏ。
がちったとする。これを０２にスイッチで短絡した場合
、全体の容量は、Ｃ１＋０２となり、この容量にＱ、が
存在する。次にスイッチを開放の信号電荷が残る。ここ
でＣ４を読出し線容量、Ｃ２を水平ＣＯＤの転送段容量
とすると、スインの量であり、先に説明したようにＣ１
とＣ２は１ｏ。
ど信号が読み出されない問題が発生する。そこでこの種
の方式は、第２図に示すように変換回路を有す構成をと
る。
の方式は、第２図に示すように変換回路を有す構成をと
る。
第２図においてフォトダイオード１０２の信号電荷は第
１図と同様に垂直走査回路１０１の出力に従がって第１
の読出しグー）１０３を介して垂直の読出し線１０７に
入り、変換回路２０１を介して水平転送回路２０２に入
り、水平方向に転送回路２０１を介することで、先の転
送の問題の解決を図っている。しかし、現在得られてい
る変換回路は必ずしも十分なものではない。
１図と同様に垂直走査回路１０１の出力に従がって第１
の読出しグー）１０３を介して垂直の読出し線１０７に
入り、変換回路２０１を介して水平転送回路２０２に入
り、水平方向に転送回路２０１を介することで、先の転
送の問題の解決を図っている。しかし、現在得られてい
る変換回路は必ずしも十分なものではない。
本発明は、より高性能な変換回路の提供を目的としてい
るので、次にこの点を詳しく説明する。
るので、次にこの点を詳しく説明する。
第３図は、従来の代表的な変換回路の例で呼び水転送回
路と呼ばれるものである。第３図１０７は垂直続出し線
である。垂直読出し線１０７上の信号電荷は、第１の転
送ゲート３０１を介して容量３０２に移された後、第２
の転送ゲート３０３を介して水平転送段３０４に送られ
る。
路と呼ばれるものである。第３図１０７は垂直続出し線
である。垂直読出し線１０７上の信号電荷は、第１の転
送ゲート３０１を介して容量３０２に移された後、第２
の転送ゲート３０３を介して水平転送段３０４に送られ
る。
この転送の様子をポテンシャルモデルで示したのが、第
４図である。第４図（ａ）は、垂直読出し線上に信号電
荷Ｑ、が読出され、容Ｈｃ ３０２上に電荷Ｑｐが存在
している。（ｂ）で第１の転送ゲート３０１のゲートに
パルスφ が加わったことでＱｐが、垂直読出し線１０
７上に流れ出す。（Ｃ）で容量３０２にパルスφ２が加
わりＱｐとＱ、が容＠３ｏ２のボテン／ヤルに流れ入む
。（ｄ）でφ、とφ２が切れ、茸１／７−１市二二喜ｉ
−１＋イ閉ド 交番３ｎ２のボ子ンシャルが（、）と同
じ点にもどる。一方第２の転送ゲート３ｏ３が開くため
信号は、水平転送段に入り。
４図である。第４図（ａ）は、垂直読出し線上に信号電
荷Ｑ、が読出され、容Ｈｃ ３０２上に電荷Ｑｐが存在
している。（ｂ）で第１の転送ゲート３０１のゲートに
パルスφ が加わったことでＱｐが、垂直読出し線１０
７上に流れ出す。（Ｃ）で容量３０２にパルスφ２が加
わりＱｐとＱ、が容＠３ｏ２のボテン／ヤルに流れ入む
。（ｄ）でφ、とφ２が切れ、茸１／７−１市二二喜ｉ
−１＋イ閉ド 交番３ｎ２のボ子ンシャルが（、）と同
じ点にもどる。一方第２の転送ゲート３ｏ３が開くため
信号は、水平転送段に入り。
容１−３ｏａにはＱｐが残る。以上のサイクルで、転送
が行なわれる。このようにすると、大きな静電容量上の
電荷はバイアス電荷Ｑｐとともにより先の静電容量より
小さな容量３０２に効率よく移せるというものである。
が行なわれる。このようにすると、大きな静電容量上の
電荷はバイアス電荷Ｑｐとともにより先の静電容量より
小さな容量３０２に効率よく移せるというものである。
ここで、転送の効率がどれ程であるかは第４図の（Ｃ）
の状態を検討すればわかる。剪定条件として、垂直読出
し線容量に比して信号電荷は小さいものとする。実際、
読み出し線の容量は１０ 〜１０ Ｆ程であり信号電荷
は１．６Ｘ１０ より小さい量が一般的でちる。この
場合の読出線の電位変動は１．ｅｘｌｏ−３／１ｏ−１
１〜１０−１２＝１．８Ｘ１０ 〜１．６Ｘ１０ よ
り小さな電位変動である。この程度の変動であれば、転
送ゲート３０１は弱反転域で動作していると考えられる
。
の状態を検討すればわかる。剪定条件として、垂直読出
し線容量に比して信号電荷は小さいものとする。実際、
読み出し線の容量は１０ 〜１０ Ｆ程であり信号電荷
は１．６Ｘ１０ より小さい量が一般的でちる。この
場合の読出線の電位変動は１．ｅｘｌｏ−３／１ｏ−１
１〜１０−１２＝１．８Ｘ１０ 〜１．６Ｘ１０ よ
り小さな電位変動である。この程度の変動であれば、転
送ゲート３０１は弱反転域で動作していると考えられる
。
弱反転域での信号電荷の転送は、例えば「テレビジＷ／
学会技術報告ＥＤ５５フィンターライン転送方式ＣＯＤ
イメージセンサ−の残像現象」に示されている。これを
用いた場合、転送効率ηは次式で表わされる。
学会技術報告ＥＤ５５フィンターライン転送方式ＣＯＤ
イメージセンサ−の残像現象」に示されている。これを
用いた場合、転送効率ηは次式で表わされる。
Ｖ ＝−Ｑ Ｉｓ ｐ（１−ｅ−β”）−’１１−β
Ｖ ε β ｎ ここで、■ は信号電荷Ｑ、により垂直読出し線＄ の電位変動であり、垂直読出し線の静電容量Ｃとの間に
Ｖ、−Ｑ、／Ｃの関連がある。
Ｖ ε β ｎ ここで、■ は信号電荷Ｑ、により垂直読出し線＄ の電位変動であり、垂直読出し線の静電容量Ｃとの間に
Ｖ、−Ｑ、／Ｃの関連がある。
又、■ は電荷Ｑｐに゛よる垂直読出し線の電位変動で
ちりｖｐ＝Ｑｐ／Ｃの関連がある。又、β＝■″ｆｉｋ
はボルツマン定数、Ｔは温度、ｑは素電荷である。開式
よりＶが犬となる条件はＶ、＝Ｏとなる条件でちり、こ
れＫは、βが充分大となるかＶ。
ちりｖｐ＝Ｑｐ／Ｃの関連がある。又、β＝■″ｆｉｋ
はボルツマン定数、Ｔは温度、ｑは素電荷である。開式
よりＶが犬となる条件はＶ、＝Ｏとなる条件でちり、こ
れＫは、βが充分大となるかＶ。
が大かｖｓが大かのいずれかのを行う必要がある。
ここでβは物理定数であるため変えられないとし。
■、は信号電荷でちり、充分小さな値で検討することに
する。この条件では、ｖｐを大とする以外に方法はなく
なる。ところでｖｐ＝ｏ、／ｃであり、Ｃは問題とする
寄生容量である。そこで、ｖｐを大とするには、Ｑｐを
大きくする以外に方法はない。Ｑｐを大とするには、第
４図から判るように、φ２下の静電容量３０２を増すこ
とになる。
する。この条件では、ｖｐを大とする以外に方法はなく
なる。ところでｖｐ＝ｏ、／ｃであり、Ｃは問題とする
寄生容量である。そこで、ｖｐを大とするには、Ｑｐを
大きくする以外に方法はない。Ｑｐを大とするには、第
４図から判るように、φ２下の静電容量３０２を増すこ
とになる。
靜゛電容量３０２を大とすると水平転送段の静電容量と
の差が広まるため大容量から小容量への信号の転送に関
する問題が、垂直読出し線と静電容量３０２の間から静
電容量３０２と、水平転送段のバクノド容量との間に移
るだけで、問題の解決がなされない。
の差が広まるため大容量から小容量への信号の転送に関
する問題が、垂直読出し線と静電容量３０２の間から静
電容量３０２と、水平転送段のバクノド容量との間に移
るだけで、問題の解決がなされない。
以上の説明かられかるように充分な性能の変換回路は得
られていない。
られていない。
発明の目的
以上の状況に鑑み、転送効率の高い変換回路からなる電
荷転送素子を提供することを目的とする。
荷転送素子を提供することを目的とする。
発明の構成
本発明は、垂直読出し線と水平転送段にソースドレイン
を夫々接続したＭＯＳゲート回路と、このＭＯＳゲート
回路のゲートに加える転送パルスを前記垂直読出し線の
電位を観測して、一定電位以下でのみゲートの開く様に
制御する制御回路により構成する。これによって信号電
荷によって低下した垂直読出し機上の電位は、一定の電
位になるまでＭＯＳゲートを介して充電され、一定電位
となると制御回路によって充電が紙了される。この充電
電流によって信号電荷の転送を行うものである。
を夫々接続したＭＯＳゲート回路と、このＭＯＳゲート
回路のゲートに加える転送パルスを前記垂直読出し線の
電位を観測して、一定電位以下でのみゲートの開く様に
制御する制御回路により構成する。これによって信号電
荷によって低下した垂直読出し機上の電位は、一定の電
位になるまでＭＯＳゲートを介して充電され、一定電位
となると制御回路によって充電が紙了される。この充電
電流によって信号電荷の転送を行うものである。
実施例の説明
第５図は本発明の実施例の一例の構成を示す図である。
第６図Ｃ，５０４は垂直読出し線の静電容量を指し、Ｃ
ＬＥ５０１５は転送先の容量を示している。
ＬＥ５０１５は転送先の容量を示している。
ここで識國値回路５０１は基準電圧ｖｒｅｆ に対して
ＭＯＳゲー）５０３のソース電圧が越えるか否かを見る
回路であり、ＭＯＳゲート５０３のソース電位がｖｒｅ
ｆ を越えると、信号を制御回路５０２に送る。制御回
路５０２は、転送りロックφを入力し、これをＭＯＳゲ
ート６０３に伝える回路であるが、先の識國値回路５０
１の出力に従ってこれを制御する様構成する。この結果
識國値回路５０１より制御信号が送られた場合、たとえ
φが入力されていてもｋｉ ＯＳゲー）２０３を閉じる
様に働く。
ＭＯＳゲー）５０３のソース電圧が越えるか否かを見る
回路であり、ＭＯＳゲート５０３のソース電位がｖｒｅ
ｆ を越えると、信号を制御回路５０２に送る。制御回
路５０２は、転送りロックφを入力し、これをＭＯＳゲ
ート６０３に伝える回路であるが、先の識國値回路５０
１の出力に従ってこれを制御する様構成する。この結果
識國値回路５０１より制御信号が送られた場合、たとえ
φが入力されていてもｋｉ ＯＳゲー）２０３を閉じる
様に働く。
第６図は第６図の構成要点における波形を示したもので
ある。次にこれを用いて転送動作を説明する。第６図ａ
点波形は第６図ａ点の波形、ｂ点。
ある。次にこれを用いて転送動作を説明する。第６図ａ
点波形は第６図ａ点の波形、ｂ点。
０点は同様に第５図す点、０点の波形、φは第２図の転
送パルスφの波形を示しているｏ Ｃ１５０４上に信号
電荷が入ると、ａ点の電位は低下する（第３図１．）、
この低下電圧ΔＶ、が読出し線上１０７の信号量に相当
する。この時点でのａ点の電位はｖｒｅｆ より低くな
る。
送パルスφの波形を示しているｏ Ｃ１５０４上に信号
電荷が入ると、ａ点の電位は低下する（第３図１．）、
この低下電圧ΔＶ、が読出し線上１０７の信号量に相当
する。この時点でのａ点の電位はｖｒｅｆ より低くな
る。
次に転送パルスφが加わる（第３図１２）。この時識國
値回路５０１は出力を出さないので、φはＭＯＳゲート
５０３のゲート電圧となる。
値回路５０１は出力を出さないので、φはＭＯＳゲート
５０３のゲート電圧となる。
一方、ｂ点は信号電荷の無い状態でａ点に対して十分に
高い電圧に初期設定されている。ここで凰ｏＳゲート２
０３が開くと電流がｂからａ点に流れ、ａ点の電位は上
昇する。やがて、ａ点の電位が先のｖｒｅｆを越えると
、識閣値回路５０１に出力が現われ、制御回路５０２に
よってＭＯＳゲＨ−）５０３のゲート電位が下がる（第
３図１３）。
高い電圧に初期設定されている。ここで凰ｏＳゲート２
０３が開くと電流がｂからａ点に流れ、ａ点の電位は上
昇する。やがて、ａ点の電位が先のｖｒｅｆを越えると
、識閣値回路５０１に出力が現われ、制御回路５０２に
よってＭＯＳゲＨ−）５０３のゲート電位が下がる（第
３図１３）。
この間にａ点の電位はｖｒ、ｆに上昇し、信号電荷が入
力される以前（１，以前）の電位にもどりｂ点は放電に
よってΔｖｏ電位が低下する。ＣＬの放電電流はＣｉに
充電されるため両者で変化した電荷量は一定である。そ
れゆえＣ，５０４上の信号電荷ｔ （ｃ、ΔＶ、）は、
転送先の容量へＣＬΔＶ０（＝Ｃ，Δｖｌ）だけ転送さ
れたことになる。
力される以前（１，以前）の電位にもどりｂ点は放電に
よってΔｖｏ電位が低下する。ＣＬの放電電流はＣｉに
充電されるため両者で変化した電荷量は一定である。そ
れゆえＣ，５０４上の信号電荷ｔ （ｃ、ΔＶ、）は、
転送先の容量へＣＬΔＶ０（＝Ｃ，Δｖｌ）だけ転送さ
れたことになる。
やがてφが下り、転送サイクルは終了する０以上が本発
明の原理動作である０次に第７図を参照する。第７図は
ｂ点電位が６点より十分高い一定電位にある場合の第５
図のＭＯＳゲート６ｏ３を流れる電流！ｄと、ａ点と電
位の関係を示したものである。但し、φは充分に高い電
圧が加わっている状態とする。第８図Ｖ、。１周辺の電
流を指ｉ１Ｊ［ｆ近似すると、Ｉｄ＝Ｉｏｌ−β’（ｖ
ｓ−ｖｒ＠ｆ） 、！：なり、β′は充分に大きな値と
なる。ここで、前記のηの式を参照して本方式のＶを求
めるＯＱ はないのでｖｐ＝０とするＯ 一βＶ ｖ、＝古ζ（２−ｅ’） 又、β′ は上記のように無限大となるので、二〇 となる。
明の原理動作である０次に第７図を参照する。第７図は
ｂ点電位が６点より十分高い一定電位にある場合の第５
図のＭＯＳゲート６ｏ３を流れる電流！ｄと、ａ点と電
位の関係を示したものである。但し、φは充分に高い電
圧が加わっている状態とする。第８図Ｖ、。１周辺の電
流を指ｉ１Ｊ［ｆ近似すると、Ｉｄ＝Ｉｏｌ−β’（ｖ
ｓ−ｖｒ＠ｆ） 、！：なり、β′は充分に大きな値と
なる。ここで、前記のηの式を参照して本方式のＶを求
めるＯＱ はないのでｖｐ＝０とするＯ 一βＶ ｖ、＝古ζ（２−ｅ’） 又、β′ は上記のように無限大となるので、二〇 となる。
となυ０信号が完全に移ることになる。
以上が本発明の原理構成とその動作であるが、次に素子
として実現するだめの具体構成を第８図及び９図に示す
◎ 第８図は転送部の等価回路図である０第８図の８０２は
サイリス汐を表わしている。第３図波形図をもとに説明
すると、ｔ２ でφが加わると、抵抗８０１を介してφ
パルスはＭＯＳ）ランジスタ８０３のゲートに加わる。
として実現するだめの具体構成を第８図及び９図に示す
◎ 第８図は転送部の等価回路図である０第８図の８０２は
サイリス汐を表わしている。第３図波形図をもとに説明
すると、ｔ２ でφが加わると、抵抗８０１を介してφ
パルスはＭＯＳ）ランジスタ８０３のゲートに加わる。
この時、サイリスタＢＯ２はオフ状態とする。やがてａ
点電位が上昇し、ｖｒ、ｆ を越えると、サイリスタ
８０２はオンされＭＯＳ８０３のゲート電位は”ｒｅｆ
に固定される。この時ＭＯ８８０３のソース電位は
Ｖｒｅｆより高いため、ＭＯＳ８０３は閉じる。やがて
φが降シる（第６図１４）と、サイリスタ８０２は消弧
してオフ状態に入る。この様にして、サイリスタ８０２
は識國値回路５０１の働きを、抵抗８０１は制御回路５
０２の働きをする。この様に、１個のサイリスクと１個
の抵抗で本発明は実施され、撮像素子等の高密度素子へ
の適応が可能であるＣ 第９図は第８図の素子断面の１例である。ＭＯＳゲート
８０３は、９０３．９０５のｎ層及び９０４の電極で構
成される。又、サイリスタ８０２は、ｎ層９０８．９０
９及びｐ層９１０％？１１で構成すれるｐｎｐｎ ）ラ
ンジスタで働くＯ電極９０７はサイリスタ８０２のゲー
ト電極を表わし、ｖｒ、ｆより高い電圧で９０９から９
０８にかけて導通状態になり、９１０から９０９を介し
て９０８に電流が流れると、その一部が９１０，９０９
，９１１で構成されたトランジスタのペース電流となり
９１０から９１１に電流を流す。さらに５１１に流れた
電流は９０９，９１１，９０８で構成したトランジスタ
のベース電流となり９０９から９０８へ電流を流すこと
になる。この結果９１０から９０８に流れる電流は急激
に上昇する０このようにしサイリスタ８０２は９０Ｂ
、９０７．９０９゜９１０．９１１で構成される。第９
図の電極９０６はうめ込み型ＣＯＤの転送電極を表わし
ている。
点電位が上昇し、ｖｒ、ｆ を越えると、サイリスタ
８０２はオンされＭＯＳ８０３のゲート電位は”ｒｅｆ
に固定される。この時ＭＯ８８０３のソース電位は
Ｖｒｅｆより高いため、ＭＯＳ８０３は閉じる。やがて
φが降シる（第６図１４）と、サイリスタ８０２は消弧
してオフ状態に入る。この様にして、サイリスタ８０２
は識國値回路５０１の働きを、抵抗８０１は制御回路５
０２の働きをする。この様に、１個のサイリスクと１個
の抵抗で本発明は実施され、撮像素子等の高密度素子へ
の適応が可能であるＣ 第９図は第８図の素子断面の１例である。ＭＯＳゲート
８０３は、９０３．９０５のｎ層及び９０４の電極で構
成される。又、サイリスタ８０２は、ｎ層９０８．９０
９及びｐ層９１０％？１１で構成すれるｐｎｐｎ ）ラ
ンジスタで働くＯ電極９０７はサイリスタ８０２のゲー
ト電極を表わし、ｖｒ、ｆより高い電圧で９０９から９
０８にかけて導通状態になり、９１０から９０９を介し
て９０８に電流が流れると、その一部が９１０，９０９
，９１１で構成されたトランジスタのペース電流となり
９１０から９１１に電流を流す。さらに５１１に流れた
電流は９０９，９１１，９０８で構成したトランジスタ
のベース電流となり９０９から９０８へ電流を流すこと
になる。この結果９１０から９０８に流れる電流は急激
に上昇する０このようにしサイリスタ８０２は９０Ｂ
、９０７．９０９゜９１０．９１１で構成される。第９
図の電極９０６はうめ込み型ＣＯＤの転送電極を表わし
ている。
これは、第６図のＣｕ２Ｏ３をＣＣＤの転送パケットの
容量を用いた場合を例としたためＭＯＳゲ−）８０３の
続きとして描かれている。以上の構造で第８図に示した
等価回路は実現できる。
容量を用いた場合を例としたためＭＯＳゲ−）８０３の
続きとして描かれている。以上の構造で第８図に示した
等価回路は実現できる。
以上ＭＯ３構造の転送素子の具体例を示したが、構造と
しては例えば第８図のサイリスタをＭＯＳトランジスタ
のソースフォロア回路と通常のサイリスタを用い、先の
ソースフォロア出力をサイリスタのゲートに接続した構
成でも実現できる・又、実施例では基本構造をＭＯＳ型
としたが、静電誘導型トランジスタ（ＳＩＴ）を用いて
も同様のものは実現出来る。
しては例えば第８図のサイリスタをＭＯＳトランジスタ
のソースフォロア回路と通常のサイリスタを用い、先の
ソースフォロア出力をサイリスタのゲートに接続した構
成でも実現できる・又、実施例では基本構造をＭＯＳ型
としたが、静電誘導型トランジスタ（ＳＩＴ）を用いて
も同様のものは実現出来る。
発明の効果
本発明の転送回路を用いることで、高い転送効率の変換
回路を構成できる。この結果大きな静電容量中の信号電
荷をＣＯＤ等で構成された小さな静電容量の中へ移すこ
とができ固体撮像素子等の高密度素子で信号読出しにお
ける問題を解決テキる０
回路を構成できる。この結果大きな静電容量中の信号電
荷をＣＯＤ等で構成された小さな静電容量の中へ移すこ
とができ固体撮像素子等の高密度素子で信号読出しにお
ける問題を解決テキる０
第１図は従来の素子構成の第１の例の回路図、第２図は
従来の素子構成の第２の例の回路図、第３図は従来の変
換回路の構成の例の回路図、第４図（、）〜（ｄ）は従
来の変換回路の動作の説明図、第６図は本発明の原理構
成図、第６図は第６図の各部波形図、第７図は第５図の
動作特性の説明図、第８図は本発明の電荷転送素子の一
実施例を示す具体構成図、第９図は第８図の素子断面の
一例を示す図である＠ ５０１・・・・・・識國値回路、６０２・・・・・・制
御回路、’６０３ 、８０３−−−−−・ＭＯＳゲート
、８ｏ１・・・・・・抵抗、８ｏ３・・・・・・サイリ
スタ。 代理人の氏名 弁理士 中−尾 敏 男 ほか１名第１
図 Ｏ 第２図 第３図 第４図 第 ５（２１ 第 ６ 図 第７図 Ｖ所 ａ 点、 ４に イ友 第８図
従来の素子構成の第２の例の回路図、第３図は従来の変
換回路の構成の例の回路図、第４図（、）〜（ｄ）は従
来の変換回路の動作の説明図、第６図は本発明の原理構
成図、第６図は第６図の各部波形図、第７図は第５図の
動作特性の説明図、第８図は本発明の電荷転送素子の一
実施例を示す具体構成図、第９図は第８図の素子断面の
一例を示す図である＠ ５０１・・・・・・識國値回路、６０２・・・・・・制
御回路、’６０３ 、８０３−−−−−・ＭＯＳゲート
、８ｏ１・・・・・・抵抗、８ｏ３・・・・・・サイリ
スタ。 代理人の氏名 弁理士 中−尾 敏 男 ほか１名第１
図 Ｏ 第２図 第３図 第４図 第 ５（２１ 第 ６ 図 第７図 Ｖ所 ａ 点、 ４に イ友 第８図
Claims (2)
- （１）トランジスタと信号線と識國値回路と制御回路を
有し、前記信号線を前記トランジスタのソース端と前記
識國値回路の入力端に接続し、前記識國値回路の出力端
を前記制御回路の制御入力端に接続し、前記制御回路の
被制御入力端に転送パルスを入力し、前記制御回路の出
力端を前記トランジスタのゲートに接続して成ることを
特徴とする電荷転送素子。 - （２）識國値回路と制御回路を、サイリスタと前記サイ
リスタのアノードを抵抗の第１の端に接続して構成し、
前記サイリスタのゲートを前記識國値回路入力端とし、
前記サイリスタのアノードを前記制御回路出力端とし、
前記抵抗の第２の端を前記制御回路の被制御入力端とし
たことを特徴とする特許請求の範囲第１項記載の電荷転
送素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215433A JPS6193661A (ja) | 1984-10-15 | 1984-10-15 | 電荷転送素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215433A JPS6193661A (ja) | 1984-10-15 | 1984-10-15 | 電荷転送素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6193661A true JPS6193661A (ja) | 1986-05-12 |
Family
ID=16672257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215433A Pending JPS6193661A (ja) | 1984-10-15 | 1984-10-15 | 電荷転送素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6193661A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009539324A (ja) * | 2006-05-31 | 2009-11-12 | ケネット・インコーポレーテッド | ブースト型電荷転送回路 |
-
1984
- 1984-10-15 JP JP59215433A patent/JPS6193661A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009539324A (ja) * | 2006-05-31 | 2009-11-12 | ケネット・インコーポレーテッド | ブースト型電荷転送回路 |
| US8385498B2 (en) | 2006-05-31 | 2013-02-26 | Kenet, Inc. | Boosted charge transfer circuit |
| TWI474597B (zh) * | 2006-05-31 | 2015-02-21 | Intersil Americas LLC | 用於轉移電荷的裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7110030B1 (en) | Solid state image pickup apparatus | |
| US3715485A (en) | Radiation sensing and signal transfer circuits | |
| US20060221220A1 (en) | Output-Compensated Buffers with Source-Follower Input Structure and Image Capture Devices Using Same | |
| JPH084136B2 (ja) | 電荷転送装置 | |
| JP2701546B2 (ja) | 信号電荷検出回路を有する電荷転送装置 | |
| JPH0795829B2 (ja) | 固体撮像装置 | |
| US5033068A (en) | Charge transfer device | |
| US5276723A (en) | Floating diffusion type charge detection circuit for use in charge transfer device | |
| EP0377959B1 (en) | A method of driving a charge detection circuit | |
| JPS6193661A (ja) | 電荷転送素子 | |
| JP3626083B2 (ja) | 電荷転送装置 | |
| JPS5842629B2 (ja) | 電荷転送装置に使用するアナログ・インバ−タ | |
| JPS6352474B2 (ja) | ||
| US4597092A (en) | Conserving stored charge in apparatus having a charge coupled device | |
| KR100265139B1 (ko) | 광센서 수단에 빛이 조사되는 빈도를 감지하는 광센서 수단 | |
| US6437378B1 (en) | Charge coupled devices including charge signal amplifiers therein | |
| JP3024276B2 (ja) | 電荷転送素子 | |
| JPH03133246A (ja) | 画像読取装置 | |
| JPH10200817A (ja) | 固体撮像装置 | |
| JP2965568B2 (ja) | 電荷検出装置 | |
| JP3142943B2 (ja) | 固体撮像装置 | |
| JPH04326849A (ja) | イメージセンサ | |
| JPS58128095A (ja) | 電荷転送デバイス | |
| JPS60100886A (ja) | ２次元固体撮像装置及びその信号検出方法 | |
| JPH03179276A (ja) | 電荷検出回路 |