CN110601682B - 开关电路、开关装置、积分器以及开关电容电路 - Google Patents

开关电路、开关装置、积分器以及开关电容电路 Download PDF

Info

Publication number
CN110601682B
CN110601682B CN201910813220.9A CN201910813220A CN110601682B CN 110601682 B CN110601682 B CN 110601682B CN 201910813220 A CN201910813220 A CN 201910813220A CN 110601682 B CN110601682 B CN 110601682B
Authority
CN
China
Prior art keywords
field effect
effect transistor
switch circuit
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910813220.9A
Other languages
English (en)
Other versions
CN110601682A (zh
Inventor
王怡珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Institute of Advanced Technology of CAS
Original Assignee
Shenzhen Institute of Advanced Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Institute of Advanced Technology of CAS filed Critical Shenzhen Institute of Advanced Technology of CAS
Priority to CN201910813220.9A priority Critical patent/CN110601682B/zh
Publication of CN110601682A publication Critical patent/CN110601682A/zh
Application granted granted Critical
Publication of CN110601682B publication Critical patent/CN110601682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Abstract

本发明属于开关领域，公开了一种开关电路、开关装置、积分器以及开关电容电路，包括跟随器、第一场效应管、第二场效应管、第三场效应管；第一场效应管的漏极和跟随器的输入端共同构成开关电路的输入端，跟随器的输出端与第一场效应管的衬底和第三场效应管的源极连接，第一场效应管的源极与第二场效应管的漏极和第三场效应管的漏极连接，第二场效应管的源极为开关电路的输出端，第一场效应管的栅极和第二场效应管的栅极共同构成开关电路的第一控制信号输入端，第三场效应管的栅极为开关电路的第二控制信号输入端；第一控制信号和第二控制信号互为反相；使得漏源电压为0，且漏到衬底的电压为0，漏源漏电流和漏到衬底二极管漏电流降为最小。

Description

开关电路、开关装置、积分器以及开关电容电路
技术领域
本发明属于开关领域，尤其涉及一种开关电路、开关装置、积分器以及开关电容电路。
背景技术
许多模拟电路使用临时模拟存储器存储信号变量。信号存储可以只用一个电容器和一个MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)开关实现。它是一种非常紧凑、低功耗和精确的存储技术，但由于MOSFET开关关断状态的漏电流会迅速降低存储电荷，因此仅在短时间内有效。MOSFET开关中有两个主要的漏源：亚阈值传导引起的漏电流(或漏源漏电流)和漏到衬底二极管的漏电流，如图1所示。为了确定如何抑制这些泄漏源，必须首先分析其产生机制。
漏源漏电流IDS在NMOS晶体管中可以由以下公式描述，即NMOS晶体管处于亚阈值区域(VGS<<VTS)时，漏源漏电流IDS为：
Figure GDA0003976004820000011
IOS是一个依赖于加工的电流标度常数，
Figure GDA0003976004820000012
是宽度与长度之比，k是一个依赖于源到衬底电压VSB的参数，并且小于1，VGS是栅源电压，VTS是晶体管的阈值电压，VDS是漏源电压，Vt是热电压。阈值电压VTS由以下公式给出：
Figure GDA0003976004820000013
VTO是加工过程中定义的阈值电压，γ和
Figure GDA0003976004820000014
是依赖于加工的参数。因而漏源漏电流的主要决定因素为：栅源电压VGS，源到衬底电压VSB和漏源电压VDS。
NMOS晶体管中，漏到衬底二极管的漏电流IDB可以表示为：
Figure GDA0003976004820000021
IDB是漏到衬底二极管的电流，VDB是漏到衬底的电压，IS是二极管的饱和电流，为常数。因而，漏到衬底二极管的漏电流主要取决于VDB。
根据以上原理，MOSFET开关漏电流的抑制方法就是要根据各个开关的漏电流来源，即分析其栅源电压VGS，源到衬底电压VSB，漏源电压VDS和漏到衬底的电压VDB，设计不同的结构来使得栅源电压VGS降低，源到衬底电压VSB增大，漏源电压VDS和漏到衬底的电压VDB接近0，从而使得漏源漏电流IDS和漏到衬底二极管的电流IDB降到最小。
现有技术有以下三种开关电路：
1.模拟T开关
如上所述，通过减少栅源电压VGS可以很容易地减少漏源电流IDS。如图2a所示，当正常的NMOS开关关闭(第一控制信号
Figure GDA0003976004820000024
为GND)时，VGS＝0。如图2b所示，但如果开关的源电压给定为VDD/2，则在关断期间，VgS＝-VDD/2。然后晶体管的工作区移向深内截止区，以减少漏电流。同时增加了源到衬底电压VSB，进一步降低了漏源漏电流IDS。然而，当开关的漏极电压为GND到VDD/2之间时，反向的漏源电压VDS也会引起漏电。在图2(c)中，使用PMOS晶体管来确保开关断开期间在高输入范围内具有低泄漏。对于输入为VDD，第一场效应管M1的栅源被反向偏压VDD/2。尽管第二场效应管M2仍然泄漏，但第一场效应管M1完全切断。在输入为GND时，第一场效应管M1和第二场效应管M2的栅源反向偏压。虽然第一场效应管M1的反向漏源电压VDS会导致泄漏，但第二场效应管M2完全被切断。因而，整体来说，无论何种状态，整个开关都处于完全关断状态。这类开关就叫模拟T开关。
2.CMOS传输门开关
图3显示了带PMOS和NMOS开关的并行CMOS传输门开关，其中
Figure GDA0003976004820000022
为
Figure GDA0003976004820000023
的反向。该结构实现了高输入电压范围。另一方面，Ilk,n通过NMOS漏到衬底二极管，从输出端Vout流向GND，Ilk,n通过PMOS漏到衬底二极管，从VDD流向输出端Vout。因而可以通过设置连接区域的比例，使得两者漏电流达到平衡。然而，Ilk,net只能在一个特定的输出电压Vout值时才能最小化。对于输出电压Vout值处于动态变化的应用，这种结构不能减少二极管漏电流。
3.VDB抑制开关
如果在关闭阶段可以将漏到衬底的电压VDB设置为0，则可以显著抑制漏到衬底二极管的电流IDB。如图4所示，漏极和衬底在关闭阶段连接在一起。然而，这种结构只能解决漏到衬底二极管的漏电流问题。然而，漏源漏电流将由PMOS和NMOS的漏源电压VDS引起。因此，它只能应用于具有相同静态漏源电压的开关。
上述模拟T开关是通过减小栅源电压VGS，增加源到衬底电压VSB，从而降低漏源漏电流IDS。CMOS传输门开关和VDB抑制开关，则是解决漏到衬底二极管的漏电流问题。然而这些开关都没有解决漏源电压VDS引起的漏源漏电流问题。如背景技术中所介绍，漏源电压VDS也是漏电流的一个重要因素。图5描述了NMOS模型中IDS所包含的因子
Figure GDA0003976004820000031
与VDS/Vt的关系曲线，漏源漏电流随着VDS的反向增加而增加。
故现有技术尚无法提供电路结构相对简单的同时抑制漏源漏电流和漏到衬底二极管漏电流的开关电路。
发明内容
本发明提供了一种开关电路、开关装置、积分器以及开关电容电路，旨在解决现有技术的无法提供电路结构相对简单的同时抑制漏源漏电流和漏到衬底二极管漏电流的开关电路的问题。
本发明是这样实现的，包括跟随器、第一场效应管、第二场效应管、第三场效应管；
所述第一场效应管的漏极和所述跟随器的输入端共同构成所述开关电路的输入端，所述跟随器的输出端与所述第一场效应管的衬底和所述第三场效应管的源极连接，所述第一场效应管的源极与所述第二场效应管的漏极和所述第三场效应管的漏极连接，所述第二场效应管的源极为所述开关电路的输出端，所述第一场效应管的栅极和所述第二场效应管的栅极共同构成所述开关电路的第一控制信号输入端，所述第三场效应管的栅极为所述开关电路的第二控制信号输入端；
其中，第一控制信号和第二控制信号互为反相。
在其中一个实施例中，所述第一场效应管、所述第二场效应管以及所述第三场效应管均为NMOS管，所述第二场效应管的衬底和所述第三场效应管的衬底与电源地连接。
在其中一个实施例中，所述开关电路还包括第四场效应管；所述第四场效应管为PMOS管；
所述第四场效应管的漏极与所述第一场效应管的源极、所述第二场效应管的漏极以及所述第三场效应管的漏极连接，所述第四场效应管的源极与所述跟随器的输出端、所述第一场效应管的衬底以及所述第三场效应管的源极连接，所述第四场效应管的栅极、所述第一场效应管的栅极和所述第二场效应管的栅极共同构成所述开关电路的第一控制信号输入端，所述第四场效应管的衬底与正极性的直流电压连接。
在其中一个实施例中，所述第一场效应管、所述第二场效应管以及所述第三场效应管均为PMOS管，所述第二场效应管的衬底与正极性的直流电压连接，所述第三场效应管的衬底与电源地连接。
在其中一个实施例中，所述开关电路还包括第四场效应管；所述第四场效应管为PMOS管；
所述第四场效应管的漏极与所述第一场效应管的源极、所述第二场效应管的漏极以及所述第三场效应管的漏极连接，所述第四场效应管的源极与所述跟随器的输出端、所述第一场效应管的衬底以及所述第三场效应管的源极连接，所述第四场效应管的栅极、所述第一场效应管的栅极和所述第二场效应管的栅极共同构成所述开关电路的第一控制信号输入端，所述第四场效应管的衬底与正极性的直流电压连接。
本发明实施例还提供一种包含上述的开关电路的开关装置，所述开关装置包括第一开关电路和第二开关电路；所述第一开关电路和所述第二开关电路均包括所述开关电路；
所述第一开关电路的输入端和所述第二开关电路的输入端共同构成所述开关装置的输入端，所述第一开关电路的输出端和所述第二开关电路的输出端共同构成所述开关装置的输出端；
其中，所述第一开关电路中的所述第一场效应管、所述第一开关电路中的所述第二场效应管以及所述第一开关电路中的所述第三场效应管均为NMOS管，所述第一开关电路中的所述第二场效应管的衬底和所述第一开关电路中的所述第三场效应管的衬底与电源地连接；
所述第二开关电路中的所述第一场效应管、所述第二开关电路中的所述第二场效应管以及所述第二开关电路中的所述第三场效应管均为PMOS管，所述第二开关电路中的所述第二场效应管的衬底与正极性的直流电压连接，所述第二开关电路中的所述第三场效应管的衬底与电源地连接；
所述第一开关电路中的第一控制信号与所述第二开关电路中的第一控制信号反相，所述第一开关电路中的第二控制信号与所述第二开关电路中的第二控制信号反相。
在其中一个实施例中，所述开关装置还包括所述开关电路还包括所述第一开关电路中的第四场效应管和所述第二开关电路中的第四场效应管；所述第一开关电路中的所述第四场效应管和所述第二开关电路中的所述第四场效应管均为PMOS管；
所述第一开关电路中的所述第四场效应管的漏极与所述第一开关电路中的所述第一场效应管的源极、所述第一开关电路中的所述第二场效应管的漏极以及所述第一开关电路中的所述第三场效应管的漏极连接，所述第一开关电路中的所述第四场效应管的源极与所述第一开关电路中的所述跟随器的输出端、所述第一开关电路中的所述第一场效应管的衬底以及所述第一开关电路中的所述第三场效应管的源极连接，所述第一开关电路中的所述第四场效应管的栅极、所述第一开关电路中的所述第一场效应管的栅极和所述第一开关电路中的所述第二场效应管的栅极共同构成所述第一开关电路的第一控制信号输入端，所述第一开关电路中的所述第四场效应管的衬底与正极性的直流电压连接；
所述第二开关电路中的所述第四场效应管的漏极与所述第二开关电路中的所述第一场效应管的源极、所述第二开关电路中的所述第二场效应管的漏极以及所述第二开关电路中的所述第三场效应管的漏极连接，所述第二开关电路中的所述第四场效应管的源极与所述第二开关电路中的所述跟随器的输出端、所述第二开关电路中的所述第一场效应管的衬底以及所述第二开关电路中的所述第三场效应管的源极连接，所述第二开关电路中的所述第四场效应管的栅极、所述第二开关电路中的所述第一场效应管的栅极和所述第二开关电路中的所述第二场效应管的栅极共同构成所述第二开关电路的第一控制信号输入端，所述第二开关电路中的所述第四场效应管的衬底与正极性的直流电压连接。
本发明实施例还提供一种积分器，所述积分器包括运算放大器、第一开关单元、第二开关单元、第三开关单元，第四开关单元、第五开关单元、第一电容以及第二电容；
所述第一开关单元的输入端为所述积分器的输入端，所述第一开关单元的输出端与所述第二开关单元的输入端和所述第一电容的第一端连接，所述第一电容的第二端与所述运算放大器的反相输入端、所述第二电容的第一端以及所述第三开关单元的输入端连接，所述第二电容的第二端与所述第四开关单元的输入端和所述第五开关单元的输入端连接，所述运算放大器的输出端、所述第三开关单元的输出端以及所述第四开关单元的输出端共同构成所述积分器的输出端；所述运算放大器的正相输入端、所述第二开关单元的输出端以及所述第五开关单元的输出端均与参考电压或者电源地连接；
所述第四开关单元为如上述的开关电路，所述第五开关单元为如上述的开关装置。
在其中一个实施例中，所述第一开关单元为CMOS传输门开关；所述第二开关单元为模拟T开关；所述第三开关单元为VDB抑制开关。
本发明实施例还提供一种开关电容电路，其特征在于，所述开关电容电路如上述的开关电路和/或如上述的开关装置。
本发明实施例通过包括跟随器、第一场效应管、第二场效应管、第三场效应管；第一场效应管的漏极和跟随器的输入端共同构成开关电路的输入端，跟随器的输出端与第一场效应管的衬底和第三场效应管的源极连接，第一场效应管的源极与第二场效应管的漏极和第三场效应管的漏极连接，第二场效应管的源极为开关电路的输出端，第一场效应管的栅极和第二场效应管的栅极共同构成开关电路的第一控制信号输入端，第三场效应管的栅极为开关电路的第二控制信号输入端；其中，第一控制信号和第二控制信号互为反相；通过跟随器的结构使得第一场效应管在关断状态时，第一场效应管的漏极、衬底以及源极电压相等，从而使得漏源电压VDS为0，且漏到衬底的电压VDB为0，漏源漏电流IDS和漏到衬底二极管漏电流IDB降为最小；该结构可以用于多种类型的开关，如NMOS开关，PMOS开关，CMOS传输门开关，以及模拟T开关中。
附图说明
为了更清楚地说明本发明实施例中的技术发明，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为MOS开关漏电流的种类的示意图；
图2为现有技术模拟T开关的电路示意图；
图3为现有技术CMOS传输门开关的一种电路示意图；
图4为现有技术VDB抑制开关的一种电路示意图；
图5为NMOS中，漏源电压VDS和漏源漏电流IDS的关系图；
图6为本发明实施例提供的开关电路的一种电路示意图；
图7为本发明实施例提供的开关电路的另一种电路示意图；
图8为本发明实施例提供的开关电路的另一种电路示意图；
图9为本发明实施例提供的开关电路的另一种电路示意图；
图10为本发明实施例提供的开关电路的另一种电路示意图；
图11为本发明实施例提供的开关装置的一种电路示意图；
图12为本发明实施例提供的开关装置的另一种电路示意图；
图13为本发明实施例提供的积分器的一种电路示意图；
图14为图13所示积分器的时钟信号的时序图；
图15为本发明实施例提供的积分器的另一种电路示意图；
图16为现有技术积分器的一种电路示意图；
图17为累加输入信号V1电压值在1s内变化示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图6为本发明实施例提供的开关电路的一种结构，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
一种开关电路，包括跟随器U1、第一场效应管M1、第二场效应管M2、第三场效应管M3。
第一场效应管M1的漏极和跟随器U1的输入端共同构成开关电路的输入端，跟随器U1的输出端与第一场效应管M1的衬底和第三场效应管M3的源极连接，第一场效应管M1的源极与第二场效应管M2的漏极和第三场效应管M3的漏极连接，第二场效应管M2的源极为开关电路的输出端，第一场效应管M1的栅极和第二场效应管M2的栅极共同构成开关电路的第一控制信号输入端，第三场效应管M3的栅极为开关电路的第二控制信号输入端；其中第一控制信号和第二控制信号互为反相。
开关电路的具体组成可以有两种情况：
在第一种情况下，如图7所示，第一场效应管M1、第二场效应管M2以及第三场效应管M3可以为NMOS管，第二场效应管M2的衬底和第三场效应管M3的衬底与电源地连接。
具体实施中，如图8所示，开关电路还可以包括第四场效应管M4；第四场效应管M4为PMOS管；第四场效应管M4的漏极与第一场效应管M1的源极、第二场效应管M2的漏极以及第三场效应管M3的漏极连接，第四场效应管M4的源极与跟随器U1的输出端、第一场效应管M1的衬底以及第三场效应管M3的源极连接，第四场效应管M4的栅极极、第一场效应管M1的栅极和第二场效应管M2的栅极共同构成开关电路的第一控制信号输入端，第四场效应管M4的衬底与正极性的直流电压连接。
以下结合工作原理对图7和图8所示的作进一步说明：
在图7和图8结构中，当第一控制信号
Figure GDA0003976004820000091
处于高电平，第二控制信号
Figure GDA0003976004820000092
处于低电平时，第一场效应管M1和第二场效应管M2导通，第三场效应管M3和第四场效应管M4关断。当第一控制信号
Figure GDA0003976004820000093
处于低电平，第二控制信号
Figure GDA0003976004820000094
处于高电平时，第一场效应管M1和第二场效应管M2关断，第三场效应管M3和第四场效应管M4导通，此时第一场效应管M1的漏极、第一场效应管M1的衬底以及第一场效应管M1的源极的电压通过跟随器U1和第三场效应管M3、第四场效应管M4，处于相等状态，从而使得漏源电压VDS为0，且漏到衬底的电压VDB为0。根据公式(1)和(2)，漏源漏电流IDS为0，IDB降为最小。从而通过第一场效应管M1的源极、衬底和漏极在开关断开时被调整到相同的电压，确保了漏到衬底二极管漏电流和漏源漏电流都被抑制。
另外，在图8结构中，在第一场效应管M1的衬底和漏极之间采用CMOS传输门结构，相比于图7中使用单个NMOS开关，可以增大输入电压范围。
在第二种情况下，如图9所示，第一场效应管M1、第二场效应管M2以及第三场效应管M3可以均为PMOS管，第二场效应管M2的衬底与正极性的直流电压连接，第三场效应管M3的衬底与电源地连接。
具体实施中，如图10所示，开关电路还可以包括第四场效应管M4；第四场效应管M4为PMOS管；第四场效应管M4的漏极与第一场效应管M1的源极、第二场效应管M2的漏极以及第三场效应管M3的漏极连接，第四场效应管M4的源极与跟随器U1的输出端、第一场效应管M1的衬底以及第三场效应管M3的源极连接，第四场效应管M4的栅极、第一场效应管M1的栅极和第二场效应管M2的栅极共同构成开关电路的第一控制信号输入端，第四场效应管M4的衬底与正极性的直流电压连接。
以下结合工作原理对图9和图10所示的作进一步说明：
在图9和图10结构中，当第一控制信号
Figure GDA0003976004820000101
处于低电平，第二控制信号
Figure GDA0003976004820000102
处于高电平时，第一场效应管M1和第二场效应管M2导通，第三场效应管M3和第四场效应管M4关断。当第一控制信号
Figure GDA0003976004820000103
处于高电平，第二控制信号
Figure GDA0003976004820000104
处于低电平时，第一场效应管M1和第二场效应管M2关断，第三场效应管M3和第四场效应管M4导通，此时第一场效应管M1的漏极、第一场效应管M1的衬底以及第一场效应管M1的源极的电压通过跟随器U1和第三场效应管M3、第四场效应管M4，处于相等状态，从而使得漏源电压VDS为0，且漏到衬底的电压VDB为0。根据公式(1)和(2)，漏源漏电流IDS为0，IDB降为最小。从而通过第一场效应管M1的源极、衬底和漏极在开关断开时被调整到相同的电压，确保了漏到衬底二极管漏电流和漏源漏电流都被抑制。
另外，在图10结构中，在第一场效应管M1的衬底和漏极之间采用CMOS传输门结构，相比于图9中使用单个NMOS开关，可以增大输入电压范围。
此外，本发明实施例还提供包含上述的开关电路的开关装置的一种结构，为了便于说明，图11示出了仅示出了与本发明实施例相关的部分，详述如下：
上述开关装置包括：
第一开关电路和第二开关电路；第一开关电路和第二开关电路均包括开关电路。
第一开关电路的输入端和第二开关电路的输入端共同构成开关装置的输入端，第一开关电路的输出端和第二开关电路的输出端共同构成开关装置的输出端。
其中，第一开关电路中的第一场效应管M1、第一开关电路中的第二场效应管M2以及第一开关电路中的第三场效应管M3均为NMOS管，第一开关电路中的第二场效应管M2的衬底和第一开关电路中的第三场效应管M3的衬底与电源地连接。
第二开关电路中的第一场效应管M1、第二开关电路中的第二场效应管M2以及第二开关电路中的第三场效应管M3均为PMOS管，第二开关电路中的第二场效应管M2的衬底与正极性的直流电压连接，第二开关电路中的第三场效应管M3的衬底与电源地连接。
第一开关电路中的第一控制信号与第二开关电路中的第一控制信号反相，第一开关电路中的第二控制信号与第二开关电路中的第二控制信号反相。
通过将图7中的开关电路和图9中的开关电路组合成传输门结构的开关电路，增加了输入电压范围，减小了漏电流。
具体实施中，如图12所示，开关装置还包括开关电路还包括第一开关电路中的第四场效应管M4和第二开关电路中的第四场效应管M4；第一开关电路中的第四场效应管M4和第二开关电路中的第四场效应管M4均为PMOS管。
第一开关电路中的第四场效应管M4的漏极与第一开关电路中的第一场效应管M1的源极、第一开关电路中的第二场效应管M2的漏极以及第一开关电路中的第三场效应管M3的漏极连接，第一开关电路中的第四场效应管M4的源极与第一开关电路中的跟随器U1的输出端、第一开关电路中的第一场效应管M1的衬底以及第一开关电路中的第三场效应管M3的源极连接，第一开关电路中的第四场效应管M4的栅极、第一开关电路中的第一场效应管M1的栅极和第一开关电路中的第二场效应管M2的栅极共同构成第一开关电路的第一控制信号输入端，第一开关电路中的第四场效应管M4的衬底与正极性的直流电压连接。
第二开关电路中的第四场效应管M4的漏极与第二开关电路中的第一场效应管M1的源极、第二开关电路中的第二场效应管M2的漏极以及第二开关电路中的第三场效应管M3的漏极连接，第二开关电路中的第四场效应管M4的源极与第二开关电路中的跟随器U1的输出端、第二开关电路中的第一场效应管M1的衬底以及第二开关电路中的第三场效应管M3的源极连接，第二开关电路中的第四场效应管M4的栅极、第二开关电路中的第一场效应管M1的栅极和第二开关电路中的第二场效应管M2的栅极共同构成第二开关电路的第一控制信号输入端，第二开关电路中的第四场效应管M4的衬底与正极性的直流电压连接。
通过将图8中的开关电路和图10中的开关电路组合成传输门结构的开关电路，相比于图11中的开关装置，进一步地增加了输入电压范围，减小了漏电流。
图13示出了本实用新型实施例提供的积分器的示例电路结构，为了便于说明，仅示出了与本实用新型实施例相关的部分，详述如下：
积分器包括运算放大器U01、第一开关单元S1、第二开关单元S2、第三开关单元S3，第四开关单元S4、第五开关单元S5、第一电容C1以及第二电容C2。
第一开关单元S1的输入端为积分器的输入端，第一开关单元S1的输出端与第二开关单元S2的输入端和第一电容C1的第一端连接，第一电容C1的第二端与运算放大器U01的反相输入端、第二电容C2的第一端以及第三开关单元S3的输入端连接，第二电容C2的第二端与第四开关单元S4的输入端和第五开关单元S5的输入端连接，运算放大器U01的输出端、第三开关单元S3的输出端以及第四开关单元S4的输出端共同构成积分器的输出端；运算放大器U01的正相输入端、第二开关单元S2的输出端以及第五开关单元S5的输出端均与参考电压Vref或者电源地连接。
第四开关单元S4为如上述的开关电路，第五开关单元S5为如上述的开关装置。
具体实施中，如图15所示，第一开关单元可以为CMOS传输门开关。第二开关单元可以为模拟T开关。第三开关单元可以为VDB抑制开关。
以下结合工作原理对图15所示的作进一步说明：
在具体实施过程中，CLK1、CLK2和RST均为控制开关的时钟信号。输入信号被累加并存储在第二电容C2上，因而第二电容C2附近的开关第三开关单元，开关电路和开关装置的漏电流将严重影响第二电容C2上存储的电压值。当开关频率较低时，第三开关单元和开关电路的保持时间就较长，而开关装置的保持时间则为整个积分周期。因此，应仔细考虑开关电容器的漏电流。
本发明实施例通过实验仿真验证了本发明所提出的积分器在抑制漏电流上所起的作用。该仿真采用了CMOS 130nm技术。所有电路的电源电压VDD为1.2V，参考电压Vref为600mV。第一电容C1和第二电容C2都为2pF。图16为只考虑现有漏电流抑制技术所组成的积分器结构，图中
Figure GDA0003976004820000131
和
Figure GDA0003976004820000132
分别为CLK1和CLK2的反向。为了获得较高的输入范围，第一开关单元S1和第二开关单元S4采用了CMOS传输开关。在第二开关单元S2和第五开关单元S5中采用模拟T开关，在开关断开时，任意输入电压下开关都处于完全切断状态。第三开关单元S3由VDB抑制开关构成。
采用本发明实施例所提出的漏电流抑制技术所组成的积分器结构如图15所示。由于图16的结构中第四开关S4和第五开关单元S5中的漏源电压VDS将严重影响第二电容C2上所储存的电压值，因而，本发明实施例所提出的电流抑制结构被用于积分器的第五开关单元S5中的NMOS开关，以及第四开关单元S4中CMOS传输门开关的NMOS和PMOS开关，如图15所示。V2为V1经过跟随器后的电压。
对于图15和图16中的两种结构的积分器，分别进行仿真，得到第四开关单元S4和第五开关单元S5在累加输入信号V1不同值时的断开状态的漏电流，如下表所示。累加输入信号V1的电压的1s内的变化如图17所示。这个结果充分说明了本发明实施例所提出的开关结构能充分抑制由漏源电压VDS和漏到衬底的电压VDB引起的漏源漏电流IDS和漏到衬底二极管漏电流IDB。
Figure GDA0003976004820000141
本发明实施例还提供一种开关电容电路，开关电容电路如上述的开关电路和/或如上述的开关装置。
本发明实施例通过包括跟随器、第一场效应管、第二场效应管、第三场效应管；第一场效应管的漏极和跟随器的输入端共同构成开关电路的输入端，跟随器的输出端与第一场效应管的衬底和第三场效应管的源极连接，第一场效应管的源极与第二场效应管的漏极和第三场效应管的漏极连接，第二场效应管的源极为开关电路的输出端，第一场效应管的栅极和第二场效应管的栅极共同构成开关电路的第一控制信号输入端，第三场效应管的栅极为开关电路的第二控制信号输入端；其中，第一控制信号和第二控制信号互为反相；通过跟随器的结构使得第一场效应管在关断状态时，第一场效应管的漏极、衬底以及源极电压相等，从而使得漏源电压VDS为0，且漏到衬底的电压VDB为0，漏源漏电流IDS和漏到衬底二极管漏电流IDB降为最小；该结构可以用于多种类型的开关，如NMOS开关，PMOS开关，CMOS传输门开关，以及模拟T开关中。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种开关电路，其特征在于，包括跟随器、第一场效应管、第二场效应管、第三场效应管；
所述第一场效应管的漏极和所述跟随器的输入端共同构成所述开关电路的输入端，所述跟随器的输出端与所述第一场效应管的衬底和所述第三场效应管的源极连接，所述第一场效应管的源极与所述第二场效应管的漏极和所述第三场效应管的漏极连接，所述第二场效应管的源极为所述开关电路的输出端，所述第一场效应管的栅极和所述第二场效应管的栅极共同构成所述开关电路的第一控制信号输入端，所述第三场效应管的栅极为所述开关电路的第二控制信号输入端；
其中，第一控制信号和第二控制信号互为反相。
2.如权利要求1所述的开关电路，其特征在于，所述第一场效应管、所述第二场效应管以及所述第三场效应管均为NMOS管，所述第二场效应管的衬底和所述第三场效应管的衬底与电源地连接。
3.如权利要求2所述的开关电路，其特征在于，所述开关电路还包括第四场效应管；所述第四场效应管为PMOS管；
所述第四场效应管的漏极与所述第一场效应管的源极、所述第二场效应管的漏极以及所述第三场效应管的漏极连接，所述第四场效应管的源极与所述跟随器的输出端、所述第一场效应管的衬底以及所述第三场效应管的源极连接，所述第四场效应管的栅极、所述第一场效应管的栅极和所述第二场效应管的栅极共同构成所述开关电路的第一控制信号输入端，所述第四场效应管的衬底与正极性的直流电压连接。
4.如权利要求1所述的开关电路，其特征在于，所述第一场效应管、所述第二场效应管以及所述第三场效应管均为PMOS管，所述第二场效应管的衬底与正极性的直流电压连接，所述第三场效应管的衬底与电源地连接。
5.如权利要求4所述的开关电路，其特征在于，所述开关电路还包括第四场效应管；所述第四场效应管为PMOS管；
所述第四场效应管的漏极与所述第一场效应管的源极、所述第二场效应管的漏极以及所述第三场效应管的漏极连接，所述第四场效应管的源极与所述跟随器的输出端、所述第一场效应管的衬底以及所述第三场效应管的源极连接，所述第四场效应管的栅极、所述第一场效应管的栅极和所述第二场效应管的栅极共同构成所述开关电路的第一控制信号输入端，所述第四场效应管的衬底与正极性的直流电压连接。
6.一种包含权利要求1所述的开关电路的开关装置，其特征在于，所述开关装置包括第一开关电路和第二开关电路；所述第一开关电路和所述第二开关电路均包括所述开关电路；
所述第一开关电路的输入端和所述第二开关电路的输入端共同构成所述开关装置的输入端，所述第一开关电路的输出端和所述第二开关电路的输出端共同构成所述开关装置的输出端；
其中，所述第一开关电路中的所述第一场效应管、所述第一开关电路中的所述第二场效应管以及所述第一开关电路中的所述第三场效应管均为NMOS管，所述第一开关电路中的所述第二场效应管的衬底和所述第一开关电路中的所述第三场效应管的衬底与电源地连接；
所述第二开关电路中的所述第一场效应管、所述第二开关电路中的所述第二场效应管以及所述第二开关电路中的所述第三场效应管均为PMOS管，所述第二开关电路中的所述第二场效应管的衬底与正极性的直流电压连接，所述第二开关电路中的所述第三场效应管的衬底与电源地连接；
所述第一开关电路中的第一控制信号与所述第二开关电路中的第一控制信号反相，所述第一开关电路中的第二控制信号与所述第二开关电路中的第二控制信号反相。
7.如权利要求6所述的开关装置，其特征在于，所述开关装置还包括所述开关电路还包括所述第一开关电路中的第四场效应管和所述第二开关电路中的第四场效应管；所述第一开关电路中的所述第四场效应管和所述第二开关电路中的所述第四场效应管均为PMOS管；
所述第一开关电路中的所述第四场效应管的漏极与所述第一开关电路中的所述第一场效应管的源极、所述第一开关电路中的所述第二场效应管的漏极以及所述第一开关电路中的所述第三场效应管的漏极连接，所述第一开关电路中的所述第四场效应管的源极与所述第一开关电路中的所述跟随器的输出端、所述第一开关电路中的所述第一场效应管的衬底以及所述第一开关电路中的所述第三场效应管的源极连接，所述第一开关电路中的所述第四场效应管的栅极、所述第一开关电路中的所述第一场效应管的栅极和所述第一开关电路中的所述第二场效应管的栅极共同构成所述第一开关电路的第一控制信号输入端，所述第一开关电路中的所述第四场效应管的衬底与正极性的直流电压连接；
所述第二开关电路中的所述第四场效应管的漏极与所述第二开关电路中的所述第一场效应管的源极、所述第二开关电路中的所述第二场效应管的漏极以及所述第二开关电路中的所述第三场效应管的漏极连接，所述第二开关电路中的所述第四场效应管的源极与所述第二开关电路中的所述跟随器的输出端、所述第二开关电路中的所述第一场效应管的衬底以及所述第二开关电路中的所述第三场效应管的源极连接，所述第二开关电路中的所述第四场效应管的栅极、所述第二开关电路中的所述第一场效应管的栅极和所述第二开关电路中的所述第二场效应管的栅极共同构成所述第二开关电路的第一控制信号输入端，所述第二开关电路中的所述第四场效应管的衬底与正极性的直流电压连接。
8.一种积分器，其特征在于，所述积分器包括运算放大器、第一开关单元、第二开关单元、第三开关单元，第四开关单元、第五开关单元、第一电容以及第二电容；
所述第一开关单元的输入端为所述积分器的输入端，所述第一开关单元的输出端与所述第二开关单元的输入端和所述第一电容的第一端连接，所述第一电容的第二端与所述运算放大器的反相输入端、所述第二电容的第一端以及所述第三开关单元的输入端连接，所述第二电容的第二端与所述第四开关单元的输入端和所述第五开关单元的输入端连接，所述运算放大器的输出端、所述第三开关单元的输出端以及所述第四开关单元的输出端共同构成所述积分器的输出端；所述运算放大器的正相输入端、所述第二开关单元的输出端以及所述第五开关单元的输出端均与参考电压或者电源地连接；
所述第四开关单元为如权利要求1至5任意一项所述的开关电路，所述第五开关单元为如权利要求6至7任意一项所述的开关装置。
9.如权利要求8所述的积分器，其特征在于，所述第一开关单元为CMOS传输门开关；所述第二开关单元为模拟T开关；所述第三开关单元为VDB抑制开关。
10.一种开关电容电路，其特征在于，所述开关电容电路如权利要求1至5任意一项所述的开关电路和/或如权利要求6至7任意一项所述的开关装置。
CN201910813220.9A 2019-08-30 2019-08-30 开关电路、开关装置、积分器以及开关电容电路 Active CN110601682B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910813220.9A CN110601682B (zh) 2019-08-30 2019-08-30 开关电路、开关装置、积分器以及开关电容电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910813220.9A CN110601682B (zh) 2019-08-30 2019-08-30 开关电路、开关装置、积分器以及开关电容电路

Publications (2)

Publication Number Publication Date
CN110601682A CN110601682A (zh) 2019-12-20
CN110601682B true CN110601682B (zh) 2023-03-21

Family

ID=68856487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910813220.9A Active CN110601682B (zh) 2019-08-30 2019-08-30 开关电路、开关装置、积分器以及开关电容电路

Country Status (1)

Country Link
CN (1) CN110601682B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115903986B (zh) * 2023-02-08 2023-05-16 上海海栎创科技股份有限公司 输入输出电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166616A (zh) * 2011-12-13 2013-06-19 无锡华润矽科微电子有限公司 模拟开关电路结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773463B2 (ja) * 2002-04-15 2006-05-10 財団法人工業技術研究院 電流駆動素子アクティブマトリクスの画素回路
EP1739834A1 (en) * 2005-06-29 2007-01-03 Svenska Grindmatriser AB An analogue switch, a switch system and a method for use therewith
CN201409119Y (zh) * 2009-05-21 2010-02-17 上海益侃微电子有限公司 一种cmos开关芯片电路
CN102025358B (zh) * 2009-09-16 2012-05-09 复旦大学 一种具有宽带和高线性度的mos开关电路
CN103178822B (zh) * 2011-12-23 2016-09-14 国民技术股份有限公司 一种开关电路
FR3030155B1 (fr) * 2014-12-12 2017-01-13 Stmicroelectronics (Grenoble 2) Sas Multiplexeur analogique
JP6815509B2 (ja) * 2016-11-24 2021-01-20 ヴィジック テクノロジーズ リミテッド 高電圧および高電流スイッチング用の電源デバイス
CN107886980B (zh) * 2017-11-16 2020-05-05 清华大学 模拟缓存器电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103166616A (zh) * 2011-12-13 2013-06-19 无锡华润矽科微电子有限公司 模拟开关电路结构

Also Published As

Publication number Publication date
CN110601682A (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
US7746152B2 (en) Switch circuit device, and wireless circuit device and sampling circuit device employing the same
TWI474597B (zh) 用於轉移電荷的裝置
US7973570B2 (en) Sample-and-hold (S/H) circuit
JP3107545B2 (ja) 低電力ｃｍｏｓ回路
TW200707905A (en) Semiconductor device, power supply device, and information processing device
CN101741364B (zh) 模拟开关电路
US10473698B2 (en) Voltage monitor
CN113093855A (zh) 一种低功耗宽电压范围的超低压基准源电路
CN110601682B (zh) 开关电路、开关装置、积分器以及开关电容电路
US7940091B1 (en) Bootstrapped switch for sampling voltages beyond the supply voltage
TW201339788A (zh) 電壓調節器
US20120206188A1 (en) Systems and methods for dynamic mosfet body biasing for low power, fast response vlsi applications
CN108270444B (zh) 采样网络电路及采样芯片
TWI332324B (en) Track and hold circuit
CN101764598A (zh) 高速模拟开关
Xu et al. Low-leakage analog switches for low-speed sample-and-hold circuits
ATE254338T1 (de) Stromgesteuerter feldeffekttransistor
CN114556785A (zh) 开关电容电路
CN111162789B (zh) 一种采样保持电路及电器
CN203563009U (zh) 一种用于补偿非线性电容以尽量减小谐波失真的电路
Kale et al. Improved sample and hold circuit using MOSFET
CN103633948A (zh) 一种用于补偿非线性电容以尽量减小谐波失真的电路
JP4252774B2 (ja) 定電流源システムにおける電気回路
Pradhan et al. Design of high speed and low power full adder in sub-threshold region
Kulshethra et al. Design of Low Leakage Arithmetic Logic circuit Using Efficient Power Gating Schemes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant