CN102025358B

CN102025358B - 一种具有宽带和高线性度的mos开关电路

Info

Publication number: CN102025358B
Application number: CN2009101957404A
Authority: CN
Inventors: 任俊彦; 罗磊; 林楷辉; 余北; 朱瑜; 叶凡; 许俊; 李宁; 李巍
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2009-09-16
Filing date: 2009-09-16
Publication date: 2012-05-09
Anticipated expiration: 2029-09-16
Also published as: CN102025358A

Abstract

本发明属于集成电路技术领域，具体为一种具有宽带和高线性度的MOS开关电路。该电路由MOS开关为主体，通过栅压自举电路稳定开关管栅源电压；通过隔离衬底，并使之在开关导通时跟随输入信号以消除衬偏效应和开关源漏寄生结电容；通过预充电-悬浮结构消除衬底-隔离阱之间寄生结电容的影响。通过上述三方面的作用消除的普通MOS开关产生非线性的主要非理想因素，提高开关管在高中低频输入信号下的线性度。

Description

一种具有宽带和高线性度的MOS开关电路

技术领域

本发明属于集成电路领域，具体涉及一种具有宽带和高线性度的MOS开关电路。

背景技术

高速度、高精度和低功耗模数转换器(ADC)的设计是如今混合信号系统芯片设计的发展重点，在无线通信、仪表测量、军用雷达和高清晰数字电视等方面都有着广泛的应用。随着未来软件定义无线电(SDR)通信技术的发展，日益要求收发系统的数字部分尽可能靠近天线端、中频之后的信号处理工作全都交给可以灵活配置的数字处理芯片完成。因而ADC就需要在中频段甚至射频段进行采样。这要求ADC的采样前端在很大输入带宽下都能够保证足够的线性度。这种宽带高精度采样技术目前是高性能ADC的设计重点和难点。

ADC的采样性能在很大程度上取决于其采样通路中的MOS开关。在大多数模/模数转换器的设计中，往往只考虑了奈奎斯特(Nyquist)频率以下的信号输入范围，而对于更高输入频率，如基带在奈奎斯特频率以上、具有一定信号带宽的欠采样输入情况则较少涉及，或者所得到的结果会随着输入频率的升高而极具降低。MOS开关的好坏决定了采样性能及其后续信号处理的结果。目前所使用的采样开关一般基于传统MOS工艺，但这种开关却有明显的不足：

第一，小尺寸开关所处理的频带小，不能满足高级ADC的使用；

第二，小尺寸开关处理高频信号时阻抗变化剧烈，导致信号的线性度差，失真严重；

第三，尽管传统MOS工艺的大尺寸开关也具有较好高频性能，但其寄生效应大，低频精度较差。

针对上述问题，目前也有利用BiCMOS工艺制作采样开关，如AnalogDevices的“16-Bit，80MSPS/105MSPS ADC”(Analog Devices AD9640datasheet)等，具备较好宽带、且精度和线性度也较好，但利用该工艺制造的开关成本高、功耗大，难以适应工艺的集成。此外，也有利用数字方法来后期校准采样误差的技术，如P.Nikaeen and B.Murmann，“DigitalCorrection of Dynamic Track-and-Hold Errors Providing SFDR＞83dBup to fin＝470MHz”，proc CICC，pp161-164，Sept，2008，但其需要复杂的数字信号处理单元和精确的训练序列发生源，此外还需要耗费一段开机时间以供校准，使得该类设计产品不适合实际应用。

发明内容

针对以上所要解决的问题，本发明的目的是通过结合CMOS工艺和大尺寸MOS开关管的优点，实现一种具有宽带和高线性度的MOS开关电路，以供高性能ADC之用。

本发明提供了一种具有宽带和高线性度的MOS开关电路，包括：第一输入端和第一输出端；栅压自举电路，包括第一时钟信号，第二输入端以及第二输出端；第一导电型的阱区，设置于所述第二导电型的深阱区上，所述第二导电型的深阱区，设置于第一导电型的基底上；第一增强型MOS晶体管，形成在第一所述的第一导电型的阱区中，其导电沟道的一端经由电阻元件连接至所述第一输入端，另一端连接所述第一输出端，其栅极控制端连接所述第二输出端，其阱区经由第二时钟开关与第一电压连接；第二增强型MOS晶体管，形成在第二所述的第一导电型的阱区中，其导电沟道的一端与所述第一输入端连接，另一端及其阱区与所述第一增强型的MOS晶体管的阱区连接，其栅极控制端与所述第二输出端连接；第三增强型MOS晶体管，形成在第三所述的第一导电型的阱区中，其导电沟道的一端及其栅极控制端与第二电压连接，另一端与所述第二导电型的深阱区连接，并且所述第三增强型MOS晶体管的阱区与所述第一增强型的MOS晶体管的阱区连接；所述第一时钟信号与所述第二时钟开关的控制信号一直保持相反状态；以及所述第二输入端与所述第一输入端连接。

本发明的MOS开关电路中每个MOS晶体管的导电沟道材料类型与所述第二导电型的深阱区相同，并形成在衬底材料类型相反的所述第一导电类型阱区中。所述的第一导电型为p型，且所述第二导电型为n型。所述的第一电压为地电压，且所述第二电压为电源电压。所述第二时钟开关是控制栅信号为所述第二时钟开关的控制信号的NMOS开关。所述第一导电型的阱区、所述第二导电型的深阱区和所述p型的基底依次排列形成p-n-p的结构。所述第一增强型MOS晶体管所设计的宽长比大于500∶1。

本发明通过预充电-悬浮结构来克服传统深阱隔离中较大的阱区和基底之间结电容对采样线性度的影响；结合使用栅压自举技术，恒定开关管栅压；利用大尺寸的MOS开关管来获得好的高频性能。通过上述技术，消除了绝大部分存在于ADC输入开关中的非理想因素，使得在较宽频率范围内的大输入信号经过ADC处理后能够获得具有良好信号线性度和较高无杂散动态范围的输出结果。

附图说明

图1本发明实施例的MOS开关电路图。

图2本发明实施例中图1的MOS开关元件的示意图。

图3本发明实施例中所用到的栅压自举电路的结构示意图。

图4本发明实施例中MOS开关电路所表现的较优性能。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

图1表示为本发明的实施例的具有宽带高线性度的MOS开关电路。如图1所示，包括第一输入端1和第一输出端2；栅压自举电路T1，包括第一时钟信号3，第二输入端4以及第二输出端5；结合如图2所示的MOS晶体管的结构示意图，可以看出，形成MOS晶体管的p型的阱区102，设置于n型的深阱区101上，该n型的深阱区101，设置于p型的基底100上；第一增强型MOS晶体管M1，形成在第一p型阱区中，其源端经由电阻元件R连接至第一输入端1，漏端连接第一输出端2，栅极控制端连接第二输出端5，其阱区经由NMOS开关M4与地电压连接；第二增强型MOS晶体管M2，形成在第二p型阱区中，其源端与第一输入端1连接，漏端及其阱区与第一增强型的MOS晶体管M1的阱区连接，其栅极控制端与所述第二输出端5连接；第三增强型MOS晶体管M3，形成在第三p型阱区中，其漏端及其栅极控制端与电源电压连接，源端与n型的深阱区101连接，并且第三增强型MOS晶体管M3的阱区与第一增强型的MOS晶体管M1的阱区连接；第一时钟信号3与第二时钟开关M4的控制信号一直保持相反状态；以及第二输入端4与第一输入端1连接。

本实施例中，MOS开关电路中每个MOS晶体管的导电沟道材料类型与n型的基底相同，并形成在衬底材料类型相反的p型阱区中。此外，p型的阱区、n型的深阱区和p型的基底依次排列形成p-n-p的结构，如图1的T2所示。

本实施例中，第一增强型MOS晶体管M1所设计的宽长比为大于500∶1，在这里取优选值1000∶1。当M1截止时，M4在控制栅信号6的作用下导通，将M1中p型阱区的电压下拉到零，同时n型深阱区的电压也随之下降。若因为漏电或电荷共享等损耗使得n型深阱区的电压低于VDD-Vth(其中VDD为电源电压，Vth为M3管的阈值电压)，M3管将开启，并对n型深阱区补充电荷以维持阱区和内外衬底间电压的反向偏置。

当M1开启时，M4在控制栅信号6的作用下关断，通过栅压自举电路T1的作用，M2随着M1控制栅压5的升高和M1同时开启，使得M1的阱区电压跟随输入信号变化。此时在晶体管M1的n型深阱区与p型阱区之间的反偏结电容的作用下，M1的深阱区电压升高，使得M3管自动关断。

开关的电路实现中将NMOS器件M1、M2和M3集中放置在互相隔离的P型衬底中，以减小其寄生结电容带来的非线性。串联电阻R在信号第一输入端1与M1的源端之间可以起两方面作用：第一，衰减由于信号通路感性成分所造成的信号震荡；第二，匹配栅压自举环路和采样通路之间的环路带宽，减小由于环路带宽失配造成的相位、幅度调制效应。

图3为实施例中所用到的电荷泵结构的栅压自举电路T1。其输入和输出端口对应图1所示的输入输出端口，其中，3为自举电路T1输入，为第一时钟信号，对应于接到图1中的开关管M1源端；5为自举电压T1第二输出端，对应于接在开关管M1栅控制端，其值约为输入信号叠加电源电压。NMOS管M19为栅压输入控制开关，与M1同时开启和关断，用以控制栅压自举电路T1的输入。NMOS管M10和PMOS管M11组成的反相器产生第一时钟信号3的反向信号。当第一时钟信号3为低电平时，输出自举电压5通过NMOS管M17、M18放电至零，M1、M19关断；同时NMOS管M14与PMOS管M15开启，对自举电容C进行充电。在第一时钟信号3转换为高电平后，M14、M17、M18关断，同时NMOS管M12和PMOS管M13组成的反相器将PMOS管M16的栅压拉低，使自举环路开启，实现5对4的跟随。

通过上述设计的电路结构，不但消除了MOS开关管栅压波动，衬偏效应和寄生结电容的影响，同时也显著提高开关管在各频段的线性度。

本发明设计的开关仿真结果如图4所示。在相同工艺条件下，相对于普通尺寸开关(MOS宽长比为200∶1)来说，本发明所用开关管M1的尺寸(MOS宽长比为1000∶1)在线性度SFDR(无杂散动态范围)上有明显提高，特别是在高频段，这种表现更加明显。而与的基于传统MOS工艺的尺寸大小相同的普通开关(MOS宽长比为1000∶1)相比，本发明开关的线性度SFDR(无杂散动态范围)在低频段也有显著的提高。

在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims

1.一种具有宽带和高线性度的MOS开关电路，其特征在于，包括：

第一输入端和第一输出端；

栅压自举电路，包括第一时钟信号，第二输入端以及第二输出端；

p型的阱区，设置于所述n型的深阱区上，并且所述n型的深阱区，设置于p型的基底上；

第一增强型MOS晶体管，形成在第一所述的p型的阱区中，其导电沟道的一端经由电阻元件连接至所述第一输入端，另一端连接所述第一输出端，其栅极控制端连接所述第二输出端，其阱区经由第二时钟开关与第一电压连接；

第二增强型MOS晶体管，形成在第二所述的p型的阱区中，其导电沟道的一端与所述第一输入端连接，另一端及其阱区与所述第一增强型的MOS晶体管的阱区连接，其栅极控制端与所述第二输出端连接；

第三增强型MOS晶体管，形成在第三所述的p型的阱区中，其导电沟道的一端及其栅极控制端与第二电压连接，另一端与所述n型的深阱区连接，并且所述第三增强型MOS晶体管的阱区与所述第一增强型的MOS晶体管的阱区连接；

所述第一时钟信号与所述第二时钟开关的控制信号一直保持相反状态；以及

所述第二输入端与所述第一输入端连接。

2.根据权利要求1所述的MOS开关电路，其特征在于，每个MOS晶体管的导电沟道材料类型与所述n型的深阱区相同，并形成在衬底材料类型相反的所述p型的阱区中。

3.根据权利要求2所述的MOS开关电路，其特征在于，所述的第一电压为地电压，且所述第二电压为电源电压。

4.根据权利要求1或3所述的MOS开关电路，其特征在于，所述第二时钟开关是控制栅信号为所述第二时钟开关的控制信号的NMOS开关。

5.根据权利要求3所述的MOS开关电路，其特征在于，所述p型的阱区、所述n型的深阱区和所述p型的基底依次排列形成p-n-p的结构。

6.根据权利要求1或2所述的MOS开关电路，其特征在于，所述第一增强型MOS晶体管所设计的宽长比大于500∶1。