JP3773463B2 - 電流駆動素子アクティブマトリクスの画素回路 - Google Patents
電流駆動素子アクティブマトリクスの画素回路 Download PDFInfo
- Publication number
- JP3773463B2 JP3773463B2 JP2002111887A JP2002111887A JP3773463B2 JP 3773463 B2 JP3773463 B2 JP 3773463B2 JP 2002111887 A JP2002111887 A JP 2002111887A JP 2002111887 A JP2002111887 A JP 2002111887A JP 3773463 B2 JP3773463 B2 JP 3773463B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- input
- output terminal
- electrically connected
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は電流駆動素子（ｃｕｒｒｅｎｔ ｄｒｉｖｉｎｇ ｄｅｖｉｃｅ）アクティブマトリクスの画素回路（ｕｎｉｔａｒｙ ｃｉｒｃｕｉｔ）に係り、特に、トランジスタのオンオフ変換の、電流駆動素子に送られる電流に対する影響を除去する構造に関する。
【０００２】
【従来の技術】
有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：ＯＬＥＤ）とポリマー発光ダイオード（Ｐｏｌｙｍｅｒ ＬｉｇｈｔＥｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：ＰＬＥＤ）は日々普及し、電流駆動素子はすでに現代の電子製品の注目を浴びる領域となっている。一般には、電流駆動素子が作業時に消耗する電力量を減らすため、及びその使用期限（ｌｉｆｅ ｔｉｍｅ）を延長するため、周知の技術はアクティブマトリクスの画素回路を使用することにより電流駆動素子を駆動するのに必要な電流を提供する。
【０００３】
図１は周知のアクティブマトリクス画素回路を示し、それは少なくとも、第１トランジスタ１１、第２トランジスタ１２、第３トランジスタ１３、第４トランジスタ１４、コンデンサ１５及び電流駆動素子１６を具えている。
【０００４】
図１に示されるように、第１トランジスタ１１のソースとゲートはそれぞれ第１入出力端１０１及び第２入出力端１０２に電気的に連接し、第２トランジスタ１２のソースとゲートはそれぞれ第１トランジスタ１１のドレイン及び第３入出力端１０３に電気的に連接し、第３トランジスタ１３のソースとドレインはそれぞれ定電圧電源１７及び第１トランジスタ１１のドレインに電気的に連接する。第４トランジスタ１４のソースとゲートはそれぞれ定電圧電源１７及び第３トランジスタ１３のゲートに電気的に連接する。コンデンサ１５の二つの電極板はそれぞれ定電圧電源１７及び第３トランジスタ１３のゲートに電気的に連接する。電流駆動素子１６は第４トランジスタ１４のドレインに電気的に連接する。並びに完全なマトリクス形成時に、第１入出力端１０１は通常、電流信号を伝送するデータ線（ｄａｔａ ｌｉｎｅ）に電気的に連接し、第２入出力端１０２と第３入出力端１０３は通常、電圧信号を伝送する走査線（ｓｃａｎ ｌｉｎｅ）に電気的に連接する。
【０００５】
あきらかに、第１トランジスタ１１と第２トランジスタ１２がいずれもオンとされる時、定電圧電源１７より来た電流は第３トランジスタ１３と第１トランジスタ１１を経由してデータ線に至り、並びに第２トランジスタ１２の導通により、電荷／電圧もまたコンデンサ１５と第３トランジスタ１３に保存され、これにより電流が第４トランジスタ１４に流れる。このとき、これら二つのトランジスタ１３／１４のゲートはいずれもコンデンサ１５の定電圧電源１７と直接不接触の電極板に電気的に連接し、これにより一つの電流ミラー（ｃｕｒｒｅｎｔ ｍｉｒｒｏｒ）が形成される。ここにあって、第３トランジスタ１３と第４トランジスタ１４を流れる電流はこれらの二つのトランジスタの幅長さ比と正比例をなし、並びにコンデンサ１５が保存する電圧は第３トランジスタ１３（或いは第４トランジスタ１４）のゲートとソース間の電圧差に等しい。これにより、第３トランジスタ１３と第４トランジスタ１４各自の幅長さ比を調整するか、或いは第２トランジスタ１２のドレインを流れて第３トランジスタ１３のゲートと第４トランジスタ１４のゲートに印加される電圧を調整することにより、有効に電流駆動素子１６に流れる電流量を制御することができる。
【０００６】
反対に、第１トランジスタ１１と第２トランジスタ１２がいずれもオフとされる時、電流は定電圧電源１７より第３トランジスタ１３に流れ、任意の一つの入出力端に流れ、並びに電流は第２トランジスタ１２のドレインに流れて第３トランジスタ１３と第４トランジスタ１４を起動することはない。ただしこの時コンデンサ１５が先に保存した電圧を維持し、第３トランジスタ１３のゲートと第４トランジスタ１４のゲートに印加し、これにより第４トランジスタ１４が導通する。特に、コンデンサ１５の二つの電極板の間の電圧差は第１トランジスタ１１と第２トランジスタ１２がいずれも導通する時の第３トランジスタ１３と第４トランジスタ１４のゲートとソース間の電圧差とされ、これによりこの時第４トランジスタ１４を通過し電流駆動素子１６に進入する電流量は第１トランジスタ１１と第２トランジスタ１２がいずれも導通時の電流量と同じである。
【０００７】
どのようであっても、各一つの実際の素子の性能はいずれも理想の素子の性能とは異なる。例えば実際のトランジスタのゲートとソースの間（或いはゲートとドレインの間）の寄生容量は往々にして零でなく、特に実際のトランジスタが低温ポリシリコン基板上に形成される時はそうであり（ＯＬＥＤはこのようである）、このためソース／ドレインに出現する電荷はゲートの実際の電圧を改変する。また、例えばトランジスタ導通時に、往々にして電荷が上述の寄生容量の存在によりゲート内部に位置し、且つゲート下方のチャネル中にも一定数量の電荷が存在し、このためトランジスタがオフとされ、これらのゲート内部と下方に位置する電荷はゲート電圧を束縛せず、ソースとドレインに流れ、余分の電流を発生する。このような問題は、一般にスイッチ効果或いは電荷結合効果と称され、その作用は図１に示される回路の実際の応用上、以下の二つの欠点に遭遇する。
【０００８】
第１に、第１トランジスタ１１と第２トランジスタ１２がいずれもオフの時、もともと第３トランジスタ１３を流れる電流が流通不能となり、ある電荷が第３トランジスタ１３のドレインに累積し、この部分の電圧を上げる。この時、もし第３トランジスタ１３がに零でないゲートドレイン間寄生容量が存在すると、この零でないコンデンサが第３トランジスタ１３ドレインのこれらの電荷とコンデンサ１５（或いはコンデンサ１５の直接第３トランジスタのゲートと電気的に連接する電極板）を結合させ、これによりコンデンサ１５の保存する電圧を改変する。
【０００９】
第２に、第１トランジスタ１１と第２トランジスタ１２がいずれもオフの時、もともとこれら二つのトランジスタのゲート内部と下方チャネル中に位置する電荷が、これら二つのトランジスタ１１、１２のソースとドレインに向けて流動する。結果として、一部の電荷が第３トランジスタのドレインに流入し、これにより上述の第１点と同じ欠点を発生し、一部の電荷が直接第２トランジスタ１２のドレインを経由してコンデンサ１５の定電圧電源１７と直接電気的に連接しない電極板に流れ、直接コンデンサ１５が保存する電圧を改変する。
【００１０】
あきらかに、各コンデンサの性能はいずれも非常に理想的で（寄生容量の電容値は零に近い）あると、第２トランジスタ１２のスイッチ効果もコンデンサ１５の保存する電圧に影響する。各トランジスタの寄生電容値が疎かにできない時は、コンデンサ１５の保存する電圧は明らかに第１トランジスタ１１と第２トランジスタ１２のスイッチ効果（或いはスイッチ過程）の影響を受ける。
【００１１】
電流駆動素子の出力とその入力の電流は密接に関係し、コンデンサ１５の保存する電圧は明らかに第４トランジスタ１４を経由して電流駆動素子１６に流れる電流量に影響する。これによりいかにコンデンサ１５の保存電圧の安定と正確を確保するか、特異、いかにその他のトランジスタ１１、１２、１３の状態の影響を受けないようにするかが、極めて解決を待たれる問題である。
【００１２】
【発明が解決しようとする課題】
本発明の主要な目的は、スイッチ効果の電流駆動素子アクティブマトリクスに対する影響を減少、さらには除去することにある。
【００１３】
本発明のもう一つの目的は、電荷結合効果の電流駆動素子に入力される電流への影響を減少、さらには除去することにある。
【００１４】
本発明のまた一つの目的は、電流駆動素子の入力電流量を制御するコンデンサが保存する電圧を安定させることにある。
【００１５】
【課題を解決するための手段】
請求項１の発明は、 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、
第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、
第４トランジスタであって、該第４トランジスタのソースとゲートが該定電圧電源と第３トランジスタのゲートに電気的に接続された、上記第４トランジスタと、
補助トランジスタであって、該補助トランジスタのソース、ゲート及びドレインがそれぞれ第２トランジスタのドレイン、第４入出力端及び第４トランジスタのゲートに電気的に接続され、該第４入出力端の入力する第４信号が電圧信号と
され、且つ該補助トランジスタのオフ過程とオン過程で電荷を排出と吸収し、これにより第２トランジスタのオフ過程で排出される電荷を補償又は消去するチャネルを提供する、上記補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第３トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項２の発明は、請求項１に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態と第２トランジスタの伝導形態が同じであることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項３の発明は、請求項２に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号が相互に反対の位相であることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項４の発明は、請求項１に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態が第２トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項５の発明は、請求項４に記載の電流駆動素子アクティブマトリクスの画素回路において、第３入出力端の入力する第３信号と第４入出力端の入力する第４信号の位相が同じであることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項６の発明は、 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、
第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、 第４トランジスタであって、該第４トランジスタのソースとゲートが該定電圧電源と第２トランジスタのドレインに電気的に接続された、上記第４トランジスタと、
補助トランジスタであって、該補助トランジスタのソース、ドレイン及びゲートがそれぞれ第３トランジスタのゲート、第４トランジスタのゲート及び第３入出力端に電気的に接続され、該補助トランジスタと該第２トランジスタが一緒にオフされるが、補助トランジスタと第２トランジスタの導電形態が相反する、上記補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第４トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項７の発明は、請求項６に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号の位相が第２信号の位相より速く、これにより第２トランジスタと補助トランジスタがオフとされた後に第１トランジスタがオフとされることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項８の発明は、請求項６に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態が第２トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項９の発明は、 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、
第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、
第４トランジスタであって、該第４トランジスタのソースが該定電圧電源に電気的に接続された、上記第４トランジスタと、
第１補助トランジスタであって、該第１補助トランジスタのソース、ゲート及びドレインがそれぞれ第２トランジスタのドレイン、第４入出力端及び第４トランジスタのゲートに電気的に接続され、該第４入出力端の入力する第４信号が電圧信号とされた、上記第１補助トランジスタと、
第２補助トランジスタであって、該第２補助トランジスタのソース、ドレインと
ゲートが、それぞれ第３トランジスタのゲート、第４トランジスタのゲート及び
第３入出力端に電気的に接続された、上記第２補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第３トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１０の発明は、請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第１補助トランジスタの伝導形態が第２トランジスタ及び第２補助トランジスタの伝導形態と同じとされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１１の発明は、請求項１０に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号が相互に反対の位相とされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１２の発明は、請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第１補助トランジスタの伝導形態が第２トランジスタ及び第２補助トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１３の発明は、請求項１２に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号の位相が同じとされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１４の発明は、請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号の位相が第２信号の位相より速く、これにより第２トランジスタと第２補助トランジスタがオフとされた後に第１トランジスタがオフとされることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
【００１６】
【発明の実施の形態】
本発明の基本構造は周知の電流駆動素子アクティブマトリクスの画素回路と類似するが、本発明はコンデンサの、定電圧電源と直接電気的に連接しない電極板及び定電圧電源と電流駆動素子に電気的に連接するトランジスタのゲートと、画素回路のその他の三つのトランジスタの間に少なくとも一つの補助トランジスタを設置し、これによりこの三つのトランジスタのスイッチ過程で引き起こされる電流と電圧が、補助トランジスタにブロック或いは補償され、コンデンサが保存する電圧に対して明らかな影響を発生しないようにしている。
【００１７】
ここにあって、実際の必要により、同時に二つの補助トランジスタ或いはただ一つの補助トランジスタを使用する。例えば寄生容量が非常に小さい時、第２トランジスタのゲートとコンデンサを一つの補助トランジスタを用いて分離するだけでよい。また、寄生容量の影響が主要な欠点である時は、第３トランジスタのゲートとコンデンサを一つの補助トランジスタを用いて分離する。また、正確に電流駆動素子に入力される電流量を制御する必要がある時は、同時に二つの補助トランジスタを使用して第２トランジスタのゲートと第３トランジスタのゲートの両者をコンデンサと分離する。
【００１８】
【実施例】
図１は周知の電流駆動素子アクティブマトリクスの画素回路中の、第３トランジスタ１３を経由してコンデンサ１５に保存される電圧への影響の問題を示す。本発明は第３トランジスタ１３とコンデンサ１５（及び第４トランジスタ１４のゲート）の間に一つの補助トランジスタを加入させ、この補助トランジスタが第３トランジスタ１３にあってスイッチの前にオフとされるようにし、これにより第３トランジスタ１３とコンデンサ１５が直接電気的に隔離されるようにし、これによりコンデンサ１５の保存する電圧がトランジスタのスイッチ過程中に、第３トランジスタ１３から来る電流／電圧／電荷の影響を受けないようにする。
【００１９】
図１に示される周知の電流駆動素子アクティブマトリクスの画素回路中、第２トランジスタ１２を経由しコンデンサ１５の保存電圧に影響する問題に対して、本発明は第２トランジスタ１２とコンデンサ１５の間に一つの補助トランジスタを加入し、この補助トランジスタが第２トランジスタ１２がスイッチされる時にオンとされ（或いはオフとされ、両者の導電形態が同じか異なるかにより決定される）、これにより第２トランジスタ１２がスイッチ過程で排出する電荷が補助トランジスタにより補償（或いは中和）され、これによりコンデンサ１５の保存する電圧がトランジスタのスイッチ過程中に第２トランジスタ１２から来る電流／電圧／電荷の影響を受けないようにする。
【００２０】
当然、本発明は同時に二つの補助トランジスタを使用することにより、これら二つの問題を解決できる。このとき、二つの補助トランジスタに相互補償させるか、或いは一部の補助トランジスタともともとのトランジスタを合併することにより、回路を簡易化できる。
【００２１】
本発明の一つの好ましい実施例の電流駆動素子アクティブマトリクスの画素回路は図２に示されるようであり、少なくとも以下のユニットを具えている。即ち、補助トランジスタ２０、第１トランジスタ２１、第２トランジスタ２２、第３トランジスタ２３、第４トランジスタ２４、コンデンサ２５、電流駆動素子２６（例えば有機発光ダイオードとポリマー発光ダイオード）。
【００２２】
図２に示されるように、第１トランジスタ２１のソースとゲートはそれぞれ第１入出力端２０１及び第２入出力端２０２に電気的に連接する。第２トランジスタ２２のソースとゲートはそれぞれ第１トランジスタ２１のドレイン及び第３入出力端２０３に電気的に連接する。第３トランジスタ２３のソースとドレインはそれぞれ定電圧電源２７及び第１トランジスタ２１のドレインに電気的に連接する。第４トランジスタ２４のソースとゲートはそれぞれ定電圧電源２７及び第２トランジスタ２２のドレインに電気的に連接する。コンデンサ２５の二つの電極板はそれぞれ定電圧電源２７及び第４トランジスタ２４のゲートに電気的に連接する。電流駆動素子２６は第４トランジスタ２４のドレインに電気的に連接する。補助トランジスタ２０のソース、ドレイン及びゲートはそれぞれ第３トランジスタ２３のゲート、第４トランジスタ２４のゲート及び第３入出力端２０３に電気的に連接する。並びに、完全なマトリクス中、第１入出力端２０１は通常、電流信号を伝送するデータ線に電気的に連接し、第２入出力端２０２及び第３入出力端２０３は通常、電圧信号を伝送する走査線に電気的に連接する。
【００２３】
あきらかに、図２と図１を比較すると、本実施例の一つの主要な特徴は、第３トランジスタ２３のゲートとコンデンサ２５（或いは第４トランジスタ２４のゲート）の間の補助トランジスタ２０にある。本実施例中、補助トランジスタ２０は第３トランジスタ２３がオフとされる前にオフとされ電流を導通させず、これによりいかに第３トランジスタ２３のドレイン（甚だしくはソース、ゲートとゲート下方のチャネル）に電圧／電流／電荷（通常は第１トランジスタ２１と第２トランジスタ２２のオン過程とオフ過程により引き起こされる）が出現しても、コンデンサ２５の定電圧電源２７と直接電気的に連接しない電極板に伝導されず、いずれもコンデンサ２５の保存電圧を改変することはできず、これにより電流駆動素子２６に送られる電流量が第１トランジスタ２１と第２トランジスタ２２の導通過程とオフ過程で変化を発生するのを防止できる。
【００２４】
さらに、第１トランジスタ２１と第２トランジスタ２２がオンとされる時、補助トランジスタ２０もまた必ずオンとされて電流ミラーを形成し、且つ第１トランジスタ２１オフの時に、第３トランジスタ２３のドレインとゲートの電圧変化のコンデンサ２５と第４トランジスタ２４の両者に対する影響を阻止する必要がある。これにより本実施例では、補助トランジスタ２０と第２トランジスタ２２のオンとオフを制御する第３入出力端２０３が入力する第３信号位相を、通常、第１トランジスタ２１のオンとオフを制御する第２入出力端２０２が入力する第２信号の位相より速くし、これにより第２トランジスタ２２と補助トランジスタ２０がいずれも確実にオフとされた後に、第１トランジスタ２１がオフとされるようにしている。反対に、トランジスタがオフの時に電流がなく、これによりすでにオフとされたトランジスタがオンとされても、すでに存在する電流の改変を引き起こし得ない。これにより、第２トランジスタ２２、補助トランジスタ２０と第１トランジスタ２１の三者がいずれもオフとされる時、どれがさきに導通するかは重要でなく、また本実施例の重点でもない。
【００２５】
このほか、補助トランジスタ２０のスイッチ過程中、第２トランジスタ２２のスイッチ過程と同様に、電荷が補助トランジスタ２０のソースとドレインに流れ、補助トランジスタ２０のドレインが直接コンデンサ２５と第４トランジスタ２４のゲートに電気的に連接する。補助トランジスタ２０の位置は第２トランジスタ２２のオフ過程で排出される電荷が第２トランジスタ２２のドレインからコンデンサ２５と第４トランジスタ２４のゲートに流動するのを防止できない。このため補助トランジスタ２０の上述の使用は完全にはコンデンサ２５の保存電圧が第１トランジスタ２１と第２トランジスタ２２の両者のオフ過程／オン過程の影響を受けるのを防止できない。
【００２６】
この問題に対して、本実施例では一つの解決方法を提出している。即ち、補助トランジスタ２０と第２トランジスタ２２が一緒にオフとされるようにするが、ただし補助トランジスタ２０と第２トランジスタ２２の導通形態を反対とし、これによりこれら両者が同一時間にそれぞれ電子と正孔をコンデンサ２５の定電圧電源と直接電気的に接触しない電極板に排出するようにし、電子正孔の相互相殺中和により、コンデンサ２５の保存電圧が影響を受けないようにしている。当然、このような解決方法は補助トランジスタ２０と第２トランジスタ２２個別の伝導形態がどのようであるかに限定されない。
【００２７】
本発明の電流駆動素子アクティブマトリクスの画素回路のもう一つの実施例は図３に示されるようであり、少なくとも以下のユニットを具えている。即ち、補助トランジスタ３０、第１トランジスタ３１、第２トランジスタ３２、第３トランジスタ３３、第４トランジスタ３４、コンデンサ３５、電流駆動素子３６（例えば有機発光ダイオードとポリマー発光ダイオード）。
【００２８】
図３に示されるように、第１トランジスタ３１のソースとゲートはそれぞれ第１入出力端３０１及び第２入出力端３０２に電気的に連接する。第２トランジスタ３２のソースとゲートはそれぞれ第１トランジスタ３１のドレイン及び第３入出力端３０３に電気的に連接する。第３トランジスタ３３のソースとドレインはそれぞれ定電圧電源３７及び第１トランジスタ３１のドレインに電気的に連接する。第４トランジスタ３４のソースとゲートはそれぞれ定電圧電源３７及び第３トランジスタ３３のソースに電気的に連接する。コンデンサ３５の二つの電極板はそれぞれ定電圧電源３７及び第３トランジスタ３３のゲートに電気的に連接する。電流駆動素子３６は第４トランジスタ３４のドレインに電気的に連接する。補助トランジスタ３０のソース、ドレイン及びゲートはそれぞれ第２トランジスタ３２のドレイン、第４トランジスタ３４のゲート及び第４入出力端３０４に電気的に連接する。並びに、完全なマトリクス中、第１入出力端３０１は通常、電流信号を伝送するデータ線に電気的に連接し、第２入出力端３０２及び第３入出力端３０３、及び第４入出力端３０４は通常、電圧信号を伝送する走査線に電気的に連接する。
【００２９】
あきらかに、図３と図１を比較すると、本実施例の一つの主要な特徴は、第２トランジスタ３２とコンデンサ３５（或いは第４トランジスタ３４）の間に位置する補助トランジスタ３０にある。本実施例中、補助トランジスタ３０は、第２トランジスタ３２のオフ過程中に第２トランジスタ３２より補助トランジスタ３０に流れる電荷（電子或いは正孔）を補償（相殺又は中和）するのに用いられ、これによりいかに第２トランジスタ３２のオフ過程中に電圧／電流／電荷が引き起こされても、いずれもコンデンサ２５の定電圧電源３７に直接電気的に連接していない電極板に伝導されず、いずれもコンデンサ３５の保存電圧を改変できず、これにより、電流駆動素子３６に送られる電流量が第２トランジスタ３２の導通過程とオフ過程で変化を発生するのを防止できる。
【００３０】
本実施例中、補助トランジスタ３０はダミートランジスタとされ得て、補助トランジスタ３０のゲート電圧がどのようであっても、補助トランジスタ３０は電流を順調に通過させる。ただしダミートランジスタのゲートとその下方のチャネルは普通のトランジスタと同様に電荷が存在し、またゲートとソース／ドレインの間の寄生容量が存在し、このため、補助トランジスタのオフ過程とオン過程で電荷が排出と吸収され、これにより第２トランジスタ３２のオフ過程で排出される電荷を補償／中和／消去を管道が提供される。
【００３１】
本実施例中、補助トランジスタ３０の伝導形態と第２トランジスタ３２の伝導形態は同じであるが、第３入出力端３０３の入力する第３信号と第４入出力端３０４の入力する第４信号位相は反対である。こうして、オフ過程を進行中の第２トランジスタ３２の排出する電荷がちょうどオン過程中の補助トランジスタ３０により吸収され、コンデンサ３５が保存する電圧に影響を与えない。
【００３２】
本実施例中、補助トランジスタ３０の伝導形態と第２トランジスタ３２の伝導形態は異なり、両者の一つはｐ型トランジスタとされ、もう一つはｎ型トランジスタとされ、ただし第３入出力端３０３の入力する第３信号と第４入出力端３０４の入力する第４信号のいそう同じとされる。こうして、オフ過程中の第２トランジスタ３２の排出する電荷（電子或いは正孔）がちょうどオフ過程中の補助トランジスタ３０の排出する電荷（正孔或いは電子）により中和され、コンデンサ３５の保存する電圧に影響を与えない。
【００３３】
当然、第２トランジスタ３２の排出する電荷はそれぞれそのソースとドレインに流れうるが、そのドレインに流れる電荷だけが補助トランジスタ３０と相互作用し、これにより補助トランジスタ３０の幅長さ比は第２トランジスタ３２の有する幅長さ比の約２分の１とされる。
【００３４】
本発明の電流駆動素子アクティブマトリクスの画素回路のさらに一つの実施例は図４に示されるようであり、少なくとも以下のユニットを有する。即ち、第１トランジスタ４１、第２トランジスタ４２、第３トランジスタ４３、第４トランジスタ４４、コンデンサ４５、電流駆動素子４６（例えば有機発光ダイオードとポリマー発光ダイオード）、第１補助トランジスタ４８、第２補助トランジスタ４９。
【００３５】
図４に示されるように、第１トランジスタ４１のソースとゲートはそれぞれ第１入出力端４０１及び第２入出力端４０２に電気的に連接する。第２トランジスタ４２のソースとゲートはそれぞれ第１トランジスタ４１のドレイン及び第３入出力端４０３に電気的に連接する。第３トランジスタ４３のソースとドレインはそれぞれ定電圧電源４７及び第１トランジスタ４１のドレインに電気的に連接する。第４トランジスタ４４のソースは定電圧電源４７に電気的に連接する。コンデンサ４５の二つの電極板はそれぞれ定電圧電源４７及び第４トランジスタ４４のゲートに電気的に連接する。電流駆動素子４６は第４トランジスタ４４のドレインに電気的に連接する。このほか、第１補助トランジスタ４８のソース、ゲートとドレインはそれぞれ第２トランジスタ４２のドレイン、第４入出力端４０４及び第４トランジスタ４４のゲートに電気的に連接する。第２補助トランジスタ４９のソース、ドレイン及びゲートはそれぞれ第３トランジスタ４３のゲート、第４トランジスタ４４のゲート及び第３入出力端４０３に電気的に連接する。並びに、完全なマトリクス中、第１入出力端４０１は通常、電流信号を伝送するデータ線に電気的に連接し、第２入出力端４０２及び第３入出力端４０３、及び第４入出力端４０４は通常、電圧信号を伝送する走査線に電気的に連接する。
【００３６】
あきらかに、図４、図３と図２を比較すると、第１補助トランジスタ４８は図３に示される補助トランジスタ４０に対応し、第２補助トランジスタ４９は図２に示される補助トランジスタ２０に対応する。言い換えると、本実施例は、二つの補助トランジスタ４８、４９（３０、２０）を総合使用し、コンデンサ４５の定電圧電源４７と直接接触しない電極板と第４トランジスタ４４のゲートの両者と、その他の各トランジスタ４１、４２、４３を、これら二つの補助トランジスタ４８、４９を用いて全面的に分離し、これによりコンデンサ４５が保存する電圧が第１トランジスタ４１と第２トランジスタ４２のオンオフ状態変化の影響を受けないようにしている。
【００３７】
本実施例中、第１補助トランジスタ４８の導電形態と第２トランジスタ４２及び第２補助トランジスタ４９の両者の導電形態はいずれも同じで、並びに第３入出力端４０３の入力する第３信号位相と第４入出力端４０４の入力する第４信号位相は反対で、これにより第２トランジスタ４２と第２補助トランジスタ４９のオフ過程で排出される電荷が第１補助トランジスタ４８により補償（吸収）される。さらに第１補助トランジスタ４８の導電形態と第２トランジスタ４２及び第２補助トランジスタ４９の導電形態はいずれも異なるが、ただし第３入出力端４０３の入力する第３信号と第４入出力端４０４の入力する第４信号の位相は同じで、これにより第２トランジスタ４２と第２補助トランジスタ４９のオフ過程で排出される電荷が第１補助トランジスタ４８により補償（中和）される。
【００３８】
このほか、本実施例では、第３入出力端４０３の入力する第３信号の位相を第２入出力端４０２の入力する第２信号の位相より速くすることにより、第２トランジスタ４２と第２補助トランジスタ４９のオフの後に第１トランジスタ４１がオフとされるようにでき、これにより第３トランジスタ４３のゲート寄生容量により引き起こされる変化の伝播を阻止する。反対に、第１トランジスタ４１、第２トランジスタ４２及び第２補助トランジスタ４９がいずれもオフとされた後、どれが先に導通するかは重要でなく、本実施例は導通の順序にも重点を置いていない。
【００３９】
強調すべきことは、第２補助トランジスタ４９と第２トランジスタ４２のオフ過程で、それぞれ排出される電荷が第１補助トランジスタ４８のドレインとソースに至り、これにより本実施例は第１補助トランジスタ４８の長さ幅比、第２トランジスタ４２の長さ幅比及び第２補助トランジスタ４９の長さ幅比の三者がほぼ同じとされ、これにより第１補助トランジスタ４８が有効に第２トランジスタ４２と第２補助トランジスタ４９の引き起こす変化を補償することである。
【００４０】
最後に本発明の提出する各画素回路はいずれも電流駆動素子２６、３６、４６の運転に必要な電流を提供し、これにより定電圧電源２７、３７、４７からの電流が電流駆動素子２６、３６ ４６に伝送される比率が高められ、第１トランジスタ２１、３１、４１の幅長さ比、第３トランジスタ２３、３３、４３の幅長さ比も通常、第４トランジスタ２４、３４、４４の幅長さ比より大きく、且ついずれもできるだけ大きくされうる。
【００４１】
【発明の効果】
このほか、具体的に本発明の周知の技術の長所を比較するため、図５に図４に示される実施例と図１に示される周知の技術の間のコンピュータシュミレート結果比較を示した。ここでは、ＥＲＳＯ ＬＴＰＳＮＯモデルを使用し、それぞれトランジスタがオンとされる時の流入電流量が６４ｎＡ、６４０ｎＡと１０００ｎＡの三種類の状況の下で、トランジスタがオフとされた後に、コンデンサより電圧が提供される時、電流駆動素子に進入する電流量をシュミレートした。このほか、チャネル長修正の影響を減少して電流ミラー効果を高めるため、本シュミレートでは電流駆動素子の第４トランジスタと直接に接触しない一端（例えばＯＬＥＤのカソード）に２Ｖ電圧を印加した。図５に示されるデータより、本発明は確実に有効に電流駆動素子に伝送される電流がトランジスタのオンオフ状態により変化する量を減少し、並びに入力電流量が大きくなるほど、改善の効果が良くなる。
【００４２】
以上の実施例は本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】周知の電流駆動素子アクティブマトリクスの画素回路の回路表示図である。
【図２】本発明の実施例の提出する電流駆動素子アクティブマトリクスの画素回路の回路表示図である。
【図３】本発明の別の実施例の提出する電流駆動素子アクティブマトリクスの画素回路の回路表示図である。
【図４】本発明のまた別の実施例の提出する電流駆動素子アクティブマトリクスの画素回路の回路表示図である。
【図５】本発明のシュミレートデータ表示図であり、本発明と周知の技術の電流誤差を比較するのに用いている。
【符号の説明】
１１、２１、３１、４１ 第１トランジスタ
１２、２２、３２、４２ 第２トランジスタ
１３、２３、３３、４３ 第３トランジスタ
１４、２４、３４、４４ 第４トランジスタ
１５、２５、３５、４５ コンデンサ
１６、２６、３６、４６ 電流駆動素子
１７、２７、３７、４７ 定電圧電源
２０ 補助トランジスタ
３０ 補助トランジスタ
４８ 第１補助トランジスタ
４９ 第２補助トランジスタ
１０１、２０１、３０１、４０１ 第１入出力端
１０２、２０２、３０２、４０２ 第２入出力端
１０３、２０３、３０３、４０３ 第３入出力端
３０４、４０４ 第４入出力端
【発明の属する技術分野】
本発明は電流駆動素子（ｃｕｒｒｅｎｔ ｄｒｉｖｉｎｇ ｄｅｖｉｃｅ）アクティブマトリクスの画素回路（ｕｎｉｔａｒｙ ｃｉｒｃｕｉｔ）に係り、特に、トランジスタのオンオフ変換の、電流駆動素子に送られる電流に対する影響を除去する構造に関する。
【０００２】
【従来の技術】
有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：ＯＬＥＤ）とポリマー発光ダイオード（Ｐｏｌｙｍｅｒ ＬｉｇｈｔＥｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ：ＰＬＥＤ）は日々普及し、電流駆動素子はすでに現代の電子製品の注目を浴びる領域となっている。一般には、電流駆動素子が作業時に消耗する電力量を減らすため、及びその使用期限（ｌｉｆｅ ｔｉｍｅ）を延長するため、周知の技術はアクティブマトリクスの画素回路を使用することにより電流駆動素子を駆動するのに必要な電流を提供する。
【０００３】
図１は周知のアクティブマトリクス画素回路を示し、それは少なくとも、第１トランジスタ１１、第２トランジスタ１２、第３トランジスタ１３、第４トランジスタ１４、コンデンサ１５及び電流駆動素子１６を具えている。
【０００４】
図１に示されるように、第１トランジスタ１１のソースとゲートはそれぞれ第１入出力端１０１及び第２入出力端１０２に電気的に連接し、第２トランジスタ１２のソースとゲートはそれぞれ第１トランジスタ１１のドレイン及び第３入出力端１０３に電気的に連接し、第３トランジスタ１３のソースとドレインはそれぞれ定電圧電源１７及び第１トランジスタ１１のドレインに電気的に連接する。第４トランジスタ１４のソースとゲートはそれぞれ定電圧電源１７及び第３トランジスタ１３のゲートに電気的に連接する。コンデンサ１５の二つの電極板はそれぞれ定電圧電源１７及び第３トランジスタ１３のゲートに電気的に連接する。電流駆動素子１６は第４トランジスタ１４のドレインに電気的に連接する。並びに完全なマトリクス形成時に、第１入出力端１０１は通常、電流信号を伝送するデータ線（ｄａｔａ ｌｉｎｅ）に電気的に連接し、第２入出力端１０２と第３入出力端１０３は通常、電圧信号を伝送する走査線（ｓｃａｎ ｌｉｎｅ）に電気的に連接する。
【０００５】
あきらかに、第１トランジスタ１１と第２トランジスタ１２がいずれもオンとされる時、定電圧電源１７より来た電流は第３トランジスタ１３と第１トランジスタ１１を経由してデータ線に至り、並びに第２トランジスタ１２の導通により、電荷／電圧もまたコンデンサ１５と第３トランジスタ１３に保存され、これにより電流が第４トランジスタ１４に流れる。このとき、これら二つのトランジスタ１３／１４のゲートはいずれもコンデンサ１５の定電圧電源１７と直接不接触の電極板に電気的に連接し、これにより一つの電流ミラー（ｃｕｒｒｅｎｔ ｍｉｒｒｏｒ）が形成される。ここにあって、第３トランジスタ１３と第４トランジスタ１４を流れる電流はこれらの二つのトランジスタの幅長さ比と正比例をなし、並びにコンデンサ１５が保存する電圧は第３トランジスタ１３（或いは第４トランジスタ１４）のゲートとソース間の電圧差に等しい。これにより、第３トランジスタ１３と第４トランジスタ１４各自の幅長さ比を調整するか、或いは第２トランジスタ１２のドレインを流れて第３トランジスタ１３のゲートと第４トランジスタ１４のゲートに印加される電圧を調整することにより、有効に電流駆動素子１６に流れる電流量を制御することができる。
【０００６】
反対に、第１トランジスタ１１と第２トランジスタ１２がいずれもオフとされる時、電流は定電圧電源１７より第３トランジスタ１３に流れ、任意の一つの入出力端に流れ、並びに電流は第２トランジスタ１２のドレインに流れて第３トランジスタ１３と第４トランジスタ１４を起動することはない。ただしこの時コンデンサ１５が先に保存した電圧を維持し、第３トランジスタ１３のゲートと第４トランジスタ１４のゲートに印加し、これにより第４トランジスタ１４が導通する。特に、コンデンサ１５の二つの電極板の間の電圧差は第１トランジスタ１１と第２トランジスタ１２がいずれも導通する時の第３トランジスタ１３と第４トランジスタ１４のゲートとソース間の電圧差とされ、これによりこの時第４トランジスタ１４を通過し電流駆動素子１６に進入する電流量は第１トランジスタ１１と第２トランジスタ１２がいずれも導通時の電流量と同じである。
【０００７】
どのようであっても、各一つの実際の素子の性能はいずれも理想の素子の性能とは異なる。例えば実際のトランジスタのゲートとソースの間（或いはゲートとドレインの間）の寄生容量は往々にして零でなく、特に実際のトランジスタが低温ポリシリコン基板上に形成される時はそうであり（ＯＬＥＤはこのようである）、このためソース／ドレインに出現する電荷はゲートの実際の電圧を改変する。また、例えばトランジスタ導通時に、往々にして電荷が上述の寄生容量の存在によりゲート内部に位置し、且つゲート下方のチャネル中にも一定数量の電荷が存在し、このためトランジスタがオフとされ、これらのゲート内部と下方に位置する電荷はゲート電圧を束縛せず、ソースとドレインに流れ、余分の電流を発生する。このような問題は、一般にスイッチ効果或いは電荷結合効果と称され、その作用は図１に示される回路の実際の応用上、以下の二つの欠点に遭遇する。
【０００８】
第１に、第１トランジスタ１１と第２トランジスタ１２がいずれもオフの時、もともと第３トランジスタ１３を流れる電流が流通不能となり、ある電荷が第３トランジスタ１３のドレインに累積し、この部分の電圧を上げる。この時、もし第３トランジスタ１３がに零でないゲートドレイン間寄生容量が存在すると、この零でないコンデンサが第３トランジスタ１３ドレインのこれらの電荷とコンデンサ１５（或いはコンデンサ１５の直接第３トランジスタのゲートと電気的に連接する電極板）を結合させ、これによりコンデンサ１５の保存する電圧を改変する。
【０００９】
第２に、第１トランジスタ１１と第２トランジスタ１２がいずれもオフの時、もともとこれら二つのトランジスタのゲート内部と下方チャネル中に位置する電荷が、これら二つのトランジスタ１１、１２のソースとドレインに向けて流動する。結果として、一部の電荷が第３トランジスタのドレインに流入し、これにより上述の第１点と同じ欠点を発生し、一部の電荷が直接第２トランジスタ１２のドレインを経由してコンデンサ１５の定電圧電源１７と直接電気的に連接しない電極板に流れ、直接コンデンサ１５が保存する電圧を改変する。
【００１０】
あきらかに、各コンデンサの性能はいずれも非常に理想的で（寄生容量の電容値は零に近い）あると、第２トランジスタ１２のスイッチ効果もコンデンサ１５の保存する電圧に影響する。各トランジスタの寄生電容値が疎かにできない時は、コンデンサ１５の保存する電圧は明らかに第１トランジスタ１１と第２トランジスタ１２のスイッチ効果（或いはスイッチ過程）の影響を受ける。
【００１１】
電流駆動素子の出力とその入力の電流は密接に関係し、コンデンサ１５の保存する電圧は明らかに第４トランジスタ１４を経由して電流駆動素子１６に流れる電流量に影響する。これによりいかにコンデンサ１５の保存電圧の安定と正確を確保するか、特異、いかにその他のトランジスタ１１、１２、１３の状態の影響を受けないようにするかが、極めて解決を待たれる問題である。
【００１２】
【発明が解決しようとする課題】
本発明の主要な目的は、スイッチ効果の電流駆動素子アクティブマトリクスに対する影響を減少、さらには除去することにある。
【００１３】
本発明のもう一つの目的は、電荷結合効果の電流駆動素子に入力される電流への影響を減少、さらには除去することにある。
【００１４】
本発明のまた一つの目的は、電流駆動素子の入力電流量を制御するコンデンサが保存する電圧を安定させることにある。
【００１５】
【課題を解決するための手段】
請求項１の発明は、 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、
第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、
第４トランジスタであって、該第４トランジスタのソースとゲートが該定電圧電源と第３トランジスタのゲートに電気的に接続された、上記第４トランジスタと、
補助トランジスタであって、該補助トランジスタのソース、ゲート及びドレインがそれぞれ第２トランジスタのドレイン、第４入出力端及び第４トランジスタのゲートに電気的に接続され、該第４入出力端の入力する第４信号が電圧信号と
され、且つ該補助トランジスタのオフ過程とオン過程で電荷を排出と吸収し、これにより第２トランジスタのオフ過程で排出される電荷を補償又は消去するチャネルを提供する、上記補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第３トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項２の発明は、請求項１に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態と第２トランジスタの伝導形態が同じであることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項３の発明は、請求項２に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号が相互に反対の位相であることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項４の発明は、請求項１に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態が第２トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項５の発明は、請求項４に記載の電流駆動素子アクティブマトリクスの画素回路において、第３入出力端の入力する第３信号と第４入出力端の入力する第４信号の位相が同じであることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項６の発明は、 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、
第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、 第４トランジスタであって、該第４トランジスタのソースとゲートが該定電圧電源と第２トランジスタのドレインに電気的に接続された、上記第４トランジスタと、
補助トランジスタであって、該補助トランジスタのソース、ドレイン及びゲートがそれぞれ第３トランジスタのゲート、第４トランジスタのゲート及び第３入出力端に電気的に接続され、該補助トランジスタと該第２トランジスタが一緒にオフされるが、補助トランジスタと第２トランジスタの導電形態が相反する、上記補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第４トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項７の発明は、請求項６に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号の位相が第２信号の位相より速く、これにより第２トランジスタと補助トランジスタがオフとされた後に第１トランジスタがオフとされることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項８の発明は、請求項６に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態が第２トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項９の発明は、 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、
第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、
第４トランジスタであって、該第４トランジスタのソースが該定電圧電源に電気的に接続された、上記第４トランジスタと、
第１補助トランジスタであって、該第１補助トランジスタのソース、ゲート及びドレインがそれぞれ第２トランジスタのドレイン、第４入出力端及び第４トランジスタのゲートに電気的に接続され、該第４入出力端の入力する第４信号が電圧信号とされた、上記第１補助トランジスタと、
第２補助トランジスタであって、該第２補助トランジスタのソース、ドレインと
ゲートが、それぞれ第３トランジスタのゲート、第４トランジスタのゲート及び
第３入出力端に電気的に接続された、上記第２補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第３トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１０の発明は、請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第１補助トランジスタの伝導形態が第２トランジスタ及び第２補助トランジスタの伝導形態と同じとされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１１の発明は、請求項１０に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号が相互に反対の位相とされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１２の発明は、請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第１補助トランジスタの伝導形態が第２トランジスタ及び第２補助トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１３の発明は、請求項１２に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号の位相が同じとされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
請求項１４の発明は、請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号の位相が第２信号の位相より速く、これにより第２トランジスタと第２補助トランジスタがオフとされた後に第１トランジスタがオフとされることを特徴とする、電流駆動素子アクティブマトリクスの画素回路としている。
【００１６】
【発明の実施の形態】
本発明の基本構造は周知の電流駆動素子アクティブマトリクスの画素回路と類似するが、本発明はコンデンサの、定電圧電源と直接電気的に連接しない電極板及び定電圧電源と電流駆動素子に電気的に連接するトランジスタのゲートと、画素回路のその他の三つのトランジスタの間に少なくとも一つの補助トランジスタを設置し、これによりこの三つのトランジスタのスイッチ過程で引き起こされる電流と電圧が、補助トランジスタにブロック或いは補償され、コンデンサが保存する電圧に対して明らかな影響を発生しないようにしている。
【００１７】
ここにあって、実際の必要により、同時に二つの補助トランジスタ或いはただ一つの補助トランジスタを使用する。例えば寄生容量が非常に小さい時、第２トランジスタのゲートとコンデンサを一つの補助トランジスタを用いて分離するだけでよい。また、寄生容量の影響が主要な欠点である時は、第３トランジスタのゲートとコンデンサを一つの補助トランジスタを用いて分離する。また、正確に電流駆動素子に入力される電流量を制御する必要がある時は、同時に二つの補助トランジスタを使用して第２トランジスタのゲートと第３トランジスタのゲートの両者をコンデンサと分離する。
【００１８】
【実施例】
図１は周知の電流駆動素子アクティブマトリクスの画素回路中の、第３トランジスタ１３を経由してコンデンサ１５に保存される電圧への影響の問題を示す。本発明は第３トランジスタ１３とコンデンサ１５（及び第４トランジスタ１４のゲート）の間に一つの補助トランジスタを加入させ、この補助トランジスタが第３トランジスタ１３にあってスイッチの前にオフとされるようにし、これにより第３トランジスタ１３とコンデンサ１５が直接電気的に隔離されるようにし、これによりコンデンサ１５の保存する電圧がトランジスタのスイッチ過程中に、第３トランジスタ１３から来る電流／電圧／電荷の影響を受けないようにする。
【００１９】
図１に示される周知の電流駆動素子アクティブマトリクスの画素回路中、第２トランジスタ１２を経由しコンデンサ１５の保存電圧に影響する問題に対して、本発明は第２トランジスタ１２とコンデンサ１５の間に一つの補助トランジスタを加入し、この補助トランジスタが第２トランジスタ１２がスイッチされる時にオンとされ（或いはオフとされ、両者の導電形態が同じか異なるかにより決定される）、これにより第２トランジスタ１２がスイッチ過程で排出する電荷が補助トランジスタにより補償（或いは中和）され、これによりコンデンサ１５の保存する電圧がトランジスタのスイッチ過程中に第２トランジスタ１２から来る電流／電圧／電荷の影響を受けないようにする。
【００２０】
当然、本発明は同時に二つの補助トランジスタを使用することにより、これら二つの問題を解決できる。このとき、二つの補助トランジスタに相互補償させるか、或いは一部の補助トランジスタともともとのトランジスタを合併することにより、回路を簡易化できる。
【００２１】
本発明の一つの好ましい実施例の電流駆動素子アクティブマトリクスの画素回路は図２に示されるようであり、少なくとも以下のユニットを具えている。即ち、補助トランジスタ２０、第１トランジスタ２１、第２トランジスタ２２、第３トランジスタ２３、第４トランジスタ２４、コンデンサ２５、電流駆動素子２６（例えば有機発光ダイオードとポリマー発光ダイオード）。
【００２２】
図２に示されるように、第１トランジスタ２１のソースとゲートはそれぞれ第１入出力端２０１及び第２入出力端２０２に電気的に連接する。第２トランジスタ２２のソースとゲートはそれぞれ第１トランジスタ２１のドレイン及び第３入出力端２０３に電気的に連接する。第３トランジスタ２３のソースとドレインはそれぞれ定電圧電源２７及び第１トランジスタ２１のドレインに電気的に連接する。第４トランジスタ２４のソースとゲートはそれぞれ定電圧電源２７及び第２トランジスタ２２のドレインに電気的に連接する。コンデンサ２５の二つの電極板はそれぞれ定電圧電源２７及び第４トランジスタ２４のゲートに電気的に連接する。電流駆動素子２６は第４トランジスタ２４のドレインに電気的に連接する。補助トランジスタ２０のソース、ドレイン及びゲートはそれぞれ第３トランジスタ２３のゲート、第４トランジスタ２４のゲート及び第３入出力端２０３に電気的に連接する。並びに、完全なマトリクス中、第１入出力端２０１は通常、電流信号を伝送するデータ線に電気的に連接し、第２入出力端２０２及び第３入出力端２０３は通常、電圧信号を伝送する走査線に電気的に連接する。
【００２３】
あきらかに、図２と図１を比較すると、本実施例の一つの主要な特徴は、第３トランジスタ２３のゲートとコンデンサ２５（或いは第４トランジスタ２４のゲート）の間の補助トランジスタ２０にある。本実施例中、補助トランジスタ２０は第３トランジスタ２３がオフとされる前にオフとされ電流を導通させず、これによりいかに第３トランジスタ２３のドレイン（甚だしくはソース、ゲートとゲート下方のチャネル）に電圧／電流／電荷（通常は第１トランジスタ２１と第２トランジスタ２２のオン過程とオフ過程により引き起こされる）が出現しても、コンデンサ２５の定電圧電源２７と直接電気的に連接しない電極板に伝導されず、いずれもコンデンサ２５の保存電圧を改変することはできず、これにより電流駆動素子２６に送られる電流量が第１トランジスタ２１と第２トランジスタ２２の導通過程とオフ過程で変化を発生するのを防止できる。
【００２４】
さらに、第１トランジスタ２１と第２トランジスタ２２がオンとされる時、補助トランジスタ２０もまた必ずオンとされて電流ミラーを形成し、且つ第１トランジスタ２１オフの時に、第３トランジスタ２３のドレインとゲートの電圧変化のコンデンサ２５と第４トランジスタ２４の両者に対する影響を阻止する必要がある。これにより本実施例では、補助トランジスタ２０と第２トランジスタ２２のオンとオフを制御する第３入出力端２０３が入力する第３信号位相を、通常、第１トランジスタ２１のオンとオフを制御する第２入出力端２０２が入力する第２信号の位相より速くし、これにより第２トランジスタ２２と補助トランジスタ２０がいずれも確実にオフとされた後に、第１トランジスタ２１がオフとされるようにしている。反対に、トランジスタがオフの時に電流がなく、これによりすでにオフとされたトランジスタがオンとされても、すでに存在する電流の改変を引き起こし得ない。これにより、第２トランジスタ２２、補助トランジスタ２０と第１トランジスタ２１の三者がいずれもオフとされる時、どれがさきに導通するかは重要でなく、また本実施例の重点でもない。
【００２５】
このほか、補助トランジスタ２０のスイッチ過程中、第２トランジスタ２２のスイッチ過程と同様に、電荷が補助トランジスタ２０のソースとドレインに流れ、補助トランジスタ２０のドレインが直接コンデンサ２５と第４トランジスタ２４のゲートに電気的に連接する。補助トランジスタ２０の位置は第２トランジスタ２２のオフ過程で排出される電荷が第２トランジスタ２２のドレインからコンデンサ２５と第４トランジスタ２４のゲートに流動するのを防止できない。このため補助トランジスタ２０の上述の使用は完全にはコンデンサ２５の保存電圧が第１トランジスタ２１と第２トランジスタ２２の両者のオフ過程／オン過程の影響を受けるのを防止できない。
【００２６】
この問題に対して、本実施例では一つの解決方法を提出している。即ち、補助トランジスタ２０と第２トランジスタ２２が一緒にオフとされるようにするが、ただし補助トランジスタ２０と第２トランジスタ２２の導通形態を反対とし、これによりこれら両者が同一時間にそれぞれ電子と正孔をコンデンサ２５の定電圧電源と直接電気的に接触しない電極板に排出するようにし、電子正孔の相互相殺中和により、コンデンサ２５の保存電圧が影響を受けないようにしている。当然、このような解決方法は補助トランジスタ２０と第２トランジスタ２２個別の伝導形態がどのようであるかに限定されない。
【００２７】
本発明の電流駆動素子アクティブマトリクスの画素回路のもう一つの実施例は図３に示されるようであり、少なくとも以下のユニットを具えている。即ち、補助トランジスタ３０、第１トランジスタ３１、第２トランジスタ３２、第３トランジスタ３３、第４トランジスタ３４、コンデンサ３５、電流駆動素子３６（例えば有機発光ダイオードとポリマー発光ダイオード）。
【００２８】
図３に示されるように、第１トランジスタ３１のソースとゲートはそれぞれ第１入出力端３０１及び第２入出力端３０２に電気的に連接する。第２トランジスタ３２のソースとゲートはそれぞれ第１トランジスタ３１のドレイン及び第３入出力端３０３に電気的に連接する。第３トランジスタ３３のソースとドレインはそれぞれ定電圧電源３７及び第１トランジスタ３１のドレインに電気的に連接する。第４トランジスタ３４のソースとゲートはそれぞれ定電圧電源３７及び第３トランジスタ３３のソースに電気的に連接する。コンデンサ３５の二つの電極板はそれぞれ定電圧電源３７及び第３トランジスタ３３のゲートに電気的に連接する。電流駆動素子３６は第４トランジスタ３４のドレインに電気的に連接する。補助トランジスタ３０のソース、ドレイン及びゲートはそれぞれ第２トランジスタ３２のドレイン、第４トランジスタ３４のゲート及び第４入出力端３０４に電気的に連接する。並びに、完全なマトリクス中、第１入出力端３０１は通常、電流信号を伝送するデータ線に電気的に連接し、第２入出力端３０２及び第３入出力端３０３、及び第４入出力端３０４は通常、電圧信号を伝送する走査線に電気的に連接する。
【００２９】
あきらかに、図３と図１を比較すると、本実施例の一つの主要な特徴は、第２トランジスタ３２とコンデンサ３５（或いは第４トランジスタ３４）の間に位置する補助トランジスタ３０にある。本実施例中、補助トランジスタ３０は、第２トランジスタ３２のオフ過程中に第２トランジスタ３２より補助トランジスタ３０に流れる電荷（電子或いは正孔）を補償（相殺又は中和）するのに用いられ、これによりいかに第２トランジスタ３２のオフ過程中に電圧／電流／電荷が引き起こされても、いずれもコンデンサ２５の定電圧電源３７に直接電気的に連接していない電極板に伝導されず、いずれもコンデンサ３５の保存電圧を改変できず、これにより、電流駆動素子３６に送られる電流量が第２トランジスタ３２の導通過程とオフ過程で変化を発生するのを防止できる。
【００３０】
本実施例中、補助トランジスタ３０はダミートランジスタとされ得て、補助トランジスタ３０のゲート電圧がどのようであっても、補助トランジスタ３０は電流を順調に通過させる。ただしダミートランジスタのゲートとその下方のチャネルは普通のトランジスタと同様に電荷が存在し、またゲートとソース／ドレインの間の寄生容量が存在し、このため、補助トランジスタのオフ過程とオン過程で電荷が排出と吸収され、これにより第２トランジスタ３２のオフ過程で排出される電荷を補償／中和／消去を管道が提供される。
【００３１】
本実施例中、補助トランジスタ３０の伝導形態と第２トランジスタ３２の伝導形態は同じであるが、第３入出力端３０３の入力する第３信号と第４入出力端３０４の入力する第４信号位相は反対である。こうして、オフ過程を進行中の第２トランジスタ３２の排出する電荷がちょうどオン過程中の補助トランジスタ３０により吸収され、コンデンサ３５が保存する電圧に影響を与えない。
【００３２】
本実施例中、補助トランジスタ３０の伝導形態と第２トランジスタ３２の伝導形態は異なり、両者の一つはｐ型トランジスタとされ、もう一つはｎ型トランジスタとされ、ただし第３入出力端３０３の入力する第３信号と第４入出力端３０４の入力する第４信号のいそう同じとされる。こうして、オフ過程中の第２トランジスタ３２の排出する電荷（電子或いは正孔）がちょうどオフ過程中の補助トランジスタ３０の排出する電荷（正孔或いは電子）により中和され、コンデンサ３５の保存する電圧に影響を与えない。
【００３３】
当然、第２トランジスタ３２の排出する電荷はそれぞれそのソースとドレインに流れうるが、そのドレインに流れる電荷だけが補助トランジスタ３０と相互作用し、これにより補助トランジスタ３０の幅長さ比は第２トランジスタ３２の有する幅長さ比の約２分の１とされる。
【００３４】
本発明の電流駆動素子アクティブマトリクスの画素回路のさらに一つの実施例は図４に示されるようであり、少なくとも以下のユニットを有する。即ち、第１トランジスタ４１、第２トランジスタ４２、第３トランジスタ４３、第４トランジスタ４４、コンデンサ４５、電流駆動素子４６（例えば有機発光ダイオードとポリマー発光ダイオード）、第１補助トランジスタ４８、第２補助トランジスタ４９。
【００３５】
図４に示されるように、第１トランジスタ４１のソースとゲートはそれぞれ第１入出力端４０１及び第２入出力端４０２に電気的に連接する。第２トランジスタ４２のソースとゲートはそれぞれ第１トランジスタ４１のドレイン及び第３入出力端４０３に電気的に連接する。第３トランジスタ４３のソースとドレインはそれぞれ定電圧電源４７及び第１トランジスタ４１のドレインに電気的に連接する。第４トランジスタ４４のソースは定電圧電源４７に電気的に連接する。コンデンサ４５の二つの電極板はそれぞれ定電圧電源４７及び第４トランジスタ４４のゲートに電気的に連接する。電流駆動素子４６は第４トランジスタ４４のドレインに電気的に連接する。このほか、第１補助トランジスタ４８のソース、ゲートとドレインはそれぞれ第２トランジスタ４２のドレイン、第４入出力端４０４及び第４トランジスタ４４のゲートに電気的に連接する。第２補助トランジスタ４９のソース、ドレイン及びゲートはそれぞれ第３トランジスタ４３のゲート、第４トランジスタ４４のゲート及び第３入出力端４０３に電気的に連接する。並びに、完全なマトリクス中、第１入出力端４０１は通常、電流信号を伝送するデータ線に電気的に連接し、第２入出力端４０２及び第３入出力端４０３、及び第４入出力端４０４は通常、電圧信号を伝送する走査線に電気的に連接する。
【００３６】
あきらかに、図４、図３と図２を比較すると、第１補助トランジスタ４８は図３に示される補助トランジスタ４０に対応し、第２補助トランジスタ４９は図２に示される補助トランジスタ２０に対応する。言い換えると、本実施例は、二つの補助トランジスタ４８、４９（３０、２０）を総合使用し、コンデンサ４５の定電圧電源４７と直接接触しない電極板と第４トランジスタ４４のゲートの両者と、その他の各トランジスタ４１、４２、４３を、これら二つの補助トランジスタ４８、４９を用いて全面的に分離し、これによりコンデンサ４５が保存する電圧が第１トランジスタ４１と第２トランジスタ４２のオンオフ状態変化の影響を受けないようにしている。
【００３７】
本実施例中、第１補助トランジスタ４８の導電形態と第２トランジスタ４２及び第２補助トランジスタ４９の両者の導電形態はいずれも同じで、並びに第３入出力端４０３の入力する第３信号位相と第４入出力端４０４の入力する第４信号位相は反対で、これにより第２トランジスタ４２と第２補助トランジスタ４９のオフ過程で排出される電荷が第１補助トランジスタ４８により補償（吸収）される。さらに第１補助トランジスタ４８の導電形態と第２トランジスタ４２及び第２補助トランジスタ４９の導電形態はいずれも異なるが、ただし第３入出力端４０３の入力する第３信号と第４入出力端４０４の入力する第４信号の位相は同じで、これにより第２トランジスタ４２と第２補助トランジスタ４９のオフ過程で排出される電荷が第１補助トランジスタ４８により補償（中和）される。
【００３８】
このほか、本実施例では、第３入出力端４０３の入力する第３信号の位相を第２入出力端４０２の入力する第２信号の位相より速くすることにより、第２トランジスタ４２と第２補助トランジスタ４９のオフの後に第１トランジスタ４１がオフとされるようにでき、これにより第３トランジスタ４３のゲート寄生容量により引き起こされる変化の伝播を阻止する。反対に、第１トランジスタ４１、第２トランジスタ４２及び第２補助トランジスタ４９がいずれもオフとされた後、どれが先に導通するかは重要でなく、本実施例は導通の順序にも重点を置いていない。
【００３９】
強調すべきことは、第２補助トランジスタ４９と第２トランジスタ４２のオフ過程で、それぞれ排出される電荷が第１補助トランジスタ４８のドレインとソースに至り、これにより本実施例は第１補助トランジスタ４８の長さ幅比、第２トランジスタ４２の長さ幅比及び第２補助トランジスタ４９の長さ幅比の三者がほぼ同じとされ、これにより第１補助トランジスタ４８が有効に第２トランジスタ４２と第２補助トランジスタ４９の引き起こす変化を補償することである。
【００４０】
最後に本発明の提出する各画素回路はいずれも電流駆動素子２６、３６、４６の運転に必要な電流を提供し、これにより定電圧電源２７、３７、４７からの電流が電流駆動素子２６、３６ ４６に伝送される比率が高められ、第１トランジスタ２１、３１、４１の幅長さ比、第３トランジスタ２３、３３、４３の幅長さ比も通常、第４トランジスタ２４、３４、４４の幅長さ比より大きく、且ついずれもできるだけ大きくされうる。
【００４１】
【発明の効果】
このほか、具体的に本発明の周知の技術の長所を比較するため、図５に図４に示される実施例と図１に示される周知の技術の間のコンピュータシュミレート結果比較を示した。ここでは、ＥＲＳＯ ＬＴＰＳＮＯモデルを使用し、それぞれトランジスタがオンとされる時の流入電流量が６４ｎＡ、６４０ｎＡと１０００ｎＡの三種類の状況の下で、トランジスタがオフとされた後に、コンデンサより電圧が提供される時、電流駆動素子に進入する電流量をシュミレートした。このほか、チャネル長修正の影響を減少して電流ミラー効果を高めるため、本シュミレートでは電流駆動素子の第４トランジスタと直接に接触しない一端（例えばＯＬＥＤのカソード）に２Ｖ電圧を印加した。図５に示されるデータより、本発明は確実に有効に電流駆動素子に伝送される電流がトランジスタのオンオフ状態により変化する量を減少し、並びに入力電流量が大きくなるほど、改善の効果が良くなる。
【００４２】
以上の実施例は本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】周知の電流駆動素子アクティブマトリクスの画素回路の回路表示図である。
【図２】本発明の実施例の提出する電流駆動素子アクティブマトリクスの画素回路の回路表示図である。
【図３】本発明の別の実施例の提出する電流駆動素子アクティブマトリクスの画素回路の回路表示図である。
【図４】本発明のまた別の実施例の提出する電流駆動素子アクティブマトリクスの画素回路の回路表示図である。
【図５】本発明のシュミレートデータ表示図であり、本発明と周知の技術の電流誤差を比較するのに用いている。
【符号の説明】
１１、２１、３１、４１ 第１トランジスタ
１２、２２、３２、４２ 第２トランジスタ
１３、２３、３３、４３ 第３トランジスタ
１４、２４、３４、４４ 第４トランジスタ
１５、２５、３５、４５ コンデンサ
１６、２６、３６、４６ 電流駆動素子
１７、２７、３７、４７ 定電圧電源
２０ 補助トランジスタ
３０ 補助トランジスタ
４８ 第１補助トランジスタ
４９ 第２補助トランジスタ
１０１、２０１、３０１、４０１ 第１入出力端
１０２、２０２、３０２、４０２ 第２入出力端
１０３、２０３、３０３、４０３ 第３入出力端
３０４、４０４ 第４入出力端
Claims (14)
- 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、 第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、
第４トランジスタであって、該第４トランジスタのソースとゲートが該定電圧電源と第３トランジスタのゲートに電気的に接続された、上記第４トランジスタと、
補助トランジスタであって、該補助トランジスタのソース、ゲート及びドレインがそれぞれ第２トランジスタのドレイン、第４入出力端及び第４トランジスタのゲートに電気的に接続され、該第４入出力端の入力する第４信号が電圧信号と
され、且つ該補助トランジスタのオフ過程とオン過程で電荷を排出と吸収し、これにより第２トランジスタのオフ過程で排出される電荷を補償又は消去するチャネルを提供する、上記補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第３トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路。 - 請求項１に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態と第２トランジスタの伝導形態が同じであることを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 請求項２に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号が相互に反対の位相であることを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 請求項１に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態が第２トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 請求項４に記載の電流駆動素子アクティブマトリクスの画素回路において、第３入出力端の入力する第３信号と第４入出力端の入力する第４信号の位相が同じであることを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、
第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、
第４トランジスタであって、該第４トランジスタのソースとゲートが該定電圧電源と第２トランジスタのドレインに電気的に接続された、上記第４トランジスタと、
補助トランジスタであって、該補助トランジスタのソース、ドレイン及びゲートがそれぞれ第３トランジスタのゲート、第４トランジスタのゲート及び第３入出力端に電気的に接続され、該補助トランジスタと該第２トランジスタが一緒にオフされるが、補助トランジスタと第２トランジスタの導電形態が相反する、上記補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第４トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路。 - 請求項６に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号の位相が第２信号の位相より速く、これにより第２トランジスタと補助トランジスタがオフとされた後に第１トランジスタがオフとされることを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 請求項６に記載の電流駆動素子アクティブマトリクスの画素回路において、補助トランジスタの伝導形態が第２トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 電流駆動素子アクティブマトリクスの画素回路において、
第１トランジスタであって、該第１トランジスタのソースとゲートがそれぞれ第１入出力端及び第２入出力端に電気的に接続され、該第１入出力端の入力する第１信号が電流信号とされ第２入出力端の入力する第２信号が電圧信号とされる、上記第１トランジスタと、
第２トランジスタであって、該第２トランジスタのソースとゲートがそれぞれ第１トランジスタのドレイン及び第３入出力端に電気的に接続され、該第３入出力端の入力する第３信号が電圧信号とされる、上記第２トランジスタと、
第３トランジスタであって、該第３トランジスタのソースとドレインがそれぞれ定電圧電源及び第１トランジスタのドレインに電気的に接続された、上記第３トランジスタと、
第４トランジスタであって、該第４トランジスタのソースが該定電圧電源に電気的に接続された、上記第４トランジスタと、
第１補助トランジスタであって、該第１補助トランジスタのソース、ゲート及びドレインがそれぞれ第２トランジスタのドレイン、第４入出力端及び第４トランジスタのゲートに電気的に接続され、該第４入出力端の入力する第４信号が電圧信号とされた、上記第１補助トランジスタと、
第２補助トランジスタであって、該第２補助トランジスタのソース、ドレインとゲートが、それぞれ第３トランジスタのゲート、第４トランジスタのゲート及び第３入出力端に電気的に接続された、上記第２補助トランジスタと、
コンデンサであって、該コンデンサの一つの電極板が該定電圧電源に電気的に連接し、該コンデンサのもう一つの電極板が第３トランジスタのゲートに電気的に接続された、上記コンデンサと、
電流駆動素子であって、該電流駆動素子が第４トランジスタのドレインに電気的に接続された、上記電流駆動素子と、
を具えたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路。 - 請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第１補助トランジスタの伝導形態が第２トランジスタ及び第２補助トランジスタの伝導形態と同じとされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 請求項１０に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号が相互に反対の位相とされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第１補助トランジスタの伝導形態が第２トランジスタ及び第２補助トランジスタの伝導形態と異なることを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 請求項１２に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号と第４信号の位相が同じとされたことを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
- 請求項９に記載の電流駆動素子アクティブマトリクスの画素回路において、第３信号の位相が第２信号の位相より速く、これにより第２トランジスタと第２補助トランジスタがオフとされた後に第１トランジスタがオフとされることを特徴とする、電流駆動素子アクティブマトリクスの画素回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111887A JP3773463B2 (ja) | 2002-04-15 | 2002-04-15 | 電流駆動素子アクティブマトリクスの画素回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002111887A JP3773463B2 (ja) | 2002-04-15 | 2002-04-15 | 電流駆動素子アクティブマトリクスの画素回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003316317A JP2003316317A (ja) | 2003-11-07 |
| JP3773463B2 true JP3773463B2 (ja) | 2006-05-10 |
Family
ID=29533414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002111887A Expired - Fee Related JP3773463B2 (ja) | 2002-04-15 | 2002-04-15 | 電流駆動素子アクティブマトリクスの画素回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3773463B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101054327B1 (ko) | 2004-04-30 | 2011-08-04 | 엘지디스플레이 주식회사 | 화질 개선을 위한 화소구조를 가지는 전류구동형 능동행렬유기전계발광 디스플레이 장치 |
| CN106952617B (zh) * | 2017-05-18 | 2019-01-25 | 京东方科技集团股份有限公司 | 像素驱动电路及方法、显示装置 |
| CN110601682B (zh) * | 2019-08-30 | 2023-03-21 | 深圳先进技术研究院 | 开关电路、开关装置、积分器以及开关电容电路 |
-
2002
- 2002-04-15 JP JP2002111887A patent/JP3773463B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003316317A (ja) | 2003-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112435631B (zh) | 像素电路 | |
| US11024228B2 (en) | Pixel circuit, driving method therefor and display device | |
| KR101794856B1 (ko) | 실리콘 및 반도체성 산화물 박막 트랜지스터를 구비한 디스플레이 | |
| JP2953465B1 (ja) | 定電流駆動回路 | |
| JP4782103B2 (ja) | 画像表示装置 | |
| US8159479B2 (en) | Pixel circuit and display device | |
| US7612749B2 (en) | Driving circuits for displays | |
| US20200234650A1 (en) | Pixel circuit and control method thereof, display panel, and display device | |
| US20180301085A1 (en) | Pixel compensation circuits, driving devices, and display devices | |
| JP2008141091A (ja) | 半導体装置および電気光学装置 | |
| US9966005B2 (en) | Pixel compensation circuit, method and flat display device | |
| JPH0595263A (ja) | アナログスイツチ | |
| US10930221B2 (en) | Light emitting unit, driving method thereof, and display device | |
| US20170330506A1 (en) | Pixel Compensation Circuit, Method And Flat Display Device | |
| US20070007535A1 (en) | Pixle circuit system for a light emitting display | |
| US7514960B2 (en) | Level shifter circuit | |
| JP3773463B2 (ja) | 電流駆動素子アクティブマトリクスの画素回路 | |
| US8044896B2 (en) | Organic electroluminescent display and pixel driving circuit thereof for reducing the kink effect | |
| US6937219B2 (en) | Pixel circuit for active matrix of current driving device | |
| US6904115B2 (en) | Current register unit and circuit and image display device using the current register unit | |
| CN211578326U (zh) | 像素电路、显示基板、显示装置 | |
| CN110491319B (zh) | 发光二极管驱动电路及驱动晶体管电子迁移率检测方法 | |
| CN114826231A (zh) | 场效应晶体管驱动电路及电子设备 | |
| JP2007058040A (ja) | 有機ｅｌ発光パネルの駆動装置 | |
| JP2002314393A (ja) | 低しきい値ｍｏｓトランジスタの電源スタンバイ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |