JPH05174591A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JPH05174591A JPH05174591A JP34347491A JP34347491A JPH05174591A JP H05174591 A JPH05174591 A JP H05174591A JP 34347491 A JP34347491 A JP 34347491A JP 34347491 A JP34347491 A JP 34347491A JP H05174591 A JPH05174591 A JP H05174591A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- level
- charge pump
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 十分に高いＶPPレベルを半導体記憶装置のＶ
PP端子に供給することができるチャージポンプ回路を実
現する。 【構成】 コンデンサＣ２６にチャージポンプ容量を充
電させるトランジスタＱ２４を、インバータＩ２０Ａ
と、ノード３１によりインバータＩ２０Ａと接続される
トランジスタＱ２７と、一端側が端子２２に接続され、
他端側がノード３２を介してトランジスタＱ２４のゲー
トに接続されたコンデンサＣ３０とで構成される駆動回
路２０によって強制的にＯＮさせる。より具体的には、
インバータＩ２０Ａにより制御されるトランジスタＱ２
７により充電されるコンデンサＣ３３のゲート突き上げ
用容量によりトランジスタＱ２４を強制的にＯＮさせ
る。これにより、コンデンサＣ２６の充電を十分に行う
ことができる。
PP端子に供給することができるチャージポンプ回路を実
現する。 【構成】 コンデンサＣ２６にチャージポンプ容量を充
電させるトランジスタＱ２４を、インバータＩ２０Ａ
と、ノード３１によりインバータＩ２０Ａと接続される
トランジスタＱ２７と、一端側が端子２２に接続され、
他端側がノード３２を介してトランジスタＱ２４のゲー
トに接続されたコンデンサＣ３０とで構成される駆動回
路２０によって強制的にＯＮさせる。より具体的には、
インバータＩ２０Ａにより制御されるトランジスタＱ２
７により充電されるコンデンサＣ３３のゲート突き上げ
用容量によりトランジスタＱ２４を強制的にＯＮさせ
る。これにより、コンデンサＣ２６の充電を十分に行う
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置の内部
昇圧レベル（ＶPPレベル）を発生するチャージポンプ回
路に関する。
昇圧レベル（ＶPPレベル）を発生するチャージポンプ回
路に関する。
【０００２】
【従来の技術】図２はこの種のチャージポンプ回路の一
従来例を示す。以下にその回路構成を動作と共に説明す
る。このチャージポンプ回路は、まず端子１１および端
子１２を接地してトランジスタＱ１３をＯＮし、これに
よりコンデンサＣ１５を充電する。この時、トランジス
タＱ１３のゲートと供給電源がつながったインバータＩ
１６からノード１７を通してトランジスタＱ１４にＶPP
電位が供給されるため、ノード１７はＶPPレベルとな
る。これに対して、コンデンサＣ１５と、トランジスタ
Ｑ１３およびトランジスタＱ１４とを接続するノード１
８はＶCCレベルとなる。
従来例を示す。以下にその回路構成を動作と共に説明す
る。このチャージポンプ回路は、まず端子１１および端
子１２を接地してトランジスタＱ１３をＯＮし、これに
よりコンデンサＣ１５を充電する。この時、トランジス
タＱ１３のゲートと供給電源がつながったインバータＩ
１６からノード１７を通してトランジスタＱ１４にＶPP
電位が供給されるため、ノード１７はＶPPレベルとな
る。これに対して、コンデンサＣ１５と、トランジスタ
Ｑ１３およびトランジスタＱ１４とを接続するノード１
８はＶCCレベルとなる。
【０００３】続いて、端子１１および端子１２を電源に
接続し、コンデンサＣ１５によって突き上げられた、す
なわちコンデンサＣ１５に充電された電荷が付加された
ノード１８のレベルを半導体記憶装置のＶPP端子に供給
する。
接続し、コンデンサＣ１５によって突き上げられた、す
なわちコンデンサＣ１５に充電された電荷が付加された
ノード１８のレベルを半導体記憶装置のＶPP端子に供給
する。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
チャージポンプ回路では、電源投入時のＶPPレベルが十
分高いレベルに達していない状態でノード１７の電位が
低くなるため、トランジスタＱ１３が十分にＯＮしない
という欠点がある。このため、コンデンサＣ１５への充
電が不完全なものとなり、特に低電源電圧ではＶPPレベ
ルが浅くなるという問題が発生していた。
チャージポンプ回路では、電源投入時のＶPPレベルが十
分高いレベルに達していない状態でノード１７の電位が
低くなるため、トランジスタＱ１３が十分にＯＮしない
という欠点がある。このため、コンデンサＣ１５への充
電が不完全なものとなり、特に低電源電圧ではＶPPレベ
ルが浅くなるという問題が発生していた。
【０００５】本発明は、このような従来技術の問題点を
解決するものであり、チャージポンプ容量充電用のトラ
ンジスタを内部昇圧レベルであるＶPPレベルとは無関係
に強制的にＯＮし、結果的に十分に高いＶPPレベルを半
導体記憶装置のＶPP端子に供給することができるチャー
ジポンプ回路を提供することを目的とする。
解決するものであり、チャージポンプ容量充電用のトラ
ンジスタを内部昇圧レベルであるＶPPレベルとは無関係
に強制的にＯＮし、結果的に十分に高いＶPPレベルを半
導体記憶装置のＶPP端子に供給することができるチャー
ジポンプ回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のチャージポンプ
回路は、半導体記憶装置の内部昇圧レベルを発生するチ
ャージポンプ回路において、第１のコンデンサにチャー
ジポンプ容量を充電する第１のトランジスタをＶPPレベ
ルとは無関係に強制的にＯＮする駆動回路を有し、該駆
動回路が、該第１のトランジスタのゲートに電圧を供給
する第２のトランジスタと、該第１のトランジスタの該
ゲートと供給電源がつながったインバータと、該第１の
トランジスタの該ゲートを突き上げる第２のコンデンサ
とで構成され、該第２のコンデンサを該インバータによ
り制御された該第２のトランジスタで充電して該第１の
トランジスタを強制的にＯＮするようにしてなり、その
ことにより上記目的が達成される。
回路は、半導体記憶装置の内部昇圧レベルを発生するチ
ャージポンプ回路において、第１のコンデンサにチャー
ジポンプ容量を充電する第１のトランジスタをＶPPレベ
ルとは無関係に強制的にＯＮする駆動回路を有し、該駆
動回路が、該第１のトランジスタのゲートに電圧を供給
する第２のトランジスタと、該第１のトランジスタの該
ゲートと供給電源がつながったインバータと、該第１の
トランジスタの該ゲートを突き上げる第２のコンデンサ
とで構成され、該第２のコンデンサを該インバータによ
り制御された該第２のトランジスタで充電して該第１の
トランジスタを強制的にＯＮするようにしてなり、その
ことにより上記目的が達成される。
【０００７】
【作用】上記構成によれば、第１のコンデンサにチャー
ジポンプ容量を充電する第１のトランジスタが駆動回路
により、ＶPPレベルとは無関係に強制的にＯＮ、すなわ
ちインバータにより制御される第２のトランジスタによ
り充電される第２のコンデンサのゲート突き上げ用容量
によって第１のトランジスタが強制的にＯＮされるの
で、該第１のトランジスタを確実にＯＮすることができ
る。
ジポンプ容量を充電する第１のトランジスタが駆動回路
により、ＶPPレベルとは無関係に強制的にＯＮ、すなわ
ちインバータにより制御される第２のトランジスタによ
り充電される第２のコンデンサのゲート突き上げ用容量
によって第１のトランジスタが強制的にＯＮされるの
で、該第１のトランジスタを確実にＯＮすることができ
る。
【０００８】この結果、第１のコンデンサにチャージポ
ンプ容量が十分に充電されるので、ＶPPレベルを効率よ
く発生させることができる。
ンプ容量が十分に充電されるので、ＶPPレベルを効率よ
く発生させることができる。
【０００９】
【実施例】以下に本発明の実施例を説明する。
【００１０】図１は本発明チャージポンプ回路を示す。
このチャージポンプ回路は、コンデンサＣ２６にチャー
ジポンプ容量を充電するトランジスタＱ２４をＶPPレベ
ルとは無関係に強制的にＯＮする駆動回路２０を備えて
いる。
このチャージポンプ回路は、コンデンサＣ２６にチャー
ジポンプ容量を充電するトランジスタＱ２４をＶPPレベ
ルとは無関係に強制的にＯＮする駆動回路２０を備えて
いる。
【００１１】この駆動回路２０は、端子２３にゲートが
接続されたトランジスタＱ２８、Ｑ２９で形成されるイ
ンバータＩ２０Ａと、ノード３１によりインバータＩ２
０Ａと接続されるトランジスタＱ２７と、一端側が端子
２２に接続され、他端側がノード３２を介してトランジ
スタＱ２４のゲートに接続されたコンデンサＣ３０とで
構成される。トランジスタＱ２４のゲートとインバータ
Ｉ２０Ａとは同一の供給電源につながっている。
接続されたトランジスタＱ２８、Ｑ２９で形成されるイ
ンバータＩ２０Ａと、ノード３１によりインバータＩ２
０Ａと接続されるトランジスタＱ２７と、一端側が端子
２２に接続され、他端側がノード３２を介してトランジ
スタＱ２４のゲートに接続されたコンデンサＣ３０とで
構成される。トランジスタＱ２４のゲートとインバータ
Ｉ２０Ａとは同一の供給電源につながっている。
【００１２】トランジスタＱ２４に一端側が接続され、
該トランジスタＱ２４によりチャージポンプ容量が充電
されるコンデンサＣ２６の他端側には端子２１が接続さ
れる。また、該コンデンサＣ２６の一端側にはトランジ
スタＱ２５が接続され、該トランジスタＱ２５にはイン
バータＩ３３からＶPP電位が供給されるようになってい
る。インバータＩ３３の入力端子には端子３４が接続さ
れている。
該トランジスタＱ２４によりチャージポンプ容量が充電
されるコンデンサＣ２６の他端側には端子２１が接続さ
れる。また、該コンデンサＣ２６の一端側にはトランジ
スタＱ２５が接続され、該トランジスタＱ２５にはイン
バータＩ３３からＶPP電位が供給されるようになってい
る。インバータＩ３３の入力端子には端子３４が接続さ
れている。
【００１３】ここで、トランジスタＱ２４、Ｑ２９はｎ
−ＭＯＳトランジスタであり、トランジスタＱ２５、Ｑ
２７、Ｑ２８はｐ−ＭＯＳトランジスタである。
−ＭＯＳトランジスタであり、トランジスタＱ２５、Ｑ
２７、Ｑ２８はｐ−ＭＯＳトランジスタである。
【００１４】このチャージポンプ回路の動作は以下のよ
うにして行われる。まず、端子２１および端子２２をＬ
レベル（ローレベル）に設定し、かつ端子２３をＨレベ
ル（ハイレベル）にする。この時、ノード３１はＬレベ
ルとなりトランジスタＱ２７がＯＮする。これによりノ
ード３２がＨレベルとなり、コンデンサＣ３０が充電さ
れる。
うにして行われる。まず、端子２１および端子２２をＬ
レベル（ローレベル）に設定し、かつ端子２３をＨレベ
ル（ハイレベル）にする。この時、ノード３１はＬレベ
ルとなりトランジスタＱ２７がＯＮする。これによりノ
ード３２がＨレベルとなり、コンデンサＣ３０が充電さ
れる。
【００１５】続いて、端子２３をＬレベルに切換え、ト
ランジスタＱ２８をＯＮする。これによりノード３１と
３２は短絡される。その後、端子２２をＨレベルに切換
えてノード３２を突き上げる。すなわち、コンデンサＣ
３０に充電された電荷をノード３２に付加する。これに
よりトランジスタＱ２４は完全にオンし、コンデンサＣ
２６を十分に充電する。このとき、ノード３１はノード
３２と短絡されたままになっているのでトランジスタＱ
２７はＯＦＦしたままである。
ランジスタＱ２８をＯＮする。これによりノード３１と
３２は短絡される。その後、端子２２をＨレベルに切換
えてノード３２を突き上げる。すなわち、コンデンサＣ
３０に充電された電荷をノード３２に付加する。これに
よりトランジスタＱ２４は完全にオンし、コンデンサＣ
２６を十分に充電する。このとき、ノード３１はノード
３２と短絡されたままになっているのでトランジスタＱ
２７はＯＦＦしたままである。
【００１６】コンデンサＣ２６の充電が終了すると、端
子２２をＬレベルに切換え、かつ端子２３をＨレベルに
切換え、これによりノード３１をＬレベルに、ノード３
２をＨレベルに設定する。
子２２をＬレベルに切換え、かつ端子２３をＨレベルに
切換え、これによりノード３１をＬレベルに、ノード３
２をＨレベルに設定する。
【００１７】そして、その後、端子２１および端子３４
をＨレベルに設定し、このチャージポンプ回路によって
発生されたＶPPレベルを半導体記憶装置のＶPP端子に供
給する。
をＨレベルに設定し、このチャージポンプ回路によって
発生されたＶPPレベルを半導体記憶装置のＶPP端子に供
給する。
【００１８】このような構成のチャージポンプ回路によ
れば、駆動回路２０を設けたことにより、そのインバー
タＩ２０Ａにより制御されるトランジスタＱ２７により
充電されるコンデンサＣ３３のゲート突き上げ用容量に
よりトランジスタＱ２４が強制的にＯＮされるので、該
トランジスタＱ２４のＯＮ動作を確実に行うことができ
る。従って、コンデンサＣ２６の充電を十分に行うこと
ができる。
れば、駆動回路２０を設けたことにより、そのインバー
タＩ２０Ａにより制御されるトランジスタＱ２７により
充電されるコンデンサＣ３３のゲート突き上げ用容量に
よりトランジスタＱ２４が強制的にＯＮされるので、該
トランジスタＱ２４のＯＮ動作を確実に行うことができ
る。従って、コンデンサＣ２６の充電を十分に行うこと
ができる。
【００１９】
【発明の効果】以上の本発明チャージポンプ回路によれ
ば、第１のコンデンサにチャージポンプ容量を充電する
第１のトランジスタが駆動回路によりＶPPレベルとは無
関係に強制的にＯＮされるので、第１のコンデンサにチ
ャージポンプ容量が十分に充電される。従って、電源電
圧が低い場合にも十分なレベルのＶPPレベルを発生でき
る利点がある。
ば、第１のコンデンサにチャージポンプ容量を充電する
第１のトランジスタが駆動回路によりＶPPレベルとは無
関係に強制的にＯＮされるので、第１のコンデンサにチ
ャージポンプ容量が十分に充電される。従って、電源電
圧が低い場合にも十分なレベルのＶPPレベルを発生でき
る利点がある。
【図１】本発明半導体記憶装置のチャージポンプ回路を
示す回路図。
示す回路図。
【図２】チャージポンプ回路の従来例を示す回路図。
２０ 駆動回路 ３１、３２ ノード Ｃ２６ チャージポンプ容量充電用のコンデンサ（第１
のコンデンサ） Ｃ３０ ゲート突き上げ用の容量が充電されるコンデン
サ（第２のコンデンサ） Ｉ２０Ａ インバータ Ｑ２４ トランジスタ（第１のトランジスタ） Ｑ２７ トランジスタ（第２のトランジスタ） Ｑ２８、Ｑ２９ インバータＩ２０Ａを形成するトラン
ジスタ
のコンデンサ） Ｃ３０ ゲート突き上げ用の容量が充電されるコンデン
サ（第２のコンデンサ） Ｉ２０Ａ インバータ Ｑ２４ トランジスタ（第１のトランジスタ） Ｑ２７ トランジスタ（第２のトランジスタ） Ｑ２８、Ｑ２９ インバータＩ２０Ａを形成するトラン
ジスタ
Claims (1)
- 【請求項１】半導体記憶装置の内部昇圧レベルを発生す
るチャージポンプ回路において、 第１のコンデンサにチャージポンプ容量を充電する第１
のトランジスタをＶPPレベルとは無関係に強制的にＯＮ
する駆動回路を有し、該駆動回路が、 該第１のトランジスタのゲートに電圧を供給する第２の
トランジスタと、 該第１のトランジスタの該ゲートと供給電源がつながっ
たインバータと、 該第１のトランジスタの該ゲートを突き上げる第２のコ
ンデンサとで構成され、該第２のコンデンサを該インバ
ータにより制御された該第２のトランジスタで充電して
該第１のトランジスタを強制的にＯＮするようにしたチ
ャージポンプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34347491A JPH05174591A (ja) | 1991-12-25 | 1991-12-25 | チャージポンプ回路 |
| US07/994,824 US5313107A (en) | 1991-12-25 | 1992-12-22 | Booster device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34347491A JPH05174591A (ja) | 1991-12-25 | 1991-12-25 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05174591A true JPH05174591A (ja) | 1993-07-13 |
Family
ID=18361808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34347491A Withdrawn JPH05174591A (ja) | 1991-12-25 | 1991-12-25 | チャージポンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5313107A (ja) |
| JP (1) | JPH05174591A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960013861B1 (ko) * | 1994-02-16 | 1996-10-10 | 현대전자산업 주식회사 | 고속 데이타 전송을 위한 부트스트랩 회로 |
| US5500612A (en) * | 1994-05-20 | 1996-03-19 | David Sarnoff Research Center, Inc. | Constant impedance sampling switch for an analog to digital converter |
| KR0137317B1 (ko) * | 1994-12-29 | 1998-04-29 | 김광호 | 반도체 메모리소자의 활성싸이클에서 사용되는 승압회로 |
| TW486869B (en) | 1999-12-27 | 2002-05-11 | Sanyo Electric Co | Voltage producing circuit and a display device provided with such voltage producing circuit |
| US7746153B1 (en) * | 2007-11-09 | 2010-06-29 | National Semiconductor Corporation | Power FET gate charge recovery |
| JP2013254545A (ja) * | 2012-06-08 | 2013-12-19 | Sharp Corp | 不揮発性半導体記憶装置、及び、可変抵抗素子の抵抗制御方法 |
| KR102477829B1 (ko) * | 2019-04-12 | 2022-12-15 | 삼성전자 주식회사 | 인쇄 회로 기판을 포함하는 컨버터 및 상기 컨버터를 포함하는 전력 변환 모듈 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4176289A (en) * | 1978-06-23 | 1979-11-27 | Electronic Memories & Magnetics Corporation | Driving circuit for integrated circuit semiconductor memory |
| US4503550A (en) * | 1982-07-01 | 1985-03-05 | Rca Corporation | Dynamic CCD input source pulse generating circuit |
| US4680488A (en) * | 1983-06-15 | 1987-07-14 | Nec Corporation | MOSFET-type driving circuit with capacitive bootstrapping for driving a large capacitive load at high speed |
| JPS6182529A (ja) * | 1984-09-29 | 1986-04-26 | Toshiba Corp | 半導体集積回路装置 |
| JPS61260717A (ja) * | 1985-05-14 | 1986-11-18 | Mitsubishi Electric Corp | 半導体昇圧信号発生回路 |
| JPH03283182A (ja) * | 1990-03-30 | 1991-12-13 | Nec Corp | 半導体昇圧回路 |
-
1991
- 1991-12-25 JP JP34347491A patent/JPH05174591A/ja not_active Withdrawn
-
1992
- 1992-12-22 US US07/994,824 patent/US5313107A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5313107A (en) | 1994-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2815292B2 (ja) | 半導体集積回路装置の負電荷チャージポンプ回路 | |
| US4042838A (en) | MOS inverting power driver circuit | |
| US4038567A (en) | Memory input signal buffer circuit | |
| US5179296A (en) | Charge pump substrate bias circuit | |
| JP3462184B2 (ja) | 集積回路装置 | |
| JPS6085495A (ja) | ダイナミツクｒａｍ用サブストレ−トバイアス発生器 | |
| US3937983A (en) | Mos buffer circuit | |
| US4443720A (en) | Bootstrap circuit | |
| US4731552A (en) | Boost signal generator with bootstrap means | |
| JPH05174591A (ja) | チャージポンプ回路 | |
| US7307465B2 (en) | Step-down voltage output circuit | |
| US6297690B1 (en) | Booster circuit | |
| JP2607733B2 (ja) | 半導体記憶装置の昇圧回路 | |
| JPS6144414B2 (ja) | ||
| KR100450479B1 (ko) | 데드락 없는 전력회로 | |
| JPS595488A (ja) | 半導体装置 | |
| JPS61117859A (ja) | 基板ポンプ回路 | |
| JP3314473B2 (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| US5798915A (en) | Progressive start-up charge pump and method therefor | |
| EP0647944A2 (en) | Output circuit for multibit-outputting memory circuit | |
| KR100238867B1 (ko) | 반도체 메모리 장치의 승압회로 | |
| KR100594286B1 (ko) | 승압회로 및 이를 이용하는 다단 승압회로 | |
| JPH10228793A (ja) | 半導体装置 | |
| US7336521B2 (en) | Memory pumping circuit | |
| JPH03169118A (ja) | パワー出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |