JP2001211637A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2001211637A JP2001211637A JP2000012705A JP2000012705A JP2001211637A JP 2001211637 A JP2001211637 A JP 2001211637A JP 2000012705 A JP2000012705 A JP 2000012705A JP 2000012705 A JP2000012705 A JP 2000012705A JP 2001211637 A JP2001211637 A JP 2001211637A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- charge pump
- pump circuit
- capacitor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 高い効率と大電流出力を実現したチャージポ
ンプ回路を提供する。 【解決手段】 直列接続されたＭＯＳトランジスタＭ１
〜Ｍ５と、これらのＭＯＳトランジスタＭ１〜Ｍ５の各
接続点に一端が接続された第１コンデンサＣ１〜Ｃ４
と、これらの第１コンデンサＣ１〜Ｃ４の他端に交互に
逆相のクロックパルスＣＬＫ、／ＣＬＫを供給するクロ
ックドライバーとを具備し、さらにＭＯＳトランジスタ
Ｍ１〜Ｍ５毎に、第２コンデンサCbを含むブートストラ
ップ回路を備え、ブートストラップ回路はクロックパル
スがＬレベルの時に、ＭＯＳトランジスタをオフに設定
すると共に第２コンデンサCbを充電し、クロックパルス
がＬレベルの時に、充電された第２コンデンサCbをＭＯ
Ｓトランジスタのゲート・ドレイン間に接続する。
ンプ回路を提供する。 【解決手段】 直列接続されたＭＯＳトランジスタＭ１
〜Ｍ５と、これらのＭＯＳトランジスタＭ１〜Ｍ５の各
接続点に一端が接続された第１コンデンサＣ１〜Ｃ４
と、これらの第１コンデンサＣ１〜Ｃ４の他端に交互に
逆相のクロックパルスＣＬＫ、／ＣＬＫを供給するクロ
ックドライバーとを具備し、さらにＭＯＳトランジスタ
Ｍ１〜Ｍ５毎に、第２コンデンサCbを含むブートストラ
ップ回路を備え、ブートストラップ回路はクロックパル
スがＬレベルの時に、ＭＯＳトランジスタをオフに設定
すると共に第２コンデンサCbを充電し、クロックパルス
がＬレベルの時に、充電された第２コンデンサCbをＭＯ
Ｓトランジスタのゲート・ドレイン間に接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源電圧より高い
電圧を供給するチャージポンプ回路に関し、特に高効率
で大電流を供給することが可能なチャージポンプ回路に
関する。
電圧を供給するチャージポンプ回路に関し、特に高効率
で大電流を供給することが可能なチャージポンプ回路に
関する。
【０００２】
【従来の技術】ＥＥＰＲＯＭ（Electrically Erasable
Programmable Read Only Memory）やフラッシュメモリ
(Flash Memory)の書き込み／消去システム、ＬＣＤ(Liq
uid Crystal Display)システム、アナログスイッチを駆
動するシステムなどにおいては、電源電圧より高い電圧
を供給する必要がある。このために、多種類の電源を独
立に提供するのはシステムとして複雑化、大規模化、高
コスト化となり、単一電源化が望まれる。
Programmable Read Only Memory）やフラッシュメモリ
(Flash Memory)の書き込み／消去システム、ＬＣＤ(Liq
uid Crystal Display)システム、アナログスイッチを駆
動するシステムなどにおいては、電源電圧より高い電圧
を供給する必要がある。このために、多種類の電源を独
立に提供するのはシステムとして複雑化、大規模化、高
コスト化となり、単一電源化が望まれる。
【０００３】そこで、ＭＯＳ集積回路においてはチャー
ジポンプ回路を内蔵する方法が幅広く用いられている。
チャージポンプ型昇圧回路は簡単な回路で電源電圧を昇
圧できる回路であり、システムの単一電源で、より高い
電圧を提供することができる。
ジポンプ回路を内蔵する方法が幅広く用いられている。
チャージポンプ型昇圧回路は簡単な回路で電源電圧を昇
圧できる回路であり、システムの単一電源で、より高い
電圧を提供することができる。
【０００４】以下、最も基本的なチャージポンプ型昇圧
回路の例について図１０を参照しながら説明する。
回路の例について図１０を参照しながら説明する。
【０００５】この回路はディクソン（Dickson）チャー
ジポンプ回路と呼ばれるものであって、技術文献「 Joh
n F.Dickson On-chip High-Voltage Generation in NMO
S Inte grated Circuits Using an Improved Voltage M
ultiplier Technique IEEE JOURNAL OF SOLID-STATE CI
RCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳
しく記載されている。
ジポンプ回路と呼ばれるものであって、技術文献「 Joh
n F.Dickson On-chip High-Voltage Generation in NMO
S Inte grated Circuits Using an Improved Voltage M
ultiplier Technique IEEE JOURNAL OF SOLID-STATE CI
RCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に詳
しく記載されている。
【０００６】図１０において、ダイオードD1、D2が直列
接続され、その接続点にコンデンサC1が接続されてい
る。Vddは直流電源電位、C2は出力コンデンサ、Voは出
力電圧である。CLKはコンデンサC1（容量値C1）に印加
されるクロックパルスであり、電源電位Vddと接地電位
（０Ｖ）との間の振幅を有する。ダイオードD1、D2は電
荷転送用のスイッチとして使われる。ここで、ダイオー
ドの閾値電圧をVdとし、コンデンサC2の初期電荷をQ20
とするとチャージポンプ回路の動作は以下のように記述
される。
接続され、その接続点にコンデンサC1が接続されてい
る。Vddは直流電源電位、C2は出力コンデンサ、Voは出
力電圧である。CLKはコンデンサC1（容量値C1）に印加
されるクロックパルスであり、電源電位Vddと接地電位
（０Ｖ）との間の振幅を有する。ダイオードD1、D2は電
荷転送用のスイッチとして使われる。ここで、ダイオー
ドの閾値電圧をVdとし、コンデンサC2の初期電荷をQ20
とするとチャージポンプ回路の動作は以下のように記述
される。
【０００７】CLK＝０の時、コンデンサC1には次式で表
される電荷が蓄積される。
される電荷が蓄積される。
【０００８】
【数１】
【０００９】CLK＝Vddの時、ノードN2の電圧をVN2とす
ると、ノードN1の電圧VN1との関係は次式で表される。
ると、ノードN1の電圧VN1との関係は次式で表される。
【００１０】
【数２】
【００１１】したがってコンデンサC1の電荷は次式で与
えられる。
えられる。
【００１２】
【数３】
【００１３】また、コンデンサC2の電荷は次式のように
なる。
なる。
【００１４】
【数４】
【００１５】(1-4)ここで、電荷保存則より、次式が成
り立つ。
り立つ。
【００１６】
【数５】
【００１７】したがって、(1-1)、(1-3)、(1-4)式より
次式が導かれる。
次式が導かれる。
【００１８】
【数６】
【００１９】
【数７】
【００２０】また、最初のパルスでC2に再配分される電
荷Q21はVN2にC2を掛けることにより次式で与えられる。
荷Q21はVN2にC2を掛けることにより次式で与えられる。
【００２１】
【数８】
【００２２】したがって、最初のパルスでC2に再配分さ
れる電荷Q21は(1-1)式を用いると、次式で表される。
れる電荷Q21は(1-1)式を用いると、次式で表される。
【００２３】
【数９】
【００２４】次に、２度目のパルスが入ると、C2に再配
分される電荷Q22は次式で与えられる。
分される電荷Q22は次式で与えられる。
【００２５】
【数１０】
【００２６】次に上記の結果に基づき、ｎ回のパルスが
到来した場合の一般式を求める。
到来した場合の一般式を求める。
【００２７】
【数１１】
【００２８】このように定義するとコンデンサC2に再配
分される電荷Q2nは次式で表される。
分される電荷Q2nは次式で表される。
【００２９】
【数１２】
【００３０】
【数１３】
【００３１】ここで、(1-13)式に(1-11)式を代入するこ
とによりｎ回目のパルスが到来することによりC2に再配
分される電荷Q2nは次式で与えられる。
とによりｎ回目のパルスが到来することによりC2に再配
分される電荷Q2nは次式で与えられる。
【００３２】
【数１４】
【００３３】ここで、ｎ→∞とすると定常状態において
C2に再配分される電荷Q2∞が次式のように得られる。
C2に再配分される電荷Q2∞が次式のように得られる。
【００３４】
【数１５】
【００３５】ここで、式(1-1)のQ10を式(1-15)に代入す
ると、次式が得られる。
ると、次式が得られる。
【００３６】
【数１６】
【００３７】したがって、昇圧電圧は次式で表される。
【００３８】
【数１７】
【００３９】さらに、高い電圧が必要とする場合、図１
０の回路を縦続に接続し、CLKと共にCLKの逆相パルスを
導入することによって得られる。同様な計算により、ｎ
段チャージポンプ回路の昇圧電圧は次式で表される。
０の回路を縦続に接続し、CLKと共にCLKの逆相パルスを
導入することによって得られる。同様な計算により、ｎ
段チャージポンプ回路の昇圧電圧は次式で表される。
【００４０】
【数１８】
【００４１】たとえば、図１１に４段のチャージポンプ
回路の概略回路図を示す。このチャージポンプ回路は５
つのダイオードＤ１〜Ｄ５が直列接続され、それらの各
接続点にコンデンサＣ１〜Ｃ４が接続されて構成されて
いる。その出力電圧Voは次のように表される。
回路の概略回路図を示す。このチャージポンプ回路は５
つのダイオードＤ１〜Ｄ５が直列接続され、それらの各
接続点にコンデンサＣ１〜Ｃ４が接続されて構成されて
いる。その出力電圧Voは次のように表される。
【００４２】
【数１９】
【００４３】このチャージポンプ回路のＭＯＳ集積回路
への搭載を考えるとプロセスへの適合性からｐｎ接合の
ダイオードよりＭＯＳトランジスタを使用する方が実現
しやすい。
への搭載を考えるとプロセスへの適合性からｐｎ接合の
ダイオードよりＭＯＳトランジスタを使用する方が実現
しやすい。
【００４４】図１２は電荷転送用のスイッチ素子として
ダイオードの代わりにＭＯＳトランジスタＭ１〜Ｍ５を
使用した４段ディクソン・チャージポンプ回路の概略回
路図である。すなわち、この回路においては電荷が一つ
の方向にのみ押し出せるように、ＭＯＳトランジスタは
ゲートとドレインが接続され、ダイオードとして機能し
ている。他の構成は図１１に示した回路と基本的に同一
である。
ダイオードの代わりにＭＯＳトランジスタＭ１〜Ｍ５を
使用した４段ディクソン・チャージポンプ回路の概略回
路図である。すなわち、この回路においては電荷が一つ
の方向にのみ押し出せるように、ＭＯＳトランジスタは
ゲートとドレインが接続され、ダイオードとして機能し
ている。他の構成は図１１に示した回路と基本的に同一
である。
【００４５】この種のｎ段チャージポンプ回路の昇圧電
圧Voutは図１１に示した回路と同様に、Vout＝（n+1）
(Vdd-Vth)となる。ここで、VthはＭＯＳトランジスタの
閾値電圧（Threshold Voltage）である。
圧Voutは図１１に示した回路と同様に、Vout＝（n+1）
(Vdd-Vth)となる。ここで、VthはＭＯＳトランジスタの
閾値電圧（Threshold Voltage）である。
【００４６】
【発明が解決しようとする課題】しかしながら、上述し
た従来例のチャージポンプ回路には２つの問題点があ
る。第１に、ＭＯＳトランジスタの閾値電圧Vthの(n+1)
倍だけ昇圧電圧が減少していしまい、高効率が実現でき
ない。第２に、ＭＯＳトランジスタのゲート・ドレイン
間電圧Vgdがゼロのため、ＭＯＳトランジスタがオンの
時でのオン抵抗が大きく、大きな出力電流が得られな
い。
た従来例のチャージポンプ回路には２つの問題点があ
る。第１に、ＭＯＳトランジスタの閾値電圧Vthの(n+1)
倍だけ昇圧電圧が減少していしまい、高効率が実現でき
ない。第２に、ＭＯＳトランジスタのゲート・ドレイン
間電圧Vgdがゼロのため、ＭＯＳトランジスタがオンの
時でのオン抵抗が大きく、大きな出力電流が得られな
い。
【００４７】そこで、本発明は、より高い効率（即ち各
段のポンプゲイン）と大電流出力を実現したチャージポ
ンプ回路を提供することを目的としている。
段のポンプゲイン）と大電流出力を実現したチャージポ
ンプ回路を提供することを目的としている。
【００４８】
【課題を解決するための手段】第１の発明のチャージポ
ンプ回路は、直列接続された複数のＭＯＳトランジスタ
と、これらのＭＯＳトランジスタの各接続点に一端が接
続された複数の第１コンデンサと、これらの第１コンデ
ンサの他端に交互に逆相のクロックパルスを供給するク
ロックドライバーとを具備し、ＭＯＳトランジスタの最
終段から昇圧電圧を得るチャージポンプ回路であって、
さらに前記ＭＯＳトランジスタ毎に、第２コンデンサを
含むブートストラップ回路を備え、ブートストラップ回
路はクロックパルスが第１の状態の時に、ＭＯＳトラン
ジスタをオフに設定すると共に第２コンデンサを充電
し、第２の状態の時に、充電された第２コンデンサを前
記ＭＯＳトランジスタのゲート・ドレイン間に接続する
ものである。
ンプ回路は、直列接続された複数のＭＯＳトランジスタ
と、これらのＭＯＳトランジスタの各接続点に一端が接
続された複数の第１コンデンサと、これらの第１コンデ
ンサの他端に交互に逆相のクロックパルスを供給するク
ロックドライバーとを具備し、ＭＯＳトランジスタの最
終段から昇圧電圧を得るチャージポンプ回路であって、
さらに前記ＭＯＳトランジスタ毎に、第２コンデンサを
含むブートストラップ回路を備え、ブートストラップ回
路はクロックパルスが第１の状態の時に、ＭＯＳトラン
ジスタをオフに設定すると共に第２コンデンサを充電
し、第２の状態の時に、充電された第２コンデンサを前
記ＭＯＳトランジスタのゲート・ドレイン間に接続する
ものである。
【００４９】かかる手段によれば、上記のブートストラ
ップ回路を設けたことにより高効率と大電流出力を実現
したチャージポンプ回路を得ること可能になる。
ップ回路を設けたことにより高効率と大電流出力を実現
したチャージポンプ回路を得ること可能になる。
【００５０】第２の発明のチャージポンプ回路は、第１
の発明において、ブートストラップ回路は複数のスイッ
チを含み、これらのスイッチはクロックパルスが第１の
状態の時にＭＯＳトランジスタのゲートにＭＯＳトラン
ジスタをオフにする電位を供給すると共に、第２コンデ
ンサをＭＯＳトランジスタから切り離して充電し、クロ
ックパルスが第２の状態の時に、充電された第２コンデ
ンサをＭＯＳトランジスタのゲート・ドレイン間に接続
するものである。
の発明において、ブートストラップ回路は複数のスイッ
チを含み、これらのスイッチはクロックパルスが第１の
状態の時にＭＯＳトランジスタのゲートにＭＯＳトラン
ジスタをオフにする電位を供給すると共に、第２コンデ
ンサをＭＯＳトランジスタから切り離して充電し、クロ
ックパルスが第２の状態の時に、充電された第２コンデ
ンサをＭＯＳトランジスタのゲート・ドレイン間に接続
するものである。
【００５１】第３の発明のチャージポンプ回路は、第２
の発明において、ブートストラップ回路は２以上の第２
コンデンサを含み、複数のスイッチはクロックパルスが
第１の状態の時に２以上の第２コンデンサを並列に充電
し、クロックパルスが第２の状態の時に、充電された２
以上の第２コンデンサを直列に接続してＭＯＳトランジ
スタのゲート・ドレイン間に接続するものである。
の発明において、ブートストラップ回路は２以上の第２
コンデンサを含み、複数のスイッチはクロックパルスが
第１の状態の時に２以上の第２コンデンサを並列に充電
し、クロックパルスが第２の状態の時に、充電された２
以上の第２コンデンサを直列に接続してＭＯＳトランジ
スタのゲート・ドレイン間に接続するものである。
【００５２】かかる手段によれば、ＭＯＳトランジスタ
のゲートをより高い電位に設定できるのでオン抵抗を下
げ、さらに大電流出力を得ることが可能になる。
のゲートをより高い電位に設定できるのでオン抵抗を下
げ、さらに大電流出力を得ることが可能になる。
【００５３】第４の発明のチャージポンプ回路は、第１
の発明において、ブートストラップ回路はクロックパル
スが第１の状態の時に第２コンデンサを電源電位と接地
電位間に接続するための第１、第２のスイッチと、ＭＯ
Ｓトランジスタをオフに設定する第３のスイッチと、ク
ロックパルスが第１の状態の時に第２コンデンサをＭＯ
Ｓトランジスタのゲート・ドレイン間に接続する第４、
第５のスイッチを備えることを特徴とするものである。
の発明において、ブートストラップ回路はクロックパル
スが第１の状態の時に第２コンデンサを電源電位と接地
電位間に接続するための第１、第２のスイッチと、ＭＯ
Ｓトランジスタをオフに設定する第３のスイッチと、ク
ロックパルスが第１の状態の時に第２コンデンサをＭＯ
Ｓトランジスタのゲート・ドレイン間に接続する第４、
第５のスイッチを備えることを特徴とするものである。
【００５４】第５の発明のチャージポンプ回路は第４の
発明において、ＭＯＳトランジスタのゲートは第２コン
デンサの高電位側の端子に接続されていることを特徴と
するものである。
発明において、ＭＯＳトランジスタのゲートは第２コン
デンサの高電位側の端子に接続されていることを特徴と
するものである。
【００５５】かかる手段によれば、ＭＯＳトランジスタ
の寄生容量Cgd、Cgsに充電された電荷の漏れがないの
で、出力電圧の低下がなく、効率的なチャージポンプ回
路を得ることができる。
の寄生容量Cgd、Cgsに充電された電荷の漏れがないの
で、出力電圧の低下がなく、効率的なチャージポンプ回
路を得ることができる。
【００５６】第６の発明のチャージポンプ回路は、第４
の発明において、 第１〜第５のスイッチはＭＯＳトラ
ンジスタから成り、クロックパルスによって制御されて
いることを特徴とするものである。
の発明において、 第１〜第５のスイッチはＭＯＳトラ
ンジスタから成り、クロックパルスによって制御されて
いることを特徴とするものである。
【００５７】かかる手段によれば、第１〜第５のスイッ
チはＭＯＳトランジスタから成るのでＭＯＳ集積回路に
集積化することができる。また、第１〜第５のスイッチ
はＭＯＳトランジスタを制御するクロックパルスを第１
コンデンサに印加するクロックパルスと共用することで
回路構成が簡便となる。
チはＭＯＳトランジスタから成るのでＭＯＳ集積回路に
集積化することができる。また、第１〜第５のスイッチ
はＭＯＳトランジスタを制御するクロックパルスを第１
コンデンサに印加するクロックパルスと共用することで
回路構成が簡便となる。
【００５８】第７の発明のチャージポンプ回路は、第６
の発明において、第４のスイッチは、第２コンデンサと
ＭＯＳトランジスタのドレインとの間に接続され、かつ
ゲートがＭＯＳトランジスタのゲートに接続されている
ことを特徴とするものである。
の発明において、第４のスイッチは、第２コンデンサと
ＭＯＳトランジスタのドレインとの間に接続され、かつ
ゲートがＭＯＳトランジスタのゲートに接続されている
ことを特徴とするものである。
【００５９】かかる手段によれば、ブートストラップ回
路の機能がより効果的に実現され、チャージポンプの昇
圧機能も完全に実現される。すなわち、ＭＯＳトランジ
スタＭのオン抵抗が小さく、より大きな出力電流が得ら
れる。
路の機能がより効果的に実現され、チャージポンプの昇
圧機能も完全に実現される。すなわち、ＭＯＳトランジ
スタＭのオン抵抗が小さく、より大きな出力電流が得ら
れる。
【００６０】第８の発明のチャージポンプ回路は、第６
の発明において、第１のスイッチは電源電位と第２コン
デンサの間に接続され、クロックパルスをレベル変換し
た電源電圧以上の振幅のクロックパルスによって制御さ
れることを特徴とするものである。
の発明において、第１のスイッチは電源電位と第２コン
デンサの間に接続され、クロックパルスをレベル変換し
た電源電圧以上の振幅のクロックパルスによって制御さ
れることを特徴とするものである。
【００６１】かかる手段によれば第２コンデンサを完全
に電源電位まで充電することができる。
に電源電位まで充電することができる。
【００６２】
【発明の実施の形態】次に本発明の実施形態について、
図１〜図９を参照しながら詳細に説明する。
図１〜図９を参照しながら詳細に説明する。
【００６３】図１は本発明の実施形態による４段チャー
ジポンプ回路を示す概略回路図である。Ｎチャネル型Ｍ
ＯＳトランジスタＭ１〜Ｍ５が直列接続されており、Ｍ
１のドレインには電源電位Vddが印加され、Ｍ５のソー
スから昇圧電圧Voutが出力される。Coutは出力コンデン
サである。電荷転送用のＭＯＳトランジスタＭ１〜Ｍ５
の各接続点にはコンデンサＣ１〜Ｃ４の一端が接続さ
れ、これらのコンデンサＣ１〜Ｃ４の他端にはクロック
パルスＣＬＫと／ＣＬＫ（ＣＬＫの逆相クロックパル
ス）がクロックドライバー（2段インバータ）から印加
されている。
ジポンプ回路を示す概略回路図である。Ｎチャネル型Ｍ
ＯＳトランジスタＭ１〜Ｍ５が直列接続されており、Ｍ
１のドレインには電源電位Vddが印加され、Ｍ５のソー
スから昇圧電圧Voutが出力される。Coutは出力コンデン
サである。電荷転送用のＭＯＳトランジスタＭ１〜Ｍ５
の各接続点にはコンデンサＣ１〜Ｃ４の一端が接続さ
れ、これらのコンデンサＣ１〜Ｃ４の他端にはクロック
パルスＣＬＫと／ＣＬＫ（ＣＬＫの逆相クロックパル
ス）がクロックドライバー（2段インバータ）から印加
されている。
【００６４】そして、ＭＯＳトランジスタＭ１〜Ｍ５に
は夫々ブートストラップ回路が設けられている。このブ
ートストラップ回路は、図１中破線で囲まれた部分で示
すように、スイッチイングＭＯＳトランジスタＳ１〜Ｓ
５、コンデンサCbによって構成されている。スイッチイ
ングＭＯＳトランジスタＳ１〜Ｓ５は後述するように、
クロックパルスＣＬＫ、／ＣＬＫによってオンオフが制
御される。
は夫々ブートストラップ回路が設けられている。このブ
ートストラップ回路は、図１中破線で囲まれた部分で示
すように、スイッチイングＭＯＳトランジスタＳ１〜Ｓ
５、コンデンサCbによって構成されている。スイッチイ
ングＭＯＳトランジスタＳ１〜Ｓ５は後述するように、
クロックパルスＣＬＫ、／ＣＬＫによってオンオフが制
御される。
【００６５】次に、上記構成のチャージポンプ回路の動
作について図２を参照しながら詳細に説明する。図２
（Ａ）は図１におけるブートストラップ回路の概略回路
図であり、スイッチイングＭＯＳトランジスタＳ１〜Ｓ
５をスイッチで表している。
作について図２を参照しながら詳細に説明する。図２
（Ａ）は図１におけるブートストラップ回路の概略回路
図であり、スイッチイングＭＯＳトランジスタＳ１〜Ｓ
５をスイッチで表している。
【００６６】図２（Ｂ）に示すように、状態１（コンデ
ンサＣに供給されるクロックパルスがＬレベル）の時、
スイッチＳ１、Ｓ３、Ｓ５をオン、スイッチＳ２、Ｓ４
をオフにする。これにより、ＭＯＳトランジスタＭのゲ
ートは接地電位に接続され、ＭＯＳトランジスタＭはオ
フとなる。また、コンデンサCbはＭＯＳトランジスタＭ
から切り離され電源電位Vddまで充電される。
ンサＣに供給されるクロックパルスがＬレベル）の時、
スイッチＳ１、Ｓ３、Ｓ５をオン、スイッチＳ２、Ｓ４
をオフにする。これにより、ＭＯＳトランジスタＭのゲ
ートは接地電位に接続され、ＭＯＳトランジスタＭはオ
フとなる。また、コンデンサCbはＭＯＳトランジスタＭ
から切り離され電源電位Vddまで充電される。
【００６７】ここで、スイッチＳ１、Ｓ３はコンデンサ
Cbを電源電位Vddと接地電位の間に接続するための一対
のスイッチである（第１、第２のスイッチ）。また、ス
イッチ５はＭＯＳトランジスタＭをオフにするためのス
イッチ（第３のスイッチ）である。
Cbを電源電位Vddと接地電位の間に接続するための一対
のスイッチである（第１、第２のスイッチ）。また、ス
イッチ５はＭＯＳトランジスタＭをオフにするためのス
イッチ（第３のスイッチ）である。
【００６８】次に、図２（Ｃ）に示すように、状態２
（コンデンサに供給されるクロックパルスがＨレベル）
の時には、状態１とは逆にスイッチＳ２、Ｓ４をオン、
スイッチＳ１、Ｓ３、Ｓ５をオフにする。これにより、
ＭＯＳトランジスタＭのゲートはVddに充電されたコン
デンサCbの一端子に接続され、また、コンデンサCbの他
端はＭＯＳトランジスタＭのドレインに接続される。す
なわち、スイッチＳ２、Ｓ４は充電されたコンデンサCb
をＭＯＳトランジスタＭのゲート・ドレイン間に接続す
るための一対のスイッチ（第４、第５のスイッチ）であ
る。
（コンデンサに供給されるクロックパルスがＨレベル）
の時には、状態１とは逆にスイッチＳ２、Ｓ４をオン、
スイッチＳ１、Ｓ３、Ｓ５をオフにする。これにより、
ＭＯＳトランジスタＭのゲートはVddに充電されたコン
デンサCbの一端子に接続され、また、コンデンサCbの他
端はＭＯＳトランジスタＭのドレインに接続される。す
なわち、スイッチＳ２、Ｓ４は充電されたコンデンサCb
をＭＯＳトランジスタＭのゲート・ドレイン間に接続す
るための一対のスイッチ（第４、第５のスイッチ）であ
る。
【００６９】そうするとゲート・ドレイン電圧Vgd=Vdd
となり、次式が成り立つ。
となり、次式が成り立つ。
【００７０】
【数２０】
【００７１】したがって、ＭＯＳトランジスタＭが高い
Vgs状態でオンする。このようなブートストラップ回路
を用いることにより、以下に説明するように高いチャー
ジポンプゲインが得られる。
Vgs状態でオンする。このようなブートストラップ回路
を用いることにより、以下に説明するように高いチャー
ジポンプゲインが得られる。
【００７２】図３は従来例と本実施形態のチャージポン
プ回路において、ＭＯＳトランジスタの状態を比較した
図である。図３（Ａ）は従来例のチャージポンプ回路の
ＭＯＳトランジスタ、図３（Ｂ）は本実施形態のチャー
ジポンプ回路のＭＯＳトランジスタがオンになった場合
を示している。
プ回路において、ＭＯＳトランジスタの状態を比較した
図である。図３（Ａ）は従来例のチャージポンプ回路の
ＭＯＳトランジスタ、図３（Ｂ）は本実施形態のチャー
ジポンプ回路のＭＯＳトランジスタがオンになった場合
を示している。
【００７３】すなわち、従来例においてVs1≒Vd1-Vthと
閾値電圧Vth分の電圧ロスがあるのに対して、本実施形
態においてはVs2≒Vd2となる。ただし、Vs1,Vs2はソー
ス電位、Vd1,Vd2はドレイン電位である。このように、
本実施形態のチャージポンプ回路において、Vs1とVd1は
ほぼ等しく、閾値電圧Vthの電位ドロップがないので、
従来例の回路に比べて、同じチャージポンプ段数で高い
電圧に昇圧することができる。
閾値電圧Vth分の電圧ロスがあるのに対して、本実施形
態においてはVs2≒Vd2となる。ただし、Vs1,Vs2はソー
ス電位、Vd1,Vd2はドレイン電位である。このように、
本実施形態のチャージポンプ回路において、Vs1とVd1は
ほぼ等しく、閾値電圧Vthの電位ドロップがないので、
従来例の回路に比べて、同じチャージポンプ段数で高い
電圧に昇圧することができる。
【００７４】また、本実施形態のチャージポンプ回路は
従来例の回路に比べ、ＭＯＳトランジスタのオン抵抗Ro
nは小さくなり、大電流の提供も可能になる。すなわ
ち、ＭＯＳトランジスタのオン抵抗Ronは次式で表され
るため、Vgsが大きい程オン抵抗Ronが小さくなるからで
ある。ただし、μは電子移動度、Ｃoxはゲート容量、Ｗ
はチャネル幅、Ｌはチャネル長である。
従来例の回路に比べ、ＭＯＳトランジスタのオン抵抗Ro
nは小さくなり、大電流の提供も可能になる。すなわ
ち、ＭＯＳトランジスタのオン抵抗Ronは次式で表され
るため、Vgsが大きい程オン抵抗Ronが小さくなるからで
ある。ただし、μは電子移動度、Ｃoxはゲート容量、Ｗ
はチャネル幅、Ｌはチャネル長である。
【００７５】
【数２１】
【００７６】次に、ブートストラップ回路の動作機能を
実現するには、回路のスイッチＳ１〜Ｓ５をすべてＭＯ
Ｓスイッチで構成することが適している。図４はブート
ストラップ回路の回路構成例を示す図である。図４
（Ａ）において、ＭＯＳスイッチＳ１、Ｓ３、Ｓ４、Ｓ
５はＮチャネル型ＭＯＳトランジスタで、Ｓ２はＰチャ
ネル型ＭＯＳトランジスタで実現されるスイッチであ
る。これらのＭＯＳスイッチＳ１〜Ｓ５のゲートにはコ
ンデンサＣに印加されるクロックパルスと逆相のクロッ
クパルスＣＬＫが印加される。クロックパルスＣＬＫが
Ｈレベル／Ｌレベルの変化により、回路は次の二つの動
作状態に分かれる。
実現するには、回路のスイッチＳ１〜Ｓ５をすべてＭＯ
Ｓスイッチで構成することが適している。図４はブート
ストラップ回路の回路構成例を示す図である。図４
（Ａ）において、ＭＯＳスイッチＳ１、Ｓ３、Ｓ４、Ｓ
５はＮチャネル型ＭＯＳトランジスタで、Ｓ２はＰチャ
ネル型ＭＯＳトランジスタで実現されるスイッチであ
る。これらのＭＯＳスイッチＳ１〜Ｓ５のゲートにはコ
ンデンサＣに印加されるクロックパルスと逆相のクロッ
クパルスＣＬＫが印加される。クロックパルスＣＬＫが
Ｈレベル／Ｌレベルの変化により、回路は次の二つの動
作状態に分かれる。
【００７７】状態１（ＣＬＫ＝Ｈレベル）では、図４
（Ｂ）に示すように、ＮＭＯＳスイッチＳ１、Ｓ３、Ｓ
５がオンになる。ＭＯＳトランジスタＭのゲートＧの電
位は接地電位（０Ｖ）となり、ＭＯＳトランジスタＭは
オフとなる。ＮＭＯＳスイッチＳ４はそのゲートがゲー
トＧに接続されているのでオフである。ＰＭＯＳスイッ
チＳ２の基板がソースに接続されているので、ＰＭＯＳ
スイッチＳ２もオフになる。また、コンデンサCbはVdd
まで充電される。
（Ｂ）に示すように、ＮＭＯＳスイッチＳ１、Ｓ３、Ｓ
５がオンになる。ＭＯＳトランジスタＭのゲートＧの電
位は接地電位（０Ｖ）となり、ＭＯＳトランジスタＭは
オフとなる。ＮＭＯＳスイッチＳ４はそのゲートがゲー
トＧに接続されているのでオフである。ＰＭＯＳスイッ
チＳ２の基板がソースに接続されているので、ＰＭＯＳ
スイッチＳ２もオフになる。また、コンデンサCbはVdd
まで充電される。
【００７８】状態２（ＣＬＫ＝Ｌレベル）では、図４
（Ｃ）に示すように、ＮＭＯＳスイッチＳ１、Ｓ３、Ｓ
５がオフになり、ＰＭＯＳスイッチＳ２がオンになる。
これにより、コンデンサCbに蓄えられた電荷がＭＯＳト
ランジスタＭのゲートＧに注入される。すると、ＮＭＯ
ＳスイッチＳ４がオンになり、ＭＯＳトランジスタＭの
ゲートドレイン間の電圧VgdはVddになり、ＭＯＳトラン
ジスタＭがオンになる。
（Ｃ）に示すように、ＮＭＯＳスイッチＳ１、Ｓ３、Ｓ
５がオフになり、ＰＭＯＳスイッチＳ２がオンになる。
これにより、コンデンサCbに蓄えられた電荷がＭＯＳト
ランジスタＭのゲートＧに注入される。すると、ＮＭＯ
ＳスイッチＳ４がオンになり、ＭＯＳトランジスタＭの
ゲートドレイン間の電圧VgdはVddになり、ＭＯＳトラン
ジスタＭがオンになる。
【００７９】このブートストラップ回路は以下の特徴を
有する。第１に、スイッチＳ２はＰＭＯＳスイッチであ
り、図４（Ａ）中、Ａ点（コンデンサCbの高電位側の端
子）の電位は常に一番高いので、バックゲート電位（基
板電位）をＡ点に接続させている。
有する。第１に、スイッチＳ２はＰＭＯＳスイッチであ
り、図４（Ａ）中、Ａ点（コンデンサCbの高電位側の端
子）の電位は常に一番高いので、バックゲート電位（基
板電位）をＡ点に接続させている。
【００８０】第２に、スイッチＳ１はＮＭＯＳスイッチ
であるが、このスイッチＳ１をオンさせるために、振幅
がVddのクロックパルスＣＬＫにより、ＮＭＯＳスイッ
チＳ１の動作を制御すると、閾値電圧分のロスがあるの
で、Ａ点の電圧はVddにならない。即ち、コンデンサCb
を完全にVddまで充電することができない。そこで、コ
ンデンサCbを完全に電源電位Vddまで充電するためＮＭ
ＯＳスイッチＳ１を制御するクロックパルスは振幅が2V
ddのパルス信号ＣＬＫＨを用いている。2Vddのパルス信
号ＣＬＫＨはレベルシフト回路によって作成される。
であるが、このスイッチＳ１をオンさせるために、振幅
がVddのクロックパルスＣＬＫにより、ＮＭＯＳスイッ
チＳ１の動作を制御すると、閾値電圧分のロスがあるの
で、Ａ点の電圧はVddにならない。即ち、コンデンサCb
を完全にVddまで充電することができない。そこで、コ
ンデンサCbを完全に電源電位Vddまで充電するためＮＭ
ＯＳスイッチＳ１を制御するクロックパルスは振幅が2V
ddのパルス信号ＣＬＫＨを用いている。2Vddのパルス信
号ＣＬＫＨはレベルシフト回路によって作成される。
【００８１】図５はレベルシフト回路の構成例を示す回
路図である。図５中、Ｍ１０とＭ１１はゲートとドレイ
ンがクロス接続されたＮチャネル型ＭＯＳトランジス
タ、Ｍ１２とＭ１３はＮチャネル型ＭＯＳトランジス
タ、Ｍ１５とＭ１６はＰチャネル型ＭＯＳトランジスタ
である。この回路によれば、正相と逆相のクロックパル
スＣＬＫが一対のコンデンサC1,C2の一端に入力され、
出力から振幅が2Vddのパルス信号ＣＬＫＨが得られる。
路図である。図５中、Ｍ１０とＭ１１はゲートとドレイ
ンがクロス接続されたＮチャネル型ＭＯＳトランジス
タ、Ｍ１２とＭ１３はＮチャネル型ＭＯＳトランジス
タ、Ｍ１５とＭ１６はＰチャネル型ＭＯＳトランジスタ
である。この回路によれば、正相と逆相のクロックパル
スＣＬＫが一対のコンデンサC1,C2の一端に入力され、
出力から振幅が2Vddのパルス信号ＣＬＫＨが得られる。
【００８２】第３に、図４（Ａ）に示したように、ＮＭ
ＯＳスイッチＳ４のゲートをＭＯＳトランジスタＭのゲ
ートＧに接続している点である。従来のブートストラッ
プ回路では、すべてのＭＯＳスイッチの動作がゲートに
繋がっているクロックパルスＣＬＫにより制御される。
これに対して、この回路において、ＮＭＯＳスイッチＳ
４に対して、ドレイン電位Udの電圧がかなり高いが、ゲ
ートにつなぐ正規CLK（電圧がVddである）がＨレベルに
なっても、Ｂ点の電圧がVdd以上にならず、ドレイン電
位Udは完全にＢ点につながっていない。即ち、ＮＭＯＳ
スイッチＳ４はスイッチとしてオンになる時に完全に動
作していないことがわかる。
ＯＳスイッチＳ４のゲートをＭＯＳトランジスタＭのゲ
ートＧに接続している点である。従来のブートストラッ
プ回路では、すべてのＭＯＳスイッチの動作がゲートに
繋がっているクロックパルスＣＬＫにより制御される。
これに対して、この回路において、ＮＭＯＳスイッチＳ
４に対して、ドレイン電位Udの電圧がかなり高いが、ゲ
ートにつなぐ正規CLK（電圧がVddである）がＨレベルに
なっても、Ｂ点の電圧がVdd以上にならず、ドレイン電
位Udは完全にＢ点につながっていない。即ち、ＮＭＯＳ
スイッチＳ４はスイッチとしてオンになる時に完全に動
作していないことがわかる。
【００８３】このため、ゲートＧの電位はVdd+UDになら
ないので、UsもUdにならないのである。するとＭＯＳト
ランジスタＭは完全にオンにならず、回路全体の昇圧機
能にはならない。そこで、本実施形態はＳ４のゲートを
ゲートＧに接続している。これにより、ゲートＧの電位
がVdd＋Udで、スイッチＳ４に対して、ドレインの電位U
dが上がる同時に、ゲート電位は常にVdd＋Ud となる。
即ちゲート・ソース間電圧Vgs4＝Vddであり、完全にス
イッチとして機能している。この時、スイッチ素子Ｍに
対しても、Vgsm=Vddで、Us=Udである、電位のドロップ
を削減することができる。
ないので、UsもUdにならないのである。するとＭＯＳト
ランジスタＭは完全にオンにならず、回路全体の昇圧機
能にはならない。そこで、本実施形態はＳ４のゲートを
ゲートＧに接続している。これにより、ゲートＧの電位
がVdd＋Udで、スイッチＳ４に対して、ドレインの電位U
dが上がる同時に、ゲート電位は常にVdd＋Ud となる。
即ちゲート・ソース間電圧Vgs4＝Vddであり、完全にス
イッチとして機能している。この時、スイッチ素子Ｍに
対しても、Vgsm=Vddで、Us=Udである、電位のドロップ
を削減することができる。
【００８４】このように、ＮＭＯＳスイッチＳ４のゲー
トをＭＯＳトランジスタＭのゲートＧに接続することに
より、ブートストラップ回路の機能がより効果的に実現
され、チャージポンプの昇圧機能も完全に実現される。
そして、ＭＯＳトランジスタＭのオン抵抗が小さく、よ
り大きな出力電流が得られる。
トをＭＯＳトランジスタＭのゲートＧに接続することに
より、ブートストラップ回路の機能がより効果的に実現
され、チャージポンプの昇圧機能も完全に実現される。
そして、ＭＯＳトランジスタＭのオン抵抗が小さく、よ
り大きな出力電流が得られる。
【００８５】次に、他のブートストラップ回路を用いた
チャージポンプ回路について説明する。チャージポンプ
回路の他の部分については上記と同様なので説明を省略
し、ブートストラップ回路の特徴についてのみ説明す
る。
チャージポンプ回路について説明する。チャージポンプ
回路の他の部分については上記と同様なので説明を省略
し、ブートストラップ回路の特徴についてのみ説明す
る。
【００８６】一般にＭＯＳトランジスタにおいては、ゲ
ート・ドレイン間寄生容量Cgd及びゲート・ソース間寄
生容量Cgsがあるため、チャージポンプ回路のスイッチ
素子であるＭＯＳトランジスタＭのゲート電圧を切換え
るによりオンオフを制御する際に、同時に寄生容量Cg
d、Cgsへの充電、放電の動作も繰り返される。図６はブ
ートストラップ回路における問題点を説明するための回
路図である。
ート・ドレイン間寄生容量Cgd及びゲート・ソース間寄
生容量Cgsがあるため、チャージポンプ回路のスイッチ
素子であるＭＯＳトランジスタＭのゲート電圧を切換え
るによりオンオフを制御する際に、同時に寄生容量Cg
d、Cgsへの充電、放電の動作も繰り返される。図６はブ
ートストラップ回路における問題点を説明するための回
路図である。
【００８７】図６（Ａ）に示すブートストラップ回路に
おいて、ＭＯＳトランジスタＭがオンの時に、コンデン
サCbに充電された電荷はゲートＧに注入されると共に、
図６（Ｂ）に示すように、寄生容量CgdとCgsに電荷ΔQ
が蓄えられる。
おいて、ＭＯＳトランジスタＭがオンの時に、コンデン
サCbに充電された電荷はゲートＧに注入されると共に、
図６（Ｂ）に示すように、寄生容量CgdとCgsに電荷ΔQ
が蓄えられる。
【００８８】しかしながら、ＭＯＳトランジスタＭがオ
フの時には、図６（Ｃ）に示すように、寄生容量CgdとC
gsに蓄えられた電荷ΔQはグラウンド（接地電位）に放
電されてしまう。このため、ＭＯＳトランジスタのゲー
ト電圧が低くなり、チャージポンプの効率が劣化するだ
けでなく、この分の電力もロスしている。
フの時には、図６（Ｃ）に示すように、寄生容量CgdとC
gsに蓄えられた電荷ΔQはグラウンド（接地電位）に放
電されてしまう。このため、ＭＯＳトランジスタのゲー
ト電圧が低くなり、チャージポンプの効率が劣化するだ
けでなく、この分の電力もロスしている。
【００８９】図７は上記問題点を改善したブートストラ
ップ回路を示す回路図である。図７（Ａ）に示すよう
に、改善した回路は、ＭＯＳトランジスタＭのゲートは
Ｇ点でなく、Ａ点（コンデンサCbの高電位側の端子）に
接続する。ＭＯＳトランジスタＭがオンの時には、改善
前の図６（Ａ）の回路と同様に、寄生容量Cgd、Cgsに電
荷ΔQが蓄えられる（図７（Ｂ）を参照）。ＭＯＳトラ
ンジスタＭがオフの時には、寄生容量Cgd、Cgsに蓄えら
れた電荷ΔQがグラウンドではなく、コンデンサCbに注
入される（図７（Ｃ）を参照）。
ップ回路を示す回路図である。図７（Ａ）に示すよう
に、改善した回路は、ＭＯＳトランジスタＭのゲートは
Ｇ点でなく、Ａ点（コンデンサCbの高電位側の端子）に
接続する。ＭＯＳトランジスタＭがオンの時には、改善
前の図６（Ａ）の回路と同様に、寄生容量Cgd、Cgsに電
荷ΔQが蓄えられる（図７（Ｂ）を参照）。ＭＯＳトラ
ンジスタＭがオフの時には、寄生容量Cgd、Cgsに蓄えら
れた電荷ΔQがグラウンドではなく、コンデンサCbに注
入される（図７（Ｃ）を参照）。
【００９０】そして、次にオンの時に、再び寄生容量Cg
d、Cgsが充電される。このように、改善されたブートス
トラップ回路では電荷の漏れがないので、この回路を図
１のチャージポンプ回路に用いることにより、出力電圧
の低下がなく、効率的なチャージポンプ回路を得ること
ができる。
d、Cgsが充電される。このように、改善されたブートス
トラップ回路では電荷の漏れがないので、この回路を図
１のチャージポンプ回路に用いることにより、出力電圧
の低下がなく、効率的なチャージポンプ回路を得ること
ができる。
【００９１】図８は改善前後のチャージポンプ回路の出
力電圧波形図である（４段、Iout=0の場合のSPICE Simu
lation結果)。この図から明らかなように、改善された
ブートストラップ回路を搭載したチャージポンプ回路で
は、出力電圧が改善されていることがわかる。
力電圧波形図である（４段、Iout=0の場合のSPICE Simu
lation結果)。この図から明らかなように、改善された
ブートストラップ回路を搭載したチャージポンプ回路で
は、出力電圧が改善されていることがわかる。
【００９２】ここで、上記改善後のブートストラップ回
路におけるＭＯＳトランジスタＭのスイッチング特性に
ついて説明する。ドレイン電位UdがＨレベル、ソースUs
がＬレベルの時（ＣＬＫ＝Ｌレベル）、改善前と同様で
あり、ＭＯＳトランジスタＭのゲート−ソース電圧はVg
s=Vddであり、トランジスタＭはオンになる。
路におけるＭＯＳトランジスタＭのスイッチング特性に
ついて説明する。ドレイン電位UdがＨレベル、ソースUs
がＬレベルの時（ＣＬＫ＝Ｌレベル）、改善前と同様で
あり、ＭＯＳトランジスタＭのゲート−ソース電圧はVg
s=Vddであり、トランジスタＭはオンになる。
【００９３】一方、ソース電位UsがＨレベル、ドレイン
電位UdがＬレベルの時（ＣＬＫ＝Ｈレベル）、ＮＭＯＳ
スイッチＳ５がオンするのでゲートＧ点の電圧は0Ｖで
あり、ＮＭＯＳスイッチＳ４が完全にオフになる。この
ときＭＯＳトランジスタＭのゲート電圧は約Vddである
が、Vgs＜０なので、ＭＯＳトランジスタＭはオフにな
る。
電位UdがＬレベルの時（ＣＬＫ＝Ｈレベル）、ＮＭＯＳ
スイッチＳ５がオンするのでゲートＧ点の電圧は0Ｖで
あり、ＮＭＯＳスイッチＳ４が完全にオフになる。この
ときＭＯＳトランジスタＭのゲート電圧は約Vddである
が、Vgs＜０なので、ＭＯＳトランジスタＭはオフにな
る。
【００９４】このように、ＭＯＳトランジスタＭのゲー
トの接続点を変えることによって、Ｓ４のゲート電圧は
0とUd＋Vddの間に変化することを維持し、ＭＯＳトラン
ジスタＭのスイッチイング特性を保ちながら、寄生容量
により生じる電荷漏れを解決したのである。
トの接続点を変えることによって、Ｓ４のゲート電圧は
0とUd＋Vddの間に変化することを維持し、ＭＯＳトラン
ジスタＭのスイッチイング特性を保ちながら、寄生容量
により生じる電荷漏れを解決したのである。
【００９５】次に、もう１つ他のブートストラップ回路
を用いたチャージポンプ回路について説明する。ただ
し、チャージポンプ回路の他の部分については同様なの
で説明を省略し、以下ではこのブートストラップ回路の
特徴についてのみ説明する。
を用いたチャージポンプ回路について説明する。ただ
し、チャージポンプ回路の他の部分については同様なの
で説明を省略し、以下ではこのブートストラップ回路の
特徴についてのみ説明する。
【００９６】多くのチャージポンプ回路のアプリケーシ
ョンでは、電圧を昇圧することが重要であり、出力電流
は小さな電流で良い。しかし、最近のアプリケーション
では、電圧を昇圧すると共に、大きな出力電流を得るこ
とがチャージポンプ回路で実現することが要求されてき
ている。
ョンでは、電圧を昇圧することが重要であり、出力電流
は小さな電流で良い。しかし、最近のアプリケーション
では、電圧を昇圧すると共に、大きな出力電流を得るこ
とがチャージポンプ回路で実現することが要求されてき
ている。
【００９７】ＭＯＳトランジスタのオン抵抗Ronは既に
述べたように(3-2)式で表される。したがって、デバイ
スサイズＷ／Ｌの比が大きいほど、オン抵抗Ronが小さ
く、より大きな出力電流が取れる。しかし、デバイスの
チャンネル長Ｌの最小値はプロセスにより定められ、Ｗ
のサイズを大きくすると、チップの面積を増大し、寄生
容量も大きくなる。上式により、高いゲート-ソース間
電圧（Vgs）を提供する方法は大きな出力電流を取る有
効な方法である。
述べたように(3-2)式で表される。したがって、デバイ
スサイズＷ／Ｌの比が大きいほど、オン抵抗Ronが小さ
く、より大きな出力電流が取れる。しかし、デバイスの
チャンネル長Ｌの最小値はプロセスにより定められ、Ｗ
のサイズを大きくすると、チップの面積を増大し、寄生
容量も大きくなる。上式により、高いゲート-ソース間
電圧（Vgs）を提供する方法は大きな出力電流を取る有
効な方法である。
【００９８】図９は大電流出力対応のブートストラップ
回路を示す回路図である。図９（Ａ）に示すように、こ
のブートストラップ回路は２つのコンデンサCb1,Cb2と
８つのＭＯＳスイッチＳ１〜Ｓ８を備えている。Ｓ２、
Ｓ８はＰＭＯＳスイッチ、他はＮＭＯＳスイッチであ
る。ＭＯＳスイッチＳ１〜Ｓ８はクロックパルスＣＬＫ
によって制御されている。
回路を示す回路図である。図９（Ａ）に示すように、こ
のブートストラップ回路は２つのコンデンサCb1,Cb2と
８つのＭＯＳスイッチＳ１〜Ｓ８を備えている。Ｓ２、
Ｓ８はＰＭＯＳスイッチ、他はＮＭＯＳスイッチであ
る。ＭＯＳスイッチＳ１〜Ｓ８はクロックパルスＣＬＫ
によって制御されている。
【００９９】状態１（ＣＬＫ＝Ｈレベル）では、図９
（Ｂ）に示すように、ＮＭＯＳスイッチＳ１、Ｓ３、Ｓ
５、Ｓ６、Ｓ７がオンになる。ＭＯＳトランジスタＭの
ゲートＧの電位は接地電位（０Ｖ）となり、ＭＯＳトラ
ンジスタはオフとなる。ＮＭＯＳスイッチＳ４はそのゲ
ートがゲートＧに接続されているのでオフである。PＭ
ＯＳスイッチＳ２、Ｓ８の基板がソースに接続されてい
るので、Ｓ２、Ｓ８もオフになる。また、２つのコンデ
ンサはCb1,Cb2はVddまで充電される。
（Ｂ）に示すように、ＮＭＯＳスイッチＳ１、Ｓ３、Ｓ
５、Ｓ６、Ｓ７がオンになる。ＭＯＳトランジスタＭの
ゲートＧの電位は接地電位（０Ｖ）となり、ＭＯＳトラ
ンジスタはオフとなる。ＮＭＯＳスイッチＳ４はそのゲ
ートがゲートＧに接続されているのでオフである。PＭ
ＯＳスイッチＳ２、Ｓ８の基板がソースに接続されてい
るので、Ｓ２、Ｓ８もオフになる。また、２つのコンデ
ンサはCb1,Cb2はVddまで充電される。
【０１００】状態２（ＣＬＫ＝Ｌレベル）では、図９
（Ｃ）に示すように、ＮＭＯＳスイッチＳ１、Ｓ３、Ｓ
５、Ｓ６、Ｓ７がオフになり、ＰＭＯＳスイッチＳ２、
Ｓ８がオンになる。これにより、コンデンサCB1,CB2に
蓄えられた電荷がＭＯＳトランジスタＭのゲートＧに注
入される。すると、ＮＭＯＳスイッチＳ４がオンにな
る。ＭＯＳトランジスタＭのゲート・ドレイン間の電圧
Vgdは２つの充電された直列コンデンサCb1,Cb2がゲート
Ｇに接続されるため、2Vddになり、ＭＯＳトランジスタ
Ｍがオンになる。
（Ｃ）に示すように、ＮＭＯＳスイッチＳ１、Ｓ３、Ｓ
５、Ｓ６、Ｓ７がオフになり、ＰＭＯＳスイッチＳ２、
Ｓ８がオンになる。これにより、コンデンサCB1,CB2に
蓄えられた電荷がＭＯＳトランジスタＭのゲートＧに注
入される。すると、ＮＭＯＳスイッチＳ４がオンにな
る。ＭＯＳトランジスタＭのゲート・ドレイン間の電圧
Vgdは２つの充電された直列コンデンサCb1,Cb2がゲート
Ｇに接続されるため、2Vddになり、ＭＯＳトランジスタ
Ｍがオンになる。
【０１０１】上記のブートストラップ回路は２つのコン
デンサCb1,Cb2を並列に充電しているが、これに限定さ
れることなく、３つ以上のコンデンサを並列に充電し、
これらを直列接続して、ＭＯＳトランジスタＭのゲート
・ドレイン間に接続してもよい。これにより、さらに高
いゲート・ドレイン間の電圧Vgdが得られ、オン抵抗を
さらに下げることができる。
デンサCb1,Cb2を並列に充電しているが、これに限定さ
れることなく、３つ以上のコンデンサを並列に充電し、
これらを直列接続して、ＭＯＳトランジスタＭのゲート
・ドレイン間に接続してもよい。これにより、さらに高
いゲート・ドレイン間の電圧Vgdが得られ、オン抵抗を
さらに下げることができる。
【０１０２】このように上記のブートストラップ回路を
備えたチャージプンポ回路において、昇圧された電圧を
スイッチ素子としてのＭＯＳトランジスタＭのゲートＧ
に接続し、より高いゲート-ソース間電圧(Vgs＝2Vdd)を
提供し、より大きい出力電流が得られる。
備えたチャージプンポ回路において、昇圧された電圧を
スイッチ素子としてのＭＯＳトランジスタＭのゲートＧ
に接続し、より高いゲート-ソース間電圧(Vgs＝2Vdd)を
提供し、より大きい出力電流が得られる。
【０１０３】また、上記構成において、スイッチＳ１、
Ｓ６を制御するクロックパルスＣＬＫは振幅Vddである
が、これに代えて、振幅が2Vddのパルス信号ＣＬＫＨを
用いてもよい。これにより、閾値電圧分のロスが無くな
り、Ａ点、Ｃ点の電圧はVddにしてコンデンサCb1,Cb2を
完全にVddまで充電することができる。2Vddのパルス信
号ＣＬＫＨは、例えば図５に示したレベルシフト回路に
よって作成することができる。
Ｓ６を制御するクロックパルスＣＬＫは振幅Vddである
が、これに代えて、振幅が2Vddのパルス信号ＣＬＫＨを
用いてもよい。これにより、閾値電圧分のロスが無くな
り、Ａ点、Ｃ点の電圧はVddにしてコンデンサCb1,Cb2を
完全にVddまで充電することができる。2Vddのパルス信
号ＣＬＫＨは、例えば図５に示したレベルシフト回路に
よって作成することができる。
【０１０４】
【発明の効果】本願において開示された発明のうち、代
表的なものによって得られる効果を説明すれば、以下の
通りである。
表的なものによって得られる効果を説明すれば、以下の
通りである。
【０１０５】本発明はＭＯＳトランジスタを使用したデ
ィクソン・チャージポンプ回路にブートストラップ回路
を設けたことにより、高効率・大電流出力の昇圧回路を
実現することができる。すなわち、ブートストラップ回
路を用いてディクソン・チャージポンプ回路のＭＯＳト
ランジスタがオンになる場合のゲート・ドレイン電圧Vg
dを高い電圧に設定し（従来例ではこの電圧はゼロ）、
ＭＯＳトランジスタの閾値電圧による昇圧電圧の減少を
無くしているので高効率を実現することができる。 ま
た、ゲート・ドレイン電圧Vgdがゼロではなく高い電圧
に設定されるので、ＭＯＳトランジスタのオン抵抗が小
さくなり、大きな出力電流を得ることができる。これに
より、高電圧・大電流を必要とする負荷のドライブが可
能になる。
ィクソン・チャージポンプ回路にブートストラップ回路
を設けたことにより、高効率・大電流出力の昇圧回路を
実現することができる。すなわち、ブートストラップ回
路を用いてディクソン・チャージポンプ回路のＭＯＳト
ランジスタがオンになる場合のゲート・ドレイン電圧Vg
dを高い電圧に設定し（従来例ではこの電圧はゼロ）、
ＭＯＳトランジスタの閾値電圧による昇圧電圧の減少を
無くしているので高効率を実現することができる。 ま
た、ゲート・ドレイン電圧Vgdがゼロではなく高い電圧
に設定されるので、ＭＯＳトランジスタのオン抵抗が小
さくなり、大きな出力電流を得ることができる。これに
より、高電圧・大電流を必要とする負荷のドライブが可
能になる。
【図１】本発明の実施形態に係るチャージポンプ回路を
示す概略回路図である。
示す概略回路図である。
【図２】本発明の実施形態に係るチャージポンプ回路の
動作を説明するための図である。
動作を説明するための図である。
【図３】従来例と本実施形態のチャージポンプ回路にお
いて、ＭＯＳトランジスタの状態を比較した図である。
いて、ＭＯＳトランジスタの状態を比較した図である。
【図４】本発明の実施形態に係るブートストラップ回路
の回路構成例を示す図である。
の回路構成例を示す図である。
【図５】本発明の実施形態に係るレベルシフト回路の構
成例を示す回路図である。
成例を示す回路図である。
【図６】ブートストラップ回路における問題点を説明す
るための回路図である。
るための回路図である。
【図７】本発明の実施形態に係る他のブートストラップ
の回路構成例を示す回路図である。
の回路構成例を示す回路図である。
【図８】本発明の実施形態に係るチャージポンプ回路の
出力電圧波形図である。
出力電圧波形図である。
【図９】本発明の実施形態に係る大電流出力対応のブー
トストラップ回路を示す回路図である。
トストラップ回路を示す回路図である。
【図１０】従来例に係るディクソン・チャージポンプ回
路を示す概略回路図である。
路を示す概略回路図である。
【図１１】従来例に係る４段チャージポンプ回路の概略
回路図を示す概略回路図である。
回路図を示す概略回路図である。
【図１２】従来例に係るＭＯＳトランジスタを使用した
４段ディクソン・チャージポンプ回路を示す概略回路図
である。
４段ディクソン・チャージポンプ回路を示す概略回路図
である。
Ｍ１〜Ｍ５ ＭＯＳトランジスタ Ｃ１〜Ｃ４ コンデンサ Ｓ１〜Ｓ５ スイッチ ＣＬＫ クロックパルス Cb コンデンサ Cout 出力コンデンサ
フロントページの続き (72)発明者 傘 ▲コウ▼ 群馬県桐生市平井町３丁目20番地 平井ハ イツ 303号 (72)発明者 名野 隆夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内
Claims (8)
- 【請求項１】 直列接続された複数のＭＯＳトランジス
タと、これらのＭＯＳトランジスタの各接続点に一端が
接続された複数の第１コンデンサと、これらの第１コン
デンサの他端に交互に逆相のクロックパルスを供給する
クロックドライバーとを具備し、前記ＭＯＳトランジス
タの最終段から昇圧電圧を得るチャージポンプ回路であ
って、さらに前記ＭＯＳトランジスタ毎に、第２コンデ
ンサを含むブートストラップ回路を備え、前記ブートス
トラップ回路は前記クロックパルスが第１の状態の時
に、前記ＭＯＳトランジスタをオフに設定すると共に第
２コンデンサを充電し、第２の状態の時に、充電された
前記第２コンデンサを前記ＭＯＳトランジスタのゲート
・ドレイン間に接続することを特徴とするチャージポン
プ回路。 - 【請求項２】 請求項１に記載のチャージポンプ回路に
おいて、前記ブートストラップ回路は複数のスイッチを
含み、これらのスイッチは前記クロックパルスが第１の
状態の時に前記ＭＯＳトランジスタのゲートに該ＭＯＳ
トランジスタをオフにする電位を供給すると共に前記第
２コンデンサを前記ＭＯＳトランジスタから切り離して
充電し、前記クロックパルスが第２の状態の時に充電さ
れた第２コンデンサを前記ＭＯＳトランジスタのゲート
・ドレイン間に接続することを特徴とするチャージポン
プ回路。 - 【請求項３】 請求項２に記載のチャージポンプ回路に
おいて、前記ブートストラップ回路は２以上の第２コン
デンサを含み、前記複数のスイッチは前記クロックパル
スが第１の状態の時に前記２以上の第２コンデンサを並
列に充電し、前記クロックパルスが第２の状態の時に、
充電された２以上の第２コンデンサを直列に接続して前
記ＭＯＳトランジスタのゲート・ドレイン間に接続する
ことを特徴とするチャージポンプ回路。 - 【請求項４】 請求項１に記載のチャージポンプ回路に
おいて、前記ブートストラップ回路は前記クロックパル
スが第１の状態の時に前記第２コンデンサを電源電位と
接地電位間に接続するための第１、第２のスイッチと、
前記ＭＯＳトランジスタをオフに設定するための第３の
スイッチと、前記クロックパルスが第１の状態の時に前
記第２コンデンサを前記ＭＯＳトランジスタのゲート・
ドレイン間に接続するための第４、第５のスイッチを備
えることを特徴とするチャージポンプ回路。 - 【請求項５】 請求項４に記載のチャージポンプ回路に
おいて、前記ＭＯＳトランジスタのゲートは前記第２コ
ンデンサの高電位側の端子に接続されていることを特徴
とするチャージポンプ回路。 - 【請求項６】 請求項４に記載のチャージポンプ回路に
おいて、前記第１〜第５のスイッチはＭＯＳトランジス
タから成り、前記クロックパルスによって制御されてい
ることを特徴とするチャージポンプ回路。 - 【請求項７】 請求項６に記載のチャージポンプ回路に
おいて、前記第４のスイッチは、前記第２コンデンサと
前記ＭＯＳトランジスタのドレインとの間に接続され、
かつゲートが前記ＭＯＳトランジスタのゲートに接続さ
れていることを特徴とするチャージポンプ回路。 - 【請求項８】 請求項６に記載のチャージポンプ回路に
おいて、前記第１のスイッチは電源電位と前記第２コン
デンサの間に接続され、前記クロックパルスをレベル変
換した電源電圧以上の振幅のクロックパルスによって制
御されることを特徴とするチャージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012705A JP2001211637A (ja) | 2000-01-21 | 2000-01-21 | チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012705A JP2001211637A (ja) | 2000-01-21 | 2000-01-21 | チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001211637A true JP2001211637A (ja) | 2001-08-03 |
Family
ID=18540393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000012705A Pending JP2001211637A (ja) | 2000-01-21 | 2000-01-21 | チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001211637A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006230139A (ja) * | 2005-02-18 | 2006-08-31 | Sanyo Electric Co Ltd | チャージポンプ回路 |
| CN1310410C (zh) * | 2002-11-28 | 2007-04-11 | 华邦电子股份有限公司 | 具有时钟脉冲倍压的电荷泵送电路与方法 |
| US7208996B2 (en) | 2004-03-26 | 2007-04-24 | Sanyo Electric Co., Ltd. | Charge pump circuit |
| CN100449648C (zh) * | 2003-12-24 | 2009-01-07 | 上海贝岭股份有限公司 | 低工作电压驱动的电荷泵电路 |
| US7612412B2 (en) | 2005-03-22 | 2009-11-03 | Seiko Epson Corporation | Semiconductor device and boost circuit |
| JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
| JP2011147247A (ja) * | 2010-01-13 | 2011-07-28 | Oki Semiconductor Co Ltd | ブートストラップ回路及び集積回路 |
| EP3819905A1 (en) * | 2019-11-05 | 2021-05-12 | EM Microelectronic-Marin SA | Gate controller for a change pump converter |
-
2000
- 2000-01-21 JP JP2000012705A patent/JP2001211637A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310410C (zh) * | 2002-11-28 | 2007-04-11 | 华邦电子股份有限公司 | 具有时钟脉冲倍压的电荷泵送电路与方法 |
| CN100449648C (zh) * | 2003-12-24 | 2009-01-07 | 上海贝岭股份有限公司 | 低工作电压驱动的电荷泵电路 |
| US7208996B2 (en) | 2004-03-26 | 2007-04-24 | Sanyo Electric Co., Ltd. | Charge pump circuit |
| JP2006230139A (ja) * | 2005-02-18 | 2006-08-31 | Sanyo Electric Co Ltd | チャージポンプ回路 |
| JP4606193B2 (ja) * | 2005-02-18 | 2011-01-05 | 三洋電機株式会社 | チャージポンプ回路 |
| US7612412B2 (en) | 2005-03-22 | 2009-11-03 | Seiko Epson Corporation | Semiconductor device and boost circuit |
| JP2009303460A (ja) * | 2008-06-17 | 2009-12-24 | Nec Electronics Corp | 昇圧回路 |
| JP2011147247A (ja) * | 2010-01-13 | 2011-07-28 | Oki Semiconductor Co Ltd | ブートストラップ回路及び集積回路 |
| EP3819905A1 (en) * | 2019-11-05 | 2021-05-12 | EM Microelectronic-Marin SA | Gate controller for a change pump converter |
| WO2021089718A1 (en) * | 2019-11-05 | 2021-05-14 | Em Microelectronic-Marin Sa | Gate controller for a charge pump converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215179B2 (en) | Booster circuit | |
| KR100407100B1 (ko) | 차지 펌프 회로 | |
| US6501325B1 (en) | Low voltage supply higher efficiency cross-coupled high voltage charge pumps | |
| US7145382B2 (en) | Charge pump circuit suitable for low-voltage process | |
| US7382176B2 (en) | Charge pump circuit | |
| US8547168B2 (en) | High current drive switched capacitor charge pump | |
| US6515535B2 (en) | Charge pump circuit | |
| KR101048174B1 (ko) | 차지 펌프 회로를 갖는 전자기기 | |
| JPH0519311B2 (ja) | ||
| WO2007146002A2 (en) | Method and system for providing a charge pump for very low voltage applications | |
| JP2815293B2 (ja) | 高効率ｎチャネルチャージポンプ | |
| US6184594B1 (en) | Multi-stage charge pump having high-voltage pump control feedback and method of operating same | |
| JPH1118417A (ja) | 半導体集積回路装置 | |
| US6605985B2 (en) | High-efficiency power charge pump supplying high DC output currents | |
| JP2001211637A (ja) | チャージポンプ回路 | |
| JP2008253031A (ja) | チャージポンプ回路 | |
| CN107306082B (zh) | 电荷泵电路 | |
| Baderna et al. | Power efficiency evaluation in Dickson and voltage doubler charge pump topologies | |
| JP2003033006A (ja) | チャージポンプ回路 | |
| US7973564B1 (en) | High load driving device | |
| JP2003102166A (ja) | チャージポンプ回路 | |
| JP3475178B2 (ja) | チャージポンプ回路 | |
| JP3548161B2 (ja) | チャージポンプ回路 | |
| US6359500B1 (en) | Charge pump with efficient switching techniques | |
| JP2002233134A (ja) | チャージポンプ回路 |