JP2003102166A - チャージポンプ回路 - Google Patents
チャージポンプ回路Info
- Publication number
- JP2003102166A JP2003102166A JP2001289296A JP2001289296A JP2003102166A JP 2003102166 A JP2003102166 A JP 2003102166A JP 2001289296 A JP2001289296 A JP 2001289296A JP 2001289296 A JP2001289296 A JP 2001289296A JP 2003102166 A JP2003102166 A JP 2003102166A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- charge pump
- clock signal
- pump circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 設計及び製造が容易で信頼性の高い高効率の
チャージポンプ回路を提供する。 【解決手段】 各々がダイオード接続され、互いに縦続
接続されたトランジスタＭ1〜Ｍ4を備え、これらトラン
ジスタに容量素子Ｃ1〜Ｃ4を介してクロック信号、反転
クロック信号が交互に供給するチャージポンプ回路にお
いて、トランジスタＭ1〜Ｍ4をデプレッション型のトラ
ンジスタとし、入力側のトランジスタＣ1、Ｃ2のゲート
長を、後段のトランジスタＣ3、Ｃ4のゲート長より大き
くすることで昇圧効率を改善し、単一デバイスのみで構
成することにより、設計及び製造が容易とするととも
に、信頼性を向上させる。
チャージポンプ回路を提供する。 【解決手段】 各々がダイオード接続され、互いに縦続
接続されたトランジスタＭ1〜Ｍ4を備え、これらトラン
ジスタに容量素子Ｃ1〜Ｃ4を介してクロック信号、反転
クロック信号が交互に供給するチャージポンプ回路にお
いて、トランジスタＭ1〜Ｍ4をデプレッション型のトラ
ンジスタとし、入力側のトランジスタＣ1、Ｃ2のゲート
長を、後段のトランジスタＣ3、Ｃ4のゲート長より大き
くすることで昇圧効率を改善し、単一デバイスのみで構
成することにより、設計及び製造が容易とするととも
に、信頼性を向上させる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は外部より集積回路に
供給された電源電圧を昇圧し、内部回路に供給するため
に使用されるチャージポンプに関するものである。 【０００２】 【従来の技術】従来のチャージポンプとしては、例えば
特公平５−６８１８８号公報に開示されるものがある。
これは、図２に示すように、各々がそのドレイン及びゲ
ートを接続され、所謂ダイオード接続され、互いのソー
スとドレインとを接続して多段に縦続接続されたＭＯＳ
トランジスタｍ1〜ｍ6と、ＭＯＳトランジスタｍ1〜ｍ6
のソースのそれぞれに接続された容量素子ｃ1〜ｃ6とを
備え、最前段のＭＯＳトランジスタｍ1のドレイン及びゲ
ートに電圧Ｖiを入力し、ＭＯＳトランジスタｍ1〜ｍ6に
交互にクロック信号φ、反転クロック信号φnをそれぞ
れの容量素子ｃ1〜ｃ6を介して供給し、最終段のＭＯＳ
トランジスタｍ6から昇圧された電圧Ｖoを得るものであ
る。また、入力側から前段の数段、例えば、ＭＯＳトラ
ンジスタｍ1、ｍ2としてはエンハンスメント型のトラン
ジスタを用い、中段のＭＯＳトランジスタｍ3、ｍ4とし
ては０Ｖのしきい値を持つトランジスタを用い、後段の
ＭＯＳトランジスタｍ5、ｍ6としてはデプレッション型
のトランジスタを用いる構成になっている。 【０００３】基板バイアス電圧ＶBが０Ｖのときのトラ
ンジスタのしきい値をＶthとし、基板バイアスによるし
きい値の変化分をΔＶth(B)とすると、各トランジスタ
のしきい値はＶth＋ΔＶth(B)となる。ここで、クロッ
ク信号φが立ち下がっているとして、入力の電圧をＶi
とすると、図２中の点Ａの電位はＶi−(Ｖth＋ΔＶth(
i))となる(＝ＶA0)。このときの点Ｂの電位は反転クロ
ック信号φnが立ち上がるためＶφとなり(＝ＶB0)、点
Ｃの電位はＶφ−(Ｖth＋ΔＶth(φ))となる(＝ＶC 0)。 【０００４】次にクロック信号φが立ち上がることによ
り、点Ａの電位はＶi−(Ｖth＋ΔＶ th(i))＋Ｖφとなり
(＝ＶA1）、点Ｂの電位はＶA1−(Ｖth＋ΔＶth(A1))と
なる(＝ＶB1）。このときの点Ｃの電位はＶC0＋Ｖφと
なる(＝ＶC1）。再びクロック信号φが立ち下がると、
点Ａの電位がＶA0に戻り、点ＢはＶB1＋Ｖφ(＝ＶB2)、
点ＣはＶB1−(Ｖth＋ΔＶth(B1))となる(＝ＶC2)。さら
にクロック信号φが立ち上がると、点Ａの電位はＶA1と
なり、点ＢはＶB1に戻り、点ＣはＶC2＋Ｖφとなる。 【０００５】以上の動作を繰り返すことで、チャージポ
ンプは入力電圧を昇圧していくが、入力側から見て後段
になればなるほど、ΔＶBの値が大きくなり、昇圧効率
が落ちていく。これを解決するために、後段に中段以降
に０Ｖしきい値のトランジスタおよびデプレッショント
ランジスタ等のＶthが低いデバイスを使用することで、
効率を落とさずに昇圧ができるようにしている。 【０００６】 【発明が解決しようとする課題】しかしながら、従来の
ものは、入力側から見て前段にエンハンスメントトラン
ジスタ、中段に０ＶのＶｔｈを持つトランジスタ、後段
にデプレッショントランジスタを用いるといったよう
に、３種類のデバイスを使用している。このように、複
数種類のデバイスを用いることでそれぞれの製造工程で
の作り込みも困難になり、さらに回路の信頼性も悪くな
る。また、回路シミュレーション時も使用するモデルが
複数あるために、高い精度のシミュレーションができな
いといった問題を有していた。 【０００７】そこで、本発明はチャージポンプ回路を構
成するデバイスを１種類にし、上記問題点を解決するこ
とを目的とするものである。 【０００８】 【課題を解決するための手段】本発明のチャージポンプ
回路は、各々がダイオード接続され、多段に縦続接続さ
れた複数のトランジスタと、上記各トランジスタに接続
された容量素子とを備え、最前段の上記トランジスタに
特定電圧を入力し、上記複数のトランジスタに交互にク
ロック信号、反転クロック信号をそれぞれの上記容量を
介して供給し、最終段の上記トランジスタから昇圧され
た電圧を得るチャージポンプ回路であって、上記複数の
トランジスタはデプレッション型であり、特定段の上記
トランジスタのゲート長を、後段の上記トランジスタの
ゲート長より大きくしたことを特徴とする。 【０００９】 【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を実施例に基づき詳細に説明する。 【００１０】本発明の実施例のチャージポンプ回路につ
いて説明する。図１は本例の構成を示す電気回路図であ
る。本例のチャージポンプ回路は、各々がそのドレイン
及びゲートを接続され、所謂ダイオード接続され、互い
のソースとドレインとを接続して多段に縦続接続された
デプレッション型のＮチャネルＭＯＳトランジスタＭ 1
〜Ｍ4と、ＭＯＳトランジスタＭ1〜Ｍ4のソースのそれ
ぞれに接続された容量素子Ｃ1〜Ｃ4とを備え、最前段の
ＭＯＳトランジスタＭ1のドレイン及びゲートに特定の
電圧Ｖiを入力し、ＭＯＳトランジスタＭ1〜Ｍ4に交互に
クロック信号φ、反転クロック信号φnをそれぞれの容
量素子Ｃ1〜Ｃ4を介して供給し、最終段のＭＯＳトラン
ジスタＭ4のソースから昇圧された電圧Ｖoを得る。 【００１１】本例のチャージポンプ回路は、ダイオード
接続したトランジスタを縦続接続し、これらにそれぞれ
の容量素子を介して交互にクロック信号、これと位相の
反転する反転クロック信号を与えるというチャージポン
プ回路の基本構成において、従来技術のチャージポンプ
回路とほぼ同様である。本例のものと従来のものとの相
違点は、本例のチャージポンプ回路では、ＭＯＳトラン
ジスタが、総てデプレッション型のトランジスタで構成
してあること、入力側の所定数の段のトランジスタのゲ
ート長を後段のトランジスタのゲート長より大きくした
ことである。すなわち、本例のチャージポンプ回路の前
段部はダイオード接続されたゲート長の長いデプレッシ
ョン型のＭＯＳトランジスタＭ1、Ｍ2、後段部はダイオ
ード接続されたゲート長の短いデプレッション型のＭＯ
ＳトランジスタＭ3、Ｍ4が縦続接続されている。ゲート
長Ｌの比は、前段と後段とで、例えば、５対２とする。 【００１２】次に、本例の動作について図１を参照しな
がら説明する。まず、基板電圧が０Ｖのときのデプレッ
ション型のトランジスタのしきい値をＶthとし（＜０
Ｖ）、基板電圧によるしきい値電圧の変化分をΔＶ
th(B)とする。クロックφが立ち下がっている状態で容
量Ｃ1に充電を行うと、容量Ｃ1に蓄積された電荷量はＱ
1＝Ｃ1ＶA0となる。このときＭＯＳトランジスタＭ1が
デプレッション型であるためＶth分のロスがなくＶA0＝
Ｖiとなる。 【００１３】次に、クロックφが立ち上がると、ＶA1＝
Ｖi＋Ｖφとなる。このとき、理想的には容量素子Ｃ1に
蓄積された電荷はすべて容量素子Ｃ2に充電されるはず
であるが、ＭＯＳトランジスタＭ1がデプレッションで
あるために、逆流する電荷が存在する。逆流する電荷量
をＱr1とすると、容量素子Ｃ２に蓄積される電荷量は、
Ｑ2＝Ｑ1−Ｑr1となる。この逆流電荷量Ｑr1はトランジ
スタＭ１の電流式よりＱr1＝ＷμＣox(Ｖgs−(Ｖth＋Δ
Ｖth(i)))2ｔ／２ＬにおいてＶgs＝０Ｖであらわされ
る。すなわち、Ｑr1＝ＷμＣox(Ｖth＋ΔＶth(i))2ｔ／
２Ｌである。ここで、Ｗ、Ｌ、μ、Ｃox、ｔはそれぞ
れ、トランジスタのゲート幅、ゲート長、キャリアの移
動度、単位面積当たりのゲート酸化膜容量、チャージポ
ンプの容量充放電時間である。この式において、Ｖthが
負であるため、Ｖth＋ΔＶth(i)の項の値としては大き
くなく、トランジスタのサイズによってＱr1を低減でき
ることがわかる。このときの点Ｂの電位ＶB1はＶr1を逆
流による電圧損失分とすると、ＶB1＝ＶA1-Ｖr1であ
り、Ｖφ＞Ｖr1であれば昇圧されることになる。この状
態において、Ｖr1∝Ｑr1であるため、トランジスタのゲ
ート長ＬによってＶr1も低減できる。 【００１４】さらに、クロックφが再度立ち下がると、
点Ｂの電位はＶB2＝ＶB1＋Ｖφであり、点Ｃの電位ＶC2
＝ＶB2−Ｖr2に対してＶφ＞Ｖr2であれば同様に昇圧さ
れたことになる。 【００１５】後段部においては、基板バイアス効果の影
響でΔＶth(B)の値が大きくなる。そのため、ある点以
降ではＶth＋ΔＶth(B)が正となり、見かけ上トランジ
スタはデプレッション型ではなくなる。したがって、電
荷の逆流は起こらず、それによる損失もなくなる。よっ
て、ゲート長Ｌを大きくする必要は無くサイズを縮小で
きる。また、今度はＶｔｈの損失が生じるが、もともと
のＶthが負であったため、基板バイアス効果の影響を受
けてもＶth＋ΔＶth(B)の値はせいぜい１Ｖ程度までに
しかならず、Ｖthによる損失も低減できている。 【００１６】本例によれば、ＥＥＰＲＯＭ(電気的消去
書き込み可能不揮発性メモリ)等の消去および書き込み
に必要となる高電圧を電源電圧から昇圧することで供給
することができ、単一電源化を実現できるという効果が
ある。 【００１７】上述の実施例において、ＮチャンネルＭＯ
Ｓトランジスタを使用した場合について説明したが、Ｐ
チャンネルＭＯＳトランジスタを用いることで、入力電
圧Ｖ iを負方向に昇圧する回路を構成することができ
る。 【００１８】また、上述の実施例において、トランジス
タのゲート長Ｌを前段部および後段部の２種類とした
が、ゲート長Ｌを３種類以上とすることでも同様の作用
効果が得られる。例えば、最前段のトランジスタから個
々のトランジスタのゲート長Ｌを、徐々に小さくしてい
くことも可能である。 【００１９】 【発明の効果】本発明の構成によれば、チャージポンプ
回路を構成するデバイスはデプレッション型のトランジ
スタ１種類のみであり、製造工程のデバイスの作り込み
が容易になるとともに、構成するデバイスの種類を減少
させることによって回路自体の信頼性を増すことができ
る。 【００２０】また、デプレッション型のトランジスタで
構成するために生ずる電荷の逆流の問題は基板バイアス
効果の影響の小さい入力側から見た前段部のトランジス
タのゲート長Ｌを大きくすることで低減でき、高効率の
昇圧動作が可能となる。 【００２１】また、回路の最適化に関しても、従来のも
ののように個々のデバイスの特性を変更をすること無
く、１種類のデバイスのレイアウト上の変更のみで容易
に実現できる。
供給された電源電圧を昇圧し、内部回路に供給するため
に使用されるチャージポンプに関するものである。 【０００２】 【従来の技術】従来のチャージポンプとしては、例えば
特公平５−６８１８８号公報に開示されるものがある。
これは、図２に示すように、各々がそのドレイン及びゲ
ートを接続され、所謂ダイオード接続され、互いのソー
スとドレインとを接続して多段に縦続接続されたＭＯＳ
トランジスタｍ1〜ｍ6と、ＭＯＳトランジスタｍ1〜ｍ6
のソースのそれぞれに接続された容量素子ｃ1〜ｃ6とを
備え、最前段のＭＯＳトランジスタｍ1のドレイン及びゲ
ートに電圧Ｖiを入力し、ＭＯＳトランジスタｍ1〜ｍ6に
交互にクロック信号φ、反転クロック信号φnをそれぞ
れの容量素子ｃ1〜ｃ6を介して供給し、最終段のＭＯＳ
トランジスタｍ6から昇圧された電圧Ｖoを得るものであ
る。また、入力側から前段の数段、例えば、ＭＯＳトラ
ンジスタｍ1、ｍ2としてはエンハンスメント型のトラン
ジスタを用い、中段のＭＯＳトランジスタｍ3、ｍ4とし
ては０Ｖのしきい値を持つトランジスタを用い、後段の
ＭＯＳトランジスタｍ5、ｍ6としてはデプレッション型
のトランジスタを用いる構成になっている。 【０００３】基板バイアス電圧ＶBが０Ｖのときのトラ
ンジスタのしきい値をＶthとし、基板バイアスによるし
きい値の変化分をΔＶth(B)とすると、各トランジスタ
のしきい値はＶth＋ΔＶth(B)となる。ここで、クロッ
ク信号φが立ち下がっているとして、入力の電圧をＶi
とすると、図２中の点Ａの電位はＶi−(Ｖth＋ΔＶth(
i))となる(＝ＶA0)。このときの点Ｂの電位は反転クロ
ック信号φnが立ち上がるためＶφとなり(＝ＶB0)、点
Ｃの電位はＶφ−(Ｖth＋ΔＶth(φ))となる(＝ＶC 0)。 【０００４】次にクロック信号φが立ち上がることによ
り、点Ａの電位はＶi−(Ｖth＋ΔＶ th(i))＋Ｖφとなり
(＝ＶA1）、点Ｂの電位はＶA1−(Ｖth＋ΔＶth(A1))と
なる(＝ＶB1）。このときの点Ｃの電位はＶC0＋Ｖφと
なる(＝ＶC1）。再びクロック信号φが立ち下がると、
点Ａの電位がＶA0に戻り、点ＢはＶB1＋Ｖφ(＝ＶB2)、
点ＣはＶB1−(Ｖth＋ΔＶth(B1))となる(＝ＶC2)。さら
にクロック信号φが立ち上がると、点Ａの電位はＶA1と
なり、点ＢはＶB1に戻り、点ＣはＶC2＋Ｖφとなる。 【０００５】以上の動作を繰り返すことで、チャージポ
ンプは入力電圧を昇圧していくが、入力側から見て後段
になればなるほど、ΔＶBの値が大きくなり、昇圧効率
が落ちていく。これを解決するために、後段に中段以降
に０Ｖしきい値のトランジスタおよびデプレッショント
ランジスタ等のＶthが低いデバイスを使用することで、
効率を落とさずに昇圧ができるようにしている。 【０００６】 【発明が解決しようとする課題】しかしながら、従来の
ものは、入力側から見て前段にエンハンスメントトラン
ジスタ、中段に０ＶのＶｔｈを持つトランジスタ、後段
にデプレッショントランジスタを用いるといったよう
に、３種類のデバイスを使用している。このように、複
数種類のデバイスを用いることでそれぞれの製造工程で
の作り込みも困難になり、さらに回路の信頼性も悪くな
る。また、回路シミュレーション時も使用するモデルが
複数あるために、高い精度のシミュレーションができな
いといった問題を有していた。 【０００７】そこで、本発明はチャージポンプ回路を構
成するデバイスを１種類にし、上記問題点を解決するこ
とを目的とするものである。 【０００８】 【課題を解決するための手段】本発明のチャージポンプ
回路は、各々がダイオード接続され、多段に縦続接続さ
れた複数のトランジスタと、上記各トランジスタに接続
された容量素子とを備え、最前段の上記トランジスタに
特定電圧を入力し、上記複数のトランジスタに交互にク
ロック信号、反転クロック信号をそれぞれの上記容量を
介して供給し、最終段の上記トランジスタから昇圧され
た電圧を得るチャージポンプ回路であって、上記複数の
トランジスタはデプレッション型であり、特定段の上記
トランジスタのゲート長を、後段の上記トランジスタの
ゲート長より大きくしたことを特徴とする。 【０００９】 【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を実施例に基づき詳細に説明する。 【００１０】本発明の実施例のチャージポンプ回路につ
いて説明する。図１は本例の構成を示す電気回路図であ
る。本例のチャージポンプ回路は、各々がそのドレイン
及びゲートを接続され、所謂ダイオード接続され、互い
のソースとドレインとを接続して多段に縦続接続された
デプレッション型のＮチャネルＭＯＳトランジスタＭ 1
〜Ｍ4と、ＭＯＳトランジスタＭ1〜Ｍ4のソースのそれ
ぞれに接続された容量素子Ｃ1〜Ｃ4とを備え、最前段の
ＭＯＳトランジスタＭ1のドレイン及びゲートに特定の
電圧Ｖiを入力し、ＭＯＳトランジスタＭ1〜Ｍ4に交互に
クロック信号φ、反転クロック信号φnをそれぞれの容
量素子Ｃ1〜Ｃ4を介して供給し、最終段のＭＯＳトラン
ジスタＭ4のソースから昇圧された電圧Ｖoを得る。 【００１１】本例のチャージポンプ回路は、ダイオード
接続したトランジスタを縦続接続し、これらにそれぞれ
の容量素子を介して交互にクロック信号、これと位相の
反転する反転クロック信号を与えるというチャージポン
プ回路の基本構成において、従来技術のチャージポンプ
回路とほぼ同様である。本例のものと従来のものとの相
違点は、本例のチャージポンプ回路では、ＭＯＳトラン
ジスタが、総てデプレッション型のトランジスタで構成
してあること、入力側の所定数の段のトランジスタのゲ
ート長を後段のトランジスタのゲート長より大きくした
ことである。すなわち、本例のチャージポンプ回路の前
段部はダイオード接続されたゲート長の長いデプレッシ
ョン型のＭＯＳトランジスタＭ1、Ｍ2、後段部はダイオ
ード接続されたゲート長の短いデプレッション型のＭＯ
ＳトランジスタＭ3、Ｍ4が縦続接続されている。ゲート
長Ｌの比は、前段と後段とで、例えば、５対２とする。 【００１２】次に、本例の動作について図１を参照しな
がら説明する。まず、基板電圧が０Ｖのときのデプレッ
ション型のトランジスタのしきい値をＶthとし（＜０
Ｖ）、基板電圧によるしきい値電圧の変化分をΔＶ
th(B)とする。クロックφが立ち下がっている状態で容
量Ｃ1に充電を行うと、容量Ｃ1に蓄積された電荷量はＱ
1＝Ｃ1ＶA0となる。このときＭＯＳトランジスタＭ1が
デプレッション型であるためＶth分のロスがなくＶA0＝
Ｖiとなる。 【００１３】次に、クロックφが立ち上がると、ＶA1＝
Ｖi＋Ｖφとなる。このとき、理想的には容量素子Ｃ1に
蓄積された電荷はすべて容量素子Ｃ2に充電されるはず
であるが、ＭＯＳトランジスタＭ1がデプレッションで
あるために、逆流する電荷が存在する。逆流する電荷量
をＱr1とすると、容量素子Ｃ２に蓄積される電荷量は、
Ｑ2＝Ｑ1−Ｑr1となる。この逆流電荷量Ｑr1はトランジ
スタＭ１の電流式よりＱr1＝ＷμＣox(Ｖgs−(Ｖth＋Δ
Ｖth(i)))2ｔ／２ＬにおいてＶgs＝０Ｖであらわされ
る。すなわち、Ｑr1＝ＷμＣox(Ｖth＋ΔＶth(i))2ｔ／
２Ｌである。ここで、Ｗ、Ｌ、μ、Ｃox、ｔはそれぞ
れ、トランジスタのゲート幅、ゲート長、キャリアの移
動度、単位面積当たりのゲート酸化膜容量、チャージポ
ンプの容量充放電時間である。この式において、Ｖthが
負であるため、Ｖth＋ΔＶth(i)の項の値としては大き
くなく、トランジスタのサイズによってＱr1を低減でき
ることがわかる。このときの点Ｂの電位ＶB1はＶr1を逆
流による電圧損失分とすると、ＶB1＝ＶA1-Ｖr1であ
り、Ｖφ＞Ｖr1であれば昇圧されることになる。この状
態において、Ｖr1∝Ｑr1であるため、トランジスタのゲ
ート長ＬによってＶr1も低減できる。 【００１４】さらに、クロックφが再度立ち下がると、
点Ｂの電位はＶB2＝ＶB1＋Ｖφであり、点Ｃの電位ＶC2
＝ＶB2−Ｖr2に対してＶφ＞Ｖr2であれば同様に昇圧さ
れたことになる。 【００１５】後段部においては、基板バイアス効果の影
響でΔＶth(B)の値が大きくなる。そのため、ある点以
降ではＶth＋ΔＶth(B)が正となり、見かけ上トランジ
スタはデプレッション型ではなくなる。したがって、電
荷の逆流は起こらず、それによる損失もなくなる。よっ
て、ゲート長Ｌを大きくする必要は無くサイズを縮小で
きる。また、今度はＶｔｈの損失が生じるが、もともと
のＶthが負であったため、基板バイアス効果の影響を受
けてもＶth＋ΔＶth(B)の値はせいぜい１Ｖ程度までに
しかならず、Ｖthによる損失も低減できている。 【００１６】本例によれば、ＥＥＰＲＯＭ(電気的消去
書き込み可能不揮発性メモリ)等の消去および書き込み
に必要となる高電圧を電源電圧から昇圧することで供給
することができ、単一電源化を実現できるという効果が
ある。 【００１７】上述の実施例において、ＮチャンネルＭＯ
Ｓトランジスタを使用した場合について説明したが、Ｐ
チャンネルＭＯＳトランジスタを用いることで、入力電
圧Ｖ iを負方向に昇圧する回路を構成することができ
る。 【００１８】また、上述の実施例において、トランジス
タのゲート長Ｌを前段部および後段部の２種類とした
が、ゲート長Ｌを３種類以上とすることでも同様の作用
効果が得られる。例えば、最前段のトランジスタから個
々のトランジスタのゲート長Ｌを、徐々に小さくしてい
くことも可能である。 【００１９】 【発明の効果】本発明の構成によれば、チャージポンプ
回路を構成するデバイスはデプレッション型のトランジ
スタ１種類のみであり、製造工程のデバイスの作り込み
が容易になるとともに、構成するデバイスの種類を減少
させることによって回路自体の信頼性を増すことができ
る。 【００２０】また、デプレッション型のトランジスタで
構成するために生ずる電荷の逆流の問題は基板バイアス
効果の影響の小さい入力側から見た前段部のトランジス
タのゲート長Ｌを大きくすることで低減でき、高効率の
昇圧動作が可能となる。 【００２１】また、回路の最適化に関しても、従来のも
ののように個々のデバイスの特性を変更をすること無
く、１種類のデバイスのレイアウト上の変更のみで容易
に実現できる。
【図面の簡単な説明】
【図１】本発明の実施例のチャージポンプ回路の構成を
示す電気回路図。 【図２】従来のチャージポンプ回路の構成を示す電気回
路図。 【符号の説明】 Ｍ1〜Ｍ4 デプレッション型のトランジスタ Ｃ1〜Ｃ4 容量素子
示す電気回路図。 【図２】従来のチャージポンプ回路の構成を示す電気回
路図。 【符号の説明】 Ｍ1〜Ｍ4 デプレッション型のトランジスタ Ｃ1〜Ｃ4 容量素子
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 松原 俊明
栃木県那須郡塩原町大字下田野531−１
日本プレシジョン・サーキッツ株式会社内
Ｆターム(参考） 5H730 AS04 BB02 DD04
Claims (1)
- 【特許請求の範囲】 【請求項１】 各々がダイオード接続され、多段に縦続
接続された複数のトランジスタと、上記各トランジスタ
に接続された容量素子とを備え、最前段の上記トランジ
スタに特定電圧を入力し、上記複数のトランジスタに交
互にクロック信号、反転クロック信号をそれぞれの上記
容量を介して供給し、最終段の上記トランジスタから昇
圧された電圧を得るチャージポンプ回路であって、 上記複数のトランジスタはデプレッション型であり、 特定段の上記トランジスタのゲート長を、後段の上記ト
ランジスタのゲート長より大きくしたことを特徴とした
チャージポンプ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289296A JP4790945B2 (ja) | 2001-09-21 | 2001-09-21 | チャージポンプ回路 |
| US10/237,714 US6670844B2 (en) | 2001-09-21 | 2002-09-04 | Charge pump circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001289296A JP4790945B2 (ja) | 2001-09-21 | 2001-09-21 | チャージポンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003102166A true JP2003102166A (ja) | 2003-04-04 |
| JP4790945B2 JP4790945B2 (ja) | 2011-10-12 |
Family
ID=19111809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001289296A Expired - Fee Related JP4790945B2 (ja) | 2001-09-21 | 2001-09-21 | チャージポンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6670844B2 (ja) |
| JP (1) | JP4790945B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228679A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Instruments Inc | チャージポンプ回路 |
| US7872289B2 (en) | 2007-12-07 | 2011-01-18 | Kabushiki Kaisha Toshiba | Semiconductor device including memory cell having charge accumulation layer |
| JP2020124078A (ja) * | 2019-01-31 | 2020-08-13 | ローム株式会社 | チャージポンプ回路、半導体装置、半導体記憶装置及び電気機器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6888399B2 (en) * | 2002-02-08 | 2005-05-03 | Rohm Co., Ltd. | Semiconductor device equipped with a voltage step-up circuit |
| TW595128B (en) * | 2002-04-09 | 2004-06-21 | Mstar Semiconductor Inc | Radio frequency data communication device in CMOS process |
| TW200427223A (en) * | 2003-05-29 | 2004-12-01 | Macronix Int Co Ltd | Voltage stabilizer of charge pump |
| US7227764B2 (en) * | 2003-05-29 | 2007-06-05 | Macronix International Co., Ltd. | Voltage-regulating device for charge pump |
| US7239193B2 (en) * | 2003-12-25 | 2007-07-03 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US8456874B2 (en) * | 2009-07-15 | 2013-06-04 | Ramot At Tel Aviv University Ltd. | Partial arbitrary matrix topology (PMAT) and general transposed serial-parallel topology (GTSP) capacitive matrix converters |
| US8619445B1 (en) | 2013-03-15 | 2013-12-31 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
| US9203299B2 (en) * | 2013-03-15 | 2015-12-01 | Artic Sand Technologies, Inc. | Controller-driven reconfiguration of switched-capacitor power converter |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139282A (ja) * | 1994-07-25 | 1996-05-31 | Seiko Instr Inc | 半導体集積回路装置及び電子機器 |
| JP2001231248A (ja) * | 2000-02-16 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7102422B1 (en) * | 1994-04-20 | 2006-09-05 | Nippon Steel Corporation | Semiconductor booster circuit having cascaded MOS transistors |
| JP3905418B2 (ja) * | 2001-05-18 | 2007-04-18 | セイコーインスツル株式会社 | 電源装置および電子機器 |
| JP2003033008A (ja) * | 2001-07-11 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 集積回路装置 |
-
2001
- 2001-09-21 JP JP2001289296A patent/JP4790945B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-04 US US10/237,714 patent/US6670844B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139282A (ja) * | 1994-07-25 | 1996-05-31 | Seiko Instr Inc | 半導体集積回路装置及び電子機器 |
| JP2001231248A (ja) * | 2000-02-16 | 2001-08-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228679A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Instruments Inc | チャージポンプ回路 |
| US7872289B2 (en) | 2007-12-07 | 2011-01-18 | Kabushiki Kaisha Toshiba | Semiconductor device including memory cell having charge accumulation layer |
| US8049259B2 (en) | 2007-12-07 | 2011-11-01 | Kabushiki Kaisha Toshiba | Semiconductor device including memory cell having charge accumulation layer |
| US8829582B2 (en) | 2007-12-07 | 2014-09-09 | Kabushiki Kaisha Toshiba | Semiconductor device including memory cell having charge accumulation layer |
| US9190157B2 (en) | 2007-12-07 | 2015-11-17 | Kabushiki Kaisha Toshiba | Semiconductor device including memory cell having charge accumulation layer |
| JP2020124078A (ja) * | 2019-01-31 | 2020-08-13 | ローム株式会社 | チャージポンプ回路、半導体装置、半導体記憶装置及び電気機器 |
| JP7224943B2 (ja) | 2019-01-31 | 2023-02-20 | ローム株式会社 | チャージポンプ回路、半導体装置、半導体記憶装置及び電気機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6670844B2 (en) | 2003-12-30 |
| US20030058665A1 (en) | 2003-03-27 |
| JP4790945B2 (ja) | 2011-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW543259B (en) | Charge pump circuit and operation method of a non-volatile memory using the same | |
| US7215179B2 (en) | Booster circuit | |
| US6878981B2 (en) | Triple-well charge pump stage with no threshold voltage back-bias effect | |
| US4970409A (en) | Voltage multiplier for nonvolatile semiconductor memory | |
| US4935644A (en) | Charge pump circuit having a boosted output signal | |
| JP2718375B2 (ja) | チャージポンプ回路 | |
| US6914791B1 (en) | High efficiency triple well charge pump circuit | |
| EP0836268A1 (en) | Improved positive charge pump | |
| US7145382B2 (en) | Charge pump circuit suitable for low-voltage process | |
| JP3872927B2 (ja) | 昇圧回路 | |
| US20160006349A1 (en) | Four-phase charge pump circuit | |
| US6747897B2 (en) | Semiconductor charge pump circuit and nonvolatile semiconductor memory device | |
| US6828849B2 (en) | Voltage generating/transferring circuit | |
| JP2000069745A (ja) | 昇圧回路 | |
| JP2009509481A (ja) | 広範囲の供給電圧のための効率的なチャージポンプ | |
| US6356137B1 (en) | Voltage boost circuit with low power supply voltage | |
| JP2003102166A (ja) | チャージポンプ回路 | |
| JPH0322560A (ja) | チャージポンプ | |
| US20100283533A1 (en) | Charge pump circuit and method | |
| CN107306082B (zh) | 电荷泵电路 | |
| JPS63268196A (ja) | 半導体集積回路 | |
| US20010052812A1 (en) | Charge-pump circuit and control method thereof | |
| JP2001211637A (ja) | チャージポンプ回路 | |
| KR100296861B1 (ko) | 전하 펌프 | |
| JPH07298607A (ja) | 半導体昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |