JP2002305872A - 昇圧電圧の調節が可能な昇圧回路及び昇圧電圧を生成する方法並びにそれを具備する集積回路 - Google Patents
昇圧電圧の調節が可能な昇圧回路及び昇圧電圧を生成する方法並びにそれを具備する集積回路Info
- Publication number
- JP2002305872A JP2002305872A JP2002013347A JP2002013347A JP2002305872A JP 2002305872 A JP2002305872 A JP 2002305872A JP 2002013347 A JP2002013347 A JP 2002013347A JP 2002013347 A JP2002013347 A JP 2002013347A JP 2002305872 A JP2002305872 A JP 2002305872A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control signal
- phase
- response
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 昇圧電圧の調節が可能な電圧昇圧回路及び昇
圧電圧を生成する方法並びにそれを具備する集積回路を
提供する。 【解決手段】 電圧昇圧回路は、制御信号発生部、発振
手段及び電荷ポンプ部を具備する。制御信号発生部は、
昇圧電圧を受信して昇圧電圧の電圧値を調節するための
昇圧電圧選択信号に応答して制御信号を生じる。発振手
段は、制御信号に応答して相補的な位相を有する内部ク
ロック信号対を生じる。電荷ポンプ部は、対応する内部
クロック信号対を各々受信して昇圧電圧を生じる。本発
明に係る電圧昇圧回路により生じる昇圧電圧のリプル現
象が減少し、生じる昇圧電圧を調節して所望の昇圧電圧
を得られる。
圧電圧を生成する方法並びにそれを具備する集積回路を
提供する。 【解決手段】 電圧昇圧回路は、制御信号発生部、発振
手段及び電荷ポンプ部を具備する。制御信号発生部は、
昇圧電圧を受信して昇圧電圧の電圧値を調節するための
昇圧電圧選択信号に応答して制御信号を生じる。発振手
段は、制御信号に応答して相補的な位相を有する内部ク
ロック信号対を生じる。電荷ポンプ部は、対応する内部
クロック信号対を各々受信して昇圧電圧を生じる。本発
明に係る電圧昇圧回路により生じる昇圧電圧のリプル現
象が減少し、生じる昇圧電圧を調節して所望の昇圧電圧
を得られる。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路に係り、特
に昇圧電圧の調節が可能な昇圧回路に関する。
に昇圧電圧の調節が可能な昇圧回路に関する。
【０００２】
【従来の技術】集積回路が応用される分野のうち電源電
圧より高い電圧を必要とする分野は非常に多い。例え
ば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａ
ｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯ
Ｍ）またはフラッシュＥＥＰＲＯＭのような不揮発性メ
モリは電源電圧より高い読出し電圧を必要とする。この
ような高い電圧は一般にメモリ回路と共に集積された電
圧昇圧（または掛け算）回路によって生じる。
圧より高い電圧を必要とする分野は非常に多い。例え
ば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａ
ｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯ
Ｍ）またはフラッシュＥＥＰＲＯＭのような不揮発性メ
モリは電源電圧より高い読出し電圧を必要とする。この
ような高い電圧は一般にメモリ回路と共に集積された電
圧昇圧（または掛け算）回路によって生じる。
【０００３】従来の電圧昇圧回路のうちの電荷ポンプの
原理を利用して実現されるものにおいて、電荷ポンピン
グに使われるキャパシタのキャパシタンスは、全体回路
に使われるクロック信号の周波数及び駆動しようとする
回路によって決定される。駆動しようとする回路に使わ
れるクロック信号の周波数が電圧昇圧回路で必要とする
周波数より低い場合には、電圧昇圧回路にはオン−チッ
プ化できない程度の大きいキャパシタンスを有するキャ
パシタが必要である。したがって、このような電圧昇圧
回路の外部には追加的に大きいキャパシタンスを有する
キャパシタが使われる。電圧昇圧回路の外部に大きいキ
ャパシタンスを有するキャパシタを追加的に使用する場
合には、電圧昇圧回路のチップとキャパシタの連結部分
でのポテンシャルがチップに供給される電源電圧より高
まる。これによって、チップのパッド部分にポテンシャ
ルの差を考慮した追加的な回路が使われねばならない。
原理を利用して実現されるものにおいて、電荷ポンピン
グに使われるキャパシタのキャパシタンスは、全体回路
に使われるクロック信号の周波数及び駆動しようとする
回路によって決定される。駆動しようとする回路に使わ
れるクロック信号の周波数が電圧昇圧回路で必要とする
周波数より低い場合には、電圧昇圧回路にはオン−チッ
プ化できない程度の大きいキャパシタンスを有するキャ
パシタが必要である。したがって、このような電圧昇圧
回路の外部には追加的に大きいキャパシタンスを有する
キャパシタが使われる。電圧昇圧回路の外部に大きいキ
ャパシタンスを有するキャパシタを追加的に使用する場
合には、電圧昇圧回路のチップとキャパシタの連結部分
でのポテンシャルがチップに供給される電源電圧より高
まる。これによって、チップのパッド部分にポテンシャ
ルの差を考慮した追加的な回路が使われねばならない。
【０００４】また、電圧昇圧回路が設計された周波数よ
り低いかまたは高いかの周波数領域で動作すれば、昇圧
された電圧値が可変して全体回路の誤動作が誘発される
問題がある。これを解決するために従来の電圧昇圧回路
のうち外部から活性化信号を受信して内部クロックを生
じる発振手段と、内部クロックを受信して電源電圧を昇
圧して出力する昇圧手段とを具備する電圧昇圧回路も存
在する。このような電圧昇圧回路は全体回路の動作に独
立的なクロック信号を使用して電圧を昇圧することによ
って昇圧動作速度を向上させて全体回路も小さくでき
る。
り低いかまたは高いかの周波数領域で動作すれば、昇圧
された電圧値が可変して全体回路の誤動作が誘発される
問題がある。これを解決するために従来の電圧昇圧回路
のうち外部から活性化信号を受信して内部クロックを生
じる発振手段と、内部クロックを受信して電源電圧を昇
圧して出力する昇圧手段とを具備する電圧昇圧回路も存
在する。このような電圧昇圧回路は全体回路の動作に独
立的なクロック信号を使用して電圧を昇圧することによ
って昇圧動作速度を向上させて全体回路も小さくでき
る。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の電圧昇圧回路は、一応負荷電流や発振手段
の回路が一定に実現されれば、昇圧電圧がすべて固定さ
れた値、例えば電源電圧の２倍程度を生じて、出力され
る昇圧電圧を調節し難い問題がある。また、電荷ポンプ
に使われるキャパシタによって昇圧電圧のリプル（ｒｉ
ｐｐｌｅ）現象が生じる問題もある。そこで、本発明
は、生じる昇圧電圧が固定されずに所望の昇圧電圧レベ
ルへの調節が可能であり、また、生じる昇圧電圧のリプ
ル現象を減らせる昇圧回路を提供することを目的とす
る。
ような従来の電圧昇圧回路は、一応負荷電流や発振手段
の回路が一定に実現されれば、昇圧電圧がすべて固定さ
れた値、例えば電源電圧の２倍程度を生じて、出力され
る昇圧電圧を調節し難い問題がある。また、電荷ポンプ
に使われるキャパシタによって昇圧電圧のリプル（ｒｉ
ｐｐｌｅ）現象が生じる問題もある。そこで、本発明
は、生じる昇圧電圧が固定されずに所望の昇圧電圧レベ
ルへの調節が可能であり、また、生じる昇圧電圧のリプ
ル現象を減らせる昇圧回路を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の本発明に係る電圧昇圧回路は、昇圧電圧を受信して前
記昇圧電圧の電圧値を調節するための昇圧電圧選択信号
に応答して制御信号を生じる制御信号発生部、前記制御
信号に応答して相補的な位相を有する内部クロック信号
対を生じる発振手段、及び前記内部クロック信号対を各
々受信して前記昇圧電圧を生じる電荷ポンプ部を具備す
ることを特徴とする。
の本発明に係る電圧昇圧回路は、昇圧電圧を受信して前
記昇圧電圧の電圧値を調節するための昇圧電圧選択信号
に応答して制御信号を生じる制御信号発生部、前記制御
信号に応答して相補的な位相を有する内部クロック信号
対を生じる発振手段、及び前記内部クロック信号対を各
々受信して前記昇圧電圧を生じる電荷ポンプ部を具備す
ることを特徴とする。
【０００７】さらに説明すれば、前記制御信号発生部
は、第１抵抗、第２抵抗、フィードバック素子及び電圧
分配部を具備する。第１抵抗は、一端が前記昇圧電圧に
連結され、他の一端が差動増幅器の逆相入力端子に連結
される。第２抵抗は、一端が前記差動増幅器の逆相入力
端子に連結され、他の一端が接地電圧ＶＳＳに連結され
る。フィードバック素子は、前記差動増幅器の逆相入力
端子と前記差動増幅器の出力端子との間に直列連結され
る。電圧分配部は、電源電圧と接地電圧ＶＳＳとの間に
直列連結される多数の抵抗を具備し、各々の抵抗値によ
って前記電源電圧を分配して前記差動増幅器の正相入力
端子に印加する。
は、第１抵抗、第２抵抗、フィードバック素子及び電圧
分配部を具備する。第１抵抗は、一端が前記昇圧電圧に
連結され、他の一端が差動増幅器の逆相入力端子に連結
される。第２抵抗は、一端が前記差動増幅器の逆相入力
端子に連結され、他の一端が接地電圧ＶＳＳに連結され
る。フィードバック素子は、前記差動増幅器の逆相入力
端子と前記差動増幅器の出力端子との間に直列連結され
る。電圧分配部は、電源電圧と接地電圧ＶＳＳとの間に
直列連結される多数の抵抗を具備し、各々の抵抗値によ
って前記電源電圧を分配して前記差動増幅器の正相入力
端子に印加する。
【０００８】上記課題を解決するための本発明の他の実
施形態に係る昇圧回路は、出力が共通で連結され、位相
周期信号に応答して電流パルスを生じる複数の電荷ポン
プ部、及び相異なる位相を有する前記位相周期信号を生
じる多位相周期信号発生部を具備することを特徴とす
る。前記多位相周期信号発生部は、前記複数の電荷ポン
プ部により生じる前記電流パルスが毎周期ごとに分布
し、前記分布が反復されるように位相周期信号を生じ
る。また、前記多位相周期信号発生部は、前記複数の電
荷ポンプ部により生成された電圧に応答して制御信号を
生じる制御信号発生部、及び前記制御信号に応答して前
記位相周期信号を生じる発振手段を具備することを特徴
とする。
施形態に係る昇圧回路は、出力が共通で連結され、位相
周期信号に応答して電流パルスを生じる複数の電荷ポン
プ部、及び相異なる位相を有する前記位相周期信号を生
じる多位相周期信号発生部を具備することを特徴とす
る。前記多位相周期信号発生部は、前記複数の電荷ポン
プ部により生じる前記電流パルスが毎周期ごとに分布
し、前記分布が反復されるように位相周期信号を生じ
る。また、前記多位相周期信号発生部は、前記複数の電
荷ポンプ部により生成された電圧に応答して制御信号を
生じる制御信号発生部、及び前記制御信号に応答して前
記位相周期信号を生じる発振手段を具備することを特徴
とする。
【０００９】前記制御信号発生部は、所定値と前記電圧
とを比較した結果に応答して前記制御信号を生じる。ま
た、前記制御信号発生部は、所定値と前記複数の電荷ポ
ンプ部により生じる前記電圧とを比較した結果に応答し
て制御電圧を生じ、前記発振手段は、前記制御電圧に応
答して前記位相周期信号の周波数を変える電圧制御発振
器を具備することを特徴とする。
とを比較した結果に応答して前記制御信号を生じる。ま
た、前記制御信号発生部は、所定値と前記複数の電荷ポ
ンプ部により生じる前記電圧とを比較した結果に応答し
て制御電圧を生じ、前記発振手段は、前記制御電圧に応
答して前記位相周期信号の周波数を変える電圧制御発振
器を具備することを特徴とする。
【００１０】望ましくは、前記制御信号発生部は、所定
の差動増幅器の第１及び第２入力に印加される第１及び
第２電圧に応答して前記制御電圧を生じる差動増幅器、
前記複数の電荷ポンプ部によって生じる電圧から前記第
１電圧を生じる第１電圧分配部、及び電源電圧から前記
第２電圧を生じる第２電圧分配部を具備することを特徴
とする。
の差動増幅器の第１及び第２入力に印加される第１及び
第２電圧に応答して前記制御電圧を生じる差動増幅器、
前記複数の電荷ポンプ部によって生じる電圧から前記第
１電圧を生じる第１電圧分配部、及び電源電圧から前記
第２電圧を生じる第２電圧分配部を具備することを特徴
とする。
【００１１】前記差動増幅器は、前記差動増幅器の出力
端と前記第１入力との間に連結されるフィードバック素
子を具備する。前記第１電圧分配部は、命令信号に応答
して前記第１電圧を変えるための可変電圧分配器を具備
し、前記第２電圧分配部は、固定電圧分配器を具備す
る。 前記多位相周期信号発生部は、相異なる位相を有
する相補的な位相周期信号対を生じ、電荷ポンプ部は、
各々対応する前記相補的な位相周期信号対を受信するこ
とを特徴とする。前記電荷ポンプ部の各々は、相補的な
第１及び第２位相周期信号を受信する第１及び第２入力
ノード、出力ノード、ソースが電源電圧に連結され、ド
レインが第１ノードに連結され、ゲートが第２ノードに
連結される第１トランジスタ、ソースが前記電源電圧に
連結され、ドレインが前記第２ノードに連結され、ゲー
トが前記第１ノードに連結される第２トランジスタ、入
力が対応する前記第１及び第２入力ノードに各々連結さ
れる第１及び第２インバータ、一端が前記第１及び第２
インバータの出力に各々連結され、他の一端が前記第１
及び第２ノードに各々連結される第１及び第２キャパシ
タ、ドレインが前記第１ノードに連結され、ソースが出
力ノードに連結され、ゲートが前記第２ノードに連結さ
れる第３トランジスタ、及びドレインが前記第２ノード
に連結され、ソースが前記出力ノードに連結され、ゲー
トが前記第１ノードに連結される第４トランジスタを具
備することを特徴とする。
端と前記第１入力との間に連結されるフィードバック素
子を具備する。前記第１電圧分配部は、命令信号に応答
して前記第１電圧を変えるための可変電圧分配器を具備
し、前記第２電圧分配部は、固定電圧分配器を具備す
る。 前記多位相周期信号発生部は、相異なる位相を有
する相補的な位相周期信号対を生じ、電荷ポンプ部は、
各々対応する前記相補的な位相周期信号対を受信するこ
とを特徴とする。前記電荷ポンプ部の各々は、相補的な
第１及び第２位相周期信号を受信する第１及び第２入力
ノード、出力ノード、ソースが電源電圧に連結され、ド
レインが第１ノードに連結され、ゲートが第２ノードに
連結される第１トランジスタ、ソースが前記電源電圧に
連結され、ドレインが前記第２ノードに連結され、ゲー
トが前記第１ノードに連結される第２トランジスタ、入
力が対応する前記第１及び第２入力ノードに各々連結さ
れる第１及び第２インバータ、一端が前記第１及び第２
インバータの出力に各々連結され、他の一端が前記第１
及び第２ノードに各々連結される第１及び第２キャパシ
タ、ドレインが前記第１ノードに連結され、ソースが出
力ノードに連結され、ゲートが前記第２ノードに連結さ
れる第３トランジスタ、及びドレインが前記第２ノード
に連結され、ソースが前記出力ノードに連結され、ゲー
トが前記第１ノードに連結される第４トランジスタを具
備することを特徴とする。
【００１２】上記課題を解決するための本発明のさらに
他の実施形態に係る集積回路は、電源電圧ノード、前記
電源電圧ノードに連結され、出力が共通的に連結される
複数の電荷ポンプ部であって、所定の位相周期信号に応
答して電流パルスを前記電源電圧ノードから前記電荷ポ
ンプ部の出力端に伝達するように動作する前記複数の電
荷ポンプ部、及び相異なる位相を有する前記位相周期信
号を生じる多位相周期信号発生部を具備することを特徴
とする。
他の実施形態に係る集積回路は、電源電圧ノード、前記
電源電圧ノードに連結され、出力が共通的に連結される
複数の電荷ポンプ部であって、所定の位相周期信号に応
答して電流パルスを前記電源電圧ノードから前記電荷ポ
ンプ部の出力端に伝達するように動作する前記複数の電
荷ポンプ部、及び相異なる位相を有する前記位相周期信
号を生じる多位相周期信号発生部を具備することを特徴
とする。
【００１３】前記多位相周期信号発生部は、前記複数の
電荷ポンプ部により生じる前記電流パルスが毎周期ごと
に分布し、前記分布が反復させられるように位相周期信
号を生じる。また、前記多位相周期信号発生部は、前記
複数の電荷ポンプ部により生成された出力電圧に応答し
て制御信号を生じる制御信号発生部、及び前記制御信号
に応答して前記位相周期信号を生じる発振手段を具備す
る。
電荷ポンプ部により生じる前記電流パルスが毎周期ごと
に分布し、前記分布が反復させられるように位相周期信
号を生じる。また、前記多位相周期信号発生部は、前記
複数の電荷ポンプ部により生成された出力電圧に応答し
て制御信号を生じる制御信号発生部、及び前記制御信号
に応答して前記位相周期信号を生じる発振手段を具備す
る。
【００１４】上記課題を解決するための本発明のさらに
他の実施形態に係る集積回路で電圧を生じる方法は、
（ａ）相異なる位相を有する複数の位相周期信号を生じ
る段階、（ｂ）対応する前記複数の位相周期信号に応答
して、集積回路の電源電圧ノードから対応する複数の電
流源を経由して電流パルスを伝達する段階、及び（ｃ）
前記電流パルスに応答してキャパシタを充電し、前記電
圧を生じる段階を具備することを特徴とする。
他の実施形態に係る集積回路で電圧を生じる方法は、
（ａ）相異なる位相を有する複数の位相周期信号を生じ
る段階、（ｂ）対応する前記複数の位相周期信号に応答
して、集積回路の電源電圧ノードから対応する複数の電
流源を経由して電流パルスを伝達する段階、及び（ｃ）
前記電流パルスに応答してキャパシタを充電し、前記電
圧を生じる段階を具備することを特徴とする。
【００１５】望ましくは、前記（ａ）段階は、前記複数
の電流源により生じる前記電流パルスが毎周期ごとに分
布し、前記分布が反復されるように位相周期信号を生じ
ることを特徴とする。また、（ａ）段階は、（ａ１）前
記生じた電圧に応答して制御信号を生じる段階、及び
（ａ２）前記制御信号に応答して前記複数の位相周期信
号を生じる段階を具備することを特徴とする。（ａ２）
段階は、前記制御信号に応答して前記位相周期信号の周
波数を変えることを具備する。前記（ａ１）段階は、前
記生じた電圧を所定値と比較した結果に応答して前記制
御信号を生じることを具備することを特徴とする。
の電流源により生じる前記電流パルスが毎周期ごとに分
布し、前記分布が反復されるように位相周期信号を生じ
ることを特徴とする。また、（ａ）段階は、（ａ１）前
記生じた電圧に応答して制御信号を生じる段階、及び
（ａ２）前記制御信号に応答して前記複数の位相周期信
号を生じる段階を具備することを特徴とする。（ａ２）
段階は、前記制御信号に応答して前記位相周期信号の周
波数を変えることを具備する。前記（ａ１）段階は、前
記生じた電圧を所定値と比較した結果に応答して前記制
御信号を生じることを具備することを特徴とする。
【００１６】
【発明の実施の形態】本発明と本発明の動作上の利点及
び本発明の実施によって達成される目的とを十分に理解
するために、本発明の望ましい実施形態を例示する添付
図面及び図面に記載された内容を参照する。以下、添付
した図面を参照して本発明の望ましい実施形態を説明す
ることによって、本発明を詳細に説明する。各図面に付
された同じ参照符号は同じ部材を示す。
び本発明の実施によって達成される目的とを十分に理解
するために、本発明の望ましい実施形態を例示する添付
図面及び図面に記載された内容を参照する。以下、添付
した図面を参照して本発明の望ましい実施形態を説明す
ることによって、本発明を詳細に説明する。各図面に付
された同じ参照符号は同じ部材を示す。
【００１７】図１は、本発明の実施の形態に係る電圧昇
圧回路のブロック図である。図１を参照すれば、本発明
の実施形態に係る電圧昇圧回路１００は、制御信号発生
部１１０、発振手段１２０及び電荷ポンプ部１３０、１
３１、１３２を具備する。制御信号発生部１１０は、昇
圧電圧ＶＤＤ＿ＨＩに応答して制御信号ＶＣＮＴを生じ
る。発振手段１２０は、制御信号ＶＣＮＴに応答して相
補的な位相を有する内部クロック信号対ＩＣＫ１、ＩＣ
ＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎ
を生じる。電荷ポンプ部１３０、１３１、１３２は、内
部クロック信号対ＩＣＫ１、ＩＣＫＢ１、ＩＣＫ２、Ｉ
ＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎを各々受信して昇圧電
圧ＶＤＤ＿ＨＩを生じる。
圧回路のブロック図である。図１を参照すれば、本発明
の実施形態に係る電圧昇圧回路１００は、制御信号発生
部１１０、発振手段１２０及び電荷ポンプ部１３０、１
３１、１３２を具備する。制御信号発生部１１０は、昇
圧電圧ＶＤＤ＿ＨＩに応答して制御信号ＶＣＮＴを生じ
る。発振手段１２０は、制御信号ＶＣＮＴに応答して相
補的な位相を有する内部クロック信号対ＩＣＫ１、ＩＣ
ＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎ
を生じる。電荷ポンプ部１３０、１３１、１３２は、内
部クロック信号対ＩＣＫ１、ＩＣＫＢ１、ＩＣＫ２、Ｉ
ＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎを各々受信して昇圧電
圧ＶＤＤ＿ＨＩを生じる。
【００１８】以下図１を参照して、本発明に係る電圧昇
圧回路１００の動作を詳細に説明する。複数の電荷ポン
プ部１３０、１３１、１３２は、電圧を昇圧させる機能
を有する。電荷ポンプ部１３０、１３１、１３２は、発
振手段１２０で生じる相補的な位相を有する内部クロッ
ク信号対ＩＣＫ１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２
〜ＩＣＫｎ、ＩＣＫＢｎを受信する。内部クロック信号
対ＩＣＫ１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣ
Ｋｎ、ＩＣＫＢｎの各々は、互いに周波数は一致する
が、位相差を有する信号である。この時に、発振手段１
２０から出る内部クロック信号対ＩＣＫ１、ＩＣＫＢ
１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎの周
波数は、制御信号発生部１１０で生じる制御信号ＶＣＮ
Ｔによって決定される。
圧回路１００の動作を詳細に説明する。複数の電荷ポン
プ部１３０、１３１、１３２は、電圧を昇圧させる機能
を有する。電荷ポンプ部１３０、１３１、１３２は、発
振手段１２０で生じる相補的な位相を有する内部クロッ
ク信号対ＩＣＫ１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２
〜ＩＣＫｎ、ＩＣＫＢｎを受信する。内部クロック信号
対ＩＣＫ１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣ
Ｋｎ、ＩＣＫＢｎの各々は、互いに周波数は一致する
が、位相差を有する信号である。この時に、発振手段１
２０から出る内部クロック信号対ＩＣＫ１、ＩＣＫＢ
１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎの周
波数は、制御信号発生部１１０で生じる制御信号ＶＣＮ
Ｔによって決定される。
【００１９】制御信号ＶＣＮＴは電圧値であり、発振手
段１２０は電圧によって制御される。発振手段１２０と
して、例えば電圧制御発振器あるいはリングオシレータ
が使われる。内部クロック信号対ＩＣＫ１、ＩＣＫＢ
１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎは、
同時に生じて複数の電荷ポンプ部１３０、１３１、１３
２に印加され、各々の電荷ポンプ部１３０、１３１、１
３２の出力電圧値が足されて昇圧電圧ＶＤＤ＿ＨＩとし
て生じる。このような機能を有する発振手段１２０は当
業者であれば誰でも回路の実現が可能であるのでその詳
細な構成に関する説明は省略する。
段１２０は電圧によって制御される。発振手段１２０と
して、例えば電圧制御発振器あるいはリングオシレータ
が使われる。内部クロック信号対ＩＣＫ１、ＩＣＫＢ
１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎは、
同時に生じて複数の電荷ポンプ部１３０、１３１、１３
２に印加され、各々の電荷ポンプ部１３０、１３１、１
３２の出力電圧値が足されて昇圧電圧ＶＤＤ＿ＨＩとし
て生じる。このような機能を有する発振手段１２０は当
業者であれば誰でも回路の実現が可能であるのでその詳
細な構成に関する説明は省略する。
【００２０】制御信号発生部１１０は、昇圧電圧ＶＤＤ
＿ＨＩが所望の電圧より低い時は制御信号ＶＣＮＴの電
圧値を高めて内部クロック信号対ＩＣＫ１、ＩＣＫＢ
１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎの周
波数を高める。内部クロック信号対ＩＣＫ１、ＩＣＫＢ
１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎの周
波数が高まれば、電荷ポンプ部１３０、１３１、１３２
のポンピング動作の頻度数が増加して、昇圧電圧ＶＤＤ
＿ＨＩが高まる。反対に、制御信号発生部１１０は、昇
圧電圧ＶＤＤ＿ＨＩが所望の電圧より高い時は制御信号
ＶＣＮＴの電圧値を低くめて内部クロック信号対ＩＣＫ
１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、Ｉ
ＣＫＢｎの周波数を低める。内部クロック信号対ＩＣＫ
１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、Ｉ
ＣＫＢｎの周波数が低くなれば、電荷ポンプ部１３０、
１３１、１３２のポンピング動作の頻度数が減少して、
昇圧電圧ＶＤＤ＿ＨＩが低くなる。
＿ＨＩが所望の電圧より低い時は制御信号ＶＣＮＴの電
圧値を高めて内部クロック信号対ＩＣＫ１、ＩＣＫＢ
１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎの周
波数を高める。内部クロック信号対ＩＣＫ１、ＩＣＫＢ
１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎの周
波数が高まれば、電荷ポンプ部１３０、１３１、１３２
のポンピング動作の頻度数が増加して、昇圧電圧ＶＤＤ
＿ＨＩが高まる。反対に、制御信号発生部１１０は、昇
圧電圧ＶＤＤ＿ＨＩが所望の電圧より高い時は制御信号
ＶＣＮＴの電圧値を低くめて内部クロック信号対ＩＣＫ
１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、Ｉ
ＣＫＢｎの周波数を低める。内部クロック信号対ＩＣＫ
１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫｎ、Ｉ
ＣＫＢｎの周波数が低くなれば、電荷ポンプ部１３０、
１３１、１３２のポンピング動作の頻度数が減少して、
昇圧電圧ＶＤＤ＿ＨＩが低くなる。
【００２１】このような機能をするために制御信号発生
部１１０は、電荷ポンプ部１３０、１３１、１３２で生
じる昇圧電圧ＶＤＤ＿ＨＩをフィードバックして受信す
る。このようなフィードバック構造により、まず所望の
昇圧電圧ＶＤＤ＿ＨＩを定めれば、一定時間後に所望の
昇圧電圧ＶＤＤ＿ＨＩが出力される。したがって、昇圧
電圧ＶＤＤ＿ＨＩを固定された電圧ではなく、所望の電
圧値で内部的な操作を通じて得られる。所望の昇圧電圧
ＶＤＤ＿ＨＩを得るために昇圧電圧選択信号ＶＤＤ＿Ｈ
Ｉ＿ＳＥＬが使われる。制御信号発生部１１０の構成及
び詳細な動作は後述する図２で詳細に説明する。
部１１０は、電荷ポンプ部１３０、１３１、１３２で生
じる昇圧電圧ＶＤＤ＿ＨＩをフィードバックして受信す
る。このようなフィードバック構造により、まず所望の
昇圧電圧ＶＤＤ＿ＨＩを定めれば、一定時間後に所望の
昇圧電圧ＶＤＤ＿ＨＩが出力される。したがって、昇圧
電圧ＶＤＤ＿ＨＩを固定された電圧ではなく、所望の電
圧値で内部的な操作を通じて得られる。所望の昇圧電圧
ＶＤＤ＿ＨＩを得るために昇圧電圧選択信号ＶＤＤ＿Ｈ
Ｉ＿ＳＥＬが使われる。制御信号発生部１１０の構成及
び詳細な動作は後述する図２で詳細に説明する。
【００２２】電荷ポンプ部１３０、１３１、１３２は、
発振手段１２０で生じる対応する相補的な位相を有する
内部クロック信号対ＩＣＫ１、ＩＣＫＢ１、ＩＣＫ２、
ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎを各々受信して昇圧
された電圧を生じ、各々の電圧は、加えられて、昇圧電
圧ＶＤＤ＿ＨＩになる。各々の電荷ポンプ部１３０、１
３１、１３２は、対応する各々の内部クロック信号対Ｉ
ＣＫ１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫ
ｎ、ＩＣＫＢｎを受信して、互いに並列に連結される。
電荷ポンプ部１３０、１３１、１３２が複数使われるこ
とによって内部のキャパシタの容量を減らすことがで
き、したがって、各々の電荷ポンプ部１３０、１３１、
１３２でポンピングされる電荷量が減少して昇圧電圧Ｖ
ＤＤ＿ＨＩのリプル現象が減る。電荷ポンプ部１３０、
１３１、１３２の構成及び詳細な動作は後述する図３で
詳細に説明する。
発振手段１２０で生じる対応する相補的な位相を有する
内部クロック信号対ＩＣＫ１、ＩＣＫＢ１、ＩＣＫ２、
ＩＣＫＢ２〜ＩＣＫｎ、ＩＣＫＢｎを各々受信して昇圧
された電圧を生じ、各々の電圧は、加えられて、昇圧電
圧ＶＤＤ＿ＨＩになる。各々の電荷ポンプ部１３０、１
３１、１３２は、対応する各々の内部クロック信号対Ｉ
ＣＫ１、ＩＣＫＢ１、ＩＣＫ２、ＩＣＫＢ２〜ＩＣＫ
ｎ、ＩＣＫＢｎを受信して、互いに並列に連結される。
電荷ポンプ部１３０、１３１、１３２が複数使われるこ
とによって内部のキャパシタの容量を減らすことがで
き、したがって、各々の電荷ポンプ部１３０、１３１、
１３２でポンピングされる電荷量が減少して昇圧電圧Ｖ
ＤＤ＿ＨＩのリプル現象が減る。電荷ポンプ部１３０、
１３１、１３２の構成及び詳細な動作は後述する図３で
詳細に説明する。
【００２３】図２は、制御信号発生部を示す回路図であ
る。図２を参照すれば、制御信号発生部１１０は、第１
抵抗Ｒ１、第２抵抗Ｒ２、フィードバック素子ＣＦ、Ｒ
Ｆ及び電圧分配部２２０を具備する。第１抵抗Ｒ１は、
一端が昇圧電圧ＶＤＤ＿ＨＩに連結され、他の一端が差
動増幅器２１０の逆相入力端子に連結される。第１抵抗
Ｒ１は、昇圧電圧選択信号ＶＤＤ＿ＨＩ＿ＳＥＬに応答
してその抵抗値が変わる。第２抵抗Ｒ２は、一端が差動
増幅器２１０の逆相入力端子に連結され、他の一端が接
地電圧ＶＳＳに連結される。フィードバック素子ＣＦ、
ＲＦは、差動増幅器２１０の逆相入力端子と差動増幅器
２１０の出力端子との間に直列連結される。電圧分配部
２２０は、電源電圧ＶＤＤと接地電圧ＶＳＳとの間に直
列連結される多数の抵抗ＲＡ、ＲＢを具備し、各々の抵
抗値によって電源電圧ＶＤＤを分配して差動増幅器２１
０の正相入力端子に印加する。制御信号発生部１１０
は、フィルターの役割をし、特に低域通過フィルターの
役割を行う。
る。図２を参照すれば、制御信号発生部１１０は、第１
抵抗Ｒ１、第２抵抗Ｒ２、フィードバック素子ＣＦ、Ｒ
Ｆ及び電圧分配部２２０を具備する。第１抵抗Ｒ１は、
一端が昇圧電圧ＶＤＤ＿ＨＩに連結され、他の一端が差
動増幅器２１０の逆相入力端子に連結される。第１抵抗
Ｒ１は、昇圧電圧選択信号ＶＤＤ＿ＨＩ＿ＳＥＬに応答
してその抵抗値が変わる。第２抵抗Ｒ２は、一端が差動
増幅器２１０の逆相入力端子に連結され、他の一端が接
地電圧ＶＳＳに連結される。フィードバック素子ＣＦ、
ＲＦは、差動増幅器２１０の逆相入力端子と差動増幅器
２１０の出力端子との間に直列連結される。電圧分配部
２２０は、電源電圧ＶＤＤと接地電圧ＶＳＳとの間に直
列連結される多数の抵抗ＲＡ、ＲＢを具備し、各々の抵
抗値によって電源電圧ＶＤＤを分配して差動増幅器２１
０の正相入力端子に印加する。制御信号発生部１１０
は、フィルターの役割をし、特に低域通過フィルターの
役割を行う。
【００２４】以下、図２を参照して制御信号発生部１１
０の動作を詳細に説明する。電圧分配部２２０は抵抗Ｒ
Ａ、ＲＢにより電源電圧ＶＤＤを分配する。もし、電源
電圧が５ボルトであり抵抗ＲＡ、ＲＢの比が１：１であ
れば、差動増幅器２１０の正相入力端子には２.５ボル
トが印加される。第１抵抗Ｒ１は、可変抵抗であって昇
圧電圧選択信号ＶＤＤ＿ＨＩ＿ＳＥＬによってその値が
変わる。昇圧電圧選択信号ＶＤＤ＿ＨＩ＿ＳＥＬとして
デジタル信号が入力されれば、いくつかの抵抗のうちの
一つの抵抗をスイッチング動作によって選択する方法で
第１抵抗Ｒ１の値を変えられる。実際、シミュレーショ
ンにより実現された例を調べれば、昇圧電圧ＶＤＤ＿Ｈ
Ｉを電源電圧ＶＤＤの１.５倍とするためにはＲ１／Ｒ
２＝２／１、ＲＡ／ＲＢ＝１／１にすればよい。このよ
うな機能を有する制御信号発生部１１０は上記のような
構成以外にも多くの構成があり得る。
０の動作を詳細に説明する。電圧分配部２２０は抵抗Ｒ
Ａ、ＲＢにより電源電圧ＶＤＤを分配する。もし、電源
電圧が５ボルトであり抵抗ＲＡ、ＲＢの比が１：１であ
れば、差動増幅器２１０の正相入力端子には２.５ボル
トが印加される。第１抵抗Ｒ１は、可変抵抗であって昇
圧電圧選択信号ＶＤＤ＿ＨＩ＿ＳＥＬによってその値が
変わる。昇圧電圧選択信号ＶＤＤ＿ＨＩ＿ＳＥＬとして
デジタル信号が入力されれば、いくつかの抵抗のうちの
一つの抵抗をスイッチング動作によって選択する方法で
第１抵抗Ｒ１の値を変えられる。実際、シミュレーショ
ンにより実現された例を調べれば、昇圧電圧ＶＤＤ＿Ｈ
Ｉを電源電圧ＶＤＤの１.５倍とするためにはＲ１／Ｒ
２＝２／１、ＲＡ／ＲＢ＝１／１にすればよい。このよ
うな機能を有する制御信号発生部１１０は上記のような
構成以外にも多くの構成があり得る。
【００２５】図３は、電荷ポンプ部を示す回路図であ
る。電荷ポンプ部１３０、１３１０、１３２の構成及び
機能はすべて同一なので電荷ポンプ部１３０についての
み説明する。図３を参照すれば、電荷ポンプ部１３０
は、発振手段１２０から生じる相補的な位相を有する内
部クロック信号対ＩＣＫ１、ＩＣＫＢ１を受信して反転
させるインバータＩ１、Ｉ２と、インバータＩ１、Ｉ２
の出力端子に各々連結されたキャパシタＣＰ１、ＣＰ２
と、電源電圧ＶＤＤとキャパシタＣＰ１、ＣＰ２の一端
の第１及び第２ノードＮ１、Ｎ２との間に各々連結され
た第１及び第２ＮＭＯＳトランジスタＭＮ１、ＭＮ２
と、第１及び第２ノードＮ１、Ｎ２と昇圧電圧ＶＤＤ＿
ＨＩの出力端子との間に連結された第１及び第２ＰＭＯ
ＳトランジスタＭＰ１、ＭＰ２と、第１及び第２ＰＭＯ
ＳトランジスタＭＰ１、ＭＰ２のバルクに一端が連結さ
れ、他の一端が接地電圧ＶＳＳに連結されるキャパシタ
ＣＷＢと、昇圧電圧ＶＤＤの出力端子と接地電圧ＶＳＳ
との間に連結されるキャパシタＣＳとを具備する。第１
ＮＭＯＳトランジスタＭＮ１と第１ＰＭＯＳトランジス
タＭＰ１とのゲートは、第２ノードＮ２と連結されて内
部クロック信号ＩＣＫＢにより制御され、第２ＮＭＯＳ
トランジスタＭＮ２と第２ＰＭＯＳトランジスタＭＰ２
とのゲートは、第１ノードＮ１と連結されて内部クロッ
ク信号ＩＣＫにより制御される。
る。電荷ポンプ部１３０、１３１０、１３２の構成及び
機能はすべて同一なので電荷ポンプ部１３０についての
み説明する。図３を参照すれば、電荷ポンプ部１３０
は、発振手段１２０から生じる相補的な位相を有する内
部クロック信号対ＩＣＫ１、ＩＣＫＢ１を受信して反転
させるインバータＩ１、Ｉ２と、インバータＩ１、Ｉ２
の出力端子に各々連結されたキャパシタＣＰ１、ＣＰ２
と、電源電圧ＶＤＤとキャパシタＣＰ１、ＣＰ２の一端
の第１及び第２ノードＮ１、Ｎ２との間に各々連結され
た第１及び第２ＮＭＯＳトランジスタＭＮ１、ＭＮ２
と、第１及び第２ノードＮ１、Ｎ２と昇圧電圧ＶＤＤ＿
ＨＩの出力端子との間に連結された第１及び第２ＰＭＯ
ＳトランジスタＭＰ１、ＭＰ２と、第１及び第２ＰＭＯ
ＳトランジスタＭＰ１、ＭＰ２のバルクに一端が連結さ
れ、他の一端が接地電圧ＶＳＳに連結されるキャパシタ
ＣＷＢと、昇圧電圧ＶＤＤの出力端子と接地電圧ＶＳＳ
との間に連結されるキャパシタＣＳとを具備する。第１
ＮＭＯＳトランジスタＭＮ１と第１ＰＭＯＳトランジス
タＭＰ１とのゲートは、第２ノードＮ２と連結されて内
部クロック信号ＩＣＫＢにより制御され、第２ＮＭＯＳ
トランジスタＭＮ２と第２ＰＭＯＳトランジスタＭＰ２
とのゲートは、第１ノードＮ１と連結されて内部クロッ
ク信号ＩＣＫにより制御される。
【００２６】以下、図３を参照して電荷ポンプ部１３０
の動作を詳細に説明する。インバータＩ１、Ｉ２は、発
振回路１２０から所定の周波数を有して相補的な位相を
有する内部クロック信号対ＩＣＫ１、ＩＣＫＢ１が入力
されれば、内部クロック信号対ＩＣＫ１、ＩＣＫＢ１を
反転させてキャパシタＣＰ１、ＣＰ２に印加する。キャ
パシタＣＷＢは、第１及び第２ＰＭＯＳトランジスタＭ
Ｐ１、ＭＰ２が動作する時に生じるラッチアップ現象を
防止する。キャパシタＣＰ１、ＣＰ２は、インバータＩ
１、Ｉ２から供給される内部クロック信号対ＩＣＫ１、
ＩＣＫＢ１を各々充放電する。例えば、ハイレベルの内
部クロック信号ＩＣＫ１がキャパシタＣＰ１に印加さ
れ、ローレベルの内部クロック信号ＩＣＫＢ１がキャパ
シタＣＰ２に印加されれば、キャパシタＣＰ１はハイレ
ベルの内部クロック信号ＩＣＫ１を充電して第１ノード
Ｎ１に印加し、キャパシタＣＰ２はローレベルの内部ク
ロック信号ＩＣＫＢ１により第２ノードＮ２を放電す
る。この時に、第１ノードＮ１はハイレベルで充電さ
れ、第２ノードＮ２はローレベルで放電される。
の動作を詳細に説明する。インバータＩ１、Ｉ２は、発
振回路１２０から所定の周波数を有して相補的な位相を
有する内部クロック信号対ＩＣＫ１、ＩＣＫＢ１が入力
されれば、内部クロック信号対ＩＣＫ１、ＩＣＫＢ１を
反転させてキャパシタＣＰ１、ＣＰ２に印加する。キャ
パシタＣＷＢは、第１及び第２ＰＭＯＳトランジスタＭ
Ｐ１、ＭＰ２が動作する時に生じるラッチアップ現象を
防止する。キャパシタＣＰ１、ＣＰ２は、インバータＩ
１、Ｉ２から供給される内部クロック信号対ＩＣＫ１、
ＩＣＫＢ１を各々充放電する。例えば、ハイレベルの内
部クロック信号ＩＣＫ１がキャパシタＣＰ１に印加さ
れ、ローレベルの内部クロック信号ＩＣＫＢ１がキャパ
シタＣＰ２に印加されれば、キャパシタＣＰ１はハイレ
ベルの内部クロック信号ＩＣＫ１を充電して第１ノード
Ｎ１に印加し、キャパシタＣＰ２はローレベルの内部ク
ロック信号ＩＣＫＢ１により第２ノードＮ２を放電す
る。この時に、第１ノードＮ１はハイレベルで充電さ
れ、第２ノードＮ２はローレベルで放電される。
【００２７】第１及び第２ＮＭＯＳトランジスタＭＮ
１、ＭＮ２及び第１及び第２ＰＭＯＳトランジスタＭＰ
１、ＭＰ２の電流通路は、第１及び第２ノードＮ１、Ｎ
２の電圧レベルによってターンオンされたりあるいはタ
ーンオフされたりする。第１ノードＮ１の電圧レベルが
ハイレベルである時に、第２ＮＭＯＳトランジスタＭＮ
２と第１ＰＭＯＳトランジスタＭＰ１との電流通路がタ
ーンオンされ、第２ノードＮ２の電圧レベルがローレベ
ルである時に、第１ＮＭＯＳトランジスタＭＮ１と第２
ＰＭＯＳトランジスタＭＰ２との電流通路はターンオフ
される。これにより、第１ノードＮ１に充電された電源
電圧ＶＤＤレベルの昇圧電圧ＶＤＤ＿ＨＩがキャパシタ
ＣＳに印加される。反対に、ローレベルの内部クロック
信号ＩＣＫ１がキャパシタＣＰ１に印加され、ハイレベ
ルの内部クロック信号ＩＣＫＢ１がキャパシタＣＰ２に
印加されれば、キャパシタＣＰ１はローレベルの内部ク
ロック信号ＩＣＫ１により第１ノードＮ１を放電し、キ
ャパシタＣＰ２はハイレベルの内部クロック信号ＩＣＫ
Ｂ１を充電して第２ノードＮ２に印加する。この時に、
第１ノードＮ１はローレベルで放電され、第２ノードＮ
２はハイレベルで充電される。第１ノードＮ１の電圧レ
ベルがローレベルである時に、第２ＮＭＯＳトランジス
タＭＮ２と第１ＰＭＯＳトランジスタＭＰ１との電流通
路がターンオフされ、第２ノードＮ２の電圧レベルがハ
イレベルである時に、第１ＮＭＯＳトランジスタＭＮ１
と第２ＰＭＯＳトランジスタＭＰ２との電流通路はター
ンオンされる。これにより、第２ノードＮ２に充電され
た電源電圧ＶＤＤレベルの昇圧電圧ＶＤＤ＿ＨＩがキャ
パシタＣＳに印加される。この時に、キャパシタＣＳは
昇圧電圧ＣＤＤ＿ＨＩを充電し続けて出力端子に出力す
る。
１、ＭＮ２及び第１及び第２ＰＭＯＳトランジスタＭＰ
１、ＭＰ２の電流通路は、第１及び第２ノードＮ１、Ｎ
２の電圧レベルによってターンオンされたりあるいはタ
ーンオフされたりする。第１ノードＮ１の電圧レベルが
ハイレベルである時に、第２ＮＭＯＳトランジスタＭＮ
２と第１ＰＭＯＳトランジスタＭＰ１との電流通路がタ
ーンオンされ、第２ノードＮ２の電圧レベルがローレベ
ルである時に、第１ＮＭＯＳトランジスタＭＮ１と第２
ＰＭＯＳトランジスタＭＰ２との電流通路はターンオフ
される。これにより、第１ノードＮ１に充電された電源
電圧ＶＤＤレベルの昇圧電圧ＶＤＤ＿ＨＩがキャパシタ
ＣＳに印加される。反対に、ローレベルの内部クロック
信号ＩＣＫ１がキャパシタＣＰ１に印加され、ハイレベ
ルの内部クロック信号ＩＣＫＢ１がキャパシタＣＰ２に
印加されれば、キャパシタＣＰ１はローレベルの内部ク
ロック信号ＩＣＫ１により第１ノードＮ１を放電し、キ
ャパシタＣＰ２はハイレベルの内部クロック信号ＩＣＫ
Ｂ１を充電して第２ノードＮ２に印加する。この時に、
第１ノードＮ１はローレベルで放電され、第２ノードＮ
２はハイレベルで充電される。第１ノードＮ１の電圧レ
ベルがローレベルである時に、第２ＮＭＯＳトランジス
タＭＮ２と第１ＰＭＯＳトランジスタＭＰ１との電流通
路がターンオフされ、第２ノードＮ２の電圧レベルがハ
イレベルである時に、第１ＮＭＯＳトランジスタＭＮ１
と第２ＰＭＯＳトランジスタＭＰ２との電流通路はター
ンオンされる。これにより、第２ノードＮ２に充電され
た電源電圧ＶＤＤレベルの昇圧電圧ＶＤＤ＿ＨＩがキャ
パシタＣＳに印加される。この時に、キャパシタＣＳは
昇圧電圧ＣＤＤ＿ＨＩを充電し続けて出力端子に出力す
る。
【００２８】このような電荷ポンプ部１３０は、内部ク
ロック信号対ＩＣＫ１、ＩＣＫＢ１の半周期の間に１回
ずつポンピング動作を行ない、速いポンピング速度を得
られる。ポンピング速度を速くすることによって使用さ
れるキャパシタのキャパシタンスを、ポンピング動作速
度に比例して、減らし得る。複数の電荷ポンプ部１３
０、１３１、１３２が並列に連結されて使われるので、
電荷ポンプ部１３０、１３１、１３２内部のキャパシタ
のキャパシタンスを減らすことができ、各々の電荷ポン
プ部１３０、１３１、１３２でポンピングする電荷量が
減る。したがって、昇圧電圧ＶＤＤ＿ＨＩのリプル現象
も減る。
ロック信号対ＩＣＫ１、ＩＣＫＢ１の半周期の間に１回
ずつポンピング動作を行ない、速いポンピング速度を得
られる。ポンピング速度を速くすることによって使用さ
れるキャパシタのキャパシタンスを、ポンピング動作速
度に比例して、減らし得る。複数の電荷ポンプ部１３
０、１３１、１３２が並列に連結されて使われるので、
電荷ポンプ部１３０、１３１、１３２内部のキャパシタ
のキャパシタンスを減らすことができ、各々の電荷ポン
プ部１３０、１３１、１３２でポンピングする電荷量が
減る。したがって、昇圧電圧ＶＤＤ＿ＨＩのリプル現象
も減る。
【００２９】
【発明の効果】上述したように、本発明に係る電圧昇圧
回路は、生じる昇圧電圧のリプル現象が減少し、生じる
昇圧電圧を調節して所望の昇圧電圧を得られる。
回路は、生じる昇圧電圧のリプル現象が減少し、生じる
昇圧電圧を調節して所望の昇圧電圧を得られる。
【００３０】以上のように図面と明細書で最適な実施形
態が開示した。ここで特定の用語が使われたが、これは
単に本発明を説明するための目的で使われたものであっ
て意味限定や特許請求の範囲に記載された本発明の範囲
を制限するために使われたものではない。したがって、
本技術分野の通常の知識を有する者であればこれより多
様な変形及び均等な他の実施形態が可能である。したが
って、本発明の技術的保護範囲は特許請求範囲の技術的
思想により決まらねばならない。
態が開示した。ここで特定の用語が使われたが、これは
単に本発明を説明するための目的で使われたものであっ
て意味限定や特許請求の範囲に記載された本発明の範囲
を制限するために使われたものではない。したがって、
本技術分野の通常の知識を有する者であればこれより多
様な変形及び均等な他の実施形態が可能である。したが
って、本発明の技術的保護範囲は特許請求範囲の技術的
思想により決まらねばならない。
【図１】本発明の実施形態に係る電圧昇圧回路のブロッ
ク図である。
ク図である。
【図２】図１の制御信号発生部を示す回路図である。
【図３】図１の電荷ポンプ部を示す回路図である。
１００：電圧昇圧回路 １１０：制御信号発生部１３０：電荷ポンプ部 ２１０：差動増幅器 ２２０：電圧分配部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B025 AD10 AE00 AE08 5H730 AA02 AS04 BB02 BB57 DD04 DD26 EE07 FG01
Claims (24)
- 【請求項１】 出力が共通に連結され、位相周期信号に
応答して電流パルスを生じる複数の電荷ポンプ部と、 相異なる位相を有する前記位相周期信号を生じる多位相
周期信号発生部とを具備することを特徴とする昇圧回
路。 - 【請求項２】 前記多位相周期信号発生部は、 前記複数の電荷ポンプ部により生じる前記電流パルスが
毎周期ごとに分布し、前記分布が反復されるように前記
位相周期信号を生じることを特徴とする請求項１に記載
の昇圧回路。 - 【請求項３】 前記多位相周期信号発生部は、 前記複数の電荷ポンプ部により生成された電圧に応答し
て制御信号を生じる制御信号発生部と、 前記制御信号に応答して前記位相周期信号を生じる発振
手段とを具備することを特徴とする請求項１に記載の昇
圧回路。 - 【請求項４】 前記制御信号発生部は、 所定値と前記複数の電荷ポンプ部により生成された電圧
とを比較した結果に応答して前記制御信号を生じること
を特徴とする請求項３に記載の昇圧回路。 - 【請求項５】 前記制御信号発生部は、 所定値と前記複数の電荷ポンプ部により生成された電圧
とを比較した結果に応答して制御電圧を生じ、 前記発振手段は、前記制御電圧に応答して前記位相周期
信号の周波数を変える電圧制御発振器を具備することを
特徴とする請求項３に記載の昇圧回路。 - 【請求項６】 前記制御信号発生部は、 所定の差動増幅器の第１及び第２入力に印加される第１
及び第２電圧に応答して前記制御電圧を生じる前記差動
増幅器と、 前記複数の電荷ポンプ部により生成された電圧から前記
第１電圧を生じる第１電圧分配部と、 電源電圧から前記第２電圧を生じる第２電圧分配部と、 を具備することを特徴とする請求項５に記載の昇圧回
路。 - 【請求項７】 前記差動増幅器は、 前記差動増幅器の出力端と前記第１入力との間に連結さ
れるフィードバック素子を具備することを特徴とする請
求項６に記載の昇圧回路。 - 【請求項８】 前記第１電圧分配部は、命令信号に応答
して前記第１電圧を変えるための可変電圧分配器を具備
し、 前記第２電圧分配部は、固定電圧分配器を具備すること
を特徴とする請求項６に記載の昇圧回路。 - 【請求項９】 前記多位相周期信号発生部は、相異なる
位相を有する相補的な位相周期信号対を生じ、 電荷ポンプ部の各々は、所定の前記相補的な位相周期信
号対を受信することを特徴とする請求項１に記載の昇圧
回路。 - 【請求項１０】 前記電荷ポンプ部の各々は、 相補的な第１及び第２位相周期信号を受信する第１及び
第２入力ノードと、 出力ノードと、 ソースが電源電圧に連結され、ドレインが第１ノードに
連結され、ゲートが第２ノードに連結される第１トラン
ジスタと、 ソースが前記電源電圧に連結され、ドレインが前記第２
ノードに連結され、ゲートが前記第１ノードに連結され
る第２トランジスタと、 入力が前記第１及び第２入力ノードに各々連結される第
１及び第２インバータと、 一端が前記第１及び第２インバータの出力に各々連結さ
れ、他の一端が前記第１及び第２ノードに各々連結され
る第１及び第２キャパシタと、 ドレインが前記第１ノードに連結され、ソースが出力ノ
ードに連結され、ゲートが前記第２ノードに連結される
第３トランジスタと、 ドレインが前記第２ノードに連結され、ソースが前記出
力ノードに連結され、ゲートが前記第１ノードに連結さ
れる第４トランジスタと、 を具備することを特徴とする請求項９に記載の昇圧回
路。 - 【請求項１１】 電源電圧ノードと、 前記電源電圧ノードに連結され、出力が共通的に連結さ
れる複数の電荷ポンプ部であって、所定の位相周期信号
に応答して電流パルスを前記電源電圧ノードから前記電
荷ポンプ部の出力端に伝達するように動作する前記複数
の電荷ポンプ部と、 相異なる位相を有する前記位相周期信号を生じる多位相
周期信号発生部と、 を具備することを特徴とする集積回路。 - 【請求項１２】 前記多位相周期信号発生部は、 前記複数の電荷ポンプ部により伝達される前記電流パル
スが毎周期ごとに分布し、前記分布が反復されるように
位相周期信号を生じることを特徴とする請求項１１に記
載の集積回路。 - 【請求項１３】 前記多位相周期信号発生部は、 前記複数の電荷ポンプ部により生成された電圧に応答し
て制御信号を生じる制御信号発生部と、 前記制御信号に応答して前記位相周期信号を生じる発振
手段とを具備することを特徴とする請求項１１に記載の
集積回路。 - 【請求項１４】 集積回路で電圧を生じる方法におい
て、 （ａ）相異なる位相を有する複数の位相周期信号を生じ
る段階と、 （ｂ）対応する前記複数の位相周期信号に応答して、集
積回路の電源電圧ノードから対応する複数の電流源を経
由して電流パルスを伝達する段階と、 （ｃ）前記電流パルスに応答してキャパシタを充電し、
前記電圧を生じる段階と、 を具備することを特徴とする集積回路で電圧を生じる方
法。 - 【請求項１５】 前記（ａ）段階は、 前記複数の電流源により生じる前記電流パルスが毎周期
ごとに分布し、前記分布が反復するように位相周期信号
を生じることを特徴とする請求項１４に記載の集積回路
で電圧を生じる方法。 - 【請求項１６】 前記（ａ）段階は、 （ａ１）前記生じた電圧に応答して制御信号を生じる段
階と、 （ａ２）前記制御信号に応答して前記複数の位相周期信
号を生じる段階とを具備することを特徴とする請求項１
４に記載の集積回路で電圧を生じる方法。 - 【請求項１７】 前記（ａ２）段階は、 前記制御信号に応答して前記位相周期信号の周波数を変
えることを具備することを特徴とする請求項１６に記載
の集積回路で電圧を生じる方法。 - 【請求項１８】 前記（ａ１）段階は、 前記生じた電圧を所定値と比較した結果に応答して前記
制御信号を生じることを具備することを特徴とする請求
項１６に記載の集積回路で電圧を生じる方法。 - 【請求項１９】 昇圧電圧を受信して前記昇圧電圧の電
圧値を調節するための昇圧電圧選択信号に応答して制御
信号を生じる制御信号発生部と、 前記制御信号に応答して相補的な位相を有する内部クロ
ック信号対を生じる発振手段と、 所定の前記内部クロック信号対を各々受信して前記昇圧
電圧を生じる複数の電荷ポンプ部と、 を具備することを特徴とする電圧昇圧回路。 - 【請求項２０】 前記制御信号発生部は、 フィルターであることを特徴とする請求項１９に記載の
電圧昇圧回路。 - 【請求項２１】 前記制御信号発生部は、 一端が前記昇圧電圧に連結され、他の一端が差動増幅器
の逆相入力端子に連結される第１抵抗と、 一端が前記差動増幅器の逆相入力端子に連結され、他の
一端が接地電圧に連結される第２抵抗と、 前記差動増幅器の逆相入力端子と前記差動増幅器の出力
端子との間に直列連結されるフィードバック素子と、 電源電圧と接地電圧との間に直列連結される多数の抵抗
を具備し、各々の抵抗値によって前記電源電圧を分配し
て前記差動増幅器の正相入力端子に印加する電圧分配部
と、 を具備することを特徴とする請求項２０に記載の電圧昇
圧回路。 - 【請求項２２】 前記第１抵抗は、 前記昇圧電圧選択信号に応答してその抵抗値が変わるこ
とを特徴とする請求項２１に記載の電圧昇圧回路。 - 【請求項２３】 前記発振手段は、 電圧によって制御されることを特徴とする請求項１９に
記載の電圧昇圧回路。 - 【請求項２４】 前記電荷ポンプ部は、 並列に連結されることを特徴とする請求項１９に記載の
電圧昇圧回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-003889 | 2001-01-27 | ||
| KR10-2001-0003889A KR100374644B1 (ko) | 2001-01-27 | 2001-01-27 | 승압 전압의 조절이 가능한 전압 승압 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305872A true JP2002305872A (ja) | 2002-10-18 |
| JP3660906B2 JP3660906B2 (ja) | 2005-06-15 |
Family
ID=19705021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002013347A Expired - Fee Related JP3660906B2 (ja) | 2001-01-27 | 2002-01-22 | 昇圧電圧の調節が可能な昇圧回路及び昇圧電圧を生成する方法並びにそれを具備する集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6597235B2 (ja) |
| JP (1) | JP3660906B2 (ja) |
| KR (1) | KR100374644B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310410C (zh) * | 2002-11-28 | 2007-04-11 | 华邦电子股份有限公司 | 具有时钟脉冲倍压的电荷泵送电路与方法 |
| JP2008167258A (ja) * | 2006-12-28 | 2008-07-17 | Sony Corp | 電圧供給回路、表示装置、および電子機器、並びに電圧供給方法 |
| CN100449648C (zh) * | 2003-12-24 | 2009-01-07 | 上海贝岭股份有限公司 | 低工作电压驱动的电荷泵电路 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404001B1 (ko) * | 2001-12-29 | 2003-11-05 | 주식회사 하이닉스반도체 | 차지 펌프 회로 |
| ITMI20021902A1 (it) * | 2002-09-06 | 2004-03-07 | Atmel Corp | Architettura di pompa di carica modulare |
| TW556262B (en) * | 2002-10-24 | 2003-10-01 | Nanya Technology Corp | A leakage control circuit and a DRAM with a leakage control circuit |
| US6778003B1 (en) * | 2003-04-30 | 2004-08-17 | Micron Technology, Inc. | Method and circuit for adjusting a voltage upon detection of a command applied to an integrated circuit |
| ITRM20030512A1 (it) * | 2003-11-05 | 2005-05-06 | St Microelectronics Srl | Circuito a pompa di carica a basso tempo di assestamento |
| KR100572323B1 (ko) * | 2003-12-11 | 2006-04-19 | 삼성전자주식회사 | 멀티레벨 고전압 발생장치 |
| JP4257196B2 (ja) * | 2003-12-25 | 2009-04-22 | 株式会社東芝 | 半導体装置および半導体装置の駆動方法 |
| KR100567533B1 (ko) * | 2004-03-03 | 2006-04-03 | 주식회사 하이닉스반도체 | 차지 펌프 회로 |
| JP4492935B2 (ja) * | 2004-03-08 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 昇圧回路および昇圧回路を備えた半導体装置 |
| JP4263650B2 (ja) * | 2004-03-31 | 2009-05-13 | パナソニック株式会社 | 昇圧回路 |
| KR100716661B1 (ko) * | 2005-03-31 | 2007-05-09 | 주식회사 하이닉스반도체 | 전압 부스터 회로 |
| US20060250177A1 (en) * | 2005-05-09 | 2006-11-09 | Thorp Tyler J | Methods and apparatus for dynamically reconfiguring a charge pump during output transients |
| US7259612B2 (en) * | 2005-06-28 | 2007-08-21 | Atmel Corporation | Efficient charge pump for a wide range of supply voltages |
| US7443230B2 (en) * | 2006-08-10 | 2008-10-28 | Elite Semiconductor Memory Technology Inc. | Charge pump circuit |
| US20080054990A1 (en) * | 2006-08-30 | 2008-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Charge pump method and architecture |
| KR100780619B1 (ko) * | 2006-08-31 | 2007-11-30 | 주식회사 하이닉스반도체 | 반도체 장치 |
| KR100913527B1 (ko) * | 2007-10-29 | 2009-08-21 | 주식회사 실리콘웍스 | 출력전압을 조절할 수 있는 반전전하펌프 |
| KR100908537B1 (ko) * | 2007-12-28 | 2009-07-20 | 주식회사 하이닉스반도체 | 고전압 제공 장치 |
| KR100911184B1 (ko) * | 2008-01-02 | 2009-08-06 | 주식회사 하이닉스반도체 | 차지 펌핑 회로 |
| US7847618B2 (en) * | 2008-01-08 | 2010-12-07 | International Business Machines Corporation | Peak power reduction methods in distributed charge pump systems |
| KR101043824B1 (ko) * | 2008-02-04 | 2011-06-22 | 주식회사 하이닉스반도체 | 펌핑전압 발생장치 및 그 방법 |
| KR100927406B1 (ko) * | 2008-02-29 | 2009-11-19 | 주식회사 하이닉스반도체 | 내부 전압 생성 회로 |
| KR100965766B1 (ko) * | 2008-06-30 | 2010-06-24 | 주식회사 하이닉스반도체 | 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로 |
| KR100912968B1 (ko) * | 2008-06-30 | 2009-08-20 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 |
| KR100967103B1 (ko) * | 2008-06-30 | 2010-07-05 | 주식회사 하이닉스반도체 | 클럭생성회로 및 클럭생성방법 |
| KR101046244B1 (ko) * | 2009-07-31 | 2011-07-04 | 주식회사 하이닉스반도체 | 반도체 집적 회로의 클럭 생성 장치 |
| JP2011050172A (ja) * | 2009-08-27 | 2011-03-10 | Renesas Electronics Corp | 半導体装置 |
| US8493134B2 (en) * | 2010-03-23 | 2013-07-23 | Qualcomm Incorporated | Method and apparatus to provide a clock signal to a charge pump |
| US8482208B2 (en) * | 2010-05-28 | 2013-07-09 | Shamrock Micro Devices Corp. | Switching mode power supplies and control methods used therein to provide power factor correction and constant output current |
| TWI418125B (zh) * | 2010-05-28 | 2013-12-01 | Shamrock Micro Devices Corp | 開關式電源供應器與應用其中之控制方法 |
| KR101222062B1 (ko) | 2011-01-27 | 2013-01-15 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
| CN102307013A (zh) * | 2011-08-29 | 2012-01-04 | 深圳市芯海科技有限公司 | 电荷泵电路及电压调节方法 |
| US9081399B2 (en) | 2012-07-09 | 2015-07-14 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with variable amplitude control |
| US9041370B2 (en) | 2012-07-09 | 2015-05-26 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with a variable drive voltage ring oscillator |
| US8619445B1 (en) | 2013-03-15 | 2013-12-31 | Arctic Sand Technologies, Inc. | Protection of switched capacitor power converter |
| US9337724B2 (en) * | 2013-11-19 | 2016-05-10 | Globalfoundries Inc. | Load sensing voltage charge pump system |
| US10193441B2 (en) * | 2015-03-13 | 2019-01-29 | Psemi Corporation | DC-DC transformer with inductor for the facilitation of adiabatic inter-capacitor charge transport |
| KR102426494B1 (ko) * | 2015-07-07 | 2022-07-27 | 삼성전자주식회사 | 전하 펌프와 이를 포함하는 장치들 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5036229A (en) * | 1989-07-18 | 1991-07-30 | Gazelle Microcircuits, Inc. | Low ripple bias voltage generator |
| GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
| EP0626750B1 (en) * | 1992-11-18 | 1997-09-24 | Oki Electric Industry Company, Limited | Power supply voltage booster |
| US5553030A (en) * | 1993-09-10 | 1996-09-03 | Intel Corporation | Method and apparatus for controlling the output voltage provided by a charge pump circuit |
| DE69424668T2 (de) * | 1994-08-31 | 2001-01-25 | St Microelectronics Srl | Spannungsvervielfacher mit linearstabilisierten Ausgangspannung |
| JP2000173266A (ja) * | 1998-12-07 | 2000-06-23 | Mitsubishi Electric Corp | 昇圧回路 |
-
2001
- 2001-01-27 KR KR10-2001-0003889A patent/KR100374644B1/ko not_active IP Right Cessation
-
2002
- 2002-01-09 US US10/043,029 patent/US6597235B2/en not_active Expired - Fee Related
- 2002-01-22 JP JP2002013347A patent/JP3660906B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310410C (zh) * | 2002-11-28 | 2007-04-11 | 华邦电子股份有限公司 | 具有时钟脉冲倍压的电荷泵送电路与方法 |
| CN100449648C (zh) * | 2003-12-24 | 2009-01-07 | 上海贝岭股份有限公司 | 低工作电压驱动的电荷泵电路 |
| JP2008167258A (ja) * | 2006-12-28 | 2008-07-17 | Sony Corp | 電圧供給回路、表示装置、および電子機器、並びに電圧供給方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100374644B1 (ko) | 2003-03-03 |
| JP3660906B2 (ja) | 2005-06-15 |
| US6597235B2 (en) | 2003-07-22 |
| KR20020063329A (ko) | 2002-08-03 |
| US20020101277A1 (en) | 2002-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3660906B2 (ja) | 昇圧電圧の調節が可能な昇圧回路及び昇圧電圧を生成する方法並びにそれを具備する集積回路 | |
| US4236199A (en) | Regulated high voltage power supply | |
| US8212599B2 (en) | Temperature-stable oscillator circuit having frequency-to-current feedback | |
| EP0032588B1 (en) | Substrate bias generation circuit | |
| KR100347144B1 (ko) | 고전압 발생회로 | |
| US5790393A (en) | Voltage multiplier with adjustable output level | |
| KR100985008B1 (ko) | 용량성 전하 펌프 | |
| EP3477860B1 (en) | Comparator and relaxation oscillator | |
| JPH043110B2 (ja) | ||
| US6326834B1 (en) | Pump circuit boosting a supply voltage | |
| KR0167692B1 (ko) | 반도체 메모리장치의 차아지 펌프회로 | |
| US10931234B2 (en) | Oscillator circuit | |
| US7492647B2 (en) | Voltage generation circuit and semiconductor memory device including the same | |
| CN111033274A (zh) | 低功率低占空比开关电容器分压器 | |
| US6285241B1 (en) | Internal voltage boosting circuit | |
| GB2035629A (en) | Regulated high voltage power supply | |
| JP2746117B2 (ja) | 基板バイアス回路 | |
| KR101985953B1 (ko) | 펌핑 회로 | |
| US7642839B2 (en) | Current consumption prevention apparatus of a high voltage generator | |
| JPH1198821A (ja) | 電圧供給回路 | |
| US6384656B1 (en) | Stable frequency clock generator | |
| JPH10336022A (ja) | 差動チャージポンプ回路 | |
| KR100518240B1 (ko) | 반도체 메모리의 기판전압 발생회로 | |
| KR19990045213A (ko) | 발진 회로 | |
| US8643439B2 (en) | Oscillation circuit of semiconductor apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041110 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080325 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |