JPH10336022A - 差動チャージポンプ回路 - Google Patents
差動チャージポンプ回路Info
- Publication number
- JPH10336022A JPH10336022A JP9144799A JP14479997A JPH10336022A JP H10336022 A JPH10336022 A JP H10336022A JP 9144799 A JP9144799 A JP 9144799A JP 14479997 A JP14479997 A JP 14479997A JP H10336022 A JPH10336022 A JP H10336022A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- circuit
- charge pump
- pump circuit
- differential charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 差動チャージポンプ回路において、製造バラ
ツキなどのアンバランス要因に対する差動出力電圧のバ
イアス安定性を確保するとともに、耐ノイズ性を高め
る。 【解決手段】 一方の電極が第１の出力端子に接続さ
れ、他方の電極が基準バイアス電位に接続された第１の
容量素子と、一方の電極が第２の出力端子に接続され、
他方の電極が上記基準バイアス電位に接続された第２の
容量素子とを有し、この２つの容量素子の各一方の電極
に対して、入力信号に応じた充放電電流を双方向に通電
させる。
ツキなどのアンバランス要因に対する差動出力電圧のバ
イアス安定性を確保するとともに、耐ノイズ性を高め
る。 【解決手段】 一方の電極が第１の出力端子に接続さ
れ、他方の電極が基準バイアス電位に接続された第１の
容量素子と、一方の電極が第２の出力端子に接続され、
他方の電極が上記基準バイアス電位に接続された第２の
容量素子とを有し、この２つの容量素子の各一方の電極
に対して、入力信号に応じた充放電電流を双方向に通電
させる。
Description
【０００１】
【発明の属する技術分野】本発明は、差動チャージポン
プ回路、さらにはＰＬＬ制御回路のループフィルタに適
用して有効な技術に関するものであって、たとえばＡＴ
Ｍデータ通信に利用して有効な技術に関するものであ
る。
プ回路、さらにはＰＬＬ制御回路のループフィルタに適
用して有効な技術に関するものであって、たとえばＡＴ
Ｍデータ通信に利用して有効な技術に関するものであ
る。
【０００２】
【従来の技術】たとえばＰＬＬによる発振制御回路で
は、ＶＣＯ（電圧制御発振器）の発振動作により得られ
る入力信号を所定周波数の基準信号と位相比較し、この
比較結果をチャージポンプ回路を使って直流電圧に信号
変換し、この直流電圧を上記ＶＣＯに周波数制御信号と
してフィードバックさせることにより、上記ＶＣＯの発
振周波数を所定周波数に制御することが行われる（たと
えば、ＣＱ出版社発行「実用電子回路ハンドブック
（２）」２６１，２６２ページ参照）。
は、ＶＣＯ（電圧制御発振器）の発振動作により得られ
る入力信号を所定周波数の基準信号と位相比較し、この
比較結果をチャージポンプ回路を使って直流電圧に信号
変換し、この直流電圧を上記ＶＣＯに周波数制御信号と
してフィードバックさせることにより、上記ＶＣＯの発
振周波数を所定周波数に制御することが行われる（たと
えば、ＣＱ出版社発行「実用電子回路ハンドブック
（２）」２６１，２６２ページ参照）。
【０００３】上記チャージポンプ回路は容量素子を用い
て構成される。すなわち、位相比較器からパルス信号の
デューティ（パルス幅）の形で与えられる比較出力を使
って容量素子の充放電を制御することにより、その容量
素子の電極間に上記比較出力に応じた充電電位が現れ
る。これにより、その容量素子の電極から、比較入力信
号と比較基準信号間の位相差（タイミング差）に応じた
直流電圧を得ることができる。このとき、上記チャージ
ポンプ回路は、上記容量素子が持つ時定数により、上記
直流電圧を所定の遅延時定数で伝達するループフィルタ
としても機能する。
て構成される。すなわち、位相比較器からパルス信号の
デューティ（パルス幅）の形で与えられる比較出力を使
って容量素子の充放電を制御することにより、その容量
素子の電極間に上記比較出力に応じた充電電位が現れ
る。これにより、その容量素子の電極から、比較入力信
号と比較基準信号間の位相差（タイミング差）に応じた
直流電圧を得ることができる。このとき、上記チャージ
ポンプ回路は、上記容量素子が持つ時定数により、上記
直流電圧を所定の遅延時定数で伝達するループフィルタ
としても機能する。
【０００４】ＰＬＬ制御回路の制御対象は上記ＶＣＯの
発振周波数に限定されない。たとえばモータの回転速度
などもＰＬＬ制御対象することができる。しかし、この
ＰＬＬ制御対象には、動作の安定性や回路構造上の必要
性などの諸事情から、差動形式の制御信号を必要とする
もの、あるいは差動形式の信号による制御が適している
ものが少なくない。
発振周波数に限定されない。たとえばモータの回転速度
などもＰＬＬ制御対象することができる。しかし、この
ＰＬＬ制御対象には、動作の安定性や回路構造上の必要
性などの諸事情から、差動形式の制御信号を必要とする
もの、あるいは差動形式の信号による制御が適している
ものが少なくない。
【０００５】そこで、本発明者は、チャージポンプ回路
から差動形式の出力電圧を取り出すために、図７に示す
よう差動チャージポンプ回路を考案した。
から差動形式の出力電圧を取り出すために、図７に示す
よう差動チャージポンプ回路を考案した。
【０００６】図７は本発明に先だって本発明者が考案・
検討した差動チャージポンプ回路を示す。
検討した差動チャージポンプ回路を示す。
【０００７】同図に示すチャージポンプ回路１はＰＬＬ
発振制御回路のループフィルタをなすものであって、容
量素子Ｃ１、第１〜第４の定電流回路１１〜１４、第１
〜第４の充放電用スイッチ回路ＳＷ１〜ＳＷ４、および
リセット用スイッチ回路ＲＳ１により構成されている。
発振制御回路のループフィルタをなすものであって、容
量素子Ｃ１、第１〜第４の定電流回路１１〜１４、第１
〜第４の充放電用スイッチ回路ＳＷ１〜ＳＷ４、および
リセット用スイッチ回路ＲＳ１により構成されている。
【０００８】容量素子Ｃ１は、その一方の電極が第１の
出力端子Ｖｏｕｔ１に接続され、他方の電極が第２の出
力端子Ｖｏｕｔ２に接続されている。
出力端子Ｖｏｕｔ１に接続され、他方の電極が第２の出
力端子Ｖｏｕｔ２に接続されている。
【０００９】この容量素子Ｃ１の一方の電極は、第１の
スイッチ回路ＳＷ１および第１の定電流回路１１を介し
て充電側電源電位Ｖｄｄに接続されるとともに、第２の
スイッチ回路および第２の定電流回路１２を介して放電
側電源電位Ｖｓｓに接続されている。
スイッチ回路ＳＷ１および第１の定電流回路１１を介し
て充電側電源電位Ｖｄｄに接続されるとともに、第２の
スイッチ回路および第２の定電流回路１２を介して放電
側電源電位Ｖｓｓに接続されている。
【００１０】また、上記容量素子Ｃ１の他方の電極は、
第３のスイッチ回路ＳＷ３および第３の定電流回路１３
を介して充電側電源電位Ｖｄｄに接続されるとともに、
第４のスイッチ回路ＳＷ４および第４の定電流回路１４
を介して放電側電源電位Ｖｓｓに接続されている。
第３のスイッチ回路ＳＷ３および第３の定電流回路１３
を介して充電側電源電位Ｖｄｄに接続されるとともに、
第４のスイッチ回路ＳＷ４および第４の定電流回路１４
を介して放電側電源電位Ｖｓｓに接続されている。
【００１１】さらに、上記容量素子Ｃ１の両電極間には
リセット用スイッチ回路ＲＳ１が並列に接続されてい
る。
リセット用スイッチ回路ＲＳ１が並列に接続されてい
る。
【００１２】充放電用スイッチ回路ＳＷ１〜ＳＷ４は、
位相比較器から位相比較結果に応じて与えられる第１，
第２の２つの入力信号ＵＰ／ＤＮにより、ＳＷ１とＳＷ
４の組み合わせ、またはＳＷ３とＳＷ２の組み合わせで
それぞれオン／オフ制御される。
位相比較器から位相比較結果に応じて与えられる第１，
第２の２つの入力信号ＵＰ／ＤＮにより、ＳＷ１とＳＷ
４の組み合わせ、またはＳＷ３とＳＷ２の組み合わせで
それぞれオン／オフ制御される。
【００１３】すなわち、位相比較器の比較入力信号が比
較基準信号よりも遅相していた場合は、その遅相の度合
いに応じたデューティ幅を有する第１の信号ＵＰによっ
てＳＷ１，ＳＷ４が共に間欠的にオン駆動される。これ
により、容量素子Ｃ１の一方の電極から他方の電極に向
けての通電が行われ、一方の出力端子Ｖｏｕｔ１の電位
（Ｖ１）が上昇する一方で、他方の出力端子Ｖｏｕｔ２
の電位（Ｖ２）が下降する。
較基準信号よりも遅相していた場合は、その遅相の度合
いに応じたデューティ幅を有する第１の信号ＵＰによっ
てＳＷ１，ＳＷ４が共に間欠的にオン駆動される。これ
により、容量素子Ｃ１の一方の電極から他方の電極に向
けての通電が行われ、一方の出力端子Ｖｏｕｔ１の電位
（Ｖ１）が上昇する一方で、他方の出力端子Ｖｏｕｔ２
の電位（Ｖ２）が下降する。
【００１４】位相比較器の比較入力信号が比較基準信号
よりも進相していた場合は、その進相の度合いに応じた
デューティ幅を有する第２の信号ＤＮによってＳＷ３，
ＳＷ２が共に間欠的にオン駆動される。これにより、容
量素子Ｃ１の他方の電極から一方の電極に向けての通電
が行われ、先とは反対に、他方の出力端子Ｖｏｕｔ２の
電位（Ｖ２）が上昇する一方で、一方の出力端子Ｖｏｕ
ｔ１の電位（Ｖ１）が下降する。
よりも進相していた場合は、その進相の度合いに応じた
デューティ幅を有する第２の信号ＤＮによってＳＷ３，
ＳＷ２が共に間欠的にオン駆動される。これにより、容
量素子Ｃ１の他方の電極から一方の電極に向けての通電
が行われ、先とは反対に、他方の出力端子Ｖｏｕｔ２の
電位（Ｖ２）が上昇する一方で、一方の出力端子Ｖｏｕ
ｔ１の電位（Ｖ１）が下降する。
【００１５】以上のようにして、２つの出力端子Ｖｏｕ
ｔ１，Ｖｏｕｔ２からは、位相比較結果に応じて相補的
に変化する差動電圧Ｖ１，Ｖ２を取り出すことができ
る。また、リセット用スイッチ回路ＲＳ１をオン動作さ
せることにより、容量素子Ｃ１の残留電荷を放電して出
力端子Ｖｏｕｔ１，Ｖｏｕｔ２をリセット（初期化）す
ることができる。
ｔ１，Ｖｏｕｔ２からは、位相比較結果に応じて相補的
に変化する差動電圧Ｖ１，Ｖ２を取り出すことができ
る。また、リセット用スイッチ回路ＲＳ１をオン動作さ
せることにより、容量素子Ｃ１の残留電荷を放電して出
力端子Ｖｏｕｔ１，Ｖｏｕｔ２をリセット（初期化）す
ることができる。
【００１６】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【００１７】すなわち、上述した差動チャージポンプ回
路１において、容量素子Ｃ１の両電極間に現れる差動出
力電圧Ｖ１，Ｖ２の中心電位すなわちバイアス電位を安
定化させるためには、各定電流回１１〜１４がそれぞれ
に上記容量素子Ｃ１に流す充放電電流Ｉ１〜Ｉ４の値を
正確に一致させる必要がある。しかし、定電流回路など
を構成する各素子には、たとえば半導体の製造バラツキ
などにより何らかの誤差要因が含まれる。このため、上
記電流Ｉ１〜Ｉ４の値を完全に一致させることは現実に
不可能であり、通常は何らかのアンバランスが生じる。
しかし、そのアンバランスは出力端子Ｖｏｕｔ１，Ｖｏ
ｕｔ２に現れる差動出力電圧Ｖ１，Ｖ２の中心電位すな
わちバイアス電位を不安定に浮動させる。さらに、その
バイアス電圧は、ノイズ重畳によっても不安定に浮動す
る。つまり、上述した差動チャージポンプ回路は、素子
バラツキやノイズの影響を受けやすく、バイアス安定性
および耐ノイズ性が悪いという問題のあることが判明し
た。
路１において、容量素子Ｃ１の両電極間に現れる差動出
力電圧Ｖ１，Ｖ２の中心電位すなわちバイアス電位を安
定化させるためには、各定電流回１１〜１４がそれぞれ
に上記容量素子Ｃ１に流す充放電電流Ｉ１〜Ｉ４の値を
正確に一致させる必要がある。しかし、定電流回路など
を構成する各素子には、たとえば半導体の製造バラツキ
などにより何らかの誤差要因が含まれる。このため、上
記電流Ｉ１〜Ｉ４の値を完全に一致させることは現実に
不可能であり、通常は何らかのアンバランスが生じる。
しかし、そのアンバランスは出力端子Ｖｏｕｔ１，Ｖｏ
ｕｔ２に現れる差動出力電圧Ｖ１，Ｖ２の中心電位すな
わちバイアス電位を不安定に浮動させる。さらに、その
バイアス電圧は、ノイズ重畳によっても不安定に浮動す
る。つまり、上述した差動チャージポンプ回路は、素子
バラツキやノイズの影響を受けやすく、バイアス安定性
および耐ノイズ性が悪いという問題のあることが判明し
た。
【００１８】さらに、上述した回路１では、容量素子Ｃ
１の両電極間をスイッチ回路ＲＳ１で短絡接続すること
により出力端子Ｖｏｕｔ１，Ｖｏｕｔ２の電位（Ｖ１，
Ｖ２）を初期化するリセットが行われるが、このリセッ
トでは、２つの出力端子Ｖｏｕｔ１，Ｖｏｕｔ２間での
電位差（Ｖ１−Ｖ２）をゼロに初期化することができる
が、その初期化状態でのバイアス電位を所定電位に安定
させることはできなかった。
１の両電極間をスイッチ回路ＲＳ１で短絡接続すること
により出力端子Ｖｏｕｔ１，Ｖｏｕｔ２の電位（Ｖ１，
Ｖ２）を初期化するリセットが行われるが、このリセッ
トでは、２つの出力端子Ｖｏｕｔ１，Ｖｏｕｔ２間での
電位差（Ｖ１−Ｖ２）をゼロに初期化することができる
が、その初期化状態でのバイアス電位を所定電位に安定
させることはできなかった。
【００１９】本発明の目的は、差動チャージポンプ回路
において、製造バラツキなどのアンバランス要因に対す
る差動出力電圧のバイアス安定性を確保し、さらに耐ノ
イズ性も高めることができるようにする、という技術を
提供することにある。
において、製造バラツキなどのアンバランス要因に対す
る差動出力電圧のバイアス安定性を確保し、さらに耐ノ
イズ性も高めることができるようにする、という技術を
提供することにある。
【００２０】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００２１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００２２】すなわち、一方の電極が第１の出力端子に
接続され、他方の電極が基準バイアス電位に接続された
第１の容量素子と、一方の電極が第２の出力端子に接続
され、他方の電極が上記基準バイアス電位に接続された
第２の容量素子とを有し、この２つの容量素子の各一方
の電極に対して、入力信号に応じた充放電電流を双方向
に通電させるというものである。
接続され、他方の電極が基準バイアス電位に接続された
第１の容量素子と、一方の電極が第２の出力端子に接続
され、他方の電極が上記基準バイアス電位に接続された
第２の容量素子とを有し、この２つの容量素子の各一方
の電極に対して、入力信号に応じた充放電電流を双方向
に通電させるというものである。
【００２３】上述した手段によれば、第１，第２の容量
素子の各一方の電極間に現れる差動出力電圧はそれぞ
れ、第１，第２の容量素子の各他方の電極が共通接続さ
れた基準バイアス電位を基準にして変化するようにな
る。
素子の各一方の電極間に現れる差動出力電圧はそれぞ
れ、第１，第２の容量素子の各他方の電極が共通接続さ
れた基準バイアス電位を基準にして変化するようにな
る。
【００２４】これにより、差動チャージポンプ回路にお
いて、製造バラツキなどのアンバランス要因に対する差
動出力電圧のバイアス安定性を確保し、さらに耐ノイズ
性も高めることができるようにする、という目的が達成
される。
いて、製造バラツキなどのアンバランス要因に対する差
動出力電圧のバイアス安定性を確保し、さらに耐ノイズ
性も高めることができるようにする、という目的が達成
される。
【００２５】
【発明の実施の形態】本発明は、一方の電極が第１の出
力端子に接続され、他方の電極が基準バイアス電位に接
続された第１の容量素子と、一方の電極が第２の出力端
子に接続され、他方の電極が上記基準バイアス電位に接
続された第２の容量素子と、上記第１の容量素子の一方
の電極への充電電流を第１の入力信号に応じてオン／オ
フ制御する第１の通電制御手段と、上記第１の容量素子
の一方の電極からの放電電流を第２の入力信号に応じて
オン／オフ制御する第２の通電制御手段と、上記第２の
容量素子の一方の電極への充電電流を上記第２の入力信
号に応じてオン／オフ制御する第３の通電制御手段と、
上記第２の容量素子の一方の電極からの放電電流を上記
第１の入力信号に応じてオン／オフ制御する第４の通電
制御手段とを備えたものである。
力端子に接続され、他方の電極が基準バイアス電位に接
続された第１の容量素子と、一方の電極が第２の出力端
子に接続され、他方の電極が上記基準バイアス電位に接
続された第２の容量素子と、上記第１の容量素子の一方
の電極への充電電流を第１の入力信号に応じてオン／オ
フ制御する第１の通電制御手段と、上記第１の容量素子
の一方の電極からの放電電流を第２の入力信号に応じて
オン／オフ制御する第２の通電制御手段と、上記第２の
容量素子の一方の電極への充電電流を上記第２の入力信
号に応じてオン／オフ制御する第３の通電制御手段と、
上記第２の容量素子の一方の電極からの放電電流を上記
第１の入力信号に応じてオン／オフ制御する第４の通電
制御手段とを備えたものである。
【００２６】以下、本発明の好適な実施態様を図面を参
照しながら説明する。
照しながら説明する。
【００２７】図１は本発明の技術が適用された差動チャ
ージポンプ回路の第１の実施態様を示す。同図に示す回
路は、互いに直列に接続された第１，第２の容量素子Ｃ
１，Ｃ２、第１〜第４の定電流回路１１〜１４、第１〜
第４の充放電用スイッチ回路ＳＷ１〜ＳＷ４、リセット
用スイッチ回路ＲＳ１，ＲＳ２などにより構成されてい
る。
ージポンプ回路の第１の実施態様を示す。同図に示す回
路は、互いに直列に接続された第１，第２の容量素子Ｃ
１，Ｃ２、第１〜第４の定電流回路１１〜１４、第１〜
第４の充放電用スイッチ回路ＳＷ１〜ＳＷ４、リセット
用スイッチ回路ＲＳ１，ＲＳ２などにより構成されてい
る。
【００２８】第１の容量素子Ｃ１の一方の電極は第１の
出力端子Ｖｏｕｔ１に、第２の容量素子Ｃ２の一方の電
極は第２の出力端子Ｖｏｕｔ２にそれぞれ接続されてい
る。また、第１，第２の容量素子Ｃ１，Ｃ２の各他方の
電極はそれぞれ基準バイアス電位ＶＢに共通接続されて
いる。
出力端子Ｖｏｕｔ１に、第２の容量素子Ｃ２の一方の電
極は第２の出力端子Ｖｏｕｔ２にそれぞれ接続されてい
る。また、第１，第２の容量素子Ｃ１，Ｃ２の各他方の
電極はそれぞれ基準バイアス電位ＶＢに共通接続されて
いる。
【００２９】第１の定電流回路１１と第１のスイッチ回
路ＳＷ１は第１の容量素子Ｃ１の一方の電極と充電側電
源電位Ｖｄｄの間、第２の定電流回路１２と第２のスイ
ッチ回路ＳＷ２は第１の容量素子Ｃ１の一方の電極と放
電側電源電位Ｖｓｓの間、第３の定電流回路１３と第３
のスイッチ回路ＳＷ３は第２の容量素子Ｃ２の一方の電
極と充電側電源電位Ｖｄｄの間、第４の定電流回路１４
と第４のスイッチ回路ＳＷ４は第２の容量素子Ｃ２の一
方の電極と放電側電源電位Ｖｄｄの間に、それぞれ直列
に接続されている。
路ＳＷ１は第１の容量素子Ｃ１の一方の電極と充電側電
源電位Ｖｄｄの間、第２の定電流回路１２と第２のスイ
ッチ回路ＳＷ２は第１の容量素子Ｃ１の一方の電極と放
電側電源電位Ｖｓｓの間、第３の定電流回路１３と第３
のスイッチ回路ＳＷ３は第２の容量素子Ｃ２の一方の電
極と充電側電源電位Ｖｄｄの間、第４の定電流回路１４
と第４のスイッチ回路ＳＷ４は第２の容量素子Ｃ２の一
方の電極と放電側電源電位Ｖｄｄの間に、それぞれ直列
に接続されている。
【００３０】リセット用スイッチ回路ＲＳ１，ＲＳ２
は、第１の容量素子Ｃ１の両電極間および第２の容量素
子Ｃ２の両電極間にそれぞれ並列に接続するとともに、
外部から与えられるリセット信号ＲＳによりオン動作し
て第１および第２の容量素子Ｃ１，Ｃ２を放電初期化す
る。
は、第１の容量素子Ｃ１の両電極間および第２の容量素
子Ｃ２の両電極間にそれぞれ並列に接続するとともに、
外部から与えられるリセット信号ＲＳによりオン動作し
て第１および第２の容量素子Ｃ１，Ｃ２を放電初期化す
る。
【００３１】次に動作について説明する。充放電用スイ
ッチ回路ＳＷ１〜ＳＷ４は、位相比較器から位相比較結
果に応じて与えられる第１，第２の２つの入力信号Ｕ
Ｐ，ＤＮにより、ＳＷ１とＳＷ４の組み合わせ、または
ＳＷ３とＳＷ２の組み合わせでそれぞれオン／オフ制御
される。
ッチ回路ＳＷ１〜ＳＷ４は、位相比較器から位相比較結
果に応じて与えられる第１，第２の２つの入力信号Ｕ
Ｐ，ＤＮにより、ＳＷ１とＳＷ４の組み合わせ、または
ＳＷ３とＳＷ２の組み合わせでそれぞれオン／オフ制御
される。
【００３２】すなわち、スイッチ回路ＳＷ１と定電流回
路１１は、第１の容量素子Ｃ１の一方の電極への充電電
流Ｉ１を第１の入力信号ＵＰに応じてオン／オフ制御す
る第１の通電制御手段を形成する。スイッチ回路ＳＷ２
と定電流回路１２は、第１の容量素子Ｃ１の一方の電極
からの放電電流Ｉ２を第２の入力信号ＤＮに応じてオン
／オフ制御する第２の通電制御手段を形成する。スイッ
チ回路ＳＷ３と定電流回路１３は、第２の容量素子Ｃ２
の一方の電極への充電電流Ｉ３を上記第２の入力信号Ｄ
Ｎに応じてオン／オフ制御する第３の通電制御手段形成
する。スイッチ回路ＳＷ４と定電流回路１４は、第２の
容量素子Ｃ２の一方の電極からの放電電流Ｉ４を上記第
１の入力信号ＵＰに応じてオン／オフ制御する第４の通
電制御手段を形成する。
路１１は、第１の容量素子Ｃ１の一方の電極への充電電
流Ｉ１を第１の入力信号ＵＰに応じてオン／オフ制御す
る第１の通電制御手段を形成する。スイッチ回路ＳＷ２
と定電流回路１２は、第１の容量素子Ｃ１の一方の電極
からの放電電流Ｉ２を第２の入力信号ＤＮに応じてオン
／オフ制御する第２の通電制御手段を形成する。スイッ
チ回路ＳＷ３と定電流回路１３は、第２の容量素子Ｃ２
の一方の電極への充電電流Ｉ３を上記第２の入力信号Ｄ
Ｎに応じてオン／オフ制御する第３の通電制御手段形成
する。スイッチ回路ＳＷ４と定電流回路１４は、第２の
容量素子Ｃ２の一方の電極からの放電電流Ｉ４を上記第
１の入力信号ＵＰに応じてオン／オフ制御する第４の通
電制御手段を形成する。
【００３３】位相比較器の比較入力信号が比較基準信号
よりも遅相していた場合は、その遅相の度合いに応じた
デューティ幅を有する第１の信号ＵＰによってＳＷ１，
ＳＷ４が共に間欠的にオン駆動される。これにより、第
１の容量素子Ｃ１の一方の電極に充電電流Ｉ１が通電さ
れるとともに、第２の容量素子Ｃ２の一方の電極から放
電電流Ｉ４が通電される。このときは、一方の出力端子
Ｖｏｕｔ１の電位（Ｖ１）が上昇する一方、他方の出力
端子Ｖｏｕｔ２の電位（Ｖ２）が下降する。
よりも遅相していた場合は、その遅相の度合いに応じた
デューティ幅を有する第１の信号ＵＰによってＳＷ１，
ＳＷ４が共に間欠的にオン駆動される。これにより、第
１の容量素子Ｃ１の一方の電極に充電電流Ｉ１が通電さ
れるとともに、第２の容量素子Ｃ２の一方の電極から放
電電流Ｉ４が通電される。このときは、一方の出力端子
Ｖｏｕｔ１の電位（Ｖ１）が上昇する一方、他方の出力
端子Ｖｏｕｔ２の電位（Ｖ２）が下降する。
【００３４】位相比較器の比較入力信号が比較基準信号
よりも進相していた場合は、その進相の度合いに応じた
デューティ幅を有する第２の信号ＤＮによってＳＷ３，
ＳＷ２が共に間欠的にオン駆動される。これにより、第
１の容量素子Ｃ１の一方の電極から放電電流Ｉ２が通電
されるとともに、第２の容量素子Ｃ２の一方の電極に充
電電流Ｉ３が通電される。このときは、先とは反対に、
他方の出力端子Ｖｏｕｔ２の電位（Ｖ２）が上昇する一
方、一方の出力端子Ｖｏｕｔ１の電位（Ｖ１）が下降す
る。
よりも進相していた場合は、その進相の度合いに応じた
デューティ幅を有する第２の信号ＤＮによってＳＷ３，
ＳＷ２が共に間欠的にオン駆動される。これにより、第
１の容量素子Ｃ１の一方の電極から放電電流Ｉ２が通電
されるとともに、第２の容量素子Ｃ２の一方の電極に充
電電流Ｉ３が通電される。このときは、先とは反対に、
他方の出力端子Ｖｏｕｔ２の電位（Ｖ２）が上昇する一
方、一方の出力端子Ｖｏｕｔ１の電位（Ｖ１）が下降す
る。
【００３５】したがって、２つの出力端子Ｖｏｕｔ１，
Ｖｏｕｔ２からは、位相比較結果に応じて相補的に変化
する差動電圧Ｖ１，Ｖ２を取り出すことができる。ま
た、外部からのリセット信号ＲＳにより、リセット用ス
イッチ回路ＲＳ１とＲＳ２を共にオン動作させることに
より、第１，第２の容量素子Ｃ１，Ｃ２の各残留電荷を
一斉放電して出力端子Ｖｏｕｔ１，Ｖｏｕｔ２をそれぞ
れ基準バイアス電位ＶＢにリセット（初期化）すること
ができる。
Ｖｏｕｔ２からは、位相比較結果に応じて相補的に変化
する差動電圧Ｖ１，Ｖ２を取り出すことができる。ま
た、外部からのリセット信号ＲＳにより、リセット用ス
イッチ回路ＲＳ１とＲＳ２を共にオン動作させることに
より、第１，第２の容量素子Ｃ１，Ｃ２の各残留電荷を
一斉放電して出力端子Ｖｏｕｔ１，Ｖｏｕｔ２をそれぞ
れ基準バイアス電位ＶＢにリセット（初期化）すること
ができる。
【００３６】以上のように、２つの容量素子Ｃ１，Ｃ２
の各一方の電極に対して入力信号ＵＰまたはＤＮに応じ
た充放電電流Ｉ１，Ｉ４またはＩ３，Ｉ２を双方向に通
電させることにより、Ｃ１，Ｃ２の各一方の電極間に現
れる差動出力電圧Ｖ１，Ｖ２はそれぞれ、Ｃ１，Ｃ２の
各他方の電極が共通接続された基準バイアス電位ＶＢを
基準にして変化するようになる。
の各一方の電極に対して入力信号ＵＰまたはＤＮに応じ
た充放電電流Ｉ１，Ｉ４またはＩ３，Ｉ２を双方向に通
電させることにより、Ｃ１，Ｃ２の各一方の電極間に現
れる差動出力電圧Ｖ１，Ｖ２はそれぞれ、Ｃ１，Ｃ２の
各他方の電極が共通接続された基準バイアス電位ＶＢを
基準にして変化するようになる。
【００３７】これにより、製造バラツキなどによるアン
バランス要因が含まれていたとしても、差動出力電圧Ｖ
１，Ｖ２のバイアス安定性を確保することができる。こ
れとともに、ノイズによるバイアス電位の変動も阻止さ
れるようになって、耐ノイズ性も高められる。
バランス要因が含まれていたとしても、差動出力電圧Ｖ
１，Ｖ２のバイアス安定性を確保することができる。こ
れとともに、ノイズによるバイアス電位の変動も阻止さ
れるようになって、耐ノイズ性も高められる。
【００３８】また、スイッチ回路ＲＳ１，ＲＳ２のオン
動作により行われるリセットは、Ｃ１，Ｃ２の基準バイ
アス電位ＶＢに対する残留電位をゼロに放電する形で行
われる。つまり、差動出力端子Ｖｏｕｔ１，Ｖｏｕｔ２
を上記基準バイアス電位ＶＢと同電位にする形で行われ
る。これにより、リセットにより常に一定の初期化状態
を確実に得ることができるようになる。
動作により行われるリセットは、Ｃ１，Ｃ２の基準バイ
アス電位ＶＢに対する残留電位をゼロに放電する形で行
われる。つまり、差動出力端子Ｖｏｕｔ１，Ｖｏｕｔ２
を上記基準バイアス電位ＶＢと同電位にする形で行われ
る。これにより、リセットにより常に一定の初期化状態
を確実に得ることができるようになる。
【００３９】図２は本発明による差動チャージポンプ回
路の第２の実施態様を示す。
路の第２の実施態様を示す。
【００４０】上述した回路との相違点に着目して説明す
ると、同図に示す回路では、第１の容量素子Ｃ１および
第２の容量素子Ｃ２をそれぞれ複数の容量素子Ｃ１１，
Ｃ１２およびＣ２１，Ｃ２２の並列接続回路で構成する
とともに、各並列接続回路の並列接続数を切り換えるス
イッチ回路ＳＷ５，ＳＷ６を設けている。
ると、同図に示す回路では、第１の容量素子Ｃ１および
第２の容量素子Ｃ２をそれぞれ複数の容量素子Ｃ１１，
Ｃ１２およびＣ２１，Ｃ２２の並列接続回路で構成する
とともに、各並列接続回路の並列接続数を切り換えるス
イッチ回路ＳＷ５，ＳＷ６を設けている。
【００４１】この場合、第１の容量素子Ｃ１と第２の容
量素子Ｃ２の各容量値はそれぞれＳＷ５，ＳＷ６のオン
／オフ状態により、Ｃ１１，Ｃ２１またはＣ１１＋Ｃ１
２，Ｃ２１＋Ｃ２２のいずれかに切換設定される。
量素子Ｃ２の各容量値はそれぞれＳＷ５，ＳＷ６のオン
／オフ状態により、Ｃ１１，Ｃ２１またはＣ１１＋Ｃ１
２，Ｃ２１＋Ｃ２２のいずれかに切換設定される。
【００４２】ＳＷ５，ＳＷ６が共にオン状態の場合は、
Ｃ１およびＣ２がそれぞれ大きな並列容量値を持つこと
により、ループフィルタとして大きな時定数を持つこと
ができる。また、ＳＷ５，ＳＷ６が共にオフ状態の場合
は、Ｃ１およびＣ２がそれぞれＣ１１およびＣ２１だけ
による比較的小さな容量値を持つことにより、充放電電
流Ｉ１〜Ｉ４に対する電極間電圧の変化が大きくなっ
て、入力信号ＵＰ，ＤＮの変化に対する出力電圧Ｖ１，
Ｖ２の変化が大きくなる。つまり、この場合は変換利得
が高くなる。
Ｃ１およびＣ２がそれぞれ大きな並列容量値を持つこと
により、ループフィルタとして大きな時定数を持つこと
ができる。また、ＳＷ５，ＳＷ６が共にオフ状態の場合
は、Ｃ１およびＣ２がそれぞれＣ１１およびＣ２１だけ
による比較的小さな容量値を持つことにより、充放電電
流Ｉ１〜Ｉ４に対する電極間電圧の変化が大きくなっ
て、入力信号ＵＰ，ＤＮの変化に対する出力電圧Ｖ１，
Ｖ２の変化が大きくなる。つまり、この場合は変換利得
が高くなる。
【００４３】このようにして、チャージポンプ回路の動
作特性をスイッチ操作により切換設定することができ
る。
作特性をスイッチ操作により切換設定することができ
る。
【００４４】図３は本発明による差動チャージポンプ回
路の第３の実施態様を示す。
路の第３の実施態様を示す。
【００４５】同図に示す回路では、第１の容量素子Ｃ１
および第２の容量素子Ｃ２をそれぞれ複数の容量素子Ｃ
１１，Ｃ１２およびＣ２１，Ｃ２２の直列接続回路で構
成するとともに、各直列接続回路の直列接続数を切り換
えるスイッチ回路ＳＷ５，ＳＷ６を設けている。
および第２の容量素子Ｃ２をそれぞれ複数の容量素子Ｃ
１１，Ｃ１２およびＣ２１，Ｃ２２の直列接続回路で構
成するとともに、各直列接続回路の直列接続数を切り換
えるスイッチ回路ＳＷ５，ＳＷ６を設けている。
【００４６】この場合、スイッチ回路ＳＷ５は、第１の
容量素子Ｃ１を構成する容量素子Ｃ１１，Ｃ１２の片方
（Ｃ１２）に並列に接続されている。今一つのスイッチ
回路ＳＷ６も、第２の容量素子Ｃ２を構成する容量素子
Ｃ２１，Ｃ２２の片方（Ｃ２２）に並列に接続されてい
る。
容量素子Ｃ１を構成する容量素子Ｃ１１，Ｃ１２の片方
（Ｃ１２）に並列に接続されている。今一つのスイッチ
回路ＳＷ６も、第２の容量素子Ｃ２を構成する容量素子
Ｃ２１，Ｃ２２の片方（Ｃ２２）に並列に接続されてい
る。
【００４７】ＳＷ５，ＳＷ６が共にオン状態の場合、Ｃ
１２，Ｃ２２がＳＷ５，ＳＷ６でそれぞれバイパスされ
ることにより、Ｃ１およびＣ２の各容量値はそれぞれＣ
１１およびＣ２１の単独容量値となる。ＳＷ５，ＳＷ６
が共にオフ状態に設定されると、Ｃ１２およびＣ２２が
直列に介在することにより、Ｃ１およびＣ２の各容量値
はそれぞれＣ１１とＣ１２およびＣ２１とＣ２２の直列
容量値に減少する。
１２，Ｃ２２がＳＷ５，ＳＷ６でそれぞれバイパスされ
ることにより、Ｃ１およびＣ２の各容量値はそれぞれＣ
１１およびＣ２１の単独容量値となる。ＳＷ５，ＳＷ６
が共にオフ状態に設定されると、Ｃ１２およびＣ２２が
直列に介在することにより、Ｃ１およびＣ２の各容量値
はそれぞれＣ１１とＣ１２およびＣ２１とＣ２２の直列
容量値に減少する。
【００４８】これにより、図２に示したものと同様、チ
ャージポンプ回路の動作特性をスイッチ操作により切換
設定することができる。
ャージポンプ回路の動作特性をスイッチ操作により切換
設定することができる。
【００４９】図４は本発明による差動チャージポンプ回
路の応用例を示す。
路の応用例を示す。
【００５０】同図に示す応用例はＡＴＭデータ通信にお
ける受信データの同期生成に使用されるＰＬＬ制御回路
であって、差動チャージポンプ回路１、基準バイアス電
圧源２、位相比較器３、ＶＣＯ４により構成されてい
る。
ける受信データの同期生成に使用されるＰＬＬ制御回路
であって、差動チャージポンプ回路１、基準バイアス電
圧源２、位相比較器３、ＶＣＯ４により構成されてい
る。
【００５１】差動チャージポンプ回路１は、互いに直列
に接続された第１，第２の容量素子Ｃ１，Ｃ２、第１〜
第４の定電流回路１１〜１４、第１〜第４の充放電用ス
イッチ回路ＳＷ１〜ＳＷ４、リセット用スイッチ回路Ｒ
Ｓ１，ＲＳ２により構成されている。
に接続された第１，第２の容量素子Ｃ１，Ｃ２、第１〜
第４の定電流回路１１〜１４、第１〜第４の充放電用ス
イッチ回路ＳＷ１〜ＳＷ４、リセット用スイッチ回路Ｒ
Ｓ１，ＲＳ２により構成されている。
【００５２】基準バイアス電圧源２は、差動チャージポ
ンプ回路１およびＶＣＯ４などの各回路に共通の基準バ
イアス電位ＶＢを与える。
ンプ回路１およびＶＣＯ４などの各回路に共通の基準バ
イアス電位ＶＢを与える。
【００５３】位相比較器３は、ＶＣＯ４の発振出力信号
を比較入力信号とし、外部からの入力データ（受信デー
タ）ＤＡＴＡを比較基準信号として、両信号間の位相比
較を行う。位相比較の結果は、ＵＰ信号またはＤＮ信号
として差動チャージポンプ回路１に入力される。
を比較入力信号とし、外部からの入力データ（受信デー
タ）ＤＡＴＡを比較基準信号として、両信号間の位相比
較を行う。位相比較の結果は、ＵＰ信号またはＤＮ信号
として差動チャージポンプ回路１に入力される。
【００５４】位相比較器３は、比較入力信号のパルス立
ち上がりエッジタイミングが、比較基準信号（ＤＡＴ
Ａ）のそれよりも遅相していた場合は、その遅相の度合
いに応じたデューティ幅を有する第１の信号ＵＰ（ＵＰ
信号）を出力する。
ち上がりエッジタイミングが、比較基準信号（ＤＡＴ
Ａ）のそれよりも遅相していた場合は、その遅相の度合
いに応じたデューティ幅を有する第１の信号ＵＰ（ＵＰ
信号）を出力する。
【００５５】反対に、比較入力信号のパルス立ち上がり
エッジタイミングが、比較基準信号（ＤＡＴＡ）のそれ
よりも進相していた場合は、その進相の度合いに応じた
デューティ幅を有する第２の信号ＤＮ（ＤＯＷＮ信号）
を出力する。
エッジタイミングが、比較基準信号（ＤＡＴＡ）のそれ
よりも進相していた場合は、その進相の度合いに応じた
デューティ幅を有する第２の信号ＤＮ（ＤＯＷＮ信号）
を出力する。
【００５６】差動チャージポンプ回路１は、位相比較器
３からの入力信号ＵＰ／ＤＮに応じて２つの容量素子Ｃ
１，Ｃ２への充放電を行う。これにより、２つの容量素
子Ｃ１，Ｃ２の各一方の電極には、比較入力信号のパル
ス立ち上がりエッジタイミングと比較基準信号（ＤＡＴ
Ａ）のそれとの時間差に応じて変化する差動出力電圧Ｖ
１，Ｖ２が現れる。このようにして得られる差動出力電
圧Ｖ１，Ｖ２がＶＣＯ４に発振周波数制御信号として与
える。
３からの入力信号ＵＰ／ＤＮに応じて２つの容量素子Ｃ
１，Ｃ２への充放電を行う。これにより、２つの容量素
子Ｃ１，Ｃ２の各一方の電極には、比較入力信号のパル
ス立ち上がりエッジタイミングと比較基準信号（ＤＡＴ
Ａ）のそれとの時間差に応じて変化する差動出力電圧Ｖ
１，Ｖ２が現れる。このようにして得られる差動出力電
圧Ｖ１，Ｖ２がＶＣＯ４に発振周波数制御信号として与
える。
【００５７】ＶＣＯ４は、基準バイアス電圧源２から与
えられるバイアス電位ＶＢを基準に動作し、このバイア
ス電位ＶＢを基準とする差動制御信号（Ｖ１，Ｖ２）に
より発振周波数が可変制御されるように構成されてい
る。
えられるバイアス電位ＶＢを基準に動作し、このバイア
ス電位ＶＢを基準とする差動制御信号（Ｖ１，Ｖ２）に
より発振周波数が可変制御されるように構成されてい
る。
【００５８】以上の構成により、ＶＣＯ４は、その発振
出力信号が外部からの入力データＤＡＴＡに位相同期す
るようにフィードバック制御される。
出力信号が外部からの入力データＤＡＴＡに位相同期す
るようにフィードバック制御される。
【００５９】また、差動チャージポンプ回路１をスイッ
チ回路ＲＳ１，ＲＳ２でリセット操作した場合は、その
差動チャージポンプ回路１の差動出力信号Ｖ１，Ｖ２が
ＶＣＯ４の動作基準である基準バイアス電位ＶＢに初期
化される。これにより、ＶＣＯ４の発振周波数も所定の
バイアス点に初期化される。
チ回路ＲＳ１，ＲＳ２でリセット操作した場合は、その
差動チャージポンプ回路１の差動出力信号Ｖ１，Ｖ２が
ＶＣＯ４の動作基準である基準バイアス電位ＶＢに初期
化される。これにより、ＶＣＯ４の発振周波数も所定の
バイアス点に初期化される。
【００６０】図５は本発明の差動チャージポンプ回路に
て使用される容量素子の構成例を示す。
て使用される容量素子の構成例を示す。
【００６１】同図に示す例では、ｐ型半導体基板５１内
のｎ型拡散層５２上に形成された一対のＭＯＳ容量によ
り第１，第２の容量素子Ｃ１，Ｃ２を形成している。
のｎ型拡散層５２上に形成された一対のＭＯＳ容量によ
り第１，第２の容量素子Ｃ１，Ｃ２を形成している。
【００６２】この場合、ｎ型拡散層５２は基準バイアス
電位ＶＢに接続されてＣ１，Ｃ２の各他方の電極を形成
する。このｎ型拡散層５２の上には酸化膜（ＭＯＳ酸化
膜）５３が形成され、この酸化膜５３の上に、Ｃ１，Ｃ
２の各一方の電極をなす金属電極５４，５５が形成され
ている。
電位ＶＢに接続されてＣ１，Ｃ２の各他方の電極を形成
する。このｎ型拡散層５２の上には酸化膜（ＭＯＳ酸化
膜）５３が形成され、この酸化膜５３の上に、Ｃ１，Ｃ
２の各一方の電極をなす金属電極５４，５５が形成され
ている。
【００６３】チャージポンプ回路にて使用される容量素
子は、充放電電流を双方向から通電するために、無極性
の対極電極容量素子が必要となるが、本発明の差動チャ
ージポンプ回路では、上述のように、２つの容量素子Ｃ
１，Ｃ２の各他方の電極が基準バイアス電位ＶＢに共通
接続される構成であるため、必ずしも無極性であること
を要しない。このことは、差動チャージポンプ回路を容
量素子も含めて半導体集積回路化する上で大きな利点と
なる。
子は、充放電電流を双方向から通電するために、無極性
の対極電極容量素子が必要となるが、本発明の差動チャ
ージポンプ回路では、上述のように、２つの容量素子Ｃ
１，Ｃ２の各他方の電極が基準バイアス電位ＶＢに共通
接続される構成であるため、必ずしも無極性であること
を要しない。このことは、差動チャージポンプ回路を容
量素子も含めて半導体集積回路化する上で大きな利点と
なる。
【００６４】図６は本発明によるチャージポンプ回路の
具体的な回路例を示す。
具体的な回路例を示す。
【００６５】同図に示すように、各スイッチ回路ＳＷ１
〜ＳＷ４，ＲＳ１，ＲＳ２は、ｐチャネルＭＯＳトラン
ジスタＭＰ１，ＭＰ２、ｎチャネルＭＯＳトランジスタ
ＭＮ１〜ＭＮ４を用いて構成することができる。また、
定電流回路１１，１３は、同図に示すように、充電側と
放電側とで共有させることができる。なお、ＩＶ２，Ｉ
Ｖ２は、ＭＯＳトランジスタＭＰ１，ＭＮ２とＭＰ２，
ＭＮ１を連動駆動するための論理回路（インバータ）で
ある。
〜ＳＷ４，ＲＳ１，ＲＳ２は、ｐチャネルＭＯＳトラン
ジスタＭＰ１，ＭＰ２、ｎチャネルＭＯＳトランジスタ
ＭＮ１〜ＭＮ４を用いて構成することができる。また、
定電流回路１１，１３は、同図に示すように、充電側と
放電側とで共有させることができる。なお、ＩＶ２，Ｉ
Ｖ２は、ＭＯＳトランジスタＭＰ１，ＭＮ２とＭＰ２，
ＭＮ１を連動駆動するための論理回路（インバータ）で
ある。
【００６６】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。た
とえば、スイッチ回路はバイポーラトランジスタを用い
て構成することもできる。
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。た
とえば、スイッチ回路はバイポーラトランジスタを用い
て構成することもできる。
【００６７】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるＰＬ
Ｌ発振制御回路に適用した場合について説明したが、そ
れに限定されるものではなく、たとえばモータの回転制
御などにも適用できる。
てなされた発明をその背景となった利用分野であるＰＬ
Ｌ発振制御回路に適用した場合について説明したが、そ
れに限定されるものではなく、たとえばモータの回転制
御などにも適用できる。
【００６８】
【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。
【００６９】すなわち、本願請求項１の発明は、一方の
電極が第１の出力端子に接続され、他方の電極が基準バ
イアス電位に接続された第１の容量素子と、一方の電極
が第２の出力端子に接続され、他方の電極が上記基準バ
イアス電位に接続された第２の容量素子と、上記第１の
容量素子の一方の電極への充電電流を第１の入力信号に
応じてオン／オフ制御する第１の通電制御手段と、上記
第１の容量素子の一方の電極からの放電電流を第２の入
力信号に応じてオン／オフ制御する第２の通電制御手段
と、上記第２の容量素子の一方の電極への充電電流を上
記第２の入力信号に応じてオン／オフ制御する第３の通
電制御手段と、上記第２の容量素子の一方の電極からの
放電電流を上記第１の入力信号に応じてオン／オフ制御
する第４の通電制御手段とを備えたものであり、これに
より、製造バラツキなどのアンバランス要因に対する差
動出力電圧のバイアス安定性を確保できるとともに、耐
ノイズ性を高めることができるという効果が得られる。
電極が第１の出力端子に接続され、他方の電極が基準バ
イアス電位に接続された第１の容量素子と、一方の電極
が第２の出力端子に接続され、他方の電極が上記基準バ
イアス電位に接続された第２の容量素子と、上記第１の
容量素子の一方の電極への充電電流を第１の入力信号に
応じてオン／オフ制御する第１の通電制御手段と、上記
第１の容量素子の一方の電極からの放電電流を第２の入
力信号に応じてオン／オフ制御する第２の通電制御手段
と、上記第２の容量素子の一方の電極への充電電流を上
記第２の入力信号に応じてオン／オフ制御する第３の通
電制御手段と、上記第２の容量素子の一方の電極からの
放電電流を上記第１の入力信号に応じてオン／オフ制御
する第４の通電制御手段とを備えたものであり、これに
より、製造バラツキなどのアンバランス要因に対する差
動出力電圧のバイアス安定性を確保できるとともに、耐
ノイズ性を高めることができるという効果が得られる。
【００７０】請求項２に記載の発明は、請求項１に加え
て、第１の容量素子の両電極間および第２の容量素子の
両電極間にそれぞれ並列に接続するとともに、外部から
のリセット信号によりオン動作して第１および第２の容
量素子各充電状態を放電初期化するスイッチ回路を備え
たものであり、これにより、所定の初期化状態を得るこ
とができるという効果が得られる。
て、第１の容量素子の両電極間および第２の容量素子の
両電極間にそれぞれ並列に接続するとともに、外部から
のリセット信号によりオン動作して第１および第２の容
量素子各充電状態を放電初期化するスイッチ回路を備え
たものであり、これにより、所定の初期化状態を得るこ
とができるという効果が得られる。
【００７１】請求項３に記載の発明は、請求項１または
２に加えて、第１の容量素子および第２の容量素子をそ
れぞれ複数の容量素子の並列接続回路で構成するととも
に、各並列接続回路の並列接続数を切り換えるスイッチ
回路を設けたものであり、これにより、差動チャージポ
ンプ回路の特性を切換設定することができるという効果
が得られる。
２に加えて、第１の容量素子および第２の容量素子をそ
れぞれ複数の容量素子の並列接続回路で構成するととも
に、各並列接続回路の並列接続数を切り換えるスイッチ
回路を設けたものであり、これにより、差動チャージポ
ンプ回路の特性を切換設定することができるという効果
が得られる。
【００７２】請求項４に記載の発明は、請求項１から３
のいずれかに加えて、第１の容量素子および第２の容量
素子をそれぞれ複数の容量素子の直列接続回路で構成す
るとともに、各直列接続回路の直列接続数を切り換える
スイッチ回路を設けたものであり、これにより、差動チ
ャージポンプ回路の特性を切換設定することができると
いう効果が得られる。
のいずれかに加えて、第１の容量素子および第２の容量
素子をそれぞれ複数の容量素子の直列接続回路で構成す
るとともに、各直列接続回路の直列接続数を切り換える
スイッチ回路を設けたものであり、これにより、差動チ
ャージポンプ回路の特性を切換設定することができると
いう効果が得られる。
【００７３】請求項６に記載の発明は、請求項１から５
のいずれかに加えて、第１の容量素子と第２の容量素子
の各他方の電極を互いに共有させるとともに、この共有
電極を基準バイアス電位に接続したものであり、これに
より、容量素子を含めたチャージポンプ回路全体の半導
体集積回路化が容易になるという利点が得られる。
のいずれかに加えて、第１の容量素子と第２の容量素子
の各他方の電極を互いに共有させるとともに、この共有
電極を基準バイアス電位に接続したものであり、これに
より、容量素子を含めたチャージポンプ回路全体の半導
体集積回路化が容易になるという利点が得られる。
【図１】本発明の技術が適用された差動チャージポンプ
回路の第１の実施態様を示す回路図
回路の第１の実施態様を示す回路図
【図２】本発明による差動チャージポンプ回路の第２の
実施態様を示す回路図
実施態様を示す回路図
【図３】本発明による差動チャージポンプ回路の第３の
実施態様を示す回路図
実施態様を示す回路図
【図４】本発明による差動チャージポンプ回路の応用例
【図５】本発明の差動チャージポンプ回路にて使用され
る容量素子の構成例
る容量素子の構成例
【図６】本発明によるチャージポンプ回路の具体的な回
路例
路例
【図７】本発明に先だって検討した差動チャージポンプ
回路
回路
Ｃ１ 第１の容量素子 Ｃ２ 第２の容量素子 １１〜１４ 定電流回路（通電制御手段） ＳＷ１〜ＳＷ４ 充放電用スイッチ回路（通電制御手
段） ＲＳ１，ＲＳ２ リセット用スイッチ回路 Ｖｏｕｔ１ 第１の出力端子 Ｖｏｕｔ２ 第２の出力端子 ＶＢ 基準バイアス電位 Ｖｄｄ 充電側電源電位 Ｖｓｓ 放電側電源電位 ＵＰ，ＤＮ 入力信号（ＵＰ／ＤＯＷＮ） Ｖ１，Ｖ２ 差動出力電圧 Ｃ１１，Ｃ１２ 容量素子（Ｃ１） Ｃ２１，Ｃ２２ 容量素子（Ｃ２） ＳＷ５，ＳＷ６ 容量切換用スイッチ回路 １ 差動チャージポンプ回路 ２ 基準バイアス電圧源 ３ 位相比較器 ４ ＶＣＯ ５１ ｐ型半導体基板 ５２ ｎ型拡散層 ５３ 酸化膜 ５４，５５ 金属電極
段） ＲＳ１，ＲＳ２ リセット用スイッチ回路 Ｖｏｕｔ１ 第１の出力端子 Ｖｏｕｔ２ 第２の出力端子 ＶＢ 基準バイアス電位 Ｖｄｄ 充電側電源電位 Ｖｓｓ 放電側電源電位 ＵＰ，ＤＮ 入力信号（ＵＰ／ＤＯＷＮ） Ｖ１，Ｖ２ 差動出力電圧 Ｃ１１，Ｃ１２ 容量素子（Ｃ１） Ｃ２１，Ｃ２２ 容量素子（Ｃ２） ＳＷ５，ＳＷ６ 容量切換用スイッチ回路 １ 差動チャージポンプ回路 ２ 基準バイアス電圧源 ３ 位相比較器 ４ ＶＣＯ ５１ ｐ型半導体基板 ５２ ｎ型拡散層 ５３ 酸化膜 ５４，５５ 金属電極
Claims (7)
- 【請求項１】 一方の電極が第１の出力端子に接続さ
れ、他方の電極が基準バイアス電位に接続された第１の
容量素子と、一方の電極が第２の出力端子に接続され、
他方の電極が上記基準バイアス電位に接続された第２の
容量素子と、上記第１の容量素子の一方の電極への充電
電流を第１の入力信号に応じてオン／オフ制御する第１
の通電制御手段と、上記第１の容量素子の一方の電極か
らの放電電流を第２の入力信号に応じてオン／オフ制御
する第２の通電制御手段と、上記第２の容量素子の一方
の電極への充電電流を上記第２の入力信号に応じてオン
／オフ制御する第３の通電制御手段と、上記第２の容量
素子の一方の電極からの放電電流を上記第１の入力信号
に応じてオン／オフ制御する第４の通電制御手段とを備
えたことを特徴とする差動チャージポンプ回路。 - 【請求項２】 第１の容量素子の両電極間および第２の
容量素子の両電極間にそれぞれ並列に接続するととも
に、外部からのリセット信号によりオン動作して第１お
よび第２の容量素子各充電状態を放電初期化するスイッ
チ回路を備えたことを特徴とする請求項１に記載の差動
チャージポンプ回路。 - 【請求項３】 第１の容量素子および第２の容量素子を
それぞれ複数の容量素子の並列接続回路で構成するとと
もに、各並列接続回路の並列接続数を切り換えるスイッ
チ回路を設けたことを特徴とする請求項１または２に記
載の差動チャージポンプ回路。 - 【請求項４】 第１の容量素子および第２の容量素子を
それぞれ複数の容量素子の直列接続回路で構成するとと
もに、各直列接続回路の直列接続数を切り換えるスイッ
チ回路を設けたことを特徴とする請求項１または２に記
載の差動チャージポンプ回路。 - 【請求項５】 第１〜第４の通電制御手段をそれぞれ、
定電流回路と、この定電流回路に直列に介在するスイッ
チ回路により構成したことを特徴とする請求項１から４
のいずれかに記載の差動チャージポンプ回路。 - 【請求項６】 第１の容量素子と第２の容量素子の各他
方の電極を互いに共有させるとともに、この共有電極を
基準バイアス電位に接続したことを特徴とする請求項１
から５のいずれかに記載の差動チャージポンプ回路。 - 【請求項７】 第１〜第４の通電制御手段をそれぞれＭ
ＯＳトランジスタを用いて構成したことを特徴とする請
求項１から６のいずれかに記載の差動チャージポンプ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9144799A JPH10336022A (ja) | 1997-06-03 | 1997-06-03 | 差動チャージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9144799A JPH10336022A (ja) | 1997-06-03 | 1997-06-03 | 差動チャージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10336022A true JPH10336022A (ja) | 1998-12-18 |
Family
ID=15370738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9144799A Pending JPH10336022A (ja) | 1997-06-03 | 1997-06-03 | 差動チャージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10336022A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876244B1 (en) * | 2003-10-16 | 2005-04-05 | Micrel, Incorporated | Differential charge pump |
| JP2007005828A (ja) * | 2000-09-14 | 2007-01-11 | Vishay Intertechnology Inc | 半導体基板上に形成される高精度高周波数キャパシタ |
| US9136060B2 (en) | 2000-09-14 | 2015-09-15 | Vishay-Siliconix | Precision high-frequency capacitor formed on semiconductor substrate |
-
1997
- 1997-06-03 JP JP9144799A patent/JPH10336022A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005828A (ja) * | 2000-09-14 | 2007-01-11 | Vishay Intertechnology Inc | 半導体基板上に形成される高精度高周波数キャパシタ |
| EP1895569B1 (en) * | 2000-09-14 | 2013-06-12 | Vishay Intertechnology, Inc. | Precision high-frequency capacitor formed on semiconductor substrate |
| EP1895568B1 (en) * | 2000-09-14 | 2014-07-16 | Vishay Intertechnology, Inc. | High-frequency capacitor formed on semiconductor substrate |
| US9136060B2 (en) | 2000-09-14 | 2015-09-15 | Vishay-Siliconix | Precision high-frequency capacitor formed on semiconductor substrate |
| US6876244B1 (en) * | 2003-10-16 | 2005-04-05 | Micrel, Incorporated | Differential charge pump |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3660906B2 (ja) | 昇圧電圧の調節が可能な昇圧回路及び昇圧電圧を生成する方法並びにそれを具備する集積回路 | |
| JP3250540B2 (ja) | Ｐｌｌ回路 | |
| US4236199A (en) | Regulated high voltage power supply | |
| JPH06165482A (ja) | 電圧変換回路及びそれに用いる多相クロック発生回路 | |
| US6252467B1 (en) | Voltage controlled oscillator including a plurality of differential amplifiers | |
| JP3493575B2 (ja) | 半導体装置、チャージポンプ回路およびｐｌｌ回路 | |
| JP2001095234A (ja) | 半導体集積回路 | |
| JPH05298885A (ja) | 電荷ポンプ回路 | |
| KR20050070110A (ko) | 용량성 전하 펌프 | |
| US6255872B1 (en) | Charge pump circuit for PLL | |
| JPH0775331A (ja) | チャージポンプ回路 | |
| JP3299631B2 (ja) | 電圧制御型発振器およびそれを用いた位相同期ループ回路 | |
| JPWO2005093952A1 (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
| JPH11274920A (ja) | Ｐｌｌのチャージポンプ回路 | |
| US10630173B2 (en) | Negative charge pump and audio ASIC with such negative charge pump | |
| JPH10336022A (ja) | 差動チャージポンプ回路 | |
| US6320458B1 (en) | Integrated structure with an analog unit supplied by an external supply voltage by means of a low-pass filter and driving elements | |
| JP4069503B2 (ja) | Ｐｌｌ回路 | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| JP2001024485A (ja) | Ｐｌｌ回路 | |
| JPH09223950A (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| JPH1115541A (ja) | 電源安定化回路および電源安定化回路を備えたｐｌｌ回路 | |
| US6054904A (en) | Voltage controlled ring oscillator and charge pump circuit | |
| EP1894299A1 (en) | Integrated relaxation voltage controlled oscillator and method of voltage controlled oscillation | |
| JPH08102643A (ja) | 可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Effective date: 20070831 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
| A521 | Written amendment |
Effective date: 20080806 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080902 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20080925 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20111003 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141003 Year of fee payment: 6 |