JPH0467214A - レギュレータ回路 - Google Patents
レギュレータ回路Info
- Publication number
- JPH0467214A JPH0467214A JP17888990A JP17888990A JPH0467214A JP H0467214 A JPH0467214 A JP H0467214A JP 17888990 A JP17888990 A JP 17888990A JP 17888990 A JP17888990 A JP 17888990A JP H0467214 A JPH0467214 A JP H0467214A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- reference voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、例えばムービーのバッテリー電源用のレギ
ュレータ回路に関するものである。
ュレータ回路に関するものである。
第２図は従来のレギュレータ回路を示す回路図であり、
図において、第１のトランジスタ（１）はそのエミッタ
を不図示のバッテリから供給される入力電圧Ｖｉの印加
端子（ＩＮ）に接続し、この第１のトランジスタ（１）
のベースに、第２のトランジスタ（２）のコレクタを接
続し、上′２第１のトランジスタ（１）のコレクタに第
３のトランジスタ（３）のコレクタを接続し、この第２
、第３のトランジスタのエミッタを抵抗（７）を介して
アース（Ｅ）に接続している。
図において、第１のトランジスタ（１）はそのエミッタ
を不図示のバッテリから供給される入力電圧Ｖｉの印加
端子（ＩＮ）に接続し、この第１のトランジスタ（１）
のベースに、第２のトランジスタ（２）のコレクタを接
続し、上′２第１のトランジスタ（１）のコレクタに第
３のトランジスタ（３）のコレクタを接続し、この第２
、第３のトランジスタのエミッタを抵抗（７）を介して
アース（Ｅ）に接続している。
上記第１のトランジスタ（１）のコレクタは出力電圧Ｖ
。の出力端子（ＯＵＴ）に接続され、このコレクタとア
ース（Ｅ−）間には分圧・抵抗（４）。
。の出力端子（ＯＵＴ）に接続され、このコレクタとア
ース（Ｅ−）間には分圧・抵抗（４）。
（５）が直列に接続されている。この分圧抵抗（４）、
（５）の接続点（Ｐｌ）には第３のトランジスタのベー
スが接続され、かつ、分圧抵抗（４）に並列にコンデン
サ（８）が接続されている。また、第１のトランジスタ
（１）のベース・エミッタ間には抵抗（９）か接続され
、第２のトランジスタのベースとアース間には抵抗（１
０）と定電圧源（６）か直列に接続されている。
（５）の接続点（Ｐｌ）には第３のトランジスタのベー
スが接続され、かつ、分圧抵抗（４）に並列にコンデン
サ（８）が接続されている。また、第１のトランジスタ
（１）のベース・エミッタ間には抵抗（９）か接続され
、第２のトランジスタのベースとアース間には抵抗（１
０）と定電圧源（６）か直列に接続されている。
次に動作について説明する。
（ア）、入力電圧Ｖｉと所望の出力電圧Ｖ。との差が、
第１のトランジスタ（１）のコレクタ・エミッタの飽和
電圧Ｖ ｓ ａ ｔより大きい場合（Ｖｉ−Ｖ＞Ｖｓ
ａ ｔ）。
第１のトランジスタ（１）のコレクタ・エミッタの飽和
電圧Ｖ ｓ ａ ｔより大きい場合（Ｖｉ−Ｖ＞Ｖｓ
ａ ｔ）。
定電圧源（６）より供給される第２のトランジスタ（２
）の一定であるベース電圧と分圧抵抗（４）、 （５
）により供給される第３のトランジスタ（３）のベース
電圧が等しくなるようにフィードバックがかかる。その
結果、一定となった第３のトランジスタ（３）のベース
電圧から、分圧抵抗（４）、 （５）の比（ｋ ：
１−ｋ）を１／ｋＸベース電圧−所定の出力電圧Ｖｏと
なるように取ることにより、一定の所望の出力電圧Ｖ。
）の一定であるベース電圧と分圧抵抗（４）、 （５
）により供給される第３のトランジスタ（３）のベース
電圧が等しくなるようにフィードバックがかかる。その
結果、一定となった第３のトランジスタ（３）のベース
電圧から、分圧抵抗（４）、 （５）の比（ｋ ：
１−ｋ）を１／ｋＸベース電圧−所定の出力電圧Ｖｏと
なるように取ることにより、一定の所望の出力電圧Ｖ。
−（１／ｋ）ＸＶｒｅｆか得られる。
（イ）、入力端子ｖ１と所望の出力電圧■。との差が第
１のトランジスタのコレクタ・エミッタの飽和電圧Ｖｓ
ａｔより小さい場合。
１のトランジスタのコレクタ・エミッタの飽和電圧Ｖｓ
ａｔより小さい場合。
第３のトランジスタ（３）かＯＦＦすることにより、フ
ィードバックかかからないため、出力電圧Ｖｏは入力電
圧Ｖｉとコレクタ・エミッタの飽和電圧Ｖｓａｔの差（
Ｖｏ−Ｖｉ−Ｖｓａ ｔ）となる。その結果、入力電圧
Ｖｉがそのしきい値［Ｖ （１／ｋ） ｘｖ ｒ ｅ
ｆ 十Ｖｓ ａ ｔｌ以下になると、出力電圧■。は、
入力電圧Ｖ１と等差的に減少していくことになる。
ィードバックかかからないため、出力電圧Ｖｏは入力電
圧Ｖｉとコレクタ・エミッタの飽和電圧Ｖｓａｔの差（
Ｖｏ−Ｖｉ−Ｖｓａ ｔ）となる。その結果、入力電圧
Ｖｉがそのしきい値［Ｖ （１／ｋ） ｘｖ ｒ ｅ
ｆ 十Ｖｓ ａ ｔｌ以下になると、出力電圧■。は、
入力電圧Ｖ１と等差的に減少していくことになる。
第３図は横軸を入力電圧ｖｉ、縦軸を出力電圧Ｖｏとし
た従来のレギュレータ回路の入出力特性を示す図であり
、上記したように、入力電圧Ｖｉがしきい値以上では一
定の出力線圧Ｖｏが得られ、しきい値以下では入力電圧
Ｖｉに応じて出力電圧Ｖｏが変化している。
た従来のレギュレータ回路の入出力特性を示す図であり
、上記したように、入力電圧Ｖｉがしきい値以上では一
定の出力線圧Ｖｏが得られ、しきい値以下では入力電圧
Ｖｉに応じて出力電圧Ｖｏが変化している。
従来のレギュレータ回路は以上のように構成されている
ので、しきい値付近で入力端子にリップルがのり、入力
電圧がしきい値以下になると、出力電圧はその入力電圧
に応じて変動し、リップルの影響を受けるという問題点
があった。
ので、しきい値付近で入力端子にリップルがのり、入力
電圧がしきい値以下になると、出力電圧はその入力電圧
に応じて変動し、リップルの影響を受けるという問題点
があった。
この発明は上記のような問題点を解消することを課題に
なされたもので、しきい値付近で入力端子にリップルが
のった場合でも、そのリップルの影響が出力電圧に及ば
ないレギュレータ回路を得ることを目的とする。
なされたもので、しきい値付近で入力端子にリップルが
のった場合でも、そのリップルの影響が出力電圧に及ば
ないレギュレータ回路を得ることを目的とする。
この発明に係るレギュレータ回路は、入出力端子間に接
続した第１のトランジスタと、コレクタを第１のトラン
ジスタのベースに接続しベースに第１または第２の基準
電圧の供給を受ける第２のトランジスタと、コレクタを
第１のトランジスタのコレクタに接続しベースに分圧電
圧の供給を受ける第３のトランジスタと、入力電圧が基
準しきい値以上の場合、第１の基準電圧を上記第２のト
ランジスタのベースに供給する第１の基準電圧発生回路
と、入力電圧か基準しきい値以下の場合、リップルを除
去した第２の基準電圧を上記第２のトランジスタのベー
スに供給する第２の基準電圧発生回路を具備したもので
ある。
続した第１のトランジスタと、コレクタを第１のトラン
ジスタのベースに接続しベースに第１または第２の基準
電圧の供給を受ける第２のトランジスタと、コレクタを
第１のトランジスタのコレクタに接続しベースに分圧電
圧の供給を受ける第３のトランジスタと、入力電圧が基
準しきい値以上の場合、第１の基準電圧を上記第２のト
ランジスタのベースに供給する第１の基準電圧発生回路
と、入力電圧か基準しきい値以下の場合、リップルを除
去した第２の基準電圧を上記第２のトランジスタのベー
スに供給する第２の基準電圧発生回路を具備したもので
ある。
この発明におけるレギュレータ回路は、入力電圧が基準
しきい値以上の場合は第１の基準電圧発生回路からの第
１の基準電圧を、また、基準しきい値以下の場合は第２
の基準電圧発生回路からのリップル除去を行った第２の
基準電圧に基づいて出力電圧を作成することにより、リ
ップルの影響を出力電圧に及ばないようにすることかで
きる。
しきい値以上の場合は第１の基準電圧発生回路からの第
１の基準電圧を、また、基準しきい値以下の場合は第２
の基準電圧発生回路からのリップル除去を行った第２の
基準電圧に基づいて出力電圧を作成することにより、リ
ップルの影響を出力電圧に及ばないようにすることかで
きる。
以下、この発明の一実施例を図について説明する。前記
第２図と同一部分に同一符号を付し重複説明を省略した
第１図において、入力端子（ＩＮ）とアース（Ｅ）間に
は分圧抵抗（１１）と（１２）が直列に接続され、この
分圧抵抗（１２）と並列にコンデンサ（１３）か接続さ
れている。
第２図と同一部分に同一符号を付し重複説明を省略した
第１図において、入力端子（ＩＮ）とアース（Ｅ）間に
は分圧抵抗（１１）と（１２）が直列に接続され、この
分圧抵抗（１２）と並列にコンデンサ（１３）か接続さ
れている。
第４のトランジスタ（１４）のコレクタは入力端子（Ｉ
Ｎ）に接続され、ベースは分圧抵抗（１１）と（１２）
の接続点（Ｐ２）に接続され、エミッタは抵抗（１５）
を介してアース（Ｅ）に接続されている。
Ｎ）に接続され、ベースは分圧抵抗（１１）と（１２）
の接続点（Ｐ２）に接続され、エミッタは抵抗（１５）
を介してアース（Ｅ）に接続されている。
第５のトランジスタ（１６）のコレクタは第２のトラン
ジスタ（２）のベースに接続され、ベースは第４のトラ
ンジスタ（１４）のエミッタに接続され、エミッタはア
ース（Ｅ）に接続されている。そして、出力端子（ＯＵ
Ｔ）とアースＥ間にはコンデンサ（１７）が接続されて
いる。
ジスタ（２）のベースに接続され、ベースは第４のトラ
ンジスタ（１４）のエミッタに接続され、エミッタはア
ース（Ｅ）に接続されている。そして、出力端子（ＯＵ
Ｔ）とアースＥ間にはコンデンサ（１７）が接続されて
いる。
ここで、定電圧源（６）、抵抗（１０）は第１の基準電
圧発生回路（２１）を、第４．第５のトランジスタ（１
４）、 （１６） 、抵抗（１１）。
圧発生回路（２１）を、第４．第５のトランジスタ（１
４）、 （１６） 、抵抗（１１）。
（１２）、（１５）、コンデンサ（１３）は第２の基準
電圧発生回路（２２）を構成している。
電圧発生回路（２２）を構成している。
次に上記実施例の動作について説明する。
（１）入力電圧Ｖｉが基準しきい値〔しきい値十最大リ
ップルの半波分〕以上の場合、 この場合の動作は従来の前記（ア）の場合と同様に第３
のトランジスタ（３）のベース電圧が低電圧源（６）よ
り供給される第２のトランジスタ（２）のベース電圧と
等しくなり、出力電圧Ｖ。
ップルの半波分〕以上の場合、 この場合の動作は従来の前記（ア）の場合と同様に第３
のトランジスタ（３）のベース電圧が低電圧源（６）よ
り供給される第２のトランジスタ（２）のベース電圧と
等しくなり、出力電圧Ｖ。
（−１／ｋ）Ｖｒｅ ｆ）が得られる。
（ｎ）入力電圧Ｖｉが基準しきい値〔しきい値十最大リ
ップルの半波分〕以下の場合、 入力電圧Ｖｉが基準しきい値の時、第２の基準電圧発生
回路（２２）からの第２の基準電圧、つまり、分圧抵抗
（１１）、 （１２）により供給される第４のトラン
ジスタ（１４）のベース電圧が、第１の基準電圧発生回
路（２１）からの第１の基準電圧、つまり、定電圧源（
ｆ））より供給される第２のトランジスタ（２）のベー
ス電圧に等しくなるように、分圧抵抗（１１）、 （
１２）の比（Ｊ ： １−Ｊりを定める。この場合、第
４のトランジスタ（１４） のベース電圧−（１／、ｅ
）Ｖｉとなる。
ップルの半波分〕以下の場合、 入力電圧Ｖｉが基準しきい値の時、第２の基準電圧発生
回路（２２）からの第２の基準電圧、つまり、分圧抵抗
（１１）、 （１２）により供給される第４のトラン
ジスタ（１４）のベース電圧が、第１の基準電圧発生回
路（２１）からの第１の基準電圧、つまり、定電圧源（
ｆ））より供給される第２のトランジスタ（２）のベー
ス電圧に等しくなるように、分圧抵抗（１１）、 （
１２）の比（Ｊ ： １−Ｊりを定める。この場合、第
４のトランジスタ（１４） のベース電圧−（１／、ｅ
）Ｖｉとなる。
すると、入力電圧Ｖｉが基準しきい値以下になると、第
４のトランジスタ（１４）は常にＯＮしているので、第
５のトランジスタ（１’６ ）がＯＮし、第２のトラン
ジスタ（２）のベースに供給される基準電圧が上記第４
のトランジスタ（１４）のベース電圧（１／ｊりＶｉと
なり、従来と同様にしてフィードバックがかかり、第３
のトランジスタ（３）のベース電圧と第４のトランジス
タ（１４）のベース電圧が等しくなる。
４のトランジスタ（１４）は常にＯＮしているので、第
５のトランジスタ（１’６ ）がＯＮし、第２のトラン
ジスタ（２）のベースに供給される基準電圧が上記第４
のトランジスタ（１４）のベース電圧（１／ｊりＶｉと
なり、従来と同様にしてフィードバックがかかり、第３
のトランジスタ（３）のベース電圧と第４のトランジス
タ（１４）のベース電圧が等しくなる。
その結果、第４のトランジスタ（１４）のベース電圧を
基準電圧として、分圧抵抗（４）、（５）の分割により
出力電圧Ｖ。（１／Ｊｋ）Ｖｉを得る。この時、基準電
圧となる第４のトランジスタ（１４）のベース電圧は、
コンデンサ（１３）によりリップルが除去されている。
基準電圧として、分圧抵抗（４）、（５）の分割により
出力電圧Ｖ。（１／Ｊｋ）Ｖｉを得る。この時、基準電
圧となる第４のトランジスタ（１４）のベース電圧は、
コンデンサ（１３）によりリップルが除去されている。
そこで、出力電圧ｖｏにもリップルがのらない。従って
、従来のレギュレータ回路のようなリップルの影響を受
けないものである。
、従来のレギュレータ回路のようなリップルの影響を受
けないものである。
以上のように、この発明によれば、出力電圧を作るため
基準電圧として、入力電圧が基準しきい値より大きい時
は第１の基準電圧発生回路からの第１の基準電圧をまた
基準しきい値より小さいときは第２の基準電圧発生回路
からの入力電圧に比例しかつリップルの影響を受けない
第２の基準電圧を用いるように構成したので、入出力電
圧差が小さい場合のリップルを除去でき、リップルの影
響を出力電圧に及ばないようにしたレギュレータ回路が
得られるという効果がある。
基準電圧として、入力電圧が基準しきい値より大きい時
は第１の基準電圧発生回路からの第１の基準電圧をまた
基準しきい値より小さいときは第２の基準電圧発生回路
からの入力電圧に比例しかつリップルの影響を受けない
第２の基準電圧を用いるように構成したので、入出力電
圧差が小さい場合のリップルを除去でき、リップルの影
響を出力電圧に及ばないようにしたレギュレータ回路が
得られるという効果がある。
第１図はこの発明の一実施例によるレギュレータ回路を
示す回路図、第２図は従来のレギュレータ回路を示す回
路図、第３図はその入出力特性図である。 図において、（１）、（２）、（３）は第１゜第２．第
３のトランジスタ、（４）、 （５）は分圧抵抗、（
２１）は第１の基準電圧発生回路、（２２）は第２の基
準電圧発生回路、（ＩＮ）は入力端子、（ＯＵＴ）は出
力端子である。 なお、図中、同一符号は同一または相当部分を示す。 代理人 弁理士 吉 １）研 二 （外２名） 従来のしギ１１／−りｒ：３路図 第 図
示す回路図、第２図は従来のレギュレータ回路を示す回
路図、第３図はその入出力特性図である。 図において、（１）、（２）、（３）は第１゜第２．第
３のトランジスタ、（４）、 （５）は分圧抵抗、（
２１）は第１の基準電圧発生回路、（２２）は第２の基
準電圧発生回路、（ＩＮ）は入力端子、（ＯＵＴ）は出
力端子である。 なお、図中、同一符号は同一または相当部分を示す。 代理人 弁理士 吉 １）研 二 （外２名） 従来のしギ１１／−りｒ：３路図 第 図
Claims (1)
- 【特許請求の範囲】 エミッタを入力端子に接続しコレクタを出力端子に接続
した第１のトランジスタと、 前記出力端子とアース間に直列に接続した分圧抵抗と、 コレクタを前記第１のトランジスタのベースに接続しエ
ミッタをアースに接続した第２のトランジスタと、 コレクタを前記第１のトランジスタのコレクタに接続し
ベースを前記分圧抵抗の分圧点に接続しエミッタを前記
第２のトランジスタのエミッタとともにアースに接続し
た第３のトランジスタと、入力電圧が基準しきい値以上
の場合に前記第２のトランジスタのベースに第１の基準
電圧を供給する第１の基準電圧発生回路と、 入力電圧が基準しきい値以下になると、前記第２のトラ
ンジスタのベースにリップルを除去された第２の基準電
圧を供給する第２の基準電圧発生回路とを備えたレギュ
レータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17888990A JPH0467214A (ja) | 1990-07-06 | 1990-07-06 | レギュレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17888990A JPH0467214A (ja) | 1990-07-06 | 1990-07-06 | レギュレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467214A true JPH0467214A (ja) | 1992-03-03 |
Family
ID=16056471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17888990A Pending JPH0467214A (ja) | 1990-07-06 | 1990-07-06 | レギュレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467214A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753721B2 (en) | 2001-09-19 | 2004-06-22 | Oki Electric Industry Co., Ltd. | Internal step-down power supply circuit |
| JP2010183335A (ja) * | 2009-02-05 | 2010-08-19 | Freescale Semiconductor Inc | パルス幅変調回路、パルス幅変調方法及びレギュレータ |
-
1990
- 1990-07-06 JP JP17888990A patent/JPH0467214A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753721B2 (en) | 2001-09-19 | 2004-06-22 | Oki Electric Industry Co., Ltd. | Internal step-down power supply circuit |
| US6885237B2 (en) | 2001-09-19 | 2005-04-26 | Oki Electric Industry Co., Ltd. | Internal step-down power supply circuit |
| US7034605B2 (en) | 2001-09-19 | 2006-04-25 | Oki Electric Industry Co., Ltd. | Internal step-down power supply circuit |
| JP2010183335A (ja) * | 2009-02-05 | 2010-08-19 | Freescale Semiconductor Inc | パルス幅変調回路、パルス幅変調方法及びレギュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| JP3315748B2 (ja) | 増幅回路 | |
| JPS60169915A (ja) | 直流電圧調整器 | |
| JP7334081B2 (ja) | 基準電圧回路 | |
| DE3447002A1 (de) | Konstantstromgeneratorschaltkreis | |
| JPH0467214A (ja) | レギュレータ回路 | |
| KR920008785B1 (ko) | 직류신호 변환용 회로 | |
| KR0150196B1 (ko) | BiCMOS 기준 전압 발생기 | |
| JPH0413692Y2 (ja) | ||
| KR0173944B1 (ko) | 히스테리시스를 갖는 비교기 | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| DE3229437A1 (de) | Brueckenendstufe fuer einen tonfrequenz-empfangsverstaerker | |
| US4230980A (en) | Bias circuit | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| US6204655B1 (en) | Voltage-controlled current source with variable supply current | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH0321082Y2 (ja) | ||
| KR0183297B1 (ko) | 전기신호 최대 및 최저전압 제한회로 | |
| KR0171853B1 (ko) | 전기신호의 최저전압 제한회로 | |
| JP2698702B2 (ja) | レギュレータ回路の出力トランジスタ飽和防止回路 | |
| JP2833053B2 (ja) | トランジスタ回路 | |
| JP3503297B2 (ja) | 電圧‐電流変換回路 | |
| JPH0248894Y2 (ja) | ||
| JPH0346574Y2 (ja) | ||
| KR830000542B1 (ko) | 이득 제어회로 |