JPH06350412A

JPH06350412A - レベルシフト回路

Info

Publication number: JPH06350412A
Application number: JP13185693A
Authority: JP
Inventors: Yoichi Kurushima; 洋一久留島
Original assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Current assignee: Hitachi Microcomputer System Ltd; Hitachi Ltd
Priority date: 1993-06-02
Filing date: 1993-06-02
Publication date: 1994-12-22

Abstract

(57)【要約】【目的】簡易な構成で、動作速度の速いレベルシフト
回路を提供する。【構成】レベルシフト回路１は、出力端子と電源電圧
ＶCCHとの間に直列形態でトランジスタＴｒ₁₁を接続さ
せ、出力端子と電源電圧GNDとの間に直列形態でトラン
ジスタＴｒ₁₂を接続させて出力段を構成している。Ｔｒ
₁₁のゲートには、トランジスタＴｒ₁₃を介して電源電圧
GNDが、トランジスタＴｒ₁₄，Ｔｒ₁₅を介して電源電圧
ＶCCHが接続される。Ｔｒ₁₅を、入力端子のレベルの変
化に応じてオン／オフさせ、Ｔｒ₁₄を出力端子のレベル
に応じて切り換える。入力レベルがロウからハイに切り
替わったとき、Ｔｒ₁₅が逸早くオフ状態に向い（Ｔｒ₁₅
には貫通電流が流れる）、その後、Ｔｒ₁₁のゲート電位
が低下するのに伴い、出力レベルがロウからハイに変化
する。ハイに変わりつつある出力端子の電位はＴｒ₁₄の
ゲートに帰還され、Ｔｒ₁₄のゲート電位が所定値以上に
なると、これが完全にオフとなり、出力段のトランジス
タＴｒ₁₁が安定したオン状態となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路さらに
は、複数のＭＯＳトランジスタからなるレベルシフト回
路に適用して特に有効な技術に関し、例えば２電源ＬＳ
Ｉの信号のスイングレベルの変換を行なうレベルシフト
回路に利用して有用な技術に関する。

【０００２】

【従来の技術】信号に対する増幅度に影響を与えること
なく必要に応じて回路中の直流レベルを任意に設定でき
るレベルシフト回路が一般に用いられている。このよう
な機能を有するレベルシフト回路として、本発明者ら
は、本発明に先だって図６に示す回路構成を考案した。
このレベルシフト回路では、入力端子ＩＮに印加される
信号のレベルがロウレベル（Ｖl＝０Ｖ）からハイレベ
ル（Ｖh＝３．０Ｖ）、又はその逆に変化したときに、
出力端子ＯＵＴから出力される信号のレベルがロウレベ
ル（０Ｖ）からハイレベル（ＶCCH＝５．０Ｖ）、又は
その逆に変化するようになる。

【０００３】かかる構成のレベルシフト回路１０では、
入力端子ＩＮがロウレベル（Ｖl＝０Ｖ）のときには、
ｐ形ＭＯＳトランジスタＴｒ₈がオン（ｎ形ＭＯＳトラ
ンジスタＴｒ₉はオフ）となってｎ形ＭＯＳトランジス
タＴｒ₂のゲートに電源電圧ＶCCL（例えば３．０Ｖ）が
印加され、ｎ形ＭＯＳトランジスタＴｒ₂がオンして、
出力端子ＯＵＴのレベルはロウレベル（０Ｖ）となる。
このときｎ形ＭＯＳトランジスタＴｒ₃はオフとなりト
ランジスタＴｒ₁のゲートが接地されないようになって
いる。そして、出力端子ＯＵＴのロウレベルの電位はｐ
形ＭＯＳトランジスタＴｒ₄のゲートに印加されて、該
トランジスタＴｒ₄がオンとなり、比較的高い電源電圧
ＶCCHが、トランジスタＴｒ₁のゲートに印加され、該ト
ランジスタＴｒ₁が完全にオフとなる。このようにトラ
ンジスタＴｒ₁を完全にオフすることによって電源電圧
ＶCCHからトランジスタＴｒ₁を介して出力端子ＯＵＴに
流れる貫通電流がなくなり、出力端子ＯＵＴの電位が逸
早く安定する。

【０００４】この状態から、入力端子ＩＮのレベルがハ
イレベル（Ｖh＝３．０Ｖ）に変化すると、こんどはｎ
形ＭＯＳトランジスタＴｒ₃がオンとなり、トランジス
タＴｒ₁のゲート電位が下がり最後には０Ｖとなる。こ
のとき該トランジスタＴｒ₁はオンになり、出力端子Ｏ
ＵＴがハイレベルＶCCH（５．０Ｖ）となる。尚、この
ときｎ形ＭＯＳトランジスタＴｒ₉はオンとなり（ｐ形
ＭＯＳトランジスタＴｒ₈はオフ）、ｎ形ＭＯＳトラン
ジスタＴｒ₂のゲートが接地されて、当該トランジスタ
Ｔｒ₂がオフとなり、電源電圧ＶCCHからの電荷が効率よ
く出力端子ＯＵＴに供給されるようになる。

【０００５】ところで、上記レベルシフト回路１０を構
成するトランジスタのうちｐ形ＭＯＳトランジスタは、
そのゲートに印加され得る電位がソースにかかる電位よ
り低いレベル（Ｖh＝３．０Ｖ）のときには、完全にオ
フ状態とならずに、貫通電流が流れる。このため、レベ
ルシフト回路１０にあっては、入力端子ＩＮがロウレベ
ルのときにｐ形ＭＯＳトランジスタＴｒ₄のゲートに出
力レベルがかかるように帰還をかけ、このトランジスタ
Ｔｒ₄を完全オフすることによりトランジスタＴｒ₁のゲ
ートのディスチャージ動作を早めるようにしている。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかにされた。即ち、上記のようにｐ形トラ
ンジスタＴｒ₄に帰還をかける回路構成では、出力レベ
ルがハイレベルになるまでの間、当該トランジスタＴｒ
₄を介して電源電圧ＶCCHからトランジスタＴｒ₁のゲー
トに正電荷が流れてしまい、トランジスタＴｒ₁がオン
するタイミングが遅れ、回路１０の動作速度の遅延を来
たすこととなっていた。

【０００７】本発明は、かかる事情に鑑みてなされたも
ので、簡易な構成で、動作速度の速いレベルシフト回路
を提供することをその主たる目的とする。この発明の前
記ならびにそのほかの目的と新規な特徴については、本
明細書の記述および添附図面から明らかになるであろ
う。

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。即ち、本発明のレベルシフト回路は、出力
端子と第１の電源電圧との間に直列形態で第１のＭＯＳ
トランジスタを接続させ、上記出力端子と、上記第１の
電源電圧より低い電位の第２の電源電圧との間に直列形
態で第２のＭＯＳトランジスタを接続させ、上記第１の
ＭＯＳトランジスタのゲートに直列形態で接続された第
３のＭＯＳトランジスタに第２の電源電圧を接続させる
と共に、該ゲートに直列形態で接続された第４及び第５
のＭＯＳトランジスタに第１の電源電圧を接続させ、上
記第３及び第５のＭＯＳトランジスタのゲートに入力端
子のレベルに応じて変化する電位を印加し、上記第４の
トランジスタのゲートに出力端子のレベルに応じて変化
する電位を印加するようにしている。

【０００８】

【作用】上記構成のレベルシフト回路によれば、出力端
子と電源電圧との間に設けられた第１のトランジスタの
オフ状態への動作が、入力端子のレベル変化に応じて逸
早く開始され、更に、出力端子のレベルが変化したとき
に完全オフとなるので、レベルシフト回路の動作の応答
性を良くすることができる。

【０００９】

【実施例】（第１実施例）以下、本発明の第１実施例を
図１を参照して説明する。本実施例のレベルシフト回路
１は、入力端子ＩＮの信号レベルが、ロウレベルＶl
（０Ｖ）からハイレベルＶh（例えば３．０Ｖ）の間で
変化したときに、その出力端子ＯＵＴのレベルが、ロウ
レベルＶL（０Ｖ）からハイレベルＶH（例えば５．０
Ｖ）の間で変化するものであり、図１に示すように、７
つのトランジスタＴｒ₁₁〜Ｔｒ₁₅，Ｔｒ₁₈，Ｔｒ₁₉にて
構成されている。

【００１０】具体的には、上記レベルシフト回路１は、
出力トランジスタＴｒ₁₁，Ｔｒ₁₂が電源電圧端子間に直
列形態で接続されてなる出力段と、当該トランジスタＴ
ｒ₁₁，Ｔｒ₁₂をオン／オフ駆動するインバータ（Ｔｒ₁₃
〜Ｔｒ₁₅）とインバータ（Ｔｒ₁₈，Ｔｒ₁₉）とにより構
成されている。そして、インバータ（Ｔｒ₁₃〜Ｔｒ₁₅）
の電源電圧はＶCCH（５．０Ｖ）であり、インバータ
（Ｔｒ₁₈，Ｔｒ₁₉）の電源電圧はＶCCL（３．０Ｖ）で
ある。このように構成されたレベルシフト回路１にあっ
ては、入力端子ＩＮの電位がロウレベルのときには、ｐ
形ＭＯＳトランジスタＴｒ₁₈がオン（ｎ形ＭＯＳトラン
ジスタＴｒ₁₉はオフ）となってｎ形ＭＯＳトランジスタ
Ｔｒ₁₂のゲートに電源電圧ＶCCL（例えば３．０Ｖ）が
印加され、該トランジスタＴｒ₁₂がオンして、出力端子
ＯＵＴのレベルはロウレベル（０Ｖ）に向かう。このと
きｎ形ＭＯＳトランジスタＴｒ₁₃はオフとなりトランジ
スタＴｒ₁₁のゲートの電位が低下しないようになってい
る。又、このときｐ形トランジスタＴｒ₁₅はオン方向に
その状態が向かう。又、出力端子ＯＵＴのロウレベル側
に向かう電位は、ｐ形ＭＯＳトランジスタＴｒ₁₄のゲー
トに印加され、該トランジスタＴｒ₁₄がオフ状態からオ
ン状態に移行したとき該トランジスタＴｒ₁₄及びトラン
ジスタＴｒ₁₅を介して電源電圧ＶCCH（＝５．０ｖ）が
トランジスタＴｒ₁₁のゲートに印加され、その後、該ト
ランジスタＴｒ₁₁が完全にオフとなる。このようにトラ
ンジスタＴｒ₁₁を完全にオフさせることによって、ＶCC
Hから当該トランジスタＴｒ₁₁を介した出力端子ＯＵＴ
への貫通電流がなくなり、出力端子ＯＵＴの電位が逸早
くロウレベルとなる。この動作は、特に、出力端子ＯＵ
Ｔに大きな負荷が掛かっている場合、トランジスタＴｒ
₁₁のゲート電位が直接的にその負荷の影響を受けないた
め有用である。

【００１１】この状態から、入力端子ＩＮのレベルがハ
イレベル（Ｖh＝３．０Ｖ）に変化すると、こんどはｎ
形ＭＯＳトランジスタＴｒ₁₃がオンとなり、トランジス
タＴｒ₁₅の状態がオフ方向に向かう。ところで上記トラ
ンジスタＴｒ₁₃のオンにより、トランジスタＴｒ₁₁のゲ
ートから電荷がアースに流れることとなるが、このとき
上記トランジスタＴｒ₁₅のゲート電位の上昇が不十分
（３．０Ｖ）であるため、これが完全にはオフとなら
ず、僅かに貫通電流が流れる。その後、上記ｐ形トラン
ジスタＴｒ₁₁のゲートに蓄えられた電荷がトランジスタ
Ｔｒ₁₃を介してアース側に流れるのに伴い、出力端子Ｏ
ＵＴの電位がある程度まで上昇すると、この帰還を受け
るトランジスタＴｒ₁₄のゲート電位が上昇してその状態
がオフ方向に向かう。そして上記トランジスタＴｒ₁₄が
完全オフとなって貫通電流が止まると、トランジスタＴ
ｒ₁₁が安定したオン状態となって、出力端子ＯＵＴの負
荷状態に係わらずハイレベル（約５．０Ｖ）で安定す
る。尚、このときｎ形ＭＯＳトランジスタＴｒ₁₉はオン
となり（ｐ形ＭＯＳトランジスタＴｒ₁₈はオフ）、ｎ形
ＭＯＳトランジスタＴｒ₁₂のゲートが０Ｖとなってこれ
がオフとなり、電源電圧ＶCCHからの電荷が出力端子Ｏ
ＵＴ側にのみ供給されるようになっている。

【００１２】以上詳述したように、本実施例では、２つ
のトランジスタＴｒ₁₄，Ｔｒ₁₅を、トランジスタＴｒ₁₁
と電源電圧ＶCCHとの間に設け、これら２つのトランジ
スタの一方（Ｔｒ₁₅）を、入力端子ＩＮのレベルの変化
に応じて逸早くそのオン／オフを切り替え、他方（Ｔｒ
₁₄）を出力端子ＯＵＴのレベル（０Ｖ〜５．０Ｖ）に応
じて完全に切り換えるようにしている。この結果、上記
レベルシフト回路１によれば、特に入力端子ＩＮのレベ
ルがロウレベルからハイレベルに切り替わったときに、
先ず、トランジスタＴｒ₁₅が入力端子ＩＮのレベルの変
化に応じて逸早くオフ状態に向い（このときトランジス
タＴｒ₁₅には僅かに貫通電流が流れる）、その後、トラ
ンジスタＴｒ₁₁のゲート電位が所望のレベルに低下する
のに伴い、出力端子ＯＵＴのレベルがロウレベルからハ
イレベルに変化する。そして、このハイレベルに変わり
つつある出力端子ＯＵＴの電位がｐ形トランジスタＴｒ
₁₄のゲートに帰還されて、トランジスタＴｒ₁₄のゲート
電位が所定値以上になると、該トランジスタＴｒ₁₄が完
全にオフとなり、トランジスタＴｒ₁₁が安定したオン状
態となる。尚、トランジスタＴｒ₁₈はソースに比較的低
い電源電圧ＶCCL（３．０Ｖ）が印加されているため、
当該ゲートに入力端子ＩＮのレベル（０Ｖ〜３．０Ｖ）
を入力しても、完全にオン／オフする。

【００１３】（第２実施例）図２は本発明の第２実施例
のレベルシフト回路２の回路図である。この第２実施例
のレベルシフト回路２は、出力ＣＭＯＳインバータ（Ｔ
ｒ₂₁，Ｔｒ₂₂）と、これを駆動する電源電圧切換型ＣＭ
ＯＳインバータ（Ｔｒ₂₃〜Ｔｒ₂₆）とによって構成され
ている。このレベルシフト回路２は、入力端子ＩＮのレ
ベルが０Ｖ〜３．０Ｖで変化したときに、２つのトラン
ジスタＴｒ₂₁，Ｔｒ₂₂がオン／オフし、その出力端子Ｏ
ＵＴに現れる信号レベルが０Ｖ〜５．０Ｖの間で変化す
るように構成されている。

【００１４】ところでこの実施例のｐ形ＭＯＳトランジ
スタＴｒ₂₁は、ソースに比較的高い電位ＶCCHが印加さ
れているため、そのゲートに比較的高い電位（５．０
Ｖ）が印加されないと、完全にはオフとならずに当該ト
ランジスタＴｒ₂₁を貫通電流が流れてしまう。従って、
このレベルシフト回路２では、ｐ形ＭＯＳトランジスタ
Ｔｒ₂₁を完全にオフさせるために、入力端子ＩＮがロウ
レベル（０Ｖ）となったときに、２つの電源電圧ＶCCH
（５．０Ｖ），ＶCCL（３．０Ｖ）に夫々接続された２
つのトランジスタＴｒ₂₄，Ｔｒ₂₆のうち、トランジスタ
Ｔｒ₂₄側をオンさせ、もってトランジスタＴｒ₂₁のゲー
トに比較的高いハイレベル電位ＶCCH（５．０Ｖ）を印
加させるようにしている。一方で、入力端子ＩＮがハイ
レベル（３．０Ｖ）となったときには、上記トランジス
タＴｒ₂₄のゲートに出力端子ＯＵＴのハイレベルを帰還
させて、該トランジスタＴｒ₂₄をオフとし、これに代え
てｎ形ＭＯＳトランジスタＴｒ₂₆をオンさせて、トラン
ジスタＴｒ₂₅のソース・ドレイン間の電位差を小さくさ
せている。又、このとき電源電圧ＶCCLとトランジスタ
Ｔｒ₂₅との間のｎ形ＭＯＳトランジスタＴｒ₂₆のバック
バイアス効果により電圧降下が生じるが、トランジスタ
Ｔｒ₂₆のゲートはＶCCHより供給されておりＶCCLとＶCC
Hの電位差が大きい場合電圧降下は生じず、トランジス
タＴｒ₂₅は完全オフとなる。このような回路構成とする
ことにより、入力端子ＩＮのレベルがハイレベル（３．
０Ｖ）のときに、電圧降下が生じた場合でも、トランジ
スタＴｒ₂₅の両端にかかる電位差が小さくなり、ｐ形Ｍ
ＯＳトランジスタＴｒ₂₅が完全オフとなり、貫通電流の
値を小さくすることができる。

【００１５】以上説明したように、この第２実施例によ
れば、入力端子ＩＮのレベルがロウレベルになったとき
には、出力端子ＯＵＴの負荷が大きい場合であっても、
トランジスタＴｒ₂₁がオフとなるので、当該電源電圧Ｖ
CCHから貫通電流が流れることがなく、その動作速度が
速められる。一方、入力端子ＩＮのレベルがハイレベル
になったときには、トランジスタＴｒ₂₅の両端にかかる
電位差が小さく、完全オフとなり、回路動作が早くな
る。尚、出力端子ＯＵＴ’からは入力端子ＩＮを反転し
たレベルが出力されるようになっている。

【００１６】図３及び図４は、上記第２実施例の、第１
の変形例及び第２の変形例を示す回路図である。このう
ち図３の回路構成のレベルシフト回路３は、上記レベル
シフト回路２のｎ形トランジスタＴｒ₂₆に代えてｐ形ト
ランジスタＴｒ₃₆を用いたものである。このためレベル
シフト回路３では、出力端子ＯＵＴの出力がインバータ
ＩＮＶ2を介してトランジスタＴｒ₂₆のゲートに入力さ
れるようになっている。この第１の変形例においても、
入力端子ＩＮのレベルがロウレベルになったときには、
出力端子ＯＵＴの負荷が大きい場合であっても、トラン
ジスタＴｒ₂₁が完全にオフとなるので、当該電源電圧Ｖ
CCHから貫通電流が流れることがなく、その動作速度が
速められる。一方、入力端子ＩＮのレベルがハイレベル
になったときには、トランジスタＴｒ₂₅の両端にかかる
電位差が小さくなって完全オフとなり、回路動作が早く
なる。尚、この第１の変形例のトランジスタのうち、図
２に示すトランジスタと同一の機能のトランジスタには
同一の符号を付して、その詳細な説明は省略する。

【００１７】図４は、上記した第２実施例の、第２の変
形例のレベルシフト回路４の回路構成を示す回路図であ
る。このレベルシフト回路４では、トランジスタＴｒ₂₅
のソース・ドレイン間の電位差を、入力端子（又は出力
端子）のレベルに応じて切り換えるに当り、図２の回路
２のｐ形トランジスタＴｒ₂₄に代えてｐ形トランジスタ
Ｔｒ₄₄を用い、ｎ形トランジスタＴｒ₂₆に代えてｎ形ト
ランジスタＴｒ₄₆を用いている。そして、これらのトラ
ンジスタＴｒ₄₄，Ｔｒ₄₆に接続される電源電圧を共に比
較的高い値ＶCCH（＝５．０Ｖ）としている。斯かる構
成のレベルシフト回路４にあっては、入力端子ＩＮがロ
ウレベルのときにはトランジスタＴｒ₄₄がオンとなっ
て、比較的高い電源電圧ＶCCHが後段のトランジスタＴ
ｒ₂₁，Ｔｒ₂₂のゲートに印加される。そして、入力端子
ＩＮがハイレベル（３．０Ｖ）になったときには、トラ
ンジスタＴｒ₂₅のソース・ドレイン間にかかる電位が、
ｎ形ＭＯＳトランジスタＴｒ₄₆を介したものとなる。し
かして、当該ｎ形ＭＯＳトランジスタＴｒ₄₆の基板のバ
ックバイアス効果による電圧降下が生じ、ｐ形ＭＯＳト
ランジスタＴｒ₂₅を貫通する電流が小さくなる。尚、こ
の第２の変形例のトランジスタのうち、図２に示すトラ
ンジスタと同一の機能のトランジスタには同一の符号を
付して、その詳細な説明は省略する。

【００１８】（第３実施例）次に本発明の第３実施例に
ついて、図５を参照して説明する。この第３実施例のレ
ベルシフト回路５は、９つのトランジスタＴｒ₅₁〜Ｔｒ
_５９によって構成され、このうちトランジスタＴ
ｒ_５１，Ｔｒ₅₂のオン／オフタイミングによって当該レ
ベルシフト回路５の出力レベルが変化するタイミングが
決定される。そして、トランジスタＴｒ₅₂の動作タイミ
ングは、インバータを構成するトランジスタＴｒ₅₈，Ｔ
ｒ₅₉の特性に応じて決定され、トランジスタＴｒ₅₁の動
作タイミングはその他のトランジスタＴｒ₅₃〜Ｔｒ₅₇の
特性に応じて決定される。

【００１９】上記レベルシフト回路５では、特に、上記
トランジスタＴｒ₅₁の動作タイミングを、トランジスタ
Ｔｒ₅₃〜Ｔｒ₅₇を用いて容易に調整できる構成とし、当
該タイミングを適宜調整することにより、該回路５をレ
ベルシフト回路としてのみならず、シュミット回路とし
ても機能させるようにしている。即ち、レベルシフト回
路５にあっては、入力端子ＩＮに入力される信号のレベ
ル（０Ｖ〜３．０Ｖ）の変化に応じて、出力端子ＯＵＴ
から出力される信号のレベル（０Ｖ〜５．０Ｖ）が決定
されるが、入力レベルに対する、立上りの際の閾値ＶTH
Lと、立下りの際の閾値ＶTHHを異なる値にして、シュミ
ット回路を構成している。

【００２０】具体的には、この回路５では出力端子ＯＵ
Ｔのレベル変化に直接影響する２つのトランジスタＴｒ
₅₁，Ｔｒ₅₂のうち、トランジスタＴｒ₅₂に関しては、上
記した第１実施例の回路１と同様に、インバータを構成
するトランジスタＴｒ₅₈，Ｔｒ₅₉のみがそのオン／オフ
動作に寄与する。因に、このトランジスタＴｒ₅₂のオン
／オフ動作に関しては、立上り／立下りの閾値は同一値
となる。

【００２１】そして、トランジスタＴｒ₅₂がオンとなる
のと同じタイミングでオンとなるトランジスタＴｒ₅₇が
設けられ、このトランジスタＴｒ₅₇の作用によってトラ
ンジスタＴｒ₅₁のオン／オフタイミングが制御される。
即ち、上記トランジスタＴｒ₅₇がオンしているときに限
っては、トランジスタＴｒ₅₃，Ｔｒ₅₆間のノードｎ
₁は、当該ｎ形ＭＯＳトランジスタＴｒ₅₇による電圧降
下により、電源電圧ＶCCHから当該電位低下分ΔＶを差
し引いた電位となる。しかして、入力端子ＩＮのレベル
がロウレベル（０Ｖ）からハイレベル（３．０Ｖ）に変
化するときに、トランジスタＴｒ₅₃とトランジスタＴｒ
₅₆間のノードｎ₁の電位はトランジスタＴｒ₅₇がオフす
るまでは（ＶCCH−ΔＶ）となる。その間、電源電圧ＶC
CHからの正の電荷は、トランジスタＴｒ₅₇，Ｔｒ₅₆を介
してトランジスタＴｒ₅₁のゲートに流れ、ディスチャー
ジ動作が遅くなり、トランジスタＴｒ₅₁のオフからオン
への切り替えのタイミングが遅れる（入力レベルに対す
る閾値が高くなる。＝ＶTHL）。

【００２２】ところで、上記電圧降下分ΔＶは、ｎ形Ｍ
ＯＳトランジスタＴｒ₅₇の大きさ（ゲート幅Ｗ）等を調
整することによって適宜調整できるため、この調整によ
ってＭＯＳトランジスタＴｒ₅₁の動作タイミング（オフ
からオンに変化するタイミング）を制御することが可能
になる。

【００２３】このように、入力端子ＩＮのレベルに応じ
たトランジスタＴｒ₅₁のオン／オフタイミング、換言す
れば、入力信号に係る閾値を調整することにより、この
回路５全体としての、オンからオフへの切換タイミング
（入力レベルに対する閾値ＶTHH）を、オフからオンへ
の切換タイミング（閾値ＶTHL）と異ならせたシミット
回路が達成される。かかる構成のシュミット回路の入・
出力特性を、シミュレーションにて検査したところ立上
り・立下りに対して左右対象の出力波形を得ることがで
きた。

【００２４】以上説明したようにこの第３実施例のレベ
ルシフト回路５によれば、図１の回路１に対し、トラン
ジスタＴｒ₅₇，Ｔｒ₅₆を追加し、該トランジスタＴｒ₅₇
の設計寸法を調整することにより、回路５全体としての
入力レベルに対する閾値を調整することが容易できる
（ＶTHL，ＶTHH）。この場合、トランジスタＴｒ₅₇の特
性はトランジスタＴｒ₅₂の動作には直接影響を与えない
ため、２つのトランジスタＴｒ₅₁，Ｔｒ₅₂のオン／オフ
タイミングのバランス調整が容易であり、シュミット回
路としての設計の自由度が高く、その閾値制御も容易と
なる。又、レベルシフト回路としての機能と、シュミッ
ト回路としての機能を、単一の回路構成で達成できるた
め、集積回路の高集積化にも有用である。

【００２５】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記した実施例では、２つの電源電圧ＶCCH，ＶCCLを５．
０Ｖ，３．０Ｖとした例を示したが、これらの値に限定
されるものではない。又、第１実施例のレベルシフト回
路においても、所望のＭＯＳトランジスタの特性（ゲー
ト幅等）を適宜設定することにより、これにシュミット
回路としての機能を具えさせることができる。

【００２６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、必要最少限のＭＯＳトラン
ジスタを用いた簡易な構成で、動作速度の速いレベルシ
フト回路を達成することができる。

【図面の簡単な説明】

【図１】第１実施例のレベルシフト回路を示す回路図で
ある。

【図２】第１の変形例たるレベルシフト回路を示す回路
図である。

【図３】第２の変形例たるレベルシフト回路を示す回路
図である。

【図４】第３の変形例たるレベルシフト回路を示す回路
図である。

【図５】第２実施例に係わるシュミットトリガとしての
機能を有するレベルシフト回路を示す回路図である。

【図６】発明に先だって本発明者が考案したレベルシフ
ト回路を示す回路図である。

【符号の説明】

１レベルシフト回路Ｔｒ₁₁，Ｔｒ₁₂ 出力トランジスタＶCCH 電源電圧（５．０Ｖ）ＶCCL 電源電圧（３．０Ｖ）

Claims

【特許請求の範囲】

【請求項１】出力端子と第１の電源電圧との間に直列
形態で第１のＭＯＳトランジスタが接続され、上記出力端子と、上記第１の電源電圧より低い電位の第
２の電源電圧との間に直列形態で第２のＭＯＳトランジ
スタが接続され、上記第１及び第２のＭＯＳトランジスタのゲートに、入
力端子のレベルに応じて変化する電位が印加されるよう
に構成されたレベルシフト回路において、上記第１のＭＯＳトランジスタのゲートがこれに直列形
態で接続された第３のＭＯＳトランジスタを介して第２
の電源電圧に接続されると共に、該ゲートがこれに直列
形態で接続された第４及び第５のＭＯＳトランジスタを
介して第１の電源電圧に接続され、上記第３及び第５のＭＯＳトランジスタのゲートに入力
端子のレベルに応じて変化する電位が印加され、上記第
４のトランジスタのゲートに出力端子のレベルに応じて
変化する電位が印加されるようになっていることを特徴
とするレベルシフト回路。
【請求項２】上記第１、第４、第５のＭＯＳトランジ
スタはｐチャネルＭＯＳトランジスタであり、上記第
２、第３のＭＯＳトランジスタは、ｎチャネルＭＯＳト
ランジスタであることを特徴とする請求項１に記載のレ
ベルシフト回路。
【請求項３】上記第１のＭＯＳトランジスタのゲート
と第３のＭＯＳトランジスタとの間には直列形態で第６
のＭＯＳトランジスタが接続されると共に該第６のＭＯ
Ｓトランジスタのゲートには入力端子のレベルに応じた
電位が印加されるようになっており、上記第３のＭＯＳトランジスタ及び第６のＭＯＳトラン
ジスタの接続点が、第７のＭＯＳトランジスタを介して
第１の電源電圧に接続され、上記第７のＭＯＳトランジスタのゲートに上記第２のＭ
ＯＳトランジスタのゲートと同一の電位が印加されるよ
うになっていることを特徴とする請求項１に記載のレベ
ルシフト回路。