JP2002051549A - スイッチング電源用半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構成で軽負荷時のスイッチング損失を
減らすことにより、消費電力を削減して電源効率を向上
することができるようにする。 【解決手段】 制御回路１５は、出力電圧検出回路３２
からの帰還信号Ｉccが入力され、その増減と反対の向き
に変化する帰還電圧信号ＶＣＯに変換する帰還電圧変換
回路２２と、ドレイン電流ＩＤを検出して素子電流検出
信号ＶＣＬを出力する電流検出回路２３と、帰還電圧信
号ＶＣＯと素子電流検出信号ＶＣＬとを比較するドレイ
ン電流検出用比較器２４とを有している。さらに、制回
路１５は、帰還電圧信号ＶＣＯが下限電圧値よりも小さ
い場合に、スイッチング信号制御回路２５に対してスイ
ッチング素子１４へのスイッチング信号の出力を停止
し、帰還電圧信号ＶＣＯが上限電圧値よりも大きい場合
に、スイッチング信号制御回路２５に対してスイッチン
グ信号の出力を開始する軽負荷検出回路４０を有してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチング電源
用半導体装置に関し、特に、軽負荷時の消費電力を削減
できる降圧型チョッパ方式のスイッチング電源用半導体
装置に関する。

【０００２】

【従来の技術】従来のスイッチング電源用半導体装置に
ついて図面を参照しながら説明する。

【０００３】図７は入力側と出力側とが電気的に絶縁さ
れた従来のスイッチング電源用半導体装置１００を用い
たスイッチング電源装置の回路構成を示している。

【０００４】スイッチング電源用半導体装置は、例え
ば、パワーＭＯＳＦＥＴ等からなるスイッチング素子１
０４と、該スイッチング素子１０４を制御する制御回路
１３０とが、基板上形成領域１００にモノリシックに形
成されている。ここで、基板上形成領域１００には、ス
イッチング素子１０４の入力端子であるドレイン端子Ｔ
D 、出力端子であるソース端子Ｔｓ及び制御回路１３０
の制御端子Ｔｃがそれぞれ設けられている。

【０００５】図７に示すスイッチング電源装置におい
て、例えば、入力端子に入力される商用電源からの交流
電流は、ダイオードブリッジ等からなる整流器１０１に
より整流される。続いて、入力コンデンサ１０２により
平滑化されて直流電圧Ｖinとなり、電力変換用のトラン
ス１０３に入力される。トランス１０３は、第１の１次
巻線１０３ａ、第２の１次巻線１０３ｂ及び２次巻線１
０３ｃを有しており、生成された直流電圧Ｖinが第１の
１次巻線１０３ａに入力される。

【０００６】トランス１０３の第１の１次巻線１０３ａ
に入力された直流電圧Ｖinは、スイッチング素子１０４
により制御される。このとき、スイッチング素子１０４
のスイッチング動作によって、トランス１０３の２次巻
線１０３ｃに磁気誘導による起電力が発生する。

【０００７】２次巻線１０３ｃに発生した起電力による
電流は、２次巻線１０３と接続されたダイオード１１０
及び出力コンデンサ１１１により整流され且つ平滑化さ
れて、出力電圧Ｖｏの直流電力として負荷１１２に供給
される。

【０００８】トランス１０３の第２の１次巻線１０３ｂ
にも、第１の１次巻線１０３ａによる直流起電力が発生
し、第２の１次巻線１０３ｂから出力される直流電流
は、ダイオード１２１及びコンデンサ１２２からなる補
助電源部１２０により整流及び平滑化されて補助電源電
圧Ｖccが生成される。

【０００９】補助電源電圧Ｖccにより駆動される制御回
路１３０は、スイッチング素子１０４のゲートに制御信
号を出力する。ここで、補助電源電圧Ｖccは、トランス
１０３の２次巻線１０３ｃから負荷１１２に供給される
出力電圧Ｖｏと比例しており、該出力電圧Ｖｏを安定さ
せる帰還信号としても用いられる。

【００１０】制御回路１３０は、スイッチング素子１０
４に印加するスイッチング信号を出力する発振器１３１
と、補助電源電圧Ｖccと基準電圧との差からなる誤差電
圧信号ＶＥＡＯを出力する誤差増幅器１３２と、スイッ
チング素子１０４を流れるドレイン電流ＩＤを検出して
素子電流検出信号ＶＣＬを出力するドレイン電流検出回
路１３３と、誤差電圧信号ＶＥＡＯと素子電流検出信号
ＶＣＬとを比較し、比較結果を出力する比較器１３４
と、比較信号に基づいてスイッチング信号の電流量及び
出力を制御するスイッチング信号制御回路１３５とを有
している。

【００１１】スイッチング信号制御回路１３５は、セッ
ト端子に発振器１３１からのクロック信号ＣＬＫを受
け、リセット端子に比較器１３４の出力信号を受けるＲ
Ｓフリップフロップ回路１３６と、入力端子に発振器１
３１からの最大デューティサイクル信号ＭＤＣを受け、
他の入力端子にＲＳフリップフロップ回路１３６からの
出力信号を受けるＮＡＮＤ回路１３７と、ＮＡＮＤ回路
１３７の出力信号を受け、これを反転増幅して制御信号
を出力するゲートドライバ１３８とから構成されてい
る。

【００１２】以下、前記のように構成されたスイッチン
グ電源装置の動作を説明する。

【００１３】図７において、まず、装置が起動された直
後には、商用電源からの交流電流が整流器１０１に入力
されると、入力された交流電流が整流器１０１と入力コ
ンデンサ１０２とにより、整流及び平滑化されて、直流
電圧Ｖinに変換され、変換された直流電圧Ｖinはトラン
ス１０３の第１の１次巻線１０３ａに印加される。この
とき、直流電圧Ｖinは、制御回路１３０に含まれる内部
回路電流供給回路１３９を介して電流が供給され、補助
電源部１２０のコンデンサ１２２が充電される。

【００１４】その後、補助電源部１２０において、補助
電源電圧Ｖccが制御回路１３０の起動電圧にまで達する
と、制御回路１３０が動作を開始する。これにより、ス
イッチング素子１０４へのスイッチング動作の制御が開
始されると共に、起動・停止回路１４０が、内部回路電
流供給回路１３９を停止する。

【００１５】制御回路１３０は、負荷１１２に対する出
力電圧Ｖｏが所定の電圧で安定化するように、補助電源
電圧Ｖccに基づいてスイッチング素子１０４によるスイ
ッチング動作を制御する。具体的には、負荷１１２に対
する出力電圧Ｖｏと補助電源電圧Ｖccとをトランス１０
３の第２の１次巻線１０３ｂと２次巻線１０３ｃの巻数
比に比例した電圧とすると共に、比較器１３４に、誤差
増幅器１３２からの誤差電圧信号ＶＥＡＯと、ドレイン
電流検出回路１３３からの素子電流検出信号ＶＣＬとを
比較し、両信号ＶＥＡＯ、ＶＣＬが互いに等しくなった
ときに、ＲＳフリップフロップ回路１３６のリセット端
子にハイレベルの出力信号を出力するようにしている。

【００１６】次に、図８のタイミングチャートに示すよ
うに、負荷変動時において、負荷１１２に対する電流供
給量が減り、負荷供給電流Ｉｏが低下すると、出力電圧
Ｖｏが若干上昇する。これ受けて、帰還側の補助電源部
１２０の補助電源電圧Ｖｃｃも上昇し、誤差増幅器１３
２からの誤差電圧信号ＶＥＡＯが低下する。

【００１７】負荷変動時や待機時等の無負荷時及び軽負
荷時のように、誤差電圧信号ＶＥＡＯが低下した状態
で、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣＬと
が等しくなると、比較器１３４からＲＳフリップフロッ
プ回路１３６のリセット端子にリセット信号が出力され
るため、ＮＡＮＤ回路１３７からは、定常負荷時よりも
早いタイミングでスイッチング素子１０４をオフ状態と
する信号が出力される。その結果、スイッチング素子１
０４は、スイッチング動作時におけるオン状態となる時
間が短くなるため、スイッチング素子１０４を流れるド
レイン電流ＩＤが減少する。

【００１８】このように、従来のスイッチング電源用半
導体装置における制御回路１３０は、負荷１１２に供給
される負荷供給電流Ｉｏに応じて、スイッチング素子１
０４に流れるドレイン電流ＩＤの大きさを制御すること
により、軽負荷時の消費電力を低減することができる電
流モード制御方式を採っている。

【００１９】

【発明が解決しようとする課題】しかしながら、前記従
来のスイッチング電源用半導体装置は、待機時等の軽負
荷時にはスイッチング素子１０４に流れるドレイン電流
ＩＤが低減されるものの、ドレイン電流ＩＤを完全に０
にすることができないため、無負荷時でも、ある程度の
電流が流れる。従って、無負荷時においても、スイッチ
ング素子１０４のスイッチング動作によって電流が損失
するため、負荷が小さくなる程スイッチング素子１０４
における電流損失の割合が大きくなる。その結果、電源
の効率が低下して、電源の待機時の省電力化を達成でき
ないという問題がある。

【００２０】本発明は、前記従来の問題を解決し、その
目的は、簡単な構成で、軽負荷時のスイッチング損失を
減らすことにより、消費電力を削減してチョッパ方式の
スイッチング電源用半導体装置における電源効率を確実
に向上することができるようにする。

【００２１】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、スイッチング電源用半導体装置を、出力
電圧に基づいて帰還される帰還信号から制御回路の電源
電圧を生成し、生成した電源電圧に基づいて、スイッチ
ング素子に対するスイッチング信号の出力を停止する構
成とする。

【００２２】具体的に、本発明に係るスイッチング電源
用半導体装置は、入力端子に第１の直流電圧を受けるス
イッチング素子と、スイッチング素子からの出力信号を
受け、第１の直流電圧を該第１の直流電圧の絶対値より
も小さい第２の直流電圧に変換して出力する出力電圧生
成回路と、スイッチング素子の動作を制御する制御回路
と、第２の直流電圧の電圧値を検出し、検出した信号を
帰還信号として制御回路に帰還する出力電圧検出回路
と、制御回路の電源電圧を生成する電源電圧生成回路と
を備えたスイッチング電源装置を制御するスイッチング
電源用半導体装置を対象とし、スイッチング電源用半導
体装置は、スイッチング素子及び制御回路を含み、制御
回路は、スイッチング素子に印加するスイッチング信号
を生成して出力する発振器と、スイッチング素子を流れ
る電流を検出し、素子電流検出信号として出力する電流
検出回路と、帰還信号を検出し、検出した帰還信号をそ
の増減と反対の向きに変化する帰還電圧信号に変換して
出力する帰還電圧変換回路と、素子電流検出信号と帰還
電圧信号とを比較し、比較した比較信号を出力する比較
器と、比較信号に基づいてスイッチング信号の電流量及
び出力を制御するスイッチング信号制御回路と、帰還電
圧信号が下限電圧値よりも小さい場合にはスイッチング
信号制御回路に対してスイッチング素子へのスイッチン
グ信号の出力を停止し、帰還電圧信号が上限電圧値より
も大きい場合にはスイッチング信号制御回路に対してス
イッチング信号の出力を開始する軽負荷検出回路とを有
している。

【００２３】本発明のスイッチング電源用半導体装置に
よると、スイッチング電源装置は、一般に、軽負荷時に
は消費される電流が減少して装置の出力電圧である第２
の直流電圧が上昇すると、制御回路に帰還する帰還信号
の電流量が増える。これにより、制御回路の電源電圧が
上昇するため、帰還電圧変圧回路から出力され帰還信号
が変換されてなる帰還電圧信号は、検出した帰還信号が
その増減と反対の向きに変化するので、その電圧値は低
下する。このとき、軽負荷検出回路は、帰還電圧信号が
下限電圧値よりも小さい場合にはスイッチング信号制御
回路に対してスイッチング素子へのスイッチング信号の
出力を停止するため、スイッチング素子における損失が
減り、軽負荷時の消費電力を削減できるので、チョッパ
方式のスイッチング電源用半導体装置の電源効率を向上
することができる。

【００２４】本発明のスイッチング電源用半導体装置に
おいて、軽負荷検出回路が、互いに異なる第１の基準電
圧及び第２の基準電圧を出力する基準電圧源と、一方の
入力端子が基準電圧源からの出力電圧を受け、他方の入
力端子が帰還電圧信号を受ける軽負荷検出用比較器とを
有し、基準電圧源の出力電圧値は、軽負荷検出用比較器
からの出力信号により、下限電圧値又は上限電圧値とな
るように設定されていることが好ましい。このようにす
ると、出力側から入力側に帰還された帰還信号から生成
される帰還電圧信号によって、スイッチング信号制御回
路からのスイッチング素子に対するスイッチング信号の
出力を確実に停止させることができる。

【００２５】本発明のスイッチング電源用半導体装置に
おいて、基準電圧源が、出力端子を持つ第１の定電流源
と、下流側に軽負荷検出用比較器からの比較信号により
開閉されるスイッチが設けられた第２の定電流源と、第
１の定電流源からの出力電流及び第２の定電流源からの
出力電流のうちの少なくとも一方を受け、第１の基準電
圧又は第２の基準電圧を生成する出力電圧設定抵抗器と
を有していることが好ましい。このようにすると、軽負
荷検出用の電圧値である下限電圧及び上限電圧を確実に
生成することができる。その上、上限電圧の値が下限電
圧の値よりも大きい場合には、例えば、スイッチング素
子へのスイッチング信号の出力が停止されると、第２の
直流電圧の値が低下して、帰還電圧変換回路からの帰還
電圧信号の電圧値が上昇する。ここで、帰還電圧信号が
上限電圧値を超えると、軽負荷検出回路は、直ちにスイ
ッチング信号制御回路に対してスイッチング信号の出力
を開始してしまうため、スイッチング信号の出力停止期
間をほとんど設定できなくなるが、上限電圧値を下限電
圧値よりも大きくしておくと、誤差電圧信号又は帰還電
圧信号が上限電圧値を超えるまでに余裕（ヒステリシス
特性）が生じることにより、スイッチング信号の出力停
止期間を確実に設定することができる。

【００２６】本発明のスイッチング電源用半導体装置に
おいて、上限電圧の値が素子電流検出信号における振幅
の最大値の約２０％であり、下限電圧の値が素子電流検
出信号における振幅の最大値の約１５％であることが好
ましい。

【００２７】本発明のスイッチング電源用半導体装置に
おいて、スイッチング素子及び制御回路が、スイッチン
グ素子の入力端子及び出力端子、並びに制御回路におけ
る帰還信号が入力される入力端子が外部接続端子となる
ように一つの半導体基板上に集積化されて形成されてい
ることが好ましい。このようにすると、スイッチング電
源装置本体の部品数を減らすことができるため、電源装
置本体を小型化することできる。

【００２８】本発明のスイッチング電源用半導体装置に
おいて、半導体基板が、下限電圧又は上限電圧の値を調
整するための軽負荷検出電圧調整用端子を有しているこ
とが好ましい。このようにすると、半導体装置の外部か
ら軽負荷検出電圧調整用端子を用いて待機時の負荷電流
値を最適化できるため、本発明の半導体装置を組み込む
システムの選択肢を増やすことができる。

【００２９】本発明のスイッチング電源用半導体装置
は、軽負荷検出回路とスイッチング素子の出力端子との
間に設けられ、下限電圧の値又は上限電圧の値を調整す
る軽負荷検出電圧調整手段をさらに備えていることが好
ましい。このようにすると、本半導体装置に外部に、軽
負荷検出電圧調整手段を設ける必要がなくなると共に、
スイッチング電源装置を構成する他の部品の精度のばら
つきを容易に吸収することができる。

【００３０】

【発明の実施の形態】本発明の一実施形態について図面
を参照しながら説明する。

【００３１】図１は本発明の一実施形態に係るスイッチ
ング電源用半導体装置及び該半導体装置を用いたスイッ
チング電源装置の概略的な回路構成を示している。図１
に示すように、本実施形態に係るスイッチング電源用半
導体装置は、例えば、Ｎ型パワーＭＯＳＦＥＴ等からな
るスイッチング素子１４と、該スイッチング素子１４を
制御する制御回路１５とが、基板上形成領域２０にモノ
リシックに形成されている。ここで、基板上形成領域２
０には、外部接続端子であって、スイッチング素子１４
の入力端子であるドレイン端子ＴD 、出力端子であるソ
ース端子Ｔｓ及び制御回路１５の制御端子Ｔｃがそれぞ
れ設けられている。

【００３２】また、本実施形態に係るスイッチング電源
装置は、主入力端子１０に印加される、例えば商用電源
からの交流電流を整流し平滑化された第１の直流電圧を
トランス１３の１次側に印加しながら、スイッチング素
子１４によるスイッチング動作によって、トランス１３
の２次側に設けられた出力電圧生成回路１６により第２
の直流電圧である出力電圧Ｖｏにまで降下して主出力端
子１７に出力する絶縁型チョッパ方式のスイッチング電
源装置である。

【００３３】以下、スイッチング電源用半導体装置を含
むスイッチング電源装置を詳細に説明する。

【００３４】トランス１３は、第１の１次巻線１３ａ、
第２の１次巻線１３ｂ及び２次巻線１３ｃを有してい
る。

【００３５】主入力端子１０には、交流電流を整流する
ダイオードブリッジ等からなる整流器１１と、整流され
た信号を平滑化して直流電圧Ｖinを生成する入力コンデ
ンサ１２とがそれぞれ並列に接続されている。生成され
た直流電圧Ｖinは、トランス１３の第１の１次巻線１３
ａに入力された後、スイッチング素子１４のドレイン端
子ＴD に入力される。ここで、スイッチング素子１４の
ソース端子Ｔｓは主入力端子１０のローレベル側の端子
と接続され、そのゲートには、該スイッチング素子１４
の動作を制御する制御回路１５から出力される制御信号
が入力される。

【００３６】トランス１３の２次巻線１３ｃには、出力
電圧生成回路１６が接続されている。該出力電圧生成回
路１６は、第１の１次巻線１３ａに印加され且つスイッ
チングされた直流電圧Ｖinの磁気誘導により発生し、発
生した起電力による電流を整流する第１のダイオード１
６１と、整流された信号を平滑化する出力コンデンサ１
６２とから構成されている。

【００３７】出力電圧生成回路１６と接続されている主
出力端子１７は、そのハイレベル側の端子とローレベル
側の端子との間に負荷１８が接続され、該負荷１８には
負荷供給電流Ｉｏが流れる。

【００３８】また、トランス１３の２次巻線１３ｃと並
列に接続され、第２の直流電圧である出力電圧Ｖｏを検
出する出力電圧検出回路３２と、検出した信号を１次側
の制御回路１５に電流信号からなる帰還信号Ｉccを絶縁
状態で帰還可能なフォトカプラとを備えている。

【００３９】出力電圧検出回路３２は、主出力端子１７
に並列に接続され、出力電圧Ｖｏを分圧する第１の抵抗
器３２１及び第２の抵抗器３２２と、制御端子に第１の
抵抗器３２１及び第２の抵抗器３２２との接続部３２３
の分圧を受け、陽極が第２の抵抗器３２２の接続部３２
３の反対側の端子と接続され、陰極が発光ダイオード部
３３ａの陰極と接続された基準電源及びオペアンプ等か
らなる第１のシャントレギュレータ３２４とを含んでい
る。発光ダイオード部３３ａの陽極は抵抗器を介して出
力電圧生成回路１６の第１のダイオード１６１の陰極
（出力端子）と接続されている。

【００４０】フォトカプラは、２次側の出力電圧検出回
路３２と接続された発光ダイオード部３３ａと、１次側
の電源回路１９及び制御回路１５の間に接続された受光
トランジスタ部３３ｂとから構成されている。

【００４１】トランス１３の第１の２次巻線１３ｂに
は、制御回路１５の補助電源電圧Ｖccを生成する電源回
路１９が接続されている。電源回路１９は、第１の１次
巻線１３ａに印加され且つスイッチングされた直流電圧
Ｖinによって発生し、発生した起電力による電流を整流
する第２のダイオード１９１と、整流された信号を平滑
化する電源コンデンサ１９２とから構成されている。こ
こでは、第２の１次巻線１３ｂは、補助電源電圧Ｖccと
出力電圧Ｖｏとが比例するように設けられている。ま
た、電源回路１９により生成される補助電源電圧Ｖcc
は、制御回路１５の制御端子Ｔｃに印加される。

【００４２】制御回路１５は、スイッチング素子１４に
印加される、発振周波数が１００ｋＨｚ程度のスイッチ
ング信号を生成して出力する発振器２１と、出力電圧検
出回路３２から帰還される帰還信号Ｉccが抵抗器及び第
２のシャントレギュレータ３４を介して入力され、その
増減と反対の向きに変化する帰還電圧信号ＶＣＯに変換
して出力する帰還電圧変換回路２２と、スイッチング素
子１４を流れるドレイン電流ＩＤを検出し、検出したド
レイン電流ＩＤを電圧に変換し、素子電流検出信号ＶＣ
Ｌとして出力するドレイン電流検出回路２３と、帰還電
圧信号ＶＣＯと素子電流検出信号ＶＣＬとを比較し、比
較した比較信号を出力するドレイン電流検出用比較器２
４と、比較信号に基づいてスイッチング信号の電流量及
び出力を制御するスイッチング信号制御回路２５と、帰
還電圧信号ＶＣＯが下限電圧値よりも小さい場合にはス
イッチング信号制御回路２５に対してスイッチング素子
１４へのスイッチング信号の出力を停止し、帰還電圧信
号ＶＣＯが上限電圧値よりも大きい場合にはスイッチン
グ信号制御回路２５に対してスイッチング信号の出力を
開始する軽負荷検出回路４０とを有している。

【００４３】さらに、制御回路１５は、スイッチング素
子１４のドレイン端子ＴD と制御回路１５の制御端子Ｔ
ｃとの間に接続され且つ制御回路１５に対して起動用の
電流を供給する内部回路電流供給回路２９と、該内部回
路電流供給回路２９の出力側とスイッチを介して接続さ
れ、制御回路１５の起動又は停止時にスイッチング信号
制御回路２５の動作を制御する起動・停止回路３０とを
有している。

【００４４】帰還電圧変換回路２２は、逆相端子に帰還
信号Ｉccによりゲイン調整用抵抗器３５に生じる電圧を
受け、正相端子に基準電圧を受ける比較器２２１と、ゲ
ートに比較器２２１の出力信号を受けるＰ型ＭＯＳＦＥ
Ｔ２２２と、ゲート及びドレインにＰ型ＭＯＳＦＥＴ２
２２の出力電圧を受ける第１のＮ型ＭＯＳＦＥＴ２２３
と、該第１のＮ型ＭＯＳＦＥＴ２２３とゲートを共有す
る第２のＮ型ＭＯＳＦＥＴ２２４とを含んでいる。抵抗
器２２５を介して電源電圧を受ける第２のＮ型ＭＯＳＦ
ＥＴ２２４のドレインは、帰還電圧信号ＶＣＯの出力端
子であり、第１のＮ型ＭＯＳＦＥＴ２２３及び第２のＮ
型ＭＯＳＦＥＴ２２４のソースはソース端子Ｔｓとそれ
ぞれ接続されている。

【００４５】スイッチング信号制御回路２５は、セット
端子Ｓに軽負荷検出回路４０の出力信号を受け、リセッ
ト端子Ｒにドレイン電流検出用比較器２４の出力信号を
受けるＲＳフリップフロップ回路２６と、第１の入力端
子に本半導体装置が所定温度を超えたときにスイッチン
グ動作を停止させる加熱保護回路３６からの出力信号を
受け、第２の入力端子に起動・停止回路３０の出力信号
を受け、第３の入力端子に発振器２１からの最大デュー
ティサイクル信号ＭＤＣを受け、第４の入力端子にＲＳ
フリップフロップ回路２６からの出力信号を受けるＮＡ
ＮＤ回路２７と、ＮＡＮＤ回路２７の出力信号を受け、
受けた出力信号を反転増幅した制御信号を出力するイン
バータからなるゲートドライバ２８とから構成されてい
る。

【００４６】帰還電圧変換回路２２の入力端子とスイッ
チング素子１４のソース端子Ｔｓとの間には、帰還電圧
変換回路２２のためのゲイン調整用抵抗器３５が接続さ
れている。

【００４７】また、第２のシャントレギュレータ３４
は、ソースに帰還信号Ｉccが降圧された電圧を受け、ド
レインがゲイン調整用抵抗器３５と接続されたＰ型ＭＯ
ＳＦＥＴと、逆相端子にＰ型ＭＯＳＦＥＴのソース電位
を受け、正相端子に基準電圧を受け、比較結果をＰ型Ｍ
ＯＳＦＥＴのゲートに出力する比較器とから構成されて
いる。これにより、補助電源電圧Ｖccが所定の電圧に達
するまでは、帰還電圧変換回路２２は起動しない。

【００４８】本実施形態の特徴である軽負荷検出回路４
０は、基準電圧源４１と、正相入力端子に帰還電圧変換
回路２２からの帰還電圧信号ＶＣＯを受け、逆相入力端
子に基準電圧源４１からの基準電圧ＶＲを受ける軽負荷
検出用比較器４２と、一の入力端子に負荷検出用比較器
４２の出力信号ＶＯ１を受け、他の入力端子に発振器２
１からのクロック信号ＣＬＫを受けるＡＮＤ回路４３と
から構成されている。基準電圧源４１は、軽負荷検出用
比較器４２の出力信号ＶＯ１を受けて、基準電圧ＶＲの
値が変更可能に構成されている。

【００４９】軽負荷検出用比較器４２は、入力される帰
還電圧信号ＶＣＯと基準電圧ＶＲとを比較して、帰還電
圧信号ＶＣＯが基準電圧ＶＲよりも大きい場合に、ＡＮ
Ｄ回路４３に対してハイレベルの信号を出力する。逆
に、帰還電圧信号ＶＣＯが基準電圧ＶＲよりも小さい場
合には、ＡＮＤ回路４３に対してローレベルの信号を出
力するため、ＲＳフリップフロップ回路２６の出力信号
がローレベルとなるので、ゲートドライバ２８からの制
御信号の出力を停止させることができる。

【００５０】また、帰還電圧変換回路２２の出力側に
は、帰還電圧信号ＶＣＯの最大値をクランプするＰＮＰ
型バイポーラトランジスタからなる過電流保護回路３１
が設けられており、帰還電圧信号ＶＣＯがクランプ値を
超える場合には、スイッチング素子１４のソース端子Ｔ
ｓへ過電流を短絡させることにより、該スイッチング素
子１４を保護することができる。

【００５１】本実施形態に係るスイッチング電源装置
は、直流電圧Ｖin及び出力電圧Ｖｏの電圧値に制限はな
いが、一例として、直流電圧Ｖinの値が１００Ｖ〜２０
０Ｖで、出力電圧Ｖｏの値が２５Ｖとすれば、この１チ
ップ化により、スイッチング電源装置の部品点数が削減
されるため、スイッチング電源装置のサイズも小さくで
き、より小型化及び低価格化を実現できる。

【００５２】また、スイッチング素子にＮ型ＭＯＳＦＥ
Ｔを用いたが、代わりにＮＰＮ型バイポーラトランジス
タを用いてもよい。

【００５３】ここで、基準電圧源４１の具体的な回路構
成の一例を図２に示す。図２に示すように、基準電圧源
４１は、軽負荷検出用比較器４２の逆相端子と接続され
た出力端子Ｙを持つ第１の定電流源４１１と、下流側に
軽負荷検出用比較器４２からの出力信号ＶＯ１を入力端
子Ｘ、すなわちゲートに受けるＰ型ＭＯＳＦＥＴからな
るスイッチトランジスタ４１３が設けられた第２の定電
流源４１２とを有している。さらに、第１の定電流源４
１１の第１の出力電流Ｉ１及び第２の定電流源４１２の
第２の出力電流Ｉ２のうちの少なくとも第１の出力電流
Ｉ１を受け、下限電圧ＶＲ１又は上限電圧ＶＲ２を生成
する出力電圧設定用の抵抗器４１４とを有している。

【００５４】以上のように構成された基準電圧源４１の
動作を説明する。

【００５５】定常負荷時においては、軽負荷検出用比較
器４２の出力信号ＶＯ１はハイレベルとなっているた
め、スイッチトランジスタ４１３はオフ状態となってい
る。従って、このときの基準電圧源４１の出力信号Ｖ
Ｒ、すなわち下限電圧ＶＲ１は、抵抗器４１４の抵抗値
をＲ１とすると、以下の式（１）で表わされる。

【００５６】ＶＲ１＝Ｒ１×Ｉ１ …（１） 一方、装置の軽負荷状態が検出されると、軽負荷検出用
比較器４２の出力信号ＶＯ１はローレベルとなるため、
スイッチングトランジスタ４１３がオン状態となり、抵
抗器４１４には第２の定電流源４１２からの第２の出力
電流Ｉ２も同時に流れ込むようになる。従って、このと
きの基準電圧源４１の出力信号ＶＲ、すなわち上限電圧
ＶＲ２は以下の式（２）で表わされる。

【００５７】ＶＲ２＝Ｒ１×（Ｉ１＋Ｉ２） …（２） このように、軽負荷検出用比較器４２の出力信号ＶＯ１
に応じて、基準電圧源４１の出力電圧ＶＲが下限電圧Ｖ
Ｒ１を出力したり、上限電圧ＶＲ２を出力したりするこ
とにより、軽負荷時にスイッチング信号制御回路２５に
対して、後述するような間欠発振動作を行なわせること
ができる。

【００５８】なお、本実施形態においては、軽負荷検出
用比較器４２の出力信号ＶＯ１に基づいて、基準電圧源
４０の出力電圧設定用の定電流値を変化させているが、
代わりに、軽負荷検出用比較器４２の出力信号ＶＯ１に
基づいて、基準電圧源４２の出力電圧設定用の抵抗器４
１４の抵抗値を変化させるようにしてもよい。

【００５９】以下、前記のように構成されたスイッチン
グ電源用半導体装置を含むスイッチング電源装置の動作
の詳細についてタイミングチャートを参照しながら説明
する。

【００６０】図３は本実施形態に係るスイッチング電源
装置の動作タイミングを表わしている。まず、制御回路
１５が起動するまでの間は、起動・停止回路３０は内部
回路電流供給回路２９と電源回路１９内の電源コンデン
サ１９２の陽極とを接続するように閉じている。

【００６１】次に、装置が起動されて、主入力端子１０
に交流電流が入力されると、内部回路電流供給回路２９
から電源コンデンサ１９２の陽極に電流が流れ、制御回
路１５の補助電源電圧Ｖccが上昇する。この補助電源電
圧Ｖccが制御回路１５の起動電圧に達すると、制御回路
１５が動作を行なえるようになるので、起動・停止回路
３０は、内部回路電流供給回路２９と電源コンデンサ１
９との接続を切断する。これにより、内部回路電流供給
回路２９が起動時にのみ動作するため、通常動作時にお
ける制御回路１５の消費電力を抑えることができる。

【００６２】次に、図３に示すように、定常負荷時にお
いては、基準電圧源４１の基準電圧ＶＲの値は下限電圧
値ＶＲ１に設定されている。

【００６３】その後、例えば、負荷供給電流Ｉｏが減少
するような軽負荷となる負荷変動が生じると、負荷１８
に対する電力供給が過剰となって、出力電圧Ｖｏの電圧
値は若干上昇する。この出力電圧Ｖｏの値が上昇するこ
とにより、帰還側の電源回路１９の補助電源電圧Ｖccが
上昇すると共に、帰還信号Ｉccの電流量が増大する。具
体的には、図１において、出力電圧Ｖｏの値が上昇する
と、２次側の出力電圧検出回路３２における抵抗分圧生
成用の接続部３２３の電位が上昇して、第１のシャント
レギュレータ３２４が導通状態となる。これにより、フ
ォトカプラの発光ダイオード部３３ａに順電流が流れ、
１次側の受光トランジスタ部３３ｂから制御端子Ｔｃ
に、２次側の発光ダイオード部３３ａの発光量に比例し
た帰還信号Ｉccが注入される。

【００６４】制御端子Ｔｃに注入される帰還信号Ｉccの
電流量が増大すると、制御回路１５の帰還電圧変換回路
２２において、電流量が増大した帰還信号Ｉccを逆相端
子に受ける比較器２２１からのＰ型ＭＯＳＦＥＴ２２２
のゲートに対する出力値が低下する。その結果、Ｐ型Ｍ
ＯＳＦＥＴ２２２は低インピーダンスとなり、該Ｐ型Ｍ
ＯＳＦＥＴ２２２のドレイン電位が上昇するため、該ド
レイン電位をゲートに受ける第２のＮ型ＭＯＳＦＥＴ２
２４も低インピーダンスとなって、該第２のＮ型ＭＯＳ
ＦＥＴ２２４のドレインから出力される帰還電圧信号Ｖ
ＣＯの電圧値が低下する。このとき、ドレイン電流検出
回路２３から出力される素子電流検出信号ＶＣＬの電圧
値も低下する。

【００６５】この帰還電圧信号ＶＣＯを正相端子に受け
る軽負荷検出用比較器４２は、受けた帰還電圧信号ＶＣ
Ｏの値が下限電圧値ＶＲ１よりも小さくなると、ＡＮＤ
回路４３に対してローレベルの信号を出力するため、ス
イッチング信号制御回路２５のゲートドライバ２８がロ
ーレベルの制御信号のみを出力して、スイッチング素子
１４のスイッチング動作が停止する。これとほぼ同時
に、軽負荷検出用比較器４２のローレベルの出力信号を
受けて基準電圧源４１の出力電圧ＶＲは、下限電圧値Ｖ
Ｒ１から上限電圧値ＶＲ２に変更される。

【００６６】待機時のような軽負荷又は無負荷状態とな
ると、出力電圧生成回路１６に対して電力の供給が行な
われなくなるため、負荷１８への電力供給が出力コンデ
ンサ１６２からのみ行なわれるようになるので、出力電
圧Ｖｏは徐々に低下する。これにより、帰還電圧変換回
路２２からの帰還電圧信号ＶＣＯが徐々に上昇するが、
基準電圧源４１の出力電圧ＶＲは、下限電圧ＶＲ１より
も高い上限電圧ＶＲ２に設定されているため、図４に示
すように、スイッチング素子１４によるスイッチング動
作が直ちに再開されることがない。

【００６７】さらに、出力電圧Ｖｏが低下して、逆に帰
還電圧信号ＶＣＯが上限電圧値ＶＲ２を越えると、軽負
荷検出用比較器４２からの出力信号が再びハイレベルと
なるため、これを受けるＡＮＤ回路４３はハイレベルの
出力信号を出力できるようになるので、スイッチング素
子１４のスイッチング動作が再開される。これとほぼ同
時に、軽負荷検出用比較器４２のハイレベルの出力信号
を受けて基準電圧源４１の出力電圧ＶＲは、上限電圧値
ＶＲ２から下限電圧値ＶＲ１に再設定される。

【００６８】次に、待機時において、スイッチング素子
１４によるスイッチング動作が再開されると、スイッチ
ング素子１４に流れるドレイン電流ＩＤは、軽負荷検出
時の電流値よりも大きくなっているため、負荷１８への
電力供給が過剰となって、再び出力電圧Ｖｏが上昇し、
帰還電圧変換回路２２からの帰還電圧信号ＶＣＯが低下
する。従って、前述したように、帰還電圧信号ＶＣＯが
下限電圧値ＶＲ１よりも小さくなると、スイッチング素
子１４に対するスイッチング信号の出力を再度停止す
る。

【００６９】本実施形態においては、基準電圧源４１か
ら出力される基準電圧ＶＲが軽負荷状態を検出すること
によりスイッチング動作を停止し、さらに、基準電圧Ｖ
Ｒを下限電圧値ＶＲ１から上限電圧値ＶＲ２へと変更す
ることにより、帰還電圧信号ＶＣＯが上昇しても、直ち
にスイッチング動作が開始されることがないように基準
電圧ＶＲにヒステリシス特性を与えている。これによ
り、軽負荷又は無負荷を検出している間は、スイッチン
グ素子１４に対するスイッチング制御は、スイッチング
動作の停止と再開とが繰り返される間欠発振状態とな
る。

【００７０】なお、出力電圧Ｖｏは、間欠発振状態のス
イッチング停止期間中に低下するが、この低下の度合い
は負荷供給電流Ｉｏに依存する。すなわち、負荷供給電
流Ｉｏが小さくなる程、出力電圧Ｖｏの低下が緩やかに
なる。

【００７１】また、間欠発振状態におけるスイッチング
停止期間は、負荷供給電流Ｉｏが小さくなる程長くな
る。すなわち、軽負荷になる程スイッチング素子１４の
スイッチング動作が減少することになる。

【００７２】また、スイッチング素子１４の動作を停止
又は再開させる軽負荷検出電圧値を高く設定し過ぎると
トランス１３に音なりが発生する。一方、軽負荷検出電
圧値を低く設定し過ぎると間欠動作状態（間欠モード）
に遷移しにくくなる。このため、最適な軽負荷検出電圧
値はこれらのトレードオフによって決まることになる。
従って、一の軽負荷検出電圧である下限電圧値ＶＲ１
を、スイッチング素子１４に流れるドレイン電流ＩＤを
規制する過電流保護電圧の約１５％とし、他の軽負荷検
出電圧値である上限電圧値ＶＲ２を過電流保護電圧の約
２０％とすることが好ましい。

【００７３】また、例えば出力が０．３Ｗのスイッチン
グ電源装置を例に採ると、従来の電源装置では消費電力
が１Ｗで電源効率が３０％程度であったが、本実施形態
に係る電源装置では消費電力が０．４５Ｗで電源効率が
６７％となり、低消費電力で且つ高効率が達成されるこ
とを確認している。

【００７４】また、本実施形態に係るスイッチング電源
装置は、基板上形成領域２０に、１次側、すなわち入力
側の制御回路１５及びスイッチング素子１４を含むた
め、半導体集積回路として１チップ化することも容易に
行なえる上に、部品数を削減できるため、コストの低減
も容易となる。

【００７５】なお、図１に示した帰還電圧変換回路２２
及び出力電圧検出回路３２の回路構成は、これらに限定
されるものではなく、同等の機能を有する回路構成であ
れば良い。

【００７６】（一実施形態の第１変形例）以下、本発明
の一実施形態の第１変形例について図面を参照しながら
説明する。

【００７７】図５は本発明の一実施形態の第１変形例に
係るスイッチング電源用半導体装置の概略的な回路構成
を示している。図５において、図１に示す構成要素と同
一の構成要素には同一の符号を付すことにより説明を省
略する。

【００７８】図５に示すように、第１変形例に係るスイ
ッチング電源用半導体装置は、基板上形成領域２０の端
部に、軽負荷検出用比較器４２の逆相入力端子と電気的
に接続された軽負荷検出電圧調整用端子ＴR が設けられ
ていることを特徴とする。

【００７９】これにより、一端が軽負荷検出電圧調整用
端子ＴR と接続され、他端がソース端子Ｔｓと接続され
た検出電圧可変手段としての軽負荷検出電圧調整用抵抗
器５１を設けることによって、軽負荷検出電圧である下
限電圧値ＶＲ１及び上限電圧値ＶＲ２を適当に調整する
ことができるようになる。このため、待機時における必
要な負荷と併せて、スイッチング素子１４のスイッチン
グ動作が停止又は再開する際の負荷供給電流Ｉｏを最適
化することができる。その結果、スイッチング素子１４
及び制御回路１５が１チップ化されている場合であって
も、軽負荷検出回路４０の下限電圧値ＶＲ１又は上限電
圧値ＶＲ２を電源装置の用途に応じて変更できるように
なる。

【００８０】（一実施形態の第２変形例）以下、本発明
の一実施形態の第２変形例について図面を参照しながら
説明する。

【００８１】図６は本発明の一実施形態の第２変形例に
係るスイッチング電源用半導体装置の概略的な回路構成
を示している。図６において、図１に示す構成要素と同
一の構成要素には同一の符号を付すことにより説明を省
略する。

【００８２】図６に示すように、第２変形例に係るスイ
ッチング電源用半導体装置は、一端が軽負荷検出用比較
器４２の逆相入力端子と接続され、他端がソース端子Ｔ
ｓと接続された軽負荷検出電圧調整手段としての軽負荷
検出電圧調整用抵抗器５１Ａが設けられていることを特
徴とする。

【００８３】これにより、軽負荷検出電圧調整用抵抗器
５１Ａを、例えばレーザートリミング法等により該抵抗
器５１Ａの抵抗値を微調整することができるようにな
る。これにより、スイッチング電源用半導体装置の外部
に設ける部品点数を削減することができる。

【００８４】その上、基板上形成領域２０内に、すなわ
ち半導体装置内に軽負荷検出電圧調整用抵抗器５１Ａを
設けるため、スイッチング電源装置を構成する他の部品
の精度のばらつきをも吸収することができる。

【００８５】

【発明の効果】本発明に係るスイッチング電源用半導体
装置によると、出力側からの帰還信号をその増減と反対
の向きに変化するように変換する帰還電圧変圧回路と、
帰還電圧信号が下限電圧値よりも小さい場合にスイッチ
ング信号制御回路に対してスイッチング素子へのスイッ
チング信号の出力を停止する軽負荷検出回路とを有して
いるため、スイッチング素子における損失が減り、軽負
荷時の消費電力を削減できるので、チョッパ方式のスイ
ッチング電源用半導体装置の電源効率を向上することが
できる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るスイッチング電源用
半導体装置を含むスイッチング電源装置を示す概略的な
回路図である。

【図２】本発明の一実施形態に係るスイッチング電源用
半導体装置における出力値が可変となる基準電圧源を示
す回路図である。

【図３】本発明の一実施形態に係るスイッチング電源用
半導体装置を含むスイッチング電源装置の動作を示すタ
イミングチャートである。

【図４】本発明の一実施形態に係るスイッチング電源用
半導体装置における軽負荷検出用比較器に用いる基準電
圧を示すタイミングチャートである。

【図５】本発明の一実施形態の第１変形例に係るスイッ
チング電源用半導体装置を示す概略的な回路図である。

【図６】本発明の一実施形態の第２変形例に係るスイッ
チング電源用半導体装置を示す概略的な回路図である。

【図７】従来のスイッチング電源用半導体装置を含むス
イッチング電源装置を示す概略的な回路図である。

【図８】従来のスイッチング電源装置の動作を示すタイ
ミングチャートである。

【符号の説明】

１０ 主入力端子 １１ 整流器 １２ 入力コンデンサ １３ トランス １３ａ 第１の１次巻線 １３ｂ 第２の１次巻線 １３ｃ ２次巻線 １４ スイッチング素子 １５ 制御回路 １６ 出力電圧生成回路 １６１ 第１のダイオード １６２ 出力コンデンサ １７ 主出力端子 １８ 負荷 １９ 電源回路 １９１ 第２のダイオード １９２ 電源コンデンサ ２０ 基板上形成領域 ２１ 発振器 ２２ 帰還電圧変換回路 ２２１ 比較器 ２２２ Ｐ型ＭＯＳＦＥＴ ２２３ 第１のＮ型ＭＯＳＦＥＴ ２２４ 第２のＮ型ＭＯＳＦＥＴ ２２５ 抵抗器 ２３ 電流検出回路 ２４ ドレイン電流検出用比較器 ２５ スイッチング信号制御回路 ２６ ＲＳフリップフロップ回路 ２７ ＮＡＮＤ回路 ２８ ゲートドライバ ２９ 内部回路電流供給回路 ３０ 起動・停止回路 ３１ 過電流保護回路 ３２ 出力電圧検出回路 ３２１ 第１の抵抗器 ３２２ 第２の抵抗器 ３２３ 接続部 ３２４ 第１のシャントレギュレータ ３３ａ 発光ダイオード部 ３３ｂ 受光トランジスタ部 ３４ 第２のシャントレギュレータ ３５ ゲイン調整用抵抗器 ３６ 加熱保護回路 ４０ 軽負荷検出回路 ４１ 基準電圧源 ４１１ 第１の定電流源 ４１２ 第２の定電流源 ４１３ スイッチトランジスタ（スイッチ） ４１４ 抵抗器（出力電圧設定抵抗器） ４２ 軽負荷検出用比較器 ４３ ＡＮＤ回路 ５１ 軽負荷検出電圧調整用抵抗器（検出電圧可変手
段） ５１Ａ 軽負荷検出電圧調整用抵抗器（軽負荷検出電圧
調整手段） Ｔs ソース端子 ＴD ドレイン端子 Ｔc 制御端子 ＴR 軽負荷検出電圧調整用端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 理 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 林 和治 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 山下 哲司 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F038 BB04 BB09 DF01 DF08 EZ20 5H730 AA12 AA14 AS01 AS23 BB43 BB57 CC01 DD04 DD26 DD32 EE07 FD01 FF19 FG05 FG25

Claims (7)

【特許請求の範囲】
1. 【請求項１】 入力端子に第１の直流電圧を受けるスイ
   ッチング素子と、前記スイッチング素子からの出力信号
   を受け、前記第１の直流電圧を該第１の直流電圧の絶対
   値よりも小さい第２の直流電圧に変換して出力する出力
   電圧生成回路と、前記スイッチング素子の動作を制御す
   る制御回路と、前記第２の直流電圧の電圧値を検出し、
   検出した信号を帰還信号として前記制御回路に帰還する
   出力電圧検出回路と、前記制御回路の電源電圧を生成す
   る電源電圧生成回路とを備えたスイッチング電源装置を
   制御するスイッチング電源用半導体装置であって、 前記スイッチング電源用半導体装置は、前記スイッチン
   グ素子及び前記制御回路を含み、 前記制御回路は、 前記スイッチング素子に印加するスイッチング信号を生
   成して出力する発振器と、 前記スイッチング素子を流れる電流を検出し、素子電流
   検出信号として出力する電流検出回路と、 前記帰還信号を検出し、検出した帰還信号をその増減と
   反対の向きに変化する帰還電圧信号に変換して出力する
   帰還電圧変換回路と、 前記素子電流検出信号と前記帰還電圧信号とを比較し、
   比較した比較信号を出力する比較器と、 前記比較信号に基づいて前記スイッチング信号の電流量
   及び出力を制御するスイッチング信号制御回路と、 前記帰還電圧信号が下限電圧値よりも小さい場合には前
   記スイッチング信号制御回路に対して前記スイッチング
   素子への前記スイッチング信号の出力を停止し、前記帰
   還電圧信号が上限電圧値よりも大きい場合には前記スイ
   ッチング信号制御回路に対して前記スイッチング信号の
   出力を開始する軽負荷検出回路とを有していることを特
   徴とするスイッチング電源用半導体装置。
2. 【請求項２】 前記軽負荷検出回路は、 互いに異なる第１の基準電圧及び第２の基準電圧を出力
   する基準電圧源と、 一方の入力端子が前記基準電圧源からの出力電圧を受
   け、他方の入力端子が前記帰還電圧信号を受ける軽負荷
   検出用比較器とを有し、 前記基準電圧源の出力電圧値は、前記軽負荷検出用比較
   器からの出力信号により、前記下限電圧値又は上限電圧
   値となるように設定されていることを特徴とする請求項
   １に記載のスイッチング電源用半導体装置。
3. 【請求項３】 前記基準電圧源は、 出力端子を持つ第１の定電流源と、 下流側に前記軽負荷検出用比較器からの比較信号により
   開閉されるスイッチが設けられた第２の定電流源と、 前記第１の定電流源からの出力電流及び前記第２の定電
   流源からの出力電流のうちの少なくとも一方を受け、前
   記第１の基準電圧又は前記第２の基準電圧を生成する出
   力電圧設定抵抗器とを有していることを特徴とする請求
   項２に記載のスイッチング電源用半導体装置。
4. 【請求項４】 前記上限電圧の値は、前記素子電流検出
   信号における振幅の最大値の約２０％であり、前記下限
   電圧の値は、前記素子電流検出信号における振幅の最大
   値の約１５％であることを特徴とする請求項１〜３のう
   ちのいずれか１項に記載のスイッチング電源装置。
5. 【請求項５】 前記スイッチング素子及び前記制御回路
   は、 前記スイッチング素子の入力端子及び出力端子、並びに
   前記制御回路における前記帰還信号が入力される入力端
   子が外部接続端子となるように一つの半導体基板上に集
   積化されて形成されていることを特徴とする請求項１〜
   ４のうちのいずれか１項に記載のスイッチング電源用半
   導体装置。
6. 【請求項６】 前記半導体基板は、前記下限電圧又は前
   記上限電圧の値を調整するための軽負荷検出電圧調整用
   端子を有していることを特徴とする請求項５に記載のス
   イッチング電源用半導体装置。
7. 【請求項７】 前記軽負荷検出回路と前記スイッチング
   素子の出力端子との間に設けられ、前記下限電圧の値又
   は前記上限電圧の値を調整する軽負荷検出電圧調整手段
   をさらに備えていることを特徴とする請求項１〜５のう
   ちのいずれか１項に記載のスイッチング電源用半導体装
   置。