JP2005020917A - スイッチング電源装置、およびスイッチング電源制御用半導体装置 - Google Patents
スイッチング電源装置、およびスイッチング電源制御用半導体装置 Download PDFInfo
- Publication number
- JP2005020917A JP2005020917A JP2003183649A JP2003183649A JP2005020917A JP 2005020917 A JP2005020917 A JP 2005020917A JP 2003183649 A JP2003183649 A JP 2003183649A JP 2003183649 A JP2003183649 A JP 2003183649A JP 2005020917 A JP2005020917 A JP 2005020917A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- signal
- switching
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】誤差電圧信号ＶＥＡＯの最大電圧値を固定する過電流保護基準電圧の調整が可能なスイッチング電源装置を提供する。
【解決手段】誤差電圧信号ＶＥＡＯの最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源１００と、第１の外部接続端子であるＥＸ端子からの信号を受けて過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路１０１とを設け、該ＥＸ端子へ供給される電流を調整して過電流保護基準電圧を調整することにより、過電流保護レベルＩＬＩＭＩＴを調整する。
【選択図】 図１
【解決手段】誤差電圧信号ＶＥＡＯの最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源１００と、第１の外部接続端子であるＥＸ端子からの信号を受けて過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路１０１とを設け、該ＥＸ端子へ供給される電流を調整して過電流保護基準電圧を調整することにより、過電流保護レベルＩＬＩＭＩＴを調整する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置、およびスイッチング電源制御用半導体装置に関する。
【０００２】
【従来の技術】
以下、従来のスイッチング電源制御用半導体装置について説明する。図１２は、従来のスイッチング電源制御用半導体装置の一例を示す回路図である。該半導体装置３２は、スイッチング素子１としてのＮ型パワーＭＯＳＦＥＴと、スイッチング素子１の動作を制御するための制御回路がワンチップに集積化されており、スイッチング素子１の入力端子である高電圧端子（ＤＲＡＩＮ端子）と出力端子であるＧＮＤ端子（ＳＯＵＲＣＥ端子）、および制御回路の制御端子（ＣＯＮＴＲＯＬ端子）の３端子で構成されている。
【０００３】
以下、上記制御回路の従来の構成について説明する。
誤差増幅器２は、マイナス入力端子に与えられる制御回路の電源電圧ＶＣＣと、プラス入力端子に与えられる予め設定された基準電圧Ｖｂ１とを比較し、電源電圧ＶＣＣが基準電圧Ｖｂ１を下回っているとき、これらの差からなる誤差電圧信号ＶＥＡＯを生成して、ドレイン電流検出用比較器４のプラス入力端子および軽負荷検出用比較器１３のプラス入力端子へ出力する。
【０００４】
ドレイン電流検出用比較器４のマイナス入力端子には、スイッチング素子１の入力端子に接続されているドレイン電流検出回路（素子電流検出回路）３から出力される素子電流検出信号ＶＣＬが与えられる。ドレイン電流検出回路３は、スイッチング素子１に流れる電流であるドレイン電流ＩＤを検出して電圧信号に変換し、素子電流検出信号ＶＣＬとして出力する。
【０００５】
ドレイン電流検出用比較器４は、素子電流検出信号ＶＣＬと誤差電圧信号ＶＥＡＯの電圧値を比較しその比較結果に応じた比較信号を生成し、ＲＳフリップフロップ回路１０のリセット端子へ出力する。具体的には、両信号の電圧値が等しくなったときハイレベルの信号を出力し、ＲＳフリップフロップ回路１０をリセットする。
【０００６】
誤差増幅器２から出力される誤差電圧信号ＶＥＡＯは、過電流保護回路５によりその最大電圧値が固定（クランプ）されるようになっており、これによりスイッチング素子１を流れる電流（ドレイン電流ＩＤ）のピーク値ＩＤＰの最大値（過電流保護レベルＩＬＩＭＩＴ）が規定される。このように従来のスイッチング電源制御用半導体装置では、過電流保護回路５によってスイッチング素子１に過電流が流れるのを防止している。但し、各回路の反応遅れ時間、スイッチング素子１のスイッチング時間等により生ずる一定の遅れ時間（過電流保護遅れ時間）により、実際の最大値は、内部回路的に固定された過電流保護レベルＩＬＩＭＩＴよりも若干大きな値となる（図１５参照）。なお、過電流保護遅れ時間は、スイッチング素子１がターンオフする際に常に生ずるものである。
【０００７】
発振器６は、スイッチング素子１に印加するスイッチング信号を生成し出力する。具体的には、スイッチング素子１のスイッチング周波数を決定するためのクロック信号ＣＬＫと、スイッチング素子１の最大デューティーサイクルを決定するための最大デューティーサイクル信号ＭＤＣをそれぞれ生成して出力する。
【０００８】
また、該半導体装置３２には、誤差電圧信号ＶＥＡＯと軽負荷検出基準電圧ＶＲを比較しその比較結果に応じて、軽負荷時にスイッチング素子１を間欠発振させる軽負荷検出回路２０が設けられている。この軽負荷検出回路２０は、プラス入力端子に与えられる誤差電圧信号ＶＥＡＯの電圧値とマイナス入力端子に与えられる軽負荷検出基準電圧ＶＲを比較しその比較結果に応じた所定の信号ＶＯ１を出力する軽負荷検出用比較器１３と、軽負荷検出基準電圧ＶＲを出力する軽負荷検出基準電圧源１４と、軽負荷検出用比較器１３からの信号ＶＯ１と発振器６からのクロック信号ＣＬＫが与えられるＡＮＤ回路１５とからなる。
【０００９】
また、軽負荷検出用比較器１３の出力は軽負荷検出基準電圧源１４にも与えられており、軽負荷検出基準電圧源１４は、軽負荷検出用比較器１３が出力する信号ＶＯ１に応じて軽負荷検出基準電圧ＶＲの電圧値が変化するように構成されている。
【００１０】
具体的には、軽負荷検出回路２０は、軽負荷検出用比較器１３により誤差電圧信号ＶＥＡＯの電圧値と軽負荷検出基準電圧ＶＲを比較し、誤差電圧信号ＶＥＡＯの電圧値が軽負荷検出基準電圧ＶＲよりも小さくなると、所定の信号ＶＯ１としてＡＮＤ回路１５にローレベルの信号を出力し、スイッチング素子１によるスイッチング動作を停止させ、大きくなると、ハイレベルの信号を出力してスイッチング素子１によるスイッチング動作を再開させることにより、軽負荷時においてスイッチング素子１が間欠発振するようにしている。また、軽負荷検出基準電圧源１４は、軽負荷検出用比較器１３の出力信号ＶＯ１を受け、軽負荷検出基準電圧ＶＲを軽負荷検出下限電圧ＶＲ１と軽負荷検出上限電圧ＶＲ２との間で切り替えることで、間欠発振時にスイッチング動作がすぐに再開されないようにしている。
【００１１】
また、高電圧端子（ＤＲＡＩＮ端子）には、該半導体装置３２の電源電流を供給するための内部回路電流供給回路７が接続されている。内部回路電流供給回路７は、該半導体装置３２の起動および停止を制御する起動／停止回路８により、電源投入時などの電源電圧ＶＣＣが起動電圧よりも低いときにのみ動作されるようになっている。すなわち、起動／停止回路８は、制御端子（ＣＯＮＴＲＯＬ端子）から入力される電源電圧ＶＣＣと内部に設定されている該半導体装置３２の起動電圧とを比較し、電源電圧ＶＣＣが起動電圧よりも低いとき、内部回路電流供給回路７と制御端子とを接続させるスイッチ信号Ｓｏｎ＿ｏｆｆを発生する。また、起動／停止回路８は、起動信号Ｖｏｎ＿ｏｆｆをＮＡＮＤ回路１１に入力する。
【００１２】
過熱保護回路９は、該半導体装置３２のチップ温度が設定値以上に上昇した場合に、スイッチング素子１の発振を停止させるための回路であり、その出力はＮＡＮＤ回路１１に入力される。
【００１３】
続いて、ドレイン電流検出用比較器４から出力される比較信号に基づいて、発振器６が出力するスイッチング信号を制御するスイッチング信号制御回路について説明する。
【００１４】
該スイッチング信号制御回路は、発振器６から出力されるクロック信号ＣＬＫがＡＮＤ回路１５を介してセット端子に入力され、ドレイン電流検出用比較器４から出力される比較信号がリセット端子に入力されるＲＳフリップフロップ回路１０と、発振器６から出力される最大デューティーサイクル信号ＭＤＣとＲＳフリップフロップ回路１０の出力信号を受けるＮＡＮＤ回路１１と、ＮＡＮＤ回路１１の出力信号を反転増幅するゲートドライバ１２とからなる。
【００１５】
このように、該スイッチング信号制御回路は、ドレイン電流検出用比較器４の比較信号に基づいて、スイッチング信号のデューティー比、すなわちスイッチング素子１のオン期間を制御することにより、ドレイン電流ＩＤのピーク値ＩＤＰを制御している。具体的には、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣＬの電圧値が等しくなると、ドレイン電流検出用比較器４の比較信号がハイレベルの信号となり、ＲＳフリップフロップ回路１０がリセットされ、ゲートドライバ１２からローレベルの信号が出力される。そして、スイッチング素子（Ｎ型パワーＭＯＳＦＥＴ）１のゲート電位がしきい値以下となると、スイッチング素子１がターンオフする。なお、ゲートドライバ１２からローレベルの信号が出力され、ゲート電圧がしきい値以下となるまでの時間が過電流保護遅れ時間である。
【００１６】
また、ＮＡＮＤ回路１１には、起動／停止回路９から出力される起動信号Ｖｏｎ＿ｏｆｆと、過熱保護回路１０から出力される信号が与えられ、電源電圧ＶＣＣが起動電圧よりも低い場合や、該半導体装置３２のチップ温度が設定値以上に上昇した場合に、スイッチング素子１の発振は停止する。
【００１７】
図１３は、図１２に示すスイッチング電源制御用半導体装置を用いて構成した従来のスイッチング電源装置の一例を示す回路図である。該スイッチング電源装置は、入力側と出力側とが電気的に絶縁された絶縁型のスイッチング電源装置である。
【００１８】
図１３に示すように、該スイッチング電源装置は、例えば商用の交流電源が主入力端子に入力され、ダイオードブリッジ等からなる整流器２１により整流し且つ入力コンデンサ２２により平滑化し、第１の直流電圧である入力電圧ＶＩＮとして電力変換用のトランス（変圧器）２３の第１の一次巻線２３ａに印加する。
【００１９】
第１の一次巻線２３ａは、半導体装置３２内に設けられたスイッチング素子１の入力端子に接続されており、該スイッチング電源装置は、スイッチング素子１をスイッチング動作させることにより、トランス２３の二次巻線２３ｃに電磁誘導による起電力を発生させる。そして、二次巻線２３ｃに発生した起電力を、第１のダイオード２４及び出力コンデンサ２５からなる出力電圧生成回路により整流し且つ平滑化し、第２の直流電圧である出力電圧Ｖｏの直流電力として主出力端子に接続された負荷２６へ供給する。
【００２０】
トランス２３には第２の一次巻線（以下、補助巻線と称す。）２３ｂが設けられており、二次巻線２３ｃと同様に、スイッチング素子１によるスイッチング動作によって電磁誘導による起電力が発生する。
【００２１】
補助巻線２３ｂに発生した起電力は、第２のダイオード２７及び補助電源コンデンサ２８からなる補助電源電圧生成回路により整流され且つ平滑化され、補助電源電圧ＶＣＣとして出力される。この補助電源電圧ＶＣＣは、半導体装置３２の制御端子（ＣＯＮＴＲＯＬ端子）に入力され、半導体装置３２の電源電圧ＶＣＣとして用いられる。また、補助電源電圧ＶＣＣと出力電圧Ｖｏは補助巻線２３ｂと二次巻線２３ｃの巻数比に比例しているので、この補助電源電圧ＶＣＣは、出力電圧Ｖｏを安定させる帰還信号としても用いられる。
【００２２】
このように構成された従来のスイッチング電源装置の動作を以下に説明する。主入力端子に交流電力が入力されると、整流器２１および入力コンデンサ２２により整流し、平滑化して入力電圧ＶＩＮとし、トランス２３の第１の一次巻線２３ａに印加する。
【００２３】
ＣＯＮＴＲＯＬ端子（制御端子）に印加される補助電源電圧ＶＣＣが半導体装置３２内の起動／停止回路８に設定されている半導体装置３２の起動電圧より低い場合には、入力電圧ＶＩＮは、ＤＲＡＩＮ端子（高電圧端子）を介して、起動／停止回路８によって起動された内部回路電流供給回路７に入力される。つまり、起動／停止回路８は内部回路電流供給回路７とＣＯＮＴＲＯＬ端子を接続し、入力電圧ＶＩＮが、ＤＲＡＩＮ端子（高電圧端子）を介して、内部回路電流供給回路７に入力されるようにする。内部回路電流供給回路７は入力電圧ＶＩＮを受けて電流を出力し、ＣＯＮＴＲＯＬ端子を介して、補助電源電圧生成回路を構成する補助電源コンデンサ２８を充電する。
【００２４】
その後、補助電源電圧ＶＣＣが半導体装置３２の起動電圧に達すると、起動／停止回路８から起動信号Ｖｏｎ＿ｏｆｆとしてハイレベルの信号がＮＡＮＤ回路１１に入力されるとともに、起動／停止回路８により内部回路電流供給回路７が停止される。つまり、内部回路電流供給回路７とＣＯＮＴＲＯＬ端子の接続状態が解除され、半導体装置３２の内部回路が起動してスイッチング素子１によるスイッチング動作が開始される。このような動作により、通常動作時における半導体装置３２の消費電力は低く抑えられる。
【００２５】
以上のように、スイッチング電源制御用半導体装置３２は、負荷２６に対する出力電圧Ｖｏが所定の電圧にて安定化するように、補助電源電圧ＶＣＣに基づいてスイッチング素子１のスイッチング動作を制御する。
【００２６】
続いて、該スイッチング電源装置の軽負荷時における間欠発振について、図１４に示すタイミングチャート図を用いて説明する。
図１４に示すように、定常負荷状態から、負荷２６への電流供給が小さくなる待機時等の軽負荷状態への変動時には、二次巻線２３ｃから供給される電力が過剰となり、出力電圧Ｖｏ（ａ）が若干上昇する。
【００２７】
そのため補助電源電圧ＶＣＣ（ｃ）も上昇し、誤差増幅器２が出力する誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が低下する。
誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が低下すると、定常負荷時よりも早いタイミングで素子電流検出信号ＶＣＬと誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が等しくなるので、定常負荷時よりも早いタイミングでスイッチング素子１がターンオフするようになる。その結果、スイッチング素子１のオン期間が短くなるため、定常負荷状態から軽負荷状態への変動時には、ドレイン電流ＩＤ（ｆ）のピーク値ＩＤＰが減少し素子電流検出信号ＶＣＬも低下する。
【００２８】
このように、このスイッチング電源装置は、負荷２６に供給される供給電流Ｉｏに応じて、スイッチング素子１に流れる電流（ドレイン電流ＩＤ）が制御される電流モード制御方式になっている。
【００２９】
軽負荷検出回路２０は、軽負荷検出用比較器１３により誤差電圧信号ＶＥＡＯ（ｄ）の電圧値と軽負荷検出基準電圧源１４が生成する軽負荷検出基準電圧ＶＲ（ｅ）とを比較する。軽負荷検出基準電圧ＶＲ（ｅ）は、当初、軽負荷検出下限電圧ＶＲ１となっている。負荷２６への電流供給がさらに小さくなる待機時等においては、さらに出力電圧Ｖｏ（ａ）が上昇して、補助電源電圧ＶＣＣ（ｃ）が上昇し、誤差電圧信号ＶＥＡＯ（ｄ）が低下する。
【００３０】
そして、誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が軽負荷検出下限電圧ＶＲ１（ｅ）よりも小さくなり、軽負荷検出状態となると、軽負荷検出用比較器１３の出力信号ＶＯ１がローレベルの信号となる。これにより、ＡＮＤ回路１５の出力はローレベルの信号となり、スイッチング素子１のスイッチング動作が停止する（軽負荷停止期間）。このとき、同時に、軽負荷検出用比較器１３の出力信号ＶＯ１（ローレベルの信号）を受けて、軽負荷検出基準電圧源１４の軽負荷検出基準電圧ＶＲ（ｅ）が、軽負荷検出下限電圧ＶＲ１から軽負荷検出上限電圧ＶＲ２へ変更される。
【００３１】
スイッチング素子１によるスイッチング動作が停止すると、スイッチング素子１がオフ状態となるので、ドレイン電流ＩＤ（ｆ）が流れず、トランス２３を介しての電力供給が停止する。しかし、出力コンデンサ２５から負荷２６への電力の供給は停止しないので、出力電圧Ｖｏ（ａ）は徐々に低下する。
【００３２】
そのため誤差電圧信号ＶＥＡＯ（ｄ）の電圧値は徐々に上昇するが、軽負荷検出基準電圧ＶＲ（ｅ）が軽負荷検出下限電圧ＶＲ１より高い軽負荷検出上限電圧ＶＲ２になっているため、図１４に示すように、スイッチング素子１によるスイッチング動作が直ちに再開されることはない。そして、さらに出力電圧Ｖｏ（ａ）が低下して、誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が軽負荷検出上限電圧ＶＲ２（ｅ）を越えたとき、軽負荷検出用比較器１３の出力信号ＶＯ１がハイレベルの信号となり、スイッチング素子１によるスイッチング動作が再開される。このとき、同時に、軽負荷検出用比較器１３の出力信号ＶＯ１（ハイレベルの信号）を受けて、軽負荷検出基準電圧源１４の軽負荷検出基準電圧ＶＲ（ｅ）が、軽負荷検出上限電圧ＶＲ２から軽負荷検出下限電圧ＶＲ１へ変更される。
【００３３】
スイッチング素子１によるスイッチング動作が再開されたときの誤差電圧信号ＶＥＡＯ（ｄ）の電圧値は軽負荷検出上限電圧ＶＲ２程度となっている。そのため、ドレイン電流ＩＤ（ｆ）のピーク値は、軽負荷検出時のピーク値よりも大きくなっており、トランス２３を介しての電力供給が過剰となり、再び出力電圧Ｖｏ（ａ）が上昇し、誤差電圧信号ＶＥＡＯ（ｄ）が低下する。そして、再び軽負荷が検出されると、すなわち誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が軽負荷検出下限電圧ＶＲ１よりも小さくなると、再びスイッチング素子１によるスイッチング動作が停止する。
【００３４】
このように、軽負荷時においては、スイッチング素子１のスイッチング動作が停止と再開とを繰り返す間欠発振状態となる（例えば、特許文献１参照。）。
しかしながら、従来のスイッチング電源装置では、過電流保護レベルＩＬＩＭＩＴが内部回路的に固定されているため、主入力端子に接続される電源の仕様によって過電流保護レベルＩＬＩＭＩＴを変動させることができず、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなり、高入力電圧時に、低入力電圧時に比べてスイッチング電源装置の各構成部品へのストレスが増大するという問題があった。
【００３５】
すなわち、トランスの１次側の最大入力電力は、スイッチング素子を流れる電流のピーク値ＩＤＰの最大値と入力電圧ＶＩＮの積、つまり過電流保護レベルＩＬＩＭＩＴと入力電圧ＶＩＮの積により決まるので、過電流保護レベルＩＬＩＭＩＴが固定されていると、高入力電圧時に、低入力電圧時に比べて最大入力電力が大きくなり、二次側の最大出力電力も、高電圧入力時のほうが大きくなる。このように、従来のスイッチング電源装置では、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるので、高入力電圧時には、低入力電圧時に比べてスイッチング電源装置の各構成部品へのストレスが増大するという問題があった。また、このように電源の仕様によって各構成部品へのストレスが変わるので、電源の仕様を見越した部品選定を行う必要があり、コストの増大を招いていた。
【００３６】
一方、上述したように、ピーク値ＩＤＰの実際の値は、過電流保護遅れ時間により理想的な値よりも大きくなり、この過電流保護遅れ時間によるピーク値ＩＤＰの増加は、高入力電圧時のほうが低入力電圧時に比べて大きくなる。これは軽負荷時、すなわち間欠発振時においても同様であるため、高入力電圧時には、低入力電圧時に比べて軽負荷時における消費電力が大きくなるという問題があった。また、間欠発振時においてピーク値ＩＤＰが大きくなると、トランスの音鳴りが発生しやすくなるという問題もあった。
【００３７】
【特許文献１】
特開２００１−２２４１６９号公報
【００３８】
【発明が解決しようとする課題】
本発明は、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるという従来の問題の解決を図るために、誤差電圧信号ＶＥＡＯの最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、第１の外部接続端子からの信号を受けて過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路とを設け、第１の外部接続端子へ供給される電流を調整することで、過電流保護基準電圧の調整が可能となるスイッチング電源装置、および該スイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置を提供することを目的とする。
【００３９】
このようにすれば、高入力電圧時の過電流保護レベルＩＬＩＭＩＴを小さくすることにより、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるという従来の問題を回避することができるので、高入力電圧時に、低入力電圧時に比べてスイッチング電源装置の各構成部品へのストレスが増大するという従来の問題を回避することができる。また、高入力電圧時の最大電力を低入力電圧時の最大電力と同程度にすることができるので、電源の仕様を見越した部品選定を行う必要がなく、コストパフォーマンスを向上させることができる。
【００４０】
また、本発明は、高入力電圧時に、低入力電圧時に比べて過電流保護遅れ時間によるピーク値ＩＤＰの増加が大きくなり消費電力が増大するという従来の問題の解決を図るために、誤差電圧信号ＶＥＡＯの最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、第２の外部接続端子からの信号を受けて過電流保護基準電圧を変動させる第１の補正信号を生成すると同時に、軽負荷検出基準電圧ＶＲを変動させる第２の補正信号も生成する補正信号生成回路とを設け、該第２の外部接続端子には、入力電圧ＶＩＮに比例する電圧を供給することにより、高入力電圧時に過電流保護レベルＩＬＩＭＩＴおよび軽負荷検出基準電圧ＶＲを小さくする補正がかかるスイッチング電源装置、および該スイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置を提供することを目的とする。
【００４１】
このようにすれば、高入力電圧時に過電流保護レベルＩＬＩＭＩＴを小さくする補正がかかるので、低入力電圧時に比べて過電流保護遅れ時間によるピーク値ＩＤＰの増加が大きくなり消費電力が増大するという従来の問題を回避することができる。
【００４２】
さらに、軽負荷時にスイッチング素子に流れる電流のピーク値は、軽負荷検出基準電圧ＶＲによって規定されるが、高入力電圧時に軽負荷検出基準電圧ＶＲを小さくする補正がかかるので、高入力電圧時に、低入力電圧時に比べて軽負荷時における消費電力が増大するという従来の問題を回避することができる。また、間欠発振時におけるトランスの音鳴りを回避することもできる。
【００４３】
【課題を解決するための手段】
本発明の請求項１記載のスイッチング電源装置は、変圧器と、入力端子が前記変圧器の第１の一次巻線と接続され、前記変圧器を介して第１の直流電圧を受けるスイッチング素子と、前記変圧器の二次巻線と接続され、前記二次巻線に発生する電圧を整流し且つ平滑化することにより第２の直流電圧を生成する出力電圧生成回路と、前記スイッチング素子の動作を制御する制御回路と、前記変圧器の第２の一次巻線と接続され、前記制御回路の電源電圧として前記第２の直流電圧と比例する電圧を生成する補助電源電圧生成回路と、を備え、前記スイッチング素子のスイッチング動作により前記第１の直流電圧を前記第２の直流電圧へ変換するスイッチング電源装置であって、前記制御回路は、前記スイッチング素子に印加するスイッチング信号を生成する発振器と、前記スイッチング素子に流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、前記制御回路の電源電圧と基準電圧との差からなる誤差電圧信号を生成する誤差増幅器と、前記素子電流検出信号と前記誤差電圧信号とを比較しその比較結果に応じた比較信号を出力する比較器と、前記誤差電圧信号の最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、前記比較信号に基づいて前記スイッチング信号を制御するスイッチング信号制御回路と、第１の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路とを備え、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とする。
【００４４】
本発明の請求項２記載のスイッチング電源制御用半導体装置は、請求項１記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とする。
【００４５】
本発明の請求項３記載のスイッチング電源装置は、変圧器と、入力端子が前記変圧器の第１の一次巻線と接続され、前記変圧器を介して第１の直流電圧を受けるスイッチング素子と、前記変圧器の二次巻線と接続され、前記二次巻線に発生する電圧を整流し且つ平滑化することにより第２の直流電圧を生成する出力電圧生成回路と、前記スイッチング素子の動作を制御する制御回路と、前記変圧器の第２の一次巻線と接続され、前記制御回路の電源電圧として前記第２の直流電圧と比例する電圧を生成する補助電源電圧生成回路と、を備え、前記スイッチング素子のスイッチング動作により前記第１の直流電圧を前記第２の直流電圧へ変換するスイッチング電源装置であって、該スイッチング電源装置は、前記第１の直流電圧に比例する電圧を出力する入力電圧検出部を備え、前記制御回路は、前記スイッチング素子に印加するスイッチング信号を生成する発振器と、前記スイッチング素子に流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、前記制御回路の電源電圧と基準電圧との差からなる誤差電圧信号を生成する誤差増幅器と、前記素子電流検出信号と前記誤差電圧信号とを比較しその比較結果に応じた比較信号を出力する比較器と、前記誤差電圧信号の最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、前記比較信号に基づいて前記スイッチング信号を制御するスイッチング信号制御回路と、前記誤差増幅器から出力される前記誤差電圧信号と軽負荷検出基準電圧を比較しその比較結果に応じて前記スイッチング素子を間欠発振させる軽負荷検出回路と、第２の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる第１の補正信号を生成するとともに、前記軽負荷検出基準電圧を変動させる第２の補正信号を生成する補正信号生成回路とを備え、前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正されることを特徴とする。
【００４６】
本発明の請求項４記載のスイッチング電源制御用半導体装置は、請求項３記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正されることを特徴とする。
【００４７】
本発明の請求項５記載のスイッチング電源装置は、請求項３記載のスイッチング電源装置であって、前記制御回路は、第１の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路を備え、前記第１の直流電圧に応じた前記過電流保護基準電圧および前記軽負荷検出基準電圧の補正とは独立して、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とする。
【００４８】
本発明の請求項６記載のスイッチング電源制御用半導体装置は、請求項５記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正され、且つ、この補正とは独立して、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とする。
【００４９】
本発明の請求項７記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１の外部接続端子の４端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする。
【００５０】
本発明の請求項８記載のスイッチング電源制御用半導体装置は、請求項２記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１の外部接続端子の４端子を設けたことを特徴とする。
【００５１】
本発明の請求項９記載のスイッチング電源装置は、請求項３記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第２の外部接続端子の４端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする。
【００５２】
本発明の請求項１０記載のスイッチング電源制御用半導体装置は、請求項４記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第２の外部接続端子の４端子を設けたことを特徴とする。
【００５３】
本発明の請求項１１記載のスイッチング電源装置は、請求項５記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１及び第２の外部接続端子の５端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする。
【００５４】
本発明の請求項１２記載のスイッチング電源制御用半導体装置は、請求項６記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１及び第２の外部接続端子の５端子を設けたことを特徴とする。
【００５５】
本発明によれば、第１の外部接続端子へ供給される電流を調整することで、過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴを調整することができるので、高入力電圧時に過電流保護レベルＩＬＩＭＩＴを小さくすることができ、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるという従来の問題を回避することができる。また、高入力電圧時に過電流保護レベルＩＬＩＭＩＴを小さくすることができるので、スイッチング電源装置の各構成部品へのストレスが増大するという従来の問題を回避することができる。また、高入力電圧時の最大電力を低入力電圧時の最大電力と同程度にすることができるので、電源の仕様を見越した部品選定を行う必要がなく、コストパフォーマンスを向上させることができる。
【００５６】
また、第１の直流電圧に応じて過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴ、および軽負荷検出基準電圧ＶＲが補正されるので、高入力電圧時に、低入力電圧時に比べて消費電力が増大するという従来の問題を回避することができる。さらに、高入力電圧時にはピーク値ＩＤＰを小さくする補正がかかるので、トランスの音鳴りを低減することができ、その効果は間欠動作時において顕著である。
【００５７】
【発明の実施の形態】
以下、本発明の実施の形態について図面に基づいて具体的に説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしも以下の実施の形態に限定されるものではない。
【００５８】
（実施の形態１）
図１は、本実施の形態１によるスイッチング電源制御用半導体装置の一例を示す回路図である。なお、図１２に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００５９】
該半導体装置２９において、誤差増幅器２は、該半導体装置２９の電源電圧ＶＣＣと予め設定された基準電圧Ｖｂ１との差からなる誤差電圧信号ＶＥＡＯを生成し出力する。また、ドレイン電流検出回路（素子電流検出回路）３は、スイッチング素子１であるパワーＭＯＳＦＥＴのドレイン電流ＩＤ（スイッチング素子を流れる電流）を検出して電圧信号に変換し、素子電流検出信号ＶＣＬとして出力する。
【００６０】
ドレイン電流検出用比較器４は、マイナス入力端子に与えられる素子電流検出信号ＶＣＬとプラス入力端子に与えられる誤差電圧信号ＶＥＡＯの電圧値が等しくなると、ＲＳフリップフロップ回路１０のリセット端子へ信号を出力し、スイッチング素子１であるパワーＭＯＳＦＥＴのゲート電位をしきい値以下にしてスイッチング素子１をターンオフさせる。
【００６１】
また、誤差増幅器２から出力される誤差電圧信号ＶＥＡＯは、過電流保護基準電圧源１００が生成する過電流保護基準電圧によりその最大電圧値が固定（クランプ）され、これによりスイッチング素子１を流れる電流（ドレイン電流ＩＤ）のピーク値ＩＤＰの最大値（過電流保護レベルＩＬＩＭＩＴ）が規定される。このように該半導体装置２９では、過電流保護基準電圧源１００によってスイッチング素子１へ過電流が流れるのを防止している。
【００６２】
また、該半導体装置２９は、第１の外部接続端子（ＥＸ端子）を備えており、可変信号生成回路１０１が、このＥＸ端子からの信号を受けて過電流保護基準電圧を変動させる可変信号を生成し、過電流保護基準電圧源１００へ入力する。
【００６３】
このように、該半導体装置２９は、ＥＸ端子からの信号を受けて過電流保護基準電圧が変動し、誤差電圧信号ＶＥＡＯの最大電圧値が変動して過電流保護レベルＩＬＩＭＩＴが変動するように構成されている。
【００６４】
図２は、該半導体装置２９を用いて構成したスイッチング電源装置の一例を示す回路図である。なお、図１３に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００６５】
図２に示すように、ＥＸ端子と接地電位との間に第１の外部抵抗３３が接続されており、この第１の外部抵抗３３に流れる電流ＩＥＸによって過電流保護レベルＩＬＩＭＩＴが規定される。つまり、該スイッチング電源装置は、第１の外部抵抗３３の抵抗値Ｒ３３を調整してＥＸ端子へ供給される電流ＩＥＸを調整することにより、過電流保護レベルＩＬＩＭＩＴを調整することができる。
【００６６】
図３は、該半導体装置２９における過電流保護基準電圧源１００および可変信号生成回路１０１の回路構成の一例である。
図３に示すように、この回路は、ＥＸ端子へ供給される電流ＩＥＸが変化することによって、抵抗１４０に発生する電位Ｖ１４０、すなわち誤差電圧信号ＶＥＡＯの上限を固定する電位（過電流保護基準電圧）であるＰＮＰ型バイポーラトランジスタ１４１のベース電位が変化するように構成されている。抵抗１４０に発生する電位Ｖ１４０は、定電流源１０６からの電流Ｉ１０６と可変信号生成回路１０１から受ける電流Ｉ１５３の和で決まる。
【００６７】
つまり、この回路においては、ＥＸ端子に接続される第１の外部抵抗３３の抵抗値Ｒ３３を大きくすることで、ＥＸ端子から流出する電流ＩＥＸが小さくなり、Ｐ型ＭＯＳＦＥＴ１５１、Ｎ型ＭＯＳＦＥＴ１６０を流れる電流が減少し、Ｐ型ＭＯＳＦＥＴ１５３を流れる電流Ｉ１５３（可変信号）が減少して抵抗１４０に発生する電位Ｖ１４０、すなわちＰＮＰ型バイポーラトランジスタ１４１のベース電位が減少し、その結果、誤差電圧信号ＶＥＡＯの最大電圧値が小さくなって過電流保護レベルＩＬＩＭＴが小さくなる。
【００６８】
なお、電流Ｉ１５３の最大値は、定電流源１０３及び定電流源１０４により内部回路的に固定されている。つまり、定電流源１０３、１０４は電流ＩＥＸの最大値を制限するために設けられており、第１の外部抵抗３３を小さくした場合であっても電流ＩＥＸが大きくなりすぎることを防ぐことができる。
【００６９】
以上のように、本実施の形態１によれば、ＥＸ端子に接続される第１の外部抵抗の抵抗値を調整してＥＸ端子へ供給される電流ＩＥＸを調整することで、過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴを調整することができる。
【００７０】
（実施の形態２）
図４は、本実施の形態２によるスイッチング電源制御用半導体装置の一例を示す回路図である。なお、図１、図１２に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００７１】
該半導体装置３０において、軽負荷検出回路２０は、軽負荷を検出すると、すなわち誤差増幅信号ＶＥＡＯの電圧値が軽負荷検出基準電圧ＶＲよりも小さくなると、スイッチング素子１によるスイッチング動作を停止させる。そして、スイッチング動作の停止により誤差増幅信号ＶＥＡＯの電圧値が上昇して軽負荷検出基準電圧ＶＲよりも大きくなると、スイッチング動作を再開させ、このスイッチング動作の再開により誤差増幅信号ＶＥＡＯの電圧値が低下して軽負荷検出基準電圧ＶＲよりも小さくなると、再びスイッチング動作を停止させる。このように軽負荷検出回路２０は、軽負荷時においてスイッチング素子を間欠発振状態にする。
【００７２】
また、軽負荷検出基準電圧源１４は、軽負荷検出用比較器１３の出力信号ＶＯ１がハイレベルのときには軽負荷検出下限電圧ＶＲ１を出力し、ローレベルのときには軽負荷検出下限電圧ＶＲ１よりも高い軽負荷検出上限電圧ＶＲ２を出力することで、間欠発振時にスイッチング素子１によるスイッチング動作がすぐに再開されないようにしている。
【００７３】
また、該半導体装置３０は、第２の外部接続端子（ＣＬ端子）を備えており、補正信号生成回路１０２が、このＣＬ端子からの信号を受けて過電流保護基準電圧を変動させる第１の補正信号を生成し、過電流保護基準電圧源１００へ入力すると同時に、軽負荷検出基準電圧ＶＲ（ＶＲ１、ＶＲ２）を変動させる第２の補正信号を生成し、軽負荷検出基準電圧源１４へ入力する。
【００７４】
このように、該半導体装置３０では、ＣＬ端子からの信号を受けて、過電流保護レベルＩＬＩＭＩＴが変動すると同時に、軽負荷検出基準電圧ＶＲが変動する。
【００７５】
図５は、ＣＬ端子からの信号を受けて過電流保護レベルＩＬＩＭＩＴが変動する過電流保護基準電圧源１００および補正信号生成回路１０２の回路構成の一例である。
【００７６】
図５に示すように、この回路は、ＣＬ端子へ供給される電流ＩＣＬが変化することによって、抵抗１４０に発生する電位Ｖ１４０、すなわち誤差電圧信号ＶＥＡＯの上限を固定する電位（過電流保護基準電圧）であるＰＮＰ型バイポーラトランジスタ１４１のベース電位が変化するように構成されている。つまり、この回路においては、ＣＬ端子から注入される電流ＩＣＬが小さいほど、Ｐ型ＭＯＳＦＥＴ１５５を流れる電流Ｉ１５５が減少し、Ｐ型ＭＯＳＦＥＴ１５５とミラー接続されるＰ型ＭＯＳＦＥＴ１５６を流れる電流Ｉ１５６（第１の補正信号）が減少して抵抗１４０に発生する電位Ｖ１４０、すなわちＰＮＰ型バイポーラトランジスタ１４１のベース電位が減少し、その結果、誤差電圧信号ＶＥＡＯの最大電圧値が小さくなって過電流保護レベルＩＬＩＭＴが小さくなる。
【００７７】
また、電流ＩＣＬが大きくなり過ぎた場合であっても、定電流源１０７によって電位Ｖ１４０の上限が固定され、電流ＩＣＬが小さくなり過ぎた場合であっても、定電流源１０６、１０７の差によって電位Ｖ１４０の下限が固定される。
【００７８】
図６は、ＣＬ端子からの信号を受けて過電流保護レベルＩＬＩＭＩＴが変動すると同時に、軽負荷検出基準電圧ＶＲが変動する過電流保護基準電圧源１００および補正信号生成回路１０２、並びに軽負荷検出基準電圧源１４の回路構成の一例である。
【００７９】
図６に示すように、この回路は、ＣＬ端子へ供給される電流ＩＣＬが変化することによって、過電流保護基準電圧であるＰＮＰ型バイポーラトランジスタ１４１のベース電位が変化して過電流保護レベルＩＬＩＭＩＴが変化すると同時に、抵抗１４３に発生する電位Ｖ１４３が変化して軽負荷検出基準電圧ＶＲが変化するように構成されている。つまり、この回路においては、ＣＬ端子から注入される電流ＩＣＬが小さいほど、Ｐ型ＭＯＳＦＥＴ１５５を流れる電流Ｉ１５５が減少し、Ｐ型ＭＯＳＦＥＴ１５５とミラー接続されるＰ型ＭＯＳＦＥＴ１５６を流れる電流Ｉ１５６（第１の補正信号）が減少して過電流保護レベルＩＬＩＭＴが小さくなると同時に、Ｐ型ＭＯＳＦＥＴ１５５とミラー接続されるＰ型ＭＯＳＦＥＴ１５７、１５８を流れる電流（第２の補正信号）が減少して抵抗１４３に発生する電位Ｖ１４３、すなわち軽負荷検出基準電圧ＶＲが小さくなり、軽負荷時（間欠発振時）にスイッチング素子１に流れる電流（ドレイン電流ＩＤ）のピーク値ＩＤＰの最大値（最大ピーク値）が小さくなる。
【００８０】
抵抗１４３に流れる電流Ｉ１４３は、Ｐ型ＭＯＳＦＥＴ１５５、１５７、１５８に流れる電流をＩ１５５、Ｉ１５７、Ｉ１５８とし、Ｐ型ＭＯＳＦＥＴ１５５、１５７のミラー比をｍ２、Ｐ型ＭＯＳＦＥＴ１５５、１５８のミラー比をｍ３とすると、スイッチ素子であるＰ型ＭＯＳＦＥＴ１５９がＯＮのときには、
【００８１】
【数１】
となり、Ｐ型ＭＯＳＦＥＴ１５９がＯＦＦのときには、
【００８２】
【数２】
となる。つまり、間欠発振時において、スイッチング素子が発振状態にあるときには、軽負荷検出用比較器１３の出力信号ＶＯ１はハイレベルであるので、Ｐ型ＭＯＳＦＥＴ１５９はＯＦＦとなり、抵抗１４３の電位、すなわち軽負荷検出下限電圧ＶＲ１は、抵抗１４３の抵抗値をＲ１４３とすると、
【００８３】
【数３】
となる。また、間欠発振時において、スイッチング素子が停止状態にあるときには、軽負荷検出用比較器１３の出力信号ＶＯ１はローレベルであるので、Ｐ型ＭＯＳＦＥＴ１５９はＯＮとなり、軽負荷検出上限電圧ＶＲ２は、
【００８４】
【数４】
となる。従って、電流ＩＣＬが小さくなると、Ｐ型ＭＯＳＦＥＴ１５５を流れる電流が減少するので、ＶＲ１、ＶＲ２がともに小さくなり、軽負荷時（間欠発振時）における最大ピーク値が小さくなる。
【００８５】
このように、該半導体装置３０では、電流ＩＣＬが小さくなると、過電流保護レベルＩＬＩＭＴが小さくなると同時に軽負荷時における最大ピーク値も小さくなり、過電流保護レベルＩＬＩＭＴと軽負荷時における最大ピーク値の比率が一定となるので、電源としての設計が容易となる。
【００８６】
また、電流ＩＣＬが大きすぎると、Ｎ型ＭＯＳＦＥＥＴ１６４に流れる電流はほぼ“０”となるので、過電流保護レベルＩＬＩＭＴと軽負荷時における最大ピーク値の最大値は、定電流源１０７により決まる。
【００８７】
また、電流ＩＣＬが“０”の時にＰ型ＭＯＳＦＥＥＴ１５５を流れる電流は、Ｎ型ＭＯＳＦＥＥＴ１６４、１６５のミラー比をｍ１、定電流源１０６、１０７の電流値をＩ１０６、Ｉ１０７とすると、下式により決まる。
【００８８】
Ｉ１０８−ｍ１×Ｉ１０７
すなわち、この式により過電流保護レベルＩＬＩＭＴと軽負荷時における最大ピーク値の最小値が決まる。
【００８９】
このときの電流ＩＣＬに対する過電流保護レベルＩＬＩＭＩＴの関係を図７に示す。
図８は、該半導体装置３０を用いて構成したスイッチング電源装置の一例を示す回路図である。なお、図２、図１３に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００９０】
図８に示すように、ＣＬ端子とＣＯＮＴＲＯＬ端子（制御端子）との間に第２の外部抵抗３４が接続されており、ＣＯＮＴＲＯＬ端子からＣＬ端子へ電流ＩＣＯが供給される。
【００９１】
また、該スイッチング電源装置は、入力電圧（第１の直流電圧）ＶＩＮに比例した検出電圧ＶＦを生成するために、第３のダイオード３６と入力電圧検出コンデンサ３７からなる入力電圧検出部がトランス（変圧器）２３の第２の一次巻線２３ｂ間に接続されており、且つこの入力電圧検出部が第３の外部抵抗３５を介してＣＬ端子と接続されている。
【００９２】
トランス２３の一次巻線２３ａ、ｂの巻数をＮＡ、ＮＢとすると、検出電圧ＶＦは、
ＶＦ＝ＶＩＮ×（ＮＡ／ＮＢ）
となる。
【００９３】
これにより第３の外部抵抗３５を介して電流（−ＩＦ）がＣＬ端子に供給されることになるので、電流ＩＣＬは、
ＩＣＬ＝ＩＣＯ−ＩＦ
となる。
【００９４】
一方、第３の外部抵抗３５を流れる電流ＩＦは、第３の外部抵抗３５の抵抗値をＲ３５とすると、
【００９５】
【数５】
となる。従って、電流ＩＣＬは、
【００９６】
【数６】
となり、電流ＩＣＬは入力電圧ＶＩＮが高いほど小さくなる。
【００９７】
このように、該スイッチング電源装置では、入力電圧ＶＩＮが高くなるほど過電流保護レベルＩＬＩＭＩＴと、軽負荷時（間欠発振時）における最大ピーク値が小さくなる補正がかけられる。
【００９８】
一般的にスイッチング電源の二次側の最大出力電力Ｐｏは、効率をηとすると、
Ｐｏ＝（ＶＩＮ×ＩＬＩＭＩＴ）×η
となり、上述したように、内部回路的に過電流保護レベルＩＬＩＭＩＴが一定の場合には、高入力電圧時に、低入力電圧時に比べて最大出力電力Ｐｏが大きくなるという問題があった。
【００９９】
この問題に対し、該スイッチング電源装置では、第３の外部抵抗３５の抵抗値Ｒ３５を調整し、高入力電圧時の過電流保護レベルＩＬＩＭＩＴが低入力電圧時の過電流保護レベルＩＬＩＭＩＴよりも小さくなるように設定することで、高入力電圧時の最大出力電力Ｐｏが低入力電圧時の最大出力電力Ｐｏと同程度になるようにすることができる。
【０１００】
また、上述したように、スイッチング素子に流れる電流のピーク値ＩＤＰの実際値は、過電流保護遅れ時間の存在により過電流保護レベル（ＩＬＩＭＩＴ）よりも大きくなる（図１５を参照）。高入力電圧時には、ドレイン電流ＩＤの電流波形の傾斜が急勾配になるため、低入力電圧時に比べてピーク値ＩＤＰが大きくなり、消費電力が更に大きくなるという問題があった。
【０１０１】
この問題に対し、該スイッチング電源装置では、入力電圧ＶＩＮが高いほど過電流保護レベルＩＬＩＭＩＴが小さくなる補正をかけることが可能であるので、高入力電圧時に消費電力が増加することを回避することができる。
【０１０２】
また、過電流保護レベルＩＬＩＭＩＴに対して補正をかけるだけでなく、軽負荷時（間欠発振時）における最大ピーク値に対しても補正をかけることができ、高入力電圧時に、低入力電圧時に比べて軽負荷時における消費電力が増大するという従来の問題を回避することができる。
【０１０３】
また、このように、高入力電圧時には、ピーク値ＩＤＰを小さくする補正がかかるので、トランスの音鳴りを低減することができ、その効果は間欠動作時において顕著である。
【０１０４】
また、該スイッチング電源装置のように入力電圧検出部を構成すれば、高電圧である入力電圧ＶＩＮを直接検出する場合に比べて電力損失が小さくなり、入力電圧検出にかかる電力損失を小さく抑えることができる。
【０１０５】
続いて、補正信号生成回路１０２の他の構成例を図９に示す。なお、図６に基づいて説明した部材には同一の符号を付して説明を省略する。
該スイッチング電源装置では、スイッチング素子１に流れる電流（ドレイン電流ＩＤ）のピーク値ＩＤＰの制御が、制御端子（ＣＯＮＴＲＯＬ端子）に印加される電圧の変動により行われる。つまり、負荷２６の状態により、わずかにＣＯＮＴＲＯＬ端子に印加される電圧の変動がおきる。図６に示すように補正信号生成部を構成した場合、ＣＯＮＴＲＯＬ端子に印加される電圧が変動すると、ＣＬ端子に供給される電流ＩＣＯも変動することになるので、過電流保護レベルＩＬＩＭＩＴがわずかに変動することになる。
【０１０６】
そこで、この変動を回避するために、図９に示すように、定電流源１０８を用いて電流ＩＣＯに相当する定電流Ｉ１０８をＣＬ端子に供給するようにした。このようにすれば、ＣＯＮＴＲＯＬ端子に印加される電圧の変動に対する過電流保護レベルＩＬＩＭＩＴの変動を回避することができる。
【０１０７】
この図９に示す補正信号生成回路を用いてスイッチング電源装置を構成する場合には、図８において抵抗３４を削除し、電流ＩＣＯを半導体装置３０の定電流源１０８を用いて生成するように構成する（図１１参照。）。
【０１０８】
なお、ＣＬ端子に定電流Ｉ１０８を供給するように構成すればよいので、定電流源１０８を設ける個所は、補正信号生成回路１０２内部に限るものではない。以上のように、本実施の形態２によれば、入力電圧（第１の直流電圧）ＶＩＮに応じて過電流保護基準電圧（すなわち過電流保護レベルＩＬＩＭＩＴ）および軽負荷検出基準電圧ＶＲが補正される。
【０１０９】
（実施の形態３）
図１０は、本実施の形態３によるスイッチング電源制御用半導体装置の一例を示す回路図である。なお、図１、図４、図１２に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【０１１０】
該半導体装置３１は、ＥＸ端子、ＣＬ端子、可変信号生成回路１０１、補正信号生成回路１０２を同時に備えており、過電流保護レベルＩＬＩＭＩＴの調整と、過電流保護レベルＩＬＩＭＩＴおよび軽負荷検出基準電圧ＶＲに対する補正を独立して行うことができる。
【０１１１】
図１１は、該半導体装置３１を用いて構成したスイッチング電源装置の一例を示す回路図である。なお、図２、図８、図１３に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。なお、該スイッチング電源装置は、図９に示す補正信号生成回路を用いて構成されており、電流ＩＣＬは、
【０１１２】
【数７】
となり、電流ＩＣＬは入力電圧ＶＩＮが高いほど小さくなる。
【０１１３】
このように、該スイッチング電源装置では、過電流保護レベルＩＬＩＭＩＴおよび軽負荷検出基準電圧ＶＲに対して入力電圧ＶＩＮに応じた補正がかかる。
さらに、ＣＬ端子の補正機能とは独立して、ＥＸ端子に接続される第１の外部抵抗３３の抵抗値Ｒ３３を調整してＥＸ端子へ供給される電流ＩＥＸを調整することで、過電流保護レベルＩＬＩＭＩＴを調整することができる。
【０１１４】
【発明の効果】
以上のように、本発明によれば、第１の外部接続端子（ＥＸ端子）へ供給される電流を調整することで、過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴを調整することができるので、高入力電圧時に過電流保護レベルを小さくすることができ、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるという従来の問題を回避することができる。また、高入力電圧時に過電流保護レベルＩＬＩＭＩＴを小さくすることができるので、高入力電圧時に、低入力電圧時に比べてスイッチング電源装置の各構成部品へのストレスが増大するという従来の問題を回避することができる。また、高入力電圧時の最大電力を低入力電圧時の最大電力と同程度にすることができるので、電源の仕様を見越した部品選定を行う必要がなく、コストパフォーマンスを向上させることができる。
【０１１５】
また、第１の直流電圧（入力電圧ＶＩＮ）に応じて過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴ、および軽負荷検出基準電圧ＶＲが補正されるので、高入力電圧時に、低入力電圧時に比べて消費電力が増大するという従来の問題を回避することができる。また、高入力電圧時にはピーク値ＩＤＰを小さくする補正がかかるので、トランスの音鳴りを低減することができ、その効果は間欠動作時において顕著である。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるスイッチング電源制御用半導体装置の一例を示す回路図
【図２】本発明の実施の形態１によるスイッチング電源制御用半導体装置を用いて構成したスイッチング電源装置の一例を示す回路図
【図３】本発明の実施の形態１によるスイッチング電源制御用半導体装置の過電流保護基準電圧源および可変信号生成回路の回路構成の一例を示す図
【図４】本発明の実施の形態２によるスイッチング電源制御用半導体装置の一例を示す回路図
【図５】本発明の実施の形態２によるスイッチング電源制御用半導体装置の過電流保護基準電圧源および補正信号生成回路の回路構成の一例を示す図
【図６】本発明の実施の形態２によるスイッチング電源制御用半導体装置の過電流保護基準電圧源および補正信号生成回路、並びに軽負荷検出基準電圧源の回路構成の一例を示す図
【図７】本発明の実施の形態２における電流ＩＣＬに対する過電流保護レベルＩＬＩＭＩＴの関係を示す図
【図８】本発明の実施の形態２によるスイッチング電源制御用半導体装置を用いて構成したスイッチング電源装置の一例を示す回路図
【図９】本発明の実施の形態２によるスイッチング電源制御用半導体装置の過電流保護基準電圧源および補正信号生成回路、並びに軽負荷検出基準電圧源の回路構成の一例を示す図
【図１０】本発明の実施の形態３によるスイッチング電源制御用半導体装置の一例を示す回路図
【図１１】本発明の実施の形態３によるスイッチング電源制御用半導体装置を用いて構成したスイッチング電源装置の一例を示す回路図
【図１２】従来のスイッチング電源制御用半導体装置の一例を示す回路図
【図１３】従来のスイッチング電源装置の一例を示す回路図
【図１４】従来のスイッチング電源装置の動作を説明するためのタイミングチャート図
【図１５】スイッチング素子に流れる電流のピーク値ＩＤＰの入力電圧ＶＩＮに対する特性差を説明するための図
【符号の説明】
１ スイッチング素子
２ 誤差増幅器
３ ドレイン電流検出回路（素子電流検出回路）
４ ドレイン電流検出用比較器
５ 過電流保護回路
６ 発振器
７ 内部回路電流供給回路
８ 起動／停止回路
９ 過熱保護回路
１０ ＲＳフリップフロップ回路
１１ ＮＡＮＤ回路
１２ ゲートドライバ
１３ 軽負荷検出用比較器
１４ 軽負荷検出基準電圧源
１５ ＡＮＤ回路
２０ 軽負荷検出回路
２１ 整流器
２２ 入力コンデンサ
２３ａ トランス（変圧器）の第１の一次巻線
２３ｂ トランス（変圧器）の第２の一次巻線
２３ｃ トランス（変圧器）の二次巻線
２４ 第１のダイオード
２５ 出力コンデンサ
２６ 負荷
２７ 第２のダイオード
２８ 補助電源コンデンサ
２９〜３２ スイッチング電源制御用半導体装置
３３ 第１の外部抵抗
３４ 第２の外部抵抗
３５ 第３の外部抵抗
３６ 第３のダイオード
３７ 入力電圧検出コンデンサ
１００ 過電流保護基準電圧源
１０１ 可変信号生成回路
１０２ 補正信号生成回路
１０３〜１０８ 定電流源
１５０〜１５８ Ｐ型ＭＯＳＦＥＴ
１５９ Ｐ型ＭＯＳＦＥＴ（スイッチ素子）
１４０ 抵抗
１４１ ＰＮＰ型バイポーラトランジスタ
１４２ ダイオード
１４３ 抵抗
１６０〜１６７ Ｎ型ＭＯＳＦＥＴ
【発明の属する技術分野】
本発明は、スイッチング電源装置、およびスイッチング電源制御用半導体装置に関する。
【０００２】
【従来の技術】
以下、従来のスイッチング電源制御用半導体装置について説明する。図１２は、従来のスイッチング電源制御用半導体装置の一例を示す回路図である。該半導体装置３２は、スイッチング素子１としてのＮ型パワーＭＯＳＦＥＴと、スイッチング素子１の動作を制御するための制御回路がワンチップに集積化されており、スイッチング素子１の入力端子である高電圧端子（ＤＲＡＩＮ端子）と出力端子であるＧＮＤ端子（ＳＯＵＲＣＥ端子）、および制御回路の制御端子（ＣＯＮＴＲＯＬ端子）の３端子で構成されている。
【０００３】
以下、上記制御回路の従来の構成について説明する。
誤差増幅器２は、マイナス入力端子に与えられる制御回路の電源電圧ＶＣＣと、プラス入力端子に与えられる予め設定された基準電圧Ｖｂ１とを比較し、電源電圧ＶＣＣが基準電圧Ｖｂ１を下回っているとき、これらの差からなる誤差電圧信号ＶＥＡＯを生成して、ドレイン電流検出用比較器４のプラス入力端子および軽負荷検出用比較器１３のプラス入力端子へ出力する。
【０００４】
ドレイン電流検出用比較器４のマイナス入力端子には、スイッチング素子１の入力端子に接続されているドレイン電流検出回路（素子電流検出回路）３から出力される素子電流検出信号ＶＣＬが与えられる。ドレイン電流検出回路３は、スイッチング素子１に流れる電流であるドレイン電流ＩＤを検出して電圧信号に変換し、素子電流検出信号ＶＣＬとして出力する。
【０００５】
ドレイン電流検出用比較器４は、素子電流検出信号ＶＣＬと誤差電圧信号ＶＥＡＯの電圧値を比較しその比較結果に応じた比較信号を生成し、ＲＳフリップフロップ回路１０のリセット端子へ出力する。具体的には、両信号の電圧値が等しくなったときハイレベルの信号を出力し、ＲＳフリップフロップ回路１０をリセットする。
【０００６】
誤差増幅器２から出力される誤差電圧信号ＶＥＡＯは、過電流保護回路５によりその最大電圧値が固定（クランプ）されるようになっており、これによりスイッチング素子１を流れる電流（ドレイン電流ＩＤ）のピーク値ＩＤＰの最大値（過電流保護レベルＩＬＩＭＩＴ）が規定される。このように従来のスイッチング電源制御用半導体装置では、過電流保護回路５によってスイッチング素子１に過電流が流れるのを防止している。但し、各回路の反応遅れ時間、スイッチング素子１のスイッチング時間等により生ずる一定の遅れ時間（過電流保護遅れ時間）により、実際の最大値は、内部回路的に固定された過電流保護レベルＩＬＩＭＩＴよりも若干大きな値となる（図１５参照）。なお、過電流保護遅れ時間は、スイッチング素子１がターンオフする際に常に生ずるものである。
【０００７】
発振器６は、スイッチング素子１に印加するスイッチング信号を生成し出力する。具体的には、スイッチング素子１のスイッチング周波数を決定するためのクロック信号ＣＬＫと、スイッチング素子１の最大デューティーサイクルを決定するための最大デューティーサイクル信号ＭＤＣをそれぞれ生成して出力する。
【０００８】
また、該半導体装置３２には、誤差電圧信号ＶＥＡＯと軽負荷検出基準電圧ＶＲを比較しその比較結果に応じて、軽負荷時にスイッチング素子１を間欠発振させる軽負荷検出回路２０が設けられている。この軽負荷検出回路２０は、プラス入力端子に与えられる誤差電圧信号ＶＥＡＯの電圧値とマイナス入力端子に与えられる軽負荷検出基準電圧ＶＲを比較しその比較結果に応じた所定の信号ＶＯ１を出力する軽負荷検出用比較器１３と、軽負荷検出基準電圧ＶＲを出力する軽負荷検出基準電圧源１４と、軽負荷検出用比較器１３からの信号ＶＯ１と発振器６からのクロック信号ＣＬＫが与えられるＡＮＤ回路１５とからなる。
【０００９】
また、軽負荷検出用比較器１３の出力は軽負荷検出基準電圧源１４にも与えられており、軽負荷検出基準電圧源１４は、軽負荷検出用比較器１３が出力する信号ＶＯ１に応じて軽負荷検出基準電圧ＶＲの電圧値が変化するように構成されている。
【００１０】
具体的には、軽負荷検出回路２０は、軽負荷検出用比較器１３により誤差電圧信号ＶＥＡＯの電圧値と軽負荷検出基準電圧ＶＲを比較し、誤差電圧信号ＶＥＡＯの電圧値が軽負荷検出基準電圧ＶＲよりも小さくなると、所定の信号ＶＯ１としてＡＮＤ回路１５にローレベルの信号を出力し、スイッチング素子１によるスイッチング動作を停止させ、大きくなると、ハイレベルの信号を出力してスイッチング素子１によるスイッチング動作を再開させることにより、軽負荷時においてスイッチング素子１が間欠発振するようにしている。また、軽負荷検出基準電圧源１４は、軽負荷検出用比較器１３の出力信号ＶＯ１を受け、軽負荷検出基準電圧ＶＲを軽負荷検出下限電圧ＶＲ１と軽負荷検出上限電圧ＶＲ２との間で切り替えることで、間欠発振時にスイッチング動作がすぐに再開されないようにしている。
【００１１】
また、高電圧端子（ＤＲＡＩＮ端子）には、該半導体装置３２の電源電流を供給するための内部回路電流供給回路７が接続されている。内部回路電流供給回路７は、該半導体装置３２の起動および停止を制御する起動／停止回路８により、電源投入時などの電源電圧ＶＣＣが起動電圧よりも低いときにのみ動作されるようになっている。すなわち、起動／停止回路８は、制御端子（ＣＯＮＴＲＯＬ端子）から入力される電源電圧ＶＣＣと内部に設定されている該半導体装置３２の起動電圧とを比較し、電源電圧ＶＣＣが起動電圧よりも低いとき、内部回路電流供給回路７と制御端子とを接続させるスイッチ信号Ｓｏｎ＿ｏｆｆを発生する。また、起動／停止回路８は、起動信号Ｖｏｎ＿ｏｆｆをＮＡＮＤ回路１１に入力する。
【００１２】
過熱保護回路９は、該半導体装置３２のチップ温度が設定値以上に上昇した場合に、スイッチング素子１の発振を停止させるための回路であり、その出力はＮＡＮＤ回路１１に入力される。
【００１３】
続いて、ドレイン電流検出用比較器４から出力される比較信号に基づいて、発振器６が出力するスイッチング信号を制御するスイッチング信号制御回路について説明する。
【００１４】
該スイッチング信号制御回路は、発振器６から出力されるクロック信号ＣＬＫがＡＮＤ回路１５を介してセット端子に入力され、ドレイン電流検出用比較器４から出力される比較信号がリセット端子に入力されるＲＳフリップフロップ回路１０と、発振器６から出力される最大デューティーサイクル信号ＭＤＣとＲＳフリップフロップ回路１０の出力信号を受けるＮＡＮＤ回路１１と、ＮＡＮＤ回路１１の出力信号を反転増幅するゲートドライバ１２とからなる。
【００１５】
このように、該スイッチング信号制御回路は、ドレイン電流検出用比較器４の比較信号に基づいて、スイッチング信号のデューティー比、すなわちスイッチング素子１のオン期間を制御することにより、ドレイン電流ＩＤのピーク値ＩＤＰを制御している。具体的には、誤差電圧信号ＶＥＡＯと素子電流検出信号ＶＣＬの電圧値が等しくなると、ドレイン電流検出用比較器４の比較信号がハイレベルの信号となり、ＲＳフリップフロップ回路１０がリセットされ、ゲートドライバ１２からローレベルの信号が出力される。そして、スイッチング素子（Ｎ型パワーＭＯＳＦＥＴ）１のゲート電位がしきい値以下となると、スイッチング素子１がターンオフする。なお、ゲートドライバ１２からローレベルの信号が出力され、ゲート電圧がしきい値以下となるまでの時間が過電流保護遅れ時間である。
【００１６】
また、ＮＡＮＤ回路１１には、起動／停止回路９から出力される起動信号Ｖｏｎ＿ｏｆｆと、過熱保護回路１０から出力される信号が与えられ、電源電圧ＶＣＣが起動電圧よりも低い場合や、該半導体装置３２のチップ温度が設定値以上に上昇した場合に、スイッチング素子１の発振は停止する。
【００１７】
図１３は、図１２に示すスイッチング電源制御用半導体装置を用いて構成した従来のスイッチング電源装置の一例を示す回路図である。該スイッチング電源装置は、入力側と出力側とが電気的に絶縁された絶縁型のスイッチング電源装置である。
【００１８】
図１３に示すように、該スイッチング電源装置は、例えば商用の交流電源が主入力端子に入力され、ダイオードブリッジ等からなる整流器２１により整流し且つ入力コンデンサ２２により平滑化し、第１の直流電圧である入力電圧ＶＩＮとして電力変換用のトランス（変圧器）２３の第１の一次巻線２３ａに印加する。
【００１９】
第１の一次巻線２３ａは、半導体装置３２内に設けられたスイッチング素子１の入力端子に接続されており、該スイッチング電源装置は、スイッチング素子１をスイッチング動作させることにより、トランス２３の二次巻線２３ｃに電磁誘導による起電力を発生させる。そして、二次巻線２３ｃに発生した起電力を、第１のダイオード２４及び出力コンデンサ２５からなる出力電圧生成回路により整流し且つ平滑化し、第２の直流電圧である出力電圧Ｖｏの直流電力として主出力端子に接続された負荷２６へ供給する。
【００２０】
トランス２３には第２の一次巻線（以下、補助巻線と称す。）２３ｂが設けられており、二次巻線２３ｃと同様に、スイッチング素子１によるスイッチング動作によって電磁誘導による起電力が発生する。
【００２１】
補助巻線２３ｂに発生した起電力は、第２のダイオード２７及び補助電源コンデンサ２８からなる補助電源電圧生成回路により整流され且つ平滑化され、補助電源電圧ＶＣＣとして出力される。この補助電源電圧ＶＣＣは、半導体装置３２の制御端子（ＣＯＮＴＲＯＬ端子）に入力され、半導体装置３２の電源電圧ＶＣＣとして用いられる。また、補助電源電圧ＶＣＣと出力電圧Ｖｏは補助巻線２３ｂと二次巻線２３ｃの巻数比に比例しているので、この補助電源電圧ＶＣＣは、出力電圧Ｖｏを安定させる帰還信号としても用いられる。
【００２２】
このように構成された従来のスイッチング電源装置の動作を以下に説明する。主入力端子に交流電力が入力されると、整流器２１および入力コンデンサ２２により整流し、平滑化して入力電圧ＶＩＮとし、トランス２３の第１の一次巻線２３ａに印加する。
【００２３】
ＣＯＮＴＲＯＬ端子（制御端子）に印加される補助電源電圧ＶＣＣが半導体装置３２内の起動／停止回路８に設定されている半導体装置３２の起動電圧より低い場合には、入力電圧ＶＩＮは、ＤＲＡＩＮ端子（高電圧端子）を介して、起動／停止回路８によって起動された内部回路電流供給回路７に入力される。つまり、起動／停止回路８は内部回路電流供給回路７とＣＯＮＴＲＯＬ端子を接続し、入力電圧ＶＩＮが、ＤＲＡＩＮ端子（高電圧端子）を介して、内部回路電流供給回路７に入力されるようにする。内部回路電流供給回路７は入力電圧ＶＩＮを受けて電流を出力し、ＣＯＮＴＲＯＬ端子を介して、補助電源電圧生成回路を構成する補助電源コンデンサ２８を充電する。
【００２４】
その後、補助電源電圧ＶＣＣが半導体装置３２の起動電圧に達すると、起動／停止回路８から起動信号Ｖｏｎ＿ｏｆｆとしてハイレベルの信号がＮＡＮＤ回路１１に入力されるとともに、起動／停止回路８により内部回路電流供給回路７が停止される。つまり、内部回路電流供給回路７とＣＯＮＴＲＯＬ端子の接続状態が解除され、半導体装置３２の内部回路が起動してスイッチング素子１によるスイッチング動作が開始される。このような動作により、通常動作時における半導体装置３２の消費電力は低く抑えられる。
【００２５】
以上のように、スイッチング電源制御用半導体装置３２は、負荷２６に対する出力電圧Ｖｏが所定の電圧にて安定化するように、補助電源電圧ＶＣＣに基づいてスイッチング素子１のスイッチング動作を制御する。
【００２６】
続いて、該スイッチング電源装置の軽負荷時における間欠発振について、図１４に示すタイミングチャート図を用いて説明する。
図１４に示すように、定常負荷状態から、負荷２６への電流供給が小さくなる待機時等の軽負荷状態への変動時には、二次巻線２３ｃから供給される電力が過剰となり、出力電圧Ｖｏ（ａ）が若干上昇する。
【００２７】
そのため補助電源電圧ＶＣＣ（ｃ）も上昇し、誤差増幅器２が出力する誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が低下する。
誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が低下すると、定常負荷時よりも早いタイミングで素子電流検出信号ＶＣＬと誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が等しくなるので、定常負荷時よりも早いタイミングでスイッチング素子１がターンオフするようになる。その結果、スイッチング素子１のオン期間が短くなるため、定常負荷状態から軽負荷状態への変動時には、ドレイン電流ＩＤ（ｆ）のピーク値ＩＤＰが減少し素子電流検出信号ＶＣＬも低下する。
【００２８】
このように、このスイッチング電源装置は、負荷２６に供給される供給電流Ｉｏに応じて、スイッチング素子１に流れる電流（ドレイン電流ＩＤ）が制御される電流モード制御方式になっている。
【００２９】
軽負荷検出回路２０は、軽負荷検出用比較器１３により誤差電圧信号ＶＥＡＯ（ｄ）の電圧値と軽負荷検出基準電圧源１４が生成する軽負荷検出基準電圧ＶＲ（ｅ）とを比較する。軽負荷検出基準電圧ＶＲ（ｅ）は、当初、軽負荷検出下限電圧ＶＲ１となっている。負荷２６への電流供給がさらに小さくなる待機時等においては、さらに出力電圧Ｖｏ（ａ）が上昇して、補助電源電圧ＶＣＣ（ｃ）が上昇し、誤差電圧信号ＶＥＡＯ（ｄ）が低下する。
【００３０】
そして、誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が軽負荷検出下限電圧ＶＲ１（ｅ）よりも小さくなり、軽負荷検出状態となると、軽負荷検出用比較器１３の出力信号ＶＯ１がローレベルの信号となる。これにより、ＡＮＤ回路１５の出力はローレベルの信号となり、スイッチング素子１のスイッチング動作が停止する（軽負荷停止期間）。このとき、同時に、軽負荷検出用比較器１３の出力信号ＶＯ１（ローレベルの信号）を受けて、軽負荷検出基準電圧源１４の軽負荷検出基準電圧ＶＲ（ｅ）が、軽負荷検出下限電圧ＶＲ１から軽負荷検出上限電圧ＶＲ２へ変更される。
【００３１】
スイッチング素子１によるスイッチング動作が停止すると、スイッチング素子１がオフ状態となるので、ドレイン電流ＩＤ（ｆ）が流れず、トランス２３を介しての電力供給が停止する。しかし、出力コンデンサ２５から負荷２６への電力の供給は停止しないので、出力電圧Ｖｏ（ａ）は徐々に低下する。
【００３２】
そのため誤差電圧信号ＶＥＡＯ（ｄ）の電圧値は徐々に上昇するが、軽負荷検出基準電圧ＶＲ（ｅ）が軽負荷検出下限電圧ＶＲ１より高い軽負荷検出上限電圧ＶＲ２になっているため、図１４に示すように、スイッチング素子１によるスイッチング動作が直ちに再開されることはない。そして、さらに出力電圧Ｖｏ（ａ）が低下して、誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が軽負荷検出上限電圧ＶＲ２（ｅ）を越えたとき、軽負荷検出用比較器１３の出力信号ＶＯ１がハイレベルの信号となり、スイッチング素子１によるスイッチング動作が再開される。このとき、同時に、軽負荷検出用比較器１３の出力信号ＶＯ１（ハイレベルの信号）を受けて、軽負荷検出基準電圧源１４の軽負荷検出基準電圧ＶＲ（ｅ）が、軽負荷検出上限電圧ＶＲ２から軽負荷検出下限電圧ＶＲ１へ変更される。
【００３３】
スイッチング素子１によるスイッチング動作が再開されたときの誤差電圧信号ＶＥＡＯ（ｄ）の電圧値は軽負荷検出上限電圧ＶＲ２程度となっている。そのため、ドレイン電流ＩＤ（ｆ）のピーク値は、軽負荷検出時のピーク値よりも大きくなっており、トランス２３を介しての電力供給が過剰となり、再び出力電圧Ｖｏ（ａ）が上昇し、誤差電圧信号ＶＥＡＯ（ｄ）が低下する。そして、再び軽負荷が検出されると、すなわち誤差電圧信号ＶＥＡＯ（ｄ）の電圧値が軽負荷検出下限電圧ＶＲ１よりも小さくなると、再びスイッチング素子１によるスイッチング動作が停止する。
【００３４】
このように、軽負荷時においては、スイッチング素子１のスイッチング動作が停止と再開とを繰り返す間欠発振状態となる（例えば、特許文献１参照。）。
しかしながら、従来のスイッチング電源装置では、過電流保護レベルＩＬＩＭＩＴが内部回路的に固定されているため、主入力端子に接続される電源の仕様によって過電流保護レベルＩＬＩＭＩＴを変動させることができず、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなり、高入力電圧時に、低入力電圧時に比べてスイッチング電源装置の各構成部品へのストレスが増大するという問題があった。
【００３５】
すなわち、トランスの１次側の最大入力電力は、スイッチング素子を流れる電流のピーク値ＩＤＰの最大値と入力電圧ＶＩＮの積、つまり過電流保護レベルＩＬＩＭＩＴと入力電圧ＶＩＮの積により決まるので、過電流保護レベルＩＬＩＭＩＴが固定されていると、高入力電圧時に、低入力電圧時に比べて最大入力電力が大きくなり、二次側の最大出力電力も、高電圧入力時のほうが大きくなる。このように、従来のスイッチング電源装置では、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるので、高入力電圧時には、低入力電圧時に比べてスイッチング電源装置の各構成部品へのストレスが増大するという問題があった。また、このように電源の仕様によって各構成部品へのストレスが変わるので、電源の仕様を見越した部品選定を行う必要があり、コストの増大を招いていた。
【００３６】
一方、上述したように、ピーク値ＩＤＰの実際の値は、過電流保護遅れ時間により理想的な値よりも大きくなり、この過電流保護遅れ時間によるピーク値ＩＤＰの増加は、高入力電圧時のほうが低入力電圧時に比べて大きくなる。これは軽負荷時、すなわち間欠発振時においても同様であるため、高入力電圧時には、低入力電圧時に比べて軽負荷時における消費電力が大きくなるという問題があった。また、間欠発振時においてピーク値ＩＤＰが大きくなると、トランスの音鳴りが発生しやすくなるという問題もあった。
【００３７】
【特許文献１】
特開２００１−２２４１６９号公報
【００３８】
【発明が解決しようとする課題】
本発明は、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるという従来の問題の解決を図るために、誤差電圧信号ＶＥＡＯの最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、第１の外部接続端子からの信号を受けて過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路とを設け、第１の外部接続端子へ供給される電流を調整することで、過電流保護基準電圧の調整が可能となるスイッチング電源装置、および該スイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置を提供することを目的とする。
【００３９】
このようにすれば、高入力電圧時の過電流保護レベルＩＬＩＭＩＴを小さくすることにより、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるという従来の問題を回避することができるので、高入力電圧時に、低入力電圧時に比べてスイッチング電源装置の各構成部品へのストレスが増大するという従来の問題を回避することができる。また、高入力電圧時の最大電力を低入力電圧時の最大電力と同程度にすることができるので、電源の仕様を見越した部品選定を行う必要がなく、コストパフォーマンスを向上させることができる。
【００４０】
また、本発明は、高入力電圧時に、低入力電圧時に比べて過電流保護遅れ時間によるピーク値ＩＤＰの増加が大きくなり消費電力が増大するという従来の問題の解決を図るために、誤差電圧信号ＶＥＡＯの最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、第２の外部接続端子からの信号を受けて過電流保護基準電圧を変動させる第１の補正信号を生成すると同時に、軽負荷検出基準電圧ＶＲを変動させる第２の補正信号も生成する補正信号生成回路とを設け、該第２の外部接続端子には、入力電圧ＶＩＮに比例する電圧を供給することにより、高入力電圧時に過電流保護レベルＩＬＩＭＩＴおよび軽負荷検出基準電圧ＶＲを小さくする補正がかかるスイッチング電源装置、および該スイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置を提供することを目的とする。
【００４１】
このようにすれば、高入力電圧時に過電流保護レベルＩＬＩＭＩＴを小さくする補正がかかるので、低入力電圧時に比べて過電流保護遅れ時間によるピーク値ＩＤＰの増加が大きくなり消費電力が増大するという従来の問題を回避することができる。
【００４２】
さらに、軽負荷時にスイッチング素子に流れる電流のピーク値は、軽負荷検出基準電圧ＶＲによって規定されるが、高入力電圧時に軽負荷検出基準電圧ＶＲを小さくする補正がかかるので、高入力電圧時に、低入力電圧時に比べて軽負荷時における消費電力が増大するという従来の問題を回避することができる。また、間欠発振時におけるトランスの音鳴りを回避することもできる。
【００４３】
【課題を解決するための手段】
本発明の請求項１記載のスイッチング電源装置は、変圧器と、入力端子が前記変圧器の第１の一次巻線と接続され、前記変圧器を介して第１の直流電圧を受けるスイッチング素子と、前記変圧器の二次巻線と接続され、前記二次巻線に発生する電圧を整流し且つ平滑化することにより第２の直流電圧を生成する出力電圧生成回路と、前記スイッチング素子の動作を制御する制御回路と、前記変圧器の第２の一次巻線と接続され、前記制御回路の電源電圧として前記第２の直流電圧と比例する電圧を生成する補助電源電圧生成回路と、を備え、前記スイッチング素子のスイッチング動作により前記第１の直流電圧を前記第２の直流電圧へ変換するスイッチング電源装置であって、前記制御回路は、前記スイッチング素子に印加するスイッチング信号を生成する発振器と、前記スイッチング素子に流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、前記制御回路の電源電圧と基準電圧との差からなる誤差電圧信号を生成する誤差増幅器と、前記素子電流検出信号と前記誤差電圧信号とを比較しその比較結果に応じた比較信号を出力する比較器と、前記誤差電圧信号の最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、前記比較信号に基づいて前記スイッチング信号を制御するスイッチング信号制御回路と、第１の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路とを備え、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とする。
【００４４】
本発明の請求項２記載のスイッチング電源制御用半導体装置は、請求項１記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とする。
【００４５】
本発明の請求項３記載のスイッチング電源装置は、変圧器と、入力端子が前記変圧器の第１の一次巻線と接続され、前記変圧器を介して第１の直流電圧を受けるスイッチング素子と、前記変圧器の二次巻線と接続され、前記二次巻線に発生する電圧を整流し且つ平滑化することにより第２の直流電圧を生成する出力電圧生成回路と、前記スイッチング素子の動作を制御する制御回路と、前記変圧器の第２の一次巻線と接続され、前記制御回路の電源電圧として前記第２の直流電圧と比例する電圧を生成する補助電源電圧生成回路と、を備え、前記スイッチング素子のスイッチング動作により前記第１の直流電圧を前記第２の直流電圧へ変換するスイッチング電源装置であって、該スイッチング電源装置は、前記第１の直流電圧に比例する電圧を出力する入力電圧検出部を備え、前記制御回路は、前記スイッチング素子に印加するスイッチング信号を生成する発振器と、前記スイッチング素子に流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、前記制御回路の電源電圧と基準電圧との差からなる誤差電圧信号を生成する誤差増幅器と、前記素子電流検出信号と前記誤差電圧信号とを比較しその比較結果に応じた比較信号を出力する比較器と、前記誤差電圧信号の最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、前記比較信号に基づいて前記スイッチング信号を制御するスイッチング信号制御回路と、前記誤差増幅器から出力される前記誤差電圧信号と軽負荷検出基準電圧を比較しその比較結果に応じて前記スイッチング素子を間欠発振させる軽負荷検出回路と、第２の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる第１の補正信号を生成するとともに、前記軽負荷検出基準電圧を変動させる第２の補正信号を生成する補正信号生成回路とを備え、前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正されることを特徴とする。
【００４６】
本発明の請求項４記載のスイッチング電源制御用半導体装置は、請求項３記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正されることを特徴とする。
【００４７】
本発明の請求項５記載のスイッチング電源装置は、請求項３記載のスイッチング電源装置であって、前記制御回路は、第１の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路を備え、前記第１の直流電圧に応じた前記過電流保護基準電圧および前記軽負荷検出基準電圧の補正とは独立して、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とする。
【００４８】
本発明の請求項６記載のスイッチング電源制御用半導体装置は、請求項５記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正され、且つ、この補正とは独立して、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とする。
【００４９】
本発明の請求項７記載のスイッチング電源装置は、請求項１記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１の外部接続端子の４端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする。
【００５０】
本発明の請求項８記載のスイッチング電源制御用半導体装置は、請求項２記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１の外部接続端子の４端子を設けたことを特徴とする。
【００５１】
本発明の請求項９記載のスイッチング電源装置は、請求項３記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第２の外部接続端子の４端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする。
【００５２】
本発明の請求項１０記載のスイッチング電源制御用半導体装置は、請求項４記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第２の外部接続端子の４端子を設けたことを特徴とする。
【００５３】
本発明の請求項１１記載のスイッチング電源装置は、請求項５記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１及び第２の外部接続端子の５端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする。
【００５４】
本発明の請求項１２記載のスイッチング電源制御用半導体装置は、請求項６記載のスイッチング電源制御用半導体装置であって、前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１及び第２の外部接続端子の５端子を設けたことを特徴とする。
【００５５】
本発明によれば、第１の外部接続端子へ供給される電流を調整することで、過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴを調整することができるので、高入力電圧時に過電流保護レベルＩＬＩＭＩＴを小さくすることができ、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるという従来の問題を回避することができる。また、高入力電圧時に過電流保護レベルＩＬＩＭＩＴを小さくすることができるので、スイッチング電源装置の各構成部品へのストレスが増大するという従来の問題を回避することができる。また、高入力電圧時の最大電力を低入力電圧時の最大電力と同程度にすることができるので、電源の仕様を見越した部品選定を行う必要がなく、コストパフォーマンスを向上させることができる。
【００５６】
また、第１の直流電圧に応じて過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴ、および軽負荷検出基準電圧ＶＲが補正されるので、高入力電圧時に、低入力電圧時に比べて消費電力が増大するという従来の問題を回避することができる。さらに、高入力電圧時にはピーク値ＩＤＰを小さくする補正がかかるので、トランスの音鳴りを低減することができ、その効果は間欠動作時において顕著である。
【００５７】
【発明の実施の形態】
以下、本発明の実施の形態について図面に基づいて具体的に説明する。なお、ここで示す実施の形態はあくまでも一例であって、必ずしも以下の実施の形態に限定されるものではない。
【００５８】
（実施の形態１）
図１は、本実施の形態１によるスイッチング電源制御用半導体装置の一例を示す回路図である。なお、図１２に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００５９】
該半導体装置２９において、誤差増幅器２は、該半導体装置２９の電源電圧ＶＣＣと予め設定された基準電圧Ｖｂ１との差からなる誤差電圧信号ＶＥＡＯを生成し出力する。また、ドレイン電流検出回路（素子電流検出回路）３は、スイッチング素子１であるパワーＭＯＳＦＥＴのドレイン電流ＩＤ（スイッチング素子を流れる電流）を検出して電圧信号に変換し、素子電流検出信号ＶＣＬとして出力する。
【００６０】
ドレイン電流検出用比較器４は、マイナス入力端子に与えられる素子電流検出信号ＶＣＬとプラス入力端子に与えられる誤差電圧信号ＶＥＡＯの電圧値が等しくなると、ＲＳフリップフロップ回路１０のリセット端子へ信号を出力し、スイッチング素子１であるパワーＭＯＳＦＥＴのゲート電位をしきい値以下にしてスイッチング素子１をターンオフさせる。
【００６１】
また、誤差増幅器２から出力される誤差電圧信号ＶＥＡＯは、過電流保護基準電圧源１００が生成する過電流保護基準電圧によりその最大電圧値が固定（クランプ）され、これによりスイッチング素子１を流れる電流（ドレイン電流ＩＤ）のピーク値ＩＤＰの最大値（過電流保護レベルＩＬＩＭＩＴ）が規定される。このように該半導体装置２９では、過電流保護基準電圧源１００によってスイッチング素子１へ過電流が流れるのを防止している。
【００６２】
また、該半導体装置２９は、第１の外部接続端子（ＥＸ端子）を備えており、可変信号生成回路１０１が、このＥＸ端子からの信号を受けて過電流保護基準電圧を変動させる可変信号を生成し、過電流保護基準電圧源１００へ入力する。
【００６３】
このように、該半導体装置２９は、ＥＸ端子からの信号を受けて過電流保護基準電圧が変動し、誤差電圧信号ＶＥＡＯの最大電圧値が変動して過電流保護レベルＩＬＩＭＩＴが変動するように構成されている。
【００６４】
図２は、該半導体装置２９を用いて構成したスイッチング電源装置の一例を示す回路図である。なお、図１３に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００６５】
図２に示すように、ＥＸ端子と接地電位との間に第１の外部抵抗３３が接続されており、この第１の外部抵抗３３に流れる電流ＩＥＸによって過電流保護レベルＩＬＩＭＩＴが規定される。つまり、該スイッチング電源装置は、第１の外部抵抗３３の抵抗値Ｒ３３を調整してＥＸ端子へ供給される電流ＩＥＸを調整することにより、過電流保護レベルＩＬＩＭＩＴを調整することができる。
【００６６】
図３は、該半導体装置２９における過電流保護基準電圧源１００および可変信号生成回路１０１の回路構成の一例である。
図３に示すように、この回路は、ＥＸ端子へ供給される電流ＩＥＸが変化することによって、抵抗１４０に発生する電位Ｖ１４０、すなわち誤差電圧信号ＶＥＡＯの上限を固定する電位（過電流保護基準電圧）であるＰＮＰ型バイポーラトランジスタ１４１のベース電位が変化するように構成されている。抵抗１４０に発生する電位Ｖ１４０は、定電流源１０６からの電流Ｉ１０６と可変信号生成回路１０１から受ける電流Ｉ１５３の和で決まる。
【００６７】
つまり、この回路においては、ＥＸ端子に接続される第１の外部抵抗３３の抵抗値Ｒ３３を大きくすることで、ＥＸ端子から流出する電流ＩＥＸが小さくなり、Ｐ型ＭＯＳＦＥＴ１５１、Ｎ型ＭＯＳＦＥＴ１６０を流れる電流が減少し、Ｐ型ＭＯＳＦＥＴ１５３を流れる電流Ｉ１５３（可変信号）が減少して抵抗１４０に発生する電位Ｖ１４０、すなわちＰＮＰ型バイポーラトランジスタ１４１のベース電位が減少し、その結果、誤差電圧信号ＶＥＡＯの最大電圧値が小さくなって過電流保護レベルＩＬＩＭＴが小さくなる。
【００６８】
なお、電流Ｉ１５３の最大値は、定電流源１０３及び定電流源１０４により内部回路的に固定されている。つまり、定電流源１０３、１０４は電流ＩＥＸの最大値を制限するために設けられており、第１の外部抵抗３３を小さくした場合であっても電流ＩＥＸが大きくなりすぎることを防ぐことができる。
【００６９】
以上のように、本実施の形態１によれば、ＥＸ端子に接続される第１の外部抵抗の抵抗値を調整してＥＸ端子へ供給される電流ＩＥＸを調整することで、過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴを調整することができる。
【００７０】
（実施の形態２）
図４は、本実施の形態２によるスイッチング電源制御用半導体装置の一例を示す回路図である。なお、図１、図１２に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００７１】
該半導体装置３０において、軽負荷検出回路２０は、軽負荷を検出すると、すなわち誤差増幅信号ＶＥＡＯの電圧値が軽負荷検出基準電圧ＶＲよりも小さくなると、スイッチング素子１によるスイッチング動作を停止させる。そして、スイッチング動作の停止により誤差増幅信号ＶＥＡＯの電圧値が上昇して軽負荷検出基準電圧ＶＲよりも大きくなると、スイッチング動作を再開させ、このスイッチング動作の再開により誤差増幅信号ＶＥＡＯの電圧値が低下して軽負荷検出基準電圧ＶＲよりも小さくなると、再びスイッチング動作を停止させる。このように軽負荷検出回路２０は、軽負荷時においてスイッチング素子を間欠発振状態にする。
【００７２】
また、軽負荷検出基準電圧源１４は、軽負荷検出用比較器１３の出力信号ＶＯ１がハイレベルのときには軽負荷検出下限電圧ＶＲ１を出力し、ローレベルのときには軽負荷検出下限電圧ＶＲ１よりも高い軽負荷検出上限電圧ＶＲ２を出力することで、間欠発振時にスイッチング素子１によるスイッチング動作がすぐに再開されないようにしている。
【００７３】
また、該半導体装置３０は、第２の外部接続端子（ＣＬ端子）を備えており、補正信号生成回路１０２が、このＣＬ端子からの信号を受けて過電流保護基準電圧を変動させる第１の補正信号を生成し、過電流保護基準電圧源１００へ入力すると同時に、軽負荷検出基準電圧ＶＲ（ＶＲ１、ＶＲ２）を変動させる第２の補正信号を生成し、軽負荷検出基準電圧源１４へ入力する。
【００７４】
このように、該半導体装置３０では、ＣＬ端子からの信号を受けて、過電流保護レベルＩＬＩＭＩＴが変動すると同時に、軽負荷検出基準電圧ＶＲが変動する。
【００７５】
図５は、ＣＬ端子からの信号を受けて過電流保護レベルＩＬＩＭＩＴが変動する過電流保護基準電圧源１００および補正信号生成回路１０２の回路構成の一例である。
【００７６】
図５に示すように、この回路は、ＣＬ端子へ供給される電流ＩＣＬが変化することによって、抵抗１４０に発生する電位Ｖ１４０、すなわち誤差電圧信号ＶＥＡＯの上限を固定する電位（過電流保護基準電圧）であるＰＮＰ型バイポーラトランジスタ１４１のベース電位が変化するように構成されている。つまり、この回路においては、ＣＬ端子から注入される電流ＩＣＬが小さいほど、Ｐ型ＭＯＳＦＥＴ１５５を流れる電流Ｉ１５５が減少し、Ｐ型ＭＯＳＦＥＴ１５５とミラー接続されるＰ型ＭＯＳＦＥＴ１５６を流れる電流Ｉ１５６（第１の補正信号）が減少して抵抗１４０に発生する電位Ｖ１４０、すなわちＰＮＰ型バイポーラトランジスタ１４１のベース電位が減少し、その結果、誤差電圧信号ＶＥＡＯの最大電圧値が小さくなって過電流保護レベルＩＬＩＭＴが小さくなる。
【００７７】
また、電流ＩＣＬが大きくなり過ぎた場合であっても、定電流源１０７によって電位Ｖ１４０の上限が固定され、電流ＩＣＬが小さくなり過ぎた場合であっても、定電流源１０６、１０７の差によって電位Ｖ１４０の下限が固定される。
【００７８】
図６は、ＣＬ端子からの信号を受けて過電流保護レベルＩＬＩＭＩＴが変動すると同時に、軽負荷検出基準電圧ＶＲが変動する過電流保護基準電圧源１００および補正信号生成回路１０２、並びに軽負荷検出基準電圧源１４の回路構成の一例である。
【００７９】
図６に示すように、この回路は、ＣＬ端子へ供給される電流ＩＣＬが変化することによって、過電流保護基準電圧であるＰＮＰ型バイポーラトランジスタ１４１のベース電位が変化して過電流保護レベルＩＬＩＭＩＴが変化すると同時に、抵抗１４３に発生する電位Ｖ１４３が変化して軽負荷検出基準電圧ＶＲが変化するように構成されている。つまり、この回路においては、ＣＬ端子から注入される電流ＩＣＬが小さいほど、Ｐ型ＭＯＳＦＥＴ１５５を流れる電流Ｉ１５５が減少し、Ｐ型ＭＯＳＦＥＴ１５５とミラー接続されるＰ型ＭＯＳＦＥＴ１５６を流れる電流Ｉ１５６（第１の補正信号）が減少して過電流保護レベルＩＬＩＭＴが小さくなると同時に、Ｐ型ＭＯＳＦＥＴ１５５とミラー接続されるＰ型ＭＯＳＦＥＴ１５７、１５８を流れる電流（第２の補正信号）が減少して抵抗１４３に発生する電位Ｖ１４３、すなわち軽負荷検出基準電圧ＶＲが小さくなり、軽負荷時（間欠発振時）にスイッチング素子１に流れる電流（ドレイン電流ＩＤ）のピーク値ＩＤＰの最大値（最大ピーク値）が小さくなる。
【００８０】
抵抗１４３に流れる電流Ｉ１４３は、Ｐ型ＭＯＳＦＥＴ１５５、１５７、１５８に流れる電流をＩ１５５、Ｉ１５７、Ｉ１５８とし、Ｐ型ＭＯＳＦＥＴ１５５、１５７のミラー比をｍ２、Ｐ型ＭＯＳＦＥＴ１５５、１５８のミラー比をｍ３とすると、スイッチ素子であるＰ型ＭＯＳＦＥＴ１５９がＯＮのときには、
【００８１】
【数１】
【００８２】
【数２】
【００８３】
【数３】
【００８４】
【数４】
【００８５】
このように、該半導体装置３０では、電流ＩＣＬが小さくなると、過電流保護レベルＩＬＩＭＴが小さくなると同時に軽負荷時における最大ピーク値も小さくなり、過電流保護レベルＩＬＩＭＴと軽負荷時における最大ピーク値の比率が一定となるので、電源としての設計が容易となる。
【００８６】
また、電流ＩＣＬが大きすぎると、Ｎ型ＭＯＳＦＥＥＴ１６４に流れる電流はほぼ“０”となるので、過電流保護レベルＩＬＩＭＴと軽負荷時における最大ピーク値の最大値は、定電流源１０７により決まる。
【００８７】
また、電流ＩＣＬが“０”の時にＰ型ＭＯＳＦＥＥＴ１５５を流れる電流は、Ｎ型ＭＯＳＦＥＥＴ１６４、１６５のミラー比をｍ１、定電流源１０６、１０７の電流値をＩ１０６、Ｉ１０７とすると、下式により決まる。
【００８８】
Ｉ１０８−ｍ１×Ｉ１０７
すなわち、この式により過電流保護レベルＩＬＩＭＴと軽負荷時における最大ピーク値の最小値が決まる。
【００８９】
このときの電流ＩＣＬに対する過電流保護レベルＩＬＩＭＩＴの関係を図７に示す。
図８は、該半導体装置３０を用いて構成したスイッチング電源装置の一例を示す回路図である。なお、図２、図１３に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【００９０】
図８に示すように、ＣＬ端子とＣＯＮＴＲＯＬ端子（制御端子）との間に第２の外部抵抗３４が接続されており、ＣＯＮＴＲＯＬ端子からＣＬ端子へ電流ＩＣＯが供給される。
【００９１】
また、該スイッチング電源装置は、入力電圧（第１の直流電圧）ＶＩＮに比例した検出電圧ＶＦを生成するために、第３のダイオード３６と入力電圧検出コンデンサ３７からなる入力電圧検出部がトランス（変圧器）２３の第２の一次巻線２３ｂ間に接続されており、且つこの入力電圧検出部が第３の外部抵抗３５を介してＣＬ端子と接続されている。
【００９２】
トランス２３の一次巻線２３ａ、ｂの巻数をＮＡ、ＮＢとすると、検出電圧ＶＦは、
ＶＦ＝ＶＩＮ×（ＮＡ／ＮＢ）
となる。
【００９３】
これにより第３の外部抵抗３５を介して電流（−ＩＦ）がＣＬ端子に供給されることになるので、電流ＩＣＬは、
ＩＣＬ＝ＩＣＯ−ＩＦ
となる。
【００９４】
一方、第３の外部抵抗３５を流れる電流ＩＦは、第３の外部抵抗３５の抵抗値をＲ３５とすると、
【００９５】
【数５】
【００９６】
【数６】
【００９７】
このように、該スイッチング電源装置では、入力電圧ＶＩＮが高くなるほど過電流保護レベルＩＬＩＭＩＴと、軽負荷時（間欠発振時）における最大ピーク値が小さくなる補正がかけられる。
【００９８】
一般的にスイッチング電源の二次側の最大出力電力Ｐｏは、効率をηとすると、
Ｐｏ＝（ＶＩＮ×ＩＬＩＭＩＴ）×η
となり、上述したように、内部回路的に過電流保護レベルＩＬＩＭＩＴが一定の場合には、高入力電圧時に、低入力電圧時に比べて最大出力電力Ｐｏが大きくなるという問題があった。
【００９９】
この問題に対し、該スイッチング電源装置では、第３の外部抵抗３５の抵抗値Ｒ３５を調整し、高入力電圧時の過電流保護レベルＩＬＩＭＩＴが低入力電圧時の過電流保護レベルＩＬＩＭＩＴよりも小さくなるように設定することで、高入力電圧時の最大出力電力Ｐｏが低入力電圧時の最大出力電力Ｐｏと同程度になるようにすることができる。
【０１００】
また、上述したように、スイッチング素子に流れる電流のピーク値ＩＤＰの実際値は、過電流保護遅れ時間の存在により過電流保護レベル（ＩＬＩＭＩＴ）よりも大きくなる（図１５を参照）。高入力電圧時には、ドレイン電流ＩＤの電流波形の傾斜が急勾配になるため、低入力電圧時に比べてピーク値ＩＤＰが大きくなり、消費電力が更に大きくなるという問題があった。
【０１０１】
この問題に対し、該スイッチング電源装置では、入力電圧ＶＩＮが高いほど過電流保護レベルＩＬＩＭＩＴが小さくなる補正をかけることが可能であるので、高入力電圧時に消費電力が増加することを回避することができる。
【０１０２】
また、過電流保護レベルＩＬＩＭＩＴに対して補正をかけるだけでなく、軽負荷時（間欠発振時）における最大ピーク値に対しても補正をかけることができ、高入力電圧時に、低入力電圧時に比べて軽負荷時における消費電力が増大するという従来の問題を回避することができる。
【０１０３】
また、このように、高入力電圧時には、ピーク値ＩＤＰを小さくする補正がかかるので、トランスの音鳴りを低減することができ、その効果は間欠動作時において顕著である。
【０１０４】
また、該スイッチング電源装置のように入力電圧検出部を構成すれば、高電圧である入力電圧ＶＩＮを直接検出する場合に比べて電力損失が小さくなり、入力電圧検出にかかる電力損失を小さく抑えることができる。
【０１０５】
続いて、補正信号生成回路１０２の他の構成例を図９に示す。なお、図６に基づいて説明した部材には同一の符号を付して説明を省略する。
該スイッチング電源装置では、スイッチング素子１に流れる電流（ドレイン電流ＩＤ）のピーク値ＩＤＰの制御が、制御端子（ＣＯＮＴＲＯＬ端子）に印加される電圧の変動により行われる。つまり、負荷２６の状態により、わずかにＣＯＮＴＲＯＬ端子に印加される電圧の変動がおきる。図６に示すように補正信号生成部を構成した場合、ＣＯＮＴＲＯＬ端子に印加される電圧が変動すると、ＣＬ端子に供給される電流ＩＣＯも変動することになるので、過電流保護レベルＩＬＩＭＩＴがわずかに変動することになる。
【０１０６】
そこで、この変動を回避するために、図９に示すように、定電流源１０８を用いて電流ＩＣＯに相当する定電流Ｉ１０８をＣＬ端子に供給するようにした。このようにすれば、ＣＯＮＴＲＯＬ端子に印加される電圧の変動に対する過電流保護レベルＩＬＩＭＩＴの変動を回避することができる。
【０１０７】
この図９に示す補正信号生成回路を用いてスイッチング電源装置を構成する場合には、図８において抵抗３４を削除し、電流ＩＣＯを半導体装置３０の定電流源１０８を用いて生成するように構成する（図１１参照。）。
【０１０８】
なお、ＣＬ端子に定電流Ｉ１０８を供給するように構成すればよいので、定電流源１０８を設ける個所は、補正信号生成回路１０２内部に限るものではない。以上のように、本実施の形態２によれば、入力電圧（第１の直流電圧）ＶＩＮに応じて過電流保護基準電圧（すなわち過電流保護レベルＩＬＩＭＩＴ）および軽負荷検出基準電圧ＶＲが補正される。
【０１０９】
（実施の形態３）
図１０は、本実施の形態３によるスイッチング電源制御用半導体装置の一例を示す回路図である。なお、図１、図４、図１２に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。
【０１１０】
該半導体装置３１は、ＥＸ端子、ＣＬ端子、可変信号生成回路１０１、補正信号生成回路１０２を同時に備えており、過電流保護レベルＩＬＩＭＩＴの調整と、過電流保護レベルＩＬＩＭＩＴおよび軽負荷検出基準電圧ＶＲに対する補正を独立して行うことができる。
【０１１１】
図１１は、該半導体装置３１を用いて構成したスイッチング電源装置の一例を示す回路図である。なお、図２、図８、図１３に基づいて説明した部材に対応する部材には同一の符号を付して説明を省略する。なお、該スイッチング電源装置は、図９に示す補正信号生成回路を用いて構成されており、電流ＩＣＬは、
【０１１２】
【数７】
【０１１３】
このように、該スイッチング電源装置では、過電流保護レベルＩＬＩＭＩＴおよび軽負荷検出基準電圧ＶＲに対して入力電圧ＶＩＮに応じた補正がかかる。
さらに、ＣＬ端子の補正機能とは独立して、ＥＸ端子に接続される第１の外部抵抗３３の抵抗値Ｒ３３を調整してＥＸ端子へ供給される電流ＩＥＸを調整することで、過電流保護レベルＩＬＩＭＩＴを調整することができる。
【０１１４】
【発明の効果】
以上のように、本発明によれば、第１の外部接続端子（ＥＸ端子）へ供給される電流を調整することで、過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴを調整することができるので、高入力電圧時に過電流保護レベルを小さくすることができ、高入力電圧時に、低入力電圧時に比べて最大電力が大きくなるという従来の問題を回避することができる。また、高入力電圧時に過電流保護レベルＩＬＩＭＩＴを小さくすることができるので、高入力電圧時に、低入力電圧時に比べてスイッチング電源装置の各構成部品へのストレスが増大するという従来の問題を回避することができる。また、高入力電圧時の最大電力を低入力電圧時の最大電力と同程度にすることができるので、電源の仕様を見越した部品選定を行う必要がなく、コストパフォーマンスを向上させることができる。
【０１１５】
また、第１の直流電圧（入力電圧ＶＩＮ）に応じて過電流保護基準電圧、すなわち過電流保護レベルＩＬＩＭＩＴ、および軽負荷検出基準電圧ＶＲが補正されるので、高入力電圧時に、低入力電圧時に比べて消費電力が増大するという従来の問題を回避することができる。また、高入力電圧時にはピーク値ＩＤＰを小さくする補正がかかるので、トランスの音鳴りを低減することができ、その効果は間欠動作時において顕著である。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるスイッチング電源制御用半導体装置の一例を示す回路図
【図２】本発明の実施の形態１によるスイッチング電源制御用半導体装置を用いて構成したスイッチング電源装置の一例を示す回路図
【図３】本発明の実施の形態１によるスイッチング電源制御用半導体装置の過電流保護基準電圧源および可変信号生成回路の回路構成の一例を示す図
【図４】本発明の実施の形態２によるスイッチング電源制御用半導体装置の一例を示す回路図
【図５】本発明の実施の形態２によるスイッチング電源制御用半導体装置の過電流保護基準電圧源および補正信号生成回路の回路構成の一例を示す図
【図６】本発明の実施の形態２によるスイッチング電源制御用半導体装置の過電流保護基準電圧源および補正信号生成回路、並びに軽負荷検出基準電圧源の回路構成の一例を示す図
【図７】本発明の実施の形態２における電流ＩＣＬに対する過電流保護レベルＩＬＩＭＩＴの関係を示す図
【図８】本発明の実施の形態２によるスイッチング電源制御用半導体装置を用いて構成したスイッチング電源装置の一例を示す回路図
【図９】本発明の実施の形態２によるスイッチング電源制御用半導体装置の過電流保護基準電圧源および補正信号生成回路、並びに軽負荷検出基準電圧源の回路構成の一例を示す図
【図１０】本発明の実施の形態３によるスイッチング電源制御用半導体装置の一例を示す回路図
【図１１】本発明の実施の形態３によるスイッチング電源制御用半導体装置を用いて構成したスイッチング電源装置の一例を示す回路図
【図１２】従来のスイッチング電源制御用半導体装置の一例を示す回路図
【図１３】従来のスイッチング電源装置の一例を示す回路図
【図１４】従来のスイッチング電源装置の動作を説明するためのタイミングチャート図
【図１５】スイッチング素子に流れる電流のピーク値ＩＤＰの入力電圧ＶＩＮに対する特性差を説明するための図
【符号の説明】
１ スイッチング素子
２ 誤差増幅器
３ ドレイン電流検出回路（素子電流検出回路）
４ ドレイン電流検出用比較器
５ 過電流保護回路
６ 発振器
７ 内部回路電流供給回路
８ 起動／停止回路
９ 過熱保護回路
１０ ＲＳフリップフロップ回路
１１ ＮＡＮＤ回路
１２ ゲートドライバ
１３ 軽負荷検出用比較器
１４ 軽負荷検出基準電圧源
１５ ＡＮＤ回路
２０ 軽負荷検出回路
２１ 整流器
２２ 入力コンデンサ
２３ａ トランス（変圧器）の第１の一次巻線
２３ｂ トランス（変圧器）の第２の一次巻線
２３ｃ トランス（変圧器）の二次巻線
２４ 第１のダイオード
２５ 出力コンデンサ
２６ 負荷
２７ 第２のダイオード
２８ 補助電源コンデンサ
２９〜３２ スイッチング電源制御用半導体装置
３３ 第１の外部抵抗
３４ 第２の外部抵抗
３５ 第３の外部抵抗
３６ 第３のダイオード
３７ 入力電圧検出コンデンサ
１００ 過電流保護基準電圧源
１０１ 可変信号生成回路
１０２ 補正信号生成回路
１０３〜１０８ 定電流源
１５０〜１５８ Ｐ型ＭＯＳＦＥＴ
１５９ Ｐ型ＭＯＳＦＥＴ（スイッチ素子）
１４０ 抵抗
１４１ ＰＮＰ型バイポーラトランジスタ
１４２ ダイオード
１４３ 抵抗
１６０〜１６７ Ｎ型ＭＯＳＦＥＴ
Claims (12)
- 変圧器と、入力端子が前記変圧器の第１の一次巻線と接続され、前記変圧器を介して第１の直流電圧を受けるスイッチング素子と、前記変圧器の二次巻線と接続され、前記二次巻線に発生する電圧を整流し且つ平滑化することにより第２の直流電圧を生成する出力電圧生成回路と、前記スイッチング素子の動作を制御する制御回路と、前記変圧器の第２の一次巻線と接続され、前記制御回路の電源電圧として前記第２の直流電圧と比例する電圧を生成する補助電源電圧生成回路と、を備え、前記スイッチング素子のスイッチング動作により前記第１の直流電圧を前記第２の直流電圧へ変換するスイッチング電源装置であって、
前記制御回路は、
前記スイッチング素子に印加するスイッチング信号を生成する発振器と、
前記スイッチング素子に流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、
前記制御回路の電源電圧と基準電圧との差からなる誤差電圧信号を生成する誤差増幅器と、
前記素子電流検出信号と前記誤差電圧信号とを比較しその比較結果に応じた比較信号を出力する比較器と、
前記誤差電圧信号の最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、
前記比較信号に基づいて前記スイッチング信号を制御するスイッチング信号制御回路と、
第１の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路とを備え、
前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とするスイッチング電源装置。 - 請求項１記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とするスイッチング電源制御用半導体装置。
- 変圧器と、入力端子が前記変圧器の第１の一次巻線と接続され、前記変圧器を介して第１の直流電圧を受けるスイッチング素子と、前記変圧器の二次巻線と接続され、前記二次巻線に発生する電圧を整流し且つ平滑化することにより第２の直流電圧を生成する出力電圧生成回路と、前記スイッチング素子の動作を制御する制御回路と、前記変圧器の第２の一次巻線と接続され、前記制御回路の電源電圧として前記第２の直流電圧と比例する電圧を生成する補助電源電圧生成回路と、を備え、前記スイッチング素子のスイッチング動作により前記第１の直流電圧を前記第２の直流電圧へ変換するスイッチング電源装置であって、
該スイッチング電源装置は、前記第１の直流電圧に比例する電圧を出力する入力電圧検出部を備え、
前記制御回路は、
前記スイッチング素子に印加するスイッチング信号を生成する発振器と、
前記スイッチング素子に流れる電流を検出し素子電流検出信号として出力する素子電流検出回路と、
前記制御回路の電源電圧と基準電圧との差からなる誤差電圧信号を生成する誤差増幅器と、
前記素子電流検出信号と前記誤差電圧信号とを比較しその比較結果に応じた比較信号を出力する比較器と、
前記誤差電圧信号の最大電圧値を固定する過電流保護基準電圧を生成する過電流保護基準電圧源と、
前記比較信号に基づいて前記スイッチング信号を制御するスイッチング信号制御回路と、
前記誤差増幅器から出力される前記誤差電圧信号と軽負荷検出基準電圧を比較しその比較結果に応じて前記スイッチング素子を間欠発振させる軽負荷検出回路と、
第２の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる第１の補正信号を生成するとともに、前記軽負荷検出基準電圧を変動させる第２の補正信号を生成する補正信号生成回路とを備え、
前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正されることを特徴とするスイッチング電源装置。 - 請求項３記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正されることを特徴とするスイッチング電源制御用半導体装置。
- 請求項３記載のスイッチング電源装置であって、前記制御回路は、第１の外部接続端子からの信号を受けて前記過電流保護基準電圧を変動させる可変信号を生成する可変信号生成回路を備え、前記第１の直流電圧に応じた前記過電流保護基準電圧および前記軽負荷検出基準電圧の補正とは独立して、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とするスイッチング電源装置。
- 請求項５記載のスイッチング電源装置に組み込まれるスイッチング電源制御用半導体装置であって、該スイッチング電源制御用半導体装置は、前記スイッチング素子と前記制御回路からなり、前記第２の外部接続端子には前記入力電圧検出部が接続され、前記第１の直流電圧に応じて前記過電流保護基準電圧および前記軽負荷検出基準電圧が補正され、且つ、この補正とは独立して、前記第１の外部接続端子へ供給する信号による前記過電流保護基準電圧の調整が可能であることを特徴とするスイッチング電源制御用半導体装置。
- 前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１の外部接続端子の４端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする請求項１記載のスイッチング電源装置。
- 前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１の外部接続端子の４端子を設けたことを特徴とする請求項２記載のスイッチング電源制御用半導体装置。
- 前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第２の外部接続端子の４端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする請求項３記載のスイッチング電源装置。
- 前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第２の外部接続端子の４端子を設けたことを特徴とする請求項４記載のスイッチング電源制御用半導体装置。
- 前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１及び第２の外部接続端子の５端子を設けたスイッチング電源制御用半導体装置を備えることを特徴とする請求項５記載のスイッチング電源装置。
- 前記スイッチング素子と前記制御回路を集積化して、前記スイッチング素子の入力端子および出力端子、並びに前記制御回路の制御端子と前記第１及び第２の外部接続端子の５端子を設けたことを特徴とする請求項６記載のスイッチング電源制御用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183649A JP2005020917A (ja) | 2003-06-27 | 2003-06-27 | スイッチング電源装置、およびスイッチング電源制御用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183649A JP2005020917A (ja) | 2003-06-27 | 2003-06-27 | スイッチング電源装置、およびスイッチング電源制御用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005020917A true JP2005020917A (ja) | 2005-01-20 |
Family
ID=34183635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003183649A Pending JP2005020917A (ja) | 2003-06-27 | 2003-06-27 | スイッチング電源装置、およびスイッチング電源制御用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005020917A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010110157A (ja) * | 2008-10-31 | 2010-05-13 | Toshiba Lighting & Technology Corp | 直流電源装置および照明器具 |
| WO2010125751A1 (ja) * | 2009-04-27 | 2010-11-04 | パナソニック株式会社 | スイッチング電源装置 |
| JP2011254640A (ja) * | 2010-06-02 | 2011-12-15 | Fdk Corp | 絶縁型スイッチング電源 |
| JP2014036567A (ja) * | 2012-08-10 | 2014-02-24 | Fuji Electric Co Ltd | スイッチング電源装置及びスイッチング電源装置の制御回路 |
| US8725023B2 (en) | 2010-11-30 | 2014-05-13 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus including the same |
| JP2014100062A (ja) * | 2006-10-04 | 2014-05-29 | Power Integrations Inc | 制御回路端子に結合されたインピーダンスに応答する制御回路のための方法および装置 |
| RU2599190C2 (ru) * | 2013-11-25 | 2016-10-10 | Анатолий Владимирович Андреев | Коммутатор напряжения с защитой от перегрузки по току |
| CN109412567A (zh) * | 2018-12-28 | 2019-03-01 | 上海南芯半导体科技有限公司 | 一种功率开关器件故障过程的保护方法 |
-
2003
- 2003-06-27 JP JP2003183649A patent/JP2005020917A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014100062A (ja) * | 2006-10-04 | 2014-05-29 | Power Integrations Inc | 制御回路端子に結合されたインピーダンスに応答する制御回路のための方法および装置 |
| JP2010110157A (ja) * | 2008-10-31 | 2010-05-13 | Toshiba Lighting & Technology Corp | 直流電源装置および照明器具 |
| WO2010125751A1 (ja) * | 2009-04-27 | 2010-11-04 | パナソニック株式会社 | スイッチング電源装置 |
| JP2011254640A (ja) * | 2010-06-02 | 2011-12-15 | Fdk Corp | 絶縁型スイッチング電源 |
| US8725023B2 (en) | 2010-11-30 | 2014-05-13 | Brother Kogyo Kabushiki Kaisha | Power supply system and image forming apparatus including the same |
| JP2014036567A (ja) * | 2012-08-10 | 2014-02-24 | Fuji Electric Co Ltd | スイッチング電源装置及びスイッチング電源装置の制御回路 |
| RU2599190C2 (ru) * | 2013-11-25 | 2016-10-10 | Анатолий Владимирович Андреев | Коммутатор напряжения с защитой от перегрузки по току |
| CN109412567A (zh) * | 2018-12-28 | 2019-03-01 | 上海南芯半导体科技有限公司 | 一种功率开关器件故障过程的保护方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7492615B2 (en) | Switching power supply | |
| US7310248B2 (en) | Control method of switching a power supply circuit | |
| JP3652351B2 (ja) | スイッチング電源装置 | |
| US6879501B2 (en) | Switching power supply | |
| JP3696588B2 (ja) | 電源装置 | |
| US8716988B2 (en) | Power factor correction type switching power supply unit | |
| JP4064296B2 (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| US5966003A (en) | DC-DC converter control circuit | |
| US7259973B2 (en) | Semiconductor apparatus for controlling a switching power supply | |
| JP2003169478A (ja) | スイッチング電源装置 | |
| WO2004088829A1 (ja) | スイッチング電源装置 | |
| US7019992B1 (en) | Capacitively coupled power supply | |
| JP2005137084A (ja) | スイッチング電源装置 | |
| JP2007135277A (ja) | スイッチング電源装置 | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JP2005020917A (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| JP3434788B2 (ja) | スイッチング電源用半導体装置 | |
| JP4283977B2 (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
| JP4017432B2 (ja) | スイッチング電源制御用半導体装置 | |
| JP3975828B2 (ja) | 半導体装置 | |
| JP4033806B2 (ja) | スイッチング電源制御用半導体装置 | |
| US6215255B1 (en) | Electric ballast system | |
| JP3426570B2 (ja) | スイッチング電源装置 | |
| JP2002051549A (ja) | スイッチング電源用半導体装置 | |
| JP3490049B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051212 |
|
| A977 | Report on retrieval |
Effective date: 20070511 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |