JP5046566B2

JP5046566B2 - 起動回路及び半導体集積回路

Info

Publication number: JP5046566B2
Application number: JP2006162740A
Authority: JP
Inventors: 伸彰梅木
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-06-12
Filing date: 2006-06-12
Publication date: 2012-10-10
Anticipated expiration: 2026-06-12
Also published as: JP2007336628A

Description

本発明はスイッチング電源技術に関し、特に電源回路を起動する起動回路及び半導体集積回路に関する。

入力電圧を一定の出力電圧に効率良く変換する電源装置としてスイッチングレギュレータ方式の電源装置が知られている。また、複数の負荷にそれぞれ異なる出力電圧を供給可能な、複数チャンネルを有する電源装置が使用されることがある。更に、スイッチングレギュレータにおいては、起動時にスイッチング素子に流れる突入電流の抑制を目的として、ソフトスタート動作が行われる。「ソフトスタート動作」とは、出力電圧を緩やかに上昇させるため、スイッチング素子を導通状態にする期間（オンデューティ）を起動から徐々に増加させる動作である。

このような電源装置の概略構成を図７に示す。図７においては、スイッチングトランジスタＴｒ１ａ，Ｔｒ２ａのスイッチングを制御するスイッチング制御回路１０１と、スイッチングトランジスタＴｒ１ｂ，Ｔｒ１ｂのスイッチングを制御するスイッチング制御回路１０２を搭載した半導体集積回路１００が使用されている。

スイッチング制御回路１０１，１０２は、スイッチングトランジスタＴｒ１ａ，Ｔｒ２ａ，Ｔｒ１ｂ，Ｔｒ１ｂを高速にスイッチングすることで、電源からの電源電圧Ｖｃｃをパルスに変換する。このパルスは平滑回路２０１，２０２で平滑され、安定した出力電圧Ｖｏ１，Ｖｏ２が得られる。検出回路３１１，３１２は、出力電圧Ｖｏ１，Ｖｏ２をそれぞれ検出し、帰還電圧Ｖｉｎｖ１，Ｖｉｎｖ２として出力する。

また、図７に示す電源装置は、ソフトスタート動作を実現するために、定電流源１３１，１３２と、ソフトスタート端子３０３ａ，３０３ｂに接続された外付けのコンデンサＣ１ａ，Ｃ１ｂとを有している。コンデンサＣ１ａ，Ｃ１ｂは、定電流源１３１，１３２が供給する定電流Ｉを充電することで、ソフトスタート電圧Ｖｓｏｆ１，Ｖｓｏｆ２をそれぞれ発生させる。

スイッチング制御回路１０１，１０２は、起動から一定期間において、帰還電圧Ｖｉｎｖ１，Ｖｉｎｖ２が、ソフトスタート電圧Ｖｓｏｆ１，Ｖｓｏｆ２にそれぞれ一致するようスイッチング制御を行う。この結果、出力電圧Ｖｏ１，Ｖｏ２を緩やかに上昇させることができる。

また、ソフトスタート電圧Ｖｓｏｆ１，Ｖｓｏｆ２のいずれかを接地電圧（０Ｖ）に低下させることにより、出力電圧Ｖｏ１，Ｖｏ２のいずれかをオフ（以下、「独立オフ」という）することができる。独立オフを行う場合、コントローラ１０３は、端子３０１に入力される独立オフ制御信号ＣＴＬに応じて、スイッチＳＷ１，ＳＷ２のいずれかを導通させることでコンデンサＣ１ａ，Ｃ１ｂのいずれかに充電された電荷を放電する。なお、端子３００は、半導体集積回路１００を起動する起動信号を入力するための端子である。

一方、出力電圧の供給を停止してから再び起動させた場合に、ソフトスタート用のコンデンサに残留している電荷を放電するため、ソフトスタート用のコンデンサの両端間にスイッチ素子を接続する手法が提案されている（例えば、特許文献１参照。）。
特開平７−６７３２２号公報

しかしながら、図７に示す電源装置においては、独立オフを実現するために、独立オフ制御信号ＣＴＬを入力する端子３０１とスイッチＳＷ１，ＳＷ２とを設ける必要があり、端子数及び回路規模が増加する。

これに対して、ソフトスタート用のコンデンサの両端間にスイッチ素子を接続する場合、端子数及び回路規模の増加を回避可能となるが、スイッチ素子の寄生抵抗に起因して、ソフトスタート電圧を確実に０Ｖにすることができずに１０ｍＶ程度浮き上がる。このため、出力電圧を完全にオフすることが困難である。

上記問題点を鑑み、本発明は、端子数及び回路規模が増加させることなくソフトスタート動作を実現可能であり、且つ出力電圧を確実にオフすることが可能な起動回路及び半導体集積回路を提供することを目的とする。

上記目的を達成するために、本発明の第１の特徴は、電源回路を起動する起動回路であって、前記電源回路の出力電圧から得られた帰還電圧と、起動時から緩やかに増加するソフトスタート電圧との誤差電圧を増幅し、前記増幅した誤差電圧を前記電源回路に出力する誤差増幅器を備え、前記誤差増幅器は、前記ソフトスタート電圧が増加して第１電圧に達したとき、前記増幅した誤差電圧の出力を開始し、前記電源回路を起動し、前記誤差増幅器は、前記ソフトスタート電圧と第１電圧のいずれか低い方と前記帰還電圧との誤差電圧を増幅し、前記ソフトスタート電圧が第２電圧まで低下した場合、前記出力電圧の供給を停止させることを要旨とする。

この特徴によれば、誤差増幅器が、ソフトスタート電圧が増加して所定値に達したときに誤差信号の出力を開始して電源回路を起動するので、ソフトスタート電圧が所定値以下の場合には電源回路を起動せずに、電源回路の出力電圧をオフすることができる。よって、電源回路の出力電圧をオフする際、ソフトスタート電圧が十分に低下しない場合であっても、電源回路の出力電圧を確実にオフすることができる。

本発明の第２の特徴は、第１の特徴に係る起動回路において、電荷を充電することで前記ソフトスタート電圧を発生するコンデンサと、外部からの制御信号に応じて導通し、前記コンデンサに充電された電荷を放電する放電用トランジスタとを更に備えることを要旨とする。

この特徴によれば、電荷が充電されることでソフトスタート電圧を発生するコンデンサと、外部からの制御信号に応じて導通し、コンデンサに充電された電荷を放電する放電用トランジスタとを更に備えるので、電源回路の出力電圧に対するオフ動作とソフトスタート動作とをソフトスタート電圧によって統一制御することができる。

本発明の第３の特徴は、電源回路を起動する起動回路を搭載した半導体集積回路であって、前記起動回路は、前記電源回路の出力電圧から得られた帰還電圧と、起動時から緩やかに増加するソフトスタート電圧との誤差電圧を増幅し、前記増幅した誤差電圧を前記電源回路に出力する誤差増幅器を備え、前記誤差増幅器は、前記ソフトスタート電圧が増加して第１電圧に達したとき、前記増幅した誤差電圧の出力を開始し、前記電源回路を起動し、前記誤差増幅器は、前記ソフトスタート電圧と第１電圧のいずれか低い方と前記帰還電圧との誤差電圧を増幅し、前記ソフトスタート電圧が第２電圧まで低下した場合、前記出力電圧の供給を停止させることを要旨とする。

この特徴によれば、電源回路の出力電圧をオフする際にソフトスタート電圧が十分に低下しない場合であっても、電源回路の出力電圧を確実にオフすることができる。

本発明によれば、端子数及び回路規模が増加させることなくソフトスタート動作を実現可能であり、且つ出力電圧を確実にオフすることが可能な起動回路及び半導体集積回路を提供できる。

次に、図面を参照して、本発明の第１及び第２実施形態を説明する。以下の第１及び第２実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

（第１実施形態）
本発明の第１実施形態に係る電源装置は、図１に示すように、負荷４０１に出力電圧Ｖｏ１を供給する電源回路２ａと、電源回路２ａを起動する起動回路１ａと、電源回路２ａの出力電圧Ｖｏ１を検出し、帰還電圧Ｖｉｎｖ１として起動回路１ａに帰還する検出回路３０ａを備える。起動回路１ａは、帰還電圧Ｖｉｎｖ１を、起動時から緩やかに増加するソフトスタート電圧Ｖｓｏｆ１に一致させるために、帰還電圧Ｖｉｎｖ１とソフトスタート電圧Ｖｓｏｆ１との誤差電圧を増幅し、誤差信号Ｖｅｒｒ１として電源回路２ａに出力する誤差増幅器１１ａを備える。誤差増幅器１１ａは、ソフトスタート電圧Ｖｓｏｆ１が所定値（オフセット電圧値）となったときに誤差信号Ｖｅｒｒ１の出力を開始して電源回路２ａを起動する。

電源回路２ａは、起動回路１ａが出力する誤差信号Ｖｅｒｒ１に応じて出力電圧Ｖｏ１を変化させる。具体的には電源回路２ａは、誤差信号Ｖｅｒｒ１が０Ｖであるときは出力電圧Ｖｏ１をオフし、誤差信号Ｖｅｒｒ１が増加するにつれて出力電圧Ｖｏ１を増加させる。

更に、起動回路１ａは、ソフトスタート電圧Ｖｓｏｆ１が増加して基準電圧Ｖｒｅｆ１に至った後は、帰還電圧Ｖｉｎｖ１を基準電圧Ｖｒｅｆ１に一致させるために、帰還電圧Ｖｉｎｖ１と基準電圧Ｖｒｅｆ１との誤差電圧を増幅し、誤差信号Ｖｅｒｒ１として電源回路２ａに出力する。この結果、出力電圧Ｖｏ１が基準電圧Ｖｒｅｆに応じた一定値に固定される。このように、誤差増幅器１１ａは、ソフトスタート電圧Ｖｓｏｆ１又は基準電圧Ｖｒｅｆ１のいずれか低い方と、帰還電圧Ｖｉｎｖ１との誤差電圧を増幅するよう構成されている。

また、起動回路１ａは、図示を省略する制御回路からの制御信号ＣＳ１によって、負荷４０１に対する出力電圧Ｖｏ１の供給を停止する機能を有する。起動回路１ａは、ソフトスタート電圧Ｖｓｏｆ１が基準電圧Ｖｒｅｆ１以下では、帰還電圧Ｖｉｎｖ１をソフトスタート電圧Ｖｓｏｆ１に一致させるよう動作するので、ソフトスタート電圧Ｖｓｏｆ１が接地電圧付近まで低下した場合、負荷４０１に対する出力電圧Ｖｏ１の供給を停止させることができる。このように、出力電圧Ｖｏ１のオフ動作とソフトスタート動作とを、ソフトスタート電圧Ｖｓｏｆ１によって統一制御している。

本発明の第１実施形態においては、制御信号ＣＳ１が出力電圧Ｖｏ１のオフを指示した場合、ソフトスタート電圧Ｖｓｏｆ１が完全に接地電圧（０Ｖ）まで低下しなくても、誤差増幅器１１ａは、ソフトスタート電圧Ｖｓｏｆ１が所定値（オフセット電圧値）となるまでは誤差信号Ｖｅｒｒ１を出力しないので、出力電圧Ｖｏ１を確実にオフすることができる。

次に、電源回路２ａの構成について詳細に説明する。電源回路２ａは、発振回路２２ａ、コンパレータ２１ａ、第１駆動回路２３ａ、第２駆動回路２４ａ、第１スイッチングトランジスタＴｒ１ａ、第２スイッチングトランジスタＴｒ１ｂ、コイルＬ１ａ、及び平滑コンデンサＣ２ａを備える。第１スイッチングトランジスタＴｒ１としては、ｐチャネル型のＭＯＳトランジスタ（以下、「ｐＭＯＳトランジスタ」という）が使用できる。第２スイッチングトランジスタＴｒ２としては、ｎチャネル型のＭＯＳトランジスタ（以下、「ｎＭＯＳトランジスタ」という）が使用できる。

第１スイッチングトランジスタＴｒ１ａ、第２スイッチングトランジスタＴｒ１ｂ、コイルＬ１ａ、及び平滑コンデンサＣ２ａは、降圧型のスイッチングレギュレータを構成している。降圧型のスイッチングレギュレータは、電源電圧Ｖｃｃを、基準電圧Ｖｒｅｆ１により決定される目標値に降圧して出力する。

第１スイッチングトランジスタＴｒ１ａは、ソースが電源に接続され、ゲートが第１駆動回路２３ａに接続される。第２スイッチングトランジスタＴｒ２ａは、ソースが接地され、ゲートが第２駆動回路２４ａに接続され、第１スイッチングトランジスタＴｒ１ａとドレイン同士を接続している。

コイルＬ１ａは、第１スイッチングトランジスタＴｒ１ａと第２スイッチングトランジスタＴｒ２ａの接続ノードと負荷４０１との間に接続される。平滑コンデンサＣ２ａは、一端がコイルＬ１ａと負荷４０１との接続ノードに接続され、他端が接地される。

コイルＬ１ａ及び平滑コンデンサＣ２ａは、ＬＣ型のローパスフィルタを構成し、第１スイッチングトランジスタＴｒ１ａと第２スイッチングトランジスタＴｒ２ａの接続ノードで発生したパルスを平滑化する。この結果、出力電圧Ｖｏ１は直流電圧に変換される。

発振回路２２ａは、第１及び第２スイッチングトランジスタＴｒ１ａ，Ｔｒ２ａのスイッチング周期を定めるため、所定周波数の発振信号（三角波）Ｖｏｓｃ１を出力する。

コンパレータ２１ａは、非反転入力（＋）が誤差増幅器１１ａの出力に接続され、反転入力（−）が発振回路２２ａの出力に接続され、出力が第１及び第２駆動回路２３ａ，２３ｂのそれぞれの入力に接続される。

コンパレータ２１ａは、誤差増幅器１１ａから出力される誤差信号Ｖｅｒｒ１と発振回路２２ａから出力される発振信号Ｖｏｓｃ１を比較し、誤差信号Ｖｅｒｒ１＞発振信号Ｖｏｓｃ１のときハイレベル、Ｖｅｒｒ１＜発振信号Ｖｏｓｃ１のときローレベルとなるパルス幅変調（ＰＷＭ）信号Ｖｐｗｍ１を生成する。

第１及び第２駆動回路２３ａ，２３ｂは、コンパレータ２１ａにより生成されたＰＷＭ信号Ｖｐｗｍ１を用いて駆動パルスを生成する。

第１及び第２スイッチングトランジスタＴｒ１ａ，Ｔｒ２ａのゲートには、第１及び第２駆動回路２３ａ，２３ｂから出力される駆動パルスがそれぞれ入力されており、駆動パルスのデューティ比に従って出力電圧Ｖｏ１の電圧値が制御される。

このように、第１及び第２スイッチングトランジスタＴｒ１ａ，Ｔｒ２ａのオン時間比、すなわち発振回路２２ａの発振周期に対して第１及び第２スイッチングトランジスタＴｒ１ａ，Ｔｒ２ａが導通状態である時間の割合を、駆動パルスによって制御するＰＷＭ方式により、負荷４０１への出力電圧Ｖｏ１を一定値に保っている。

また、起動から一定期間には、発振信号Ｖｏｓｃ１よりも誤差電圧Ｖｅｒｒ１の方が高い時間を徐々に長くしていくことにより、オン時間比を徐々に広げ、ソフトスタート機能を実現している。

次に、検出回路３０ａ及び起動回路１ａの構成について詳細に説明する。

検出回路３０ａは、コイルＬ１ａと負荷４０１との接続ノードと、グラウンドとの間に直列に接続された第１及び第２抵抗Ｒ１，Ｒ２を備える。出力電圧Ｖｏ１は、第１及び第２抵抗Ｒ１，Ｒ２によって分圧され、帰還電圧Ｖｉｎｖ１として出力される。上述したように、誤差増幅器１１ａは、帰還電圧Ｖｉｎｖ１を基準電圧Ｖｒｅｆ１に一致するように動作するので、第１及び第２抵抗の抵抗値をそれぞれＲ１，Ｒ２、基準電圧の電圧値をＶｒｅｆ１とすると、出力電圧Ｖｏ１は：

Vo1={(R1+R2)/R2}×Vref1 ・・・（１）

となる。したがって、第１及び第２抵抗Ｒ１，Ｒ２の抵抗値によって、出力電圧Ｖｏ１の電圧値が決定される。

起動回路１ａは、誤差増幅器１１ａに加えて、基準電圧生成回路１２ａ、定電流源１３ａ、コンデンサＣ１ａ、及び放電用トランジスタＱ１ａを備える。なお、放電用トランジスタＱ１ａとしてｎｐｎ型のバイポーラトランジスタ（以下、「ｎｐｎトランジスタ」という）を使用しているが、ｎＭＯＳトランジスタ等の他のトランジスタを使用してもかまわない。

放電用トランジスタＱ１ａは、コレクタが定電流源１３ａとコンデンサＣ１ａとの接続ノードに接続され、エミッタが接地され、ベースが制御回路に接続されている。放電用トランジスタＱ１ａは、制御回路からの制御信号ＣＳ１によって開閉する。

定電流源１３ａの一端は電源に接続され、起動時（電源投入時）を起点として定電流Ｉを出力する。コンデンサＣ１ａは、一端が接地され、他端が定電流源１３ａに接続されている。

制御信号ＣＳ１によって出力電圧Ｖｏ１をオンする場合、放電用トランジスタＱ１ａがオフし、定電流源１３ａからの定電流ＩによりコンデンサＣ１ａが充電される。コンデンサＣ１ａは、放電用トランジスタＱ１ａがオフ時において、緩やかに増加するソフトスタート電圧Ｖｓｏｆ１を発生させる。

誤差増幅器１１ａは、１つの反転入力（−）と、２つの非反転入力（＋）を有している。誤差増幅器１１ａの反転入力（−）は、第１及び第２抵抗Ｒ１，Ｒ２の接続ノードに接続される。誤差増幅器１１ａの一方の非反転入力（＋）は、定電流源１３ａとコンデンサＣ１ａとの接続ノードに接続される。誤差増幅器１１ａの他方の非反転入力（＋）は、基準電圧生成回路１２ａに接続される。

以下においては、説明の便宜上、帰還電圧Ｖｉｎｖ１を入力する反転入力（−）を「帰還入力」と呼び、ソフトスタート電圧Ｖｓｏｆ１を入力する非反転入力（＋）を「ソフトスタート入力」と呼び、基準電圧Ｖｒｅｆ１を入力する非反転入力（＋）を「基準入力」と呼ぶ。ここで、放電用トランジスタＱ１ａがオフ時におけるソフトスタート電圧Ｖｓｏｆ１の浮き上がりに対処するため、誤差増幅器１１ａのソフトスタート入力にはオフセットが設定されている。

図２は、誤差増幅器１１ａにおける入力側の回路構成例を示している。誤差増幅器１１ａは、定電流源１２１，１２２，１２３，１２４と、ｐｎｐ型のバイポーラトランジスタ（以下、「ｐｎｐトランジスタ」という）Ｑ１４，Ｑ１５，Ｑ１８と、オフセット付加回路１１１と、カレントミラー回路１１２と、差動増幅回路１１３とを備える。差動増幅回路１１３は、ｐｎｐトランジスタＱ１１，Ｑ１２，Ｑ１３を備える。オフセット付加回路１１１は、抵抗Ｒ１１，Ｒ１２を備える。カレントミラー回路１１２は、ｎｐｎトランジスタＱ１６，Ｑ１７を備える。

定電流源１２１，１２２，１２３，１２４は、一端が電源に接続され、定電流Ｉ１，Ｉ２，Ｉ３，Ｉ４をそれぞれ出力する。

ｐｎｐトランジスタＱ１４は、コレクタが接地され、エミッタが抵抗Ｒ１１の一端に接続され、ベースが図１の基準電圧生成回路１２ａに接続される。ｐｎｐトランジスタＱ１４のベースには基準電圧Ｖｒｅｆが印加され、エミッタには定電流源１２１からの定電流Ｉ１が抵抗Ｒ１１を介して供給される。

ｐｎｐトランジスタＱ１５は、コレクタが接地され、エミッタが定電流源１２２に接続され、ベースが図１の定電流源１３ａとコンデンサＣ１ａとの接続ノードに接続される。ｐｎｐトランジスタＱ１５のベースにはソフトスタート電圧Ｖｓｏｆ１が印加され、エミッタには定電流源１２２からの定電流Ｉ２が供給され。

ｐｎｐトランジスタＱ１８は、コレクタが接地され、エミッタが抵抗Ｒ１２に接続され、ベースが図１の抵抗Ｒ１，Ｒ２の接続ノードに接続される。ｐｎｐトランジスタＱ１８のベースには帰還電圧Ｖｉｎｖ１が印加され、エミッタには定電流源１２４からの定電流Ｉ４が抵抗Ｒ１２を介して供給される。

差動増幅回路１１３のｐｎｐトランジスタＱ１１，Ｑ１２は、エミッタ及びコレクタが互いに接続されている。ｐｎｐトランジスタＱ１１のベースは、定電流源１２１と抵抗Ｒ１１との接続ノードに接続されている。ｐｎｐトランジスタＱ１２のベースは、定電流源１２２とｐｎｐトランジスタＱ１５のエミッタとの接続ノードに接続されている。一方、ｐｎｐトランジスタＱ１１のベースには、定電流Ｉ１及び抵抗Ｒ１１により、Ｉ１×Ｒ１１で規定される電圧ΔＶが印加される。電圧ΔＶの値は、例えば０．３Ｖ程度となるように設計される。

差動増幅回路１１３のｐｎｐトランジスタＱ１３は、エミッタが定電流源１２３に接続され、ベースが定電流源１２４と抵抗Ｒ１２との接続ノードに接続されている。ｐｎｐトランジスタＱ１３のベースには、定電流Ｉ４及び抵抗Ｒ１２により、Ｉ４×Ｒ１２で規定される電圧ΔＶが印加される。

カレントミラー回路１１２のｎｐｎトランジスタＱ１６，Ｑ１７は、互いにベースを接続し、それぞれのエミッタが接地されている。ｎｐｎトランジスタＱ１６は、コレクタとベースが接続され、ｐｎｐトランジスタＱ１２とコレクタ同士を接続している。ｎｐｎトランジスタＱ１７のコレクタとｐｎｐトランジスタＱ１３のコレクタの接続ノードから出力を取り出すように構成されている。

このように、ソフトスタート電圧Ｖｓｏｆ１又は基準電圧Ｖｒｅｆ１のいずれか低い方と、帰還電圧Ｖｉｎｖ１との誤差電圧が増幅されるとともに、ソフトスタート入力（＋）と、基準電圧入力（＋）及び帰還電圧入力（−）とにオフセットを設定することを可能としている。

次に、図３に示すタイミングチャートを参照して、図１に示す起動回路１ａの動作について説明する。ただし、図３の時刻ｔ１で起動動作が開始するものとし、時刻ｔ１の時点では放電用トランジスタＱ１ａは非導通状態であり、時刻ｔ４において導通状態になる場合について説明する。

時刻ｔ１において、電源電圧Ｖｃｃが立ち上がり、定電流源１３ａからの定電流ＩによりコンデンサＣ１ａが充電される。この結果、図３（ａ）に示すように、時刻ｔ１からソフトスタート電圧Ｖｓｏｆ１が徐々に上昇する。この結果、ソフトスタート電圧Ｖｓｏｆ１と帰還電圧Ｖｉｎｖ１には差分が生じるが、誤差増幅器１１ａのソフトスタート入力にはオフセットが設定されているので、誤差増幅器１１ａは、誤差信号Ｖｅｒｒ１を立ち上げずにローレベルに維持している。

時刻ｔ２において、ソフトスタート電圧Ｖｓｏｆ１がオフセット電圧値ΔＶに達すると、誤差増幅器１１ａは、ソフトスタート電圧Ｖｓｏｆ１と帰還電圧Ｖｉｎｖ１との差分電圧に応じた誤差信号Ｖｅｒｒ１を出力する。この結果、電源回路２ａが起動し、図３（ｂ）に示すように、出力電圧Ｖｏ１，Ｖｏ２が徐々に立ち上がる。出力電圧Ｖｏ１は、帰還電圧Ｖｉｎｖ１に変換されて誤差増幅器１１ａの帰還入力（−）に入力される。

時刻ｔ２〜ｔ３の期間においては、誤差増幅器１１ａは、帰還電圧Ｖｉｎｖ１を、ソフトスタート電圧Ｖｓｏｆ１に一致させるような誤差信号Ｖｅｒｒ１を出力する。よって、図３（ｂ）に示すように、出力電圧Ｖｏ１，Ｖｏ２が増加し続ける。

時刻ｔ３において、帰還電圧Ｖｉｎｖ１が、基準電圧Ｖｒｅｆ１に達すると、誤差増幅器１１ａは、帰還電圧Ｖｉｎｖ１の比較対象をソフトスタート電圧Ｖｓｏｆ１から基準電圧Ｖｒｅｆ１へ切り替える。したがって、誤差増幅器１１ａは、時刻ｔ３〜ｔ４の期間において、帰還電圧Ｖｉｎｖ１を基準電圧Ｖｒｅｆ１に維持する。

時刻ｔ４において、制御信号ＣＳ１によって、放電用トランジスタＱ１ａが導通状態となる。放電用トランジスタＱ１ａが導通状態となると、コンデンサＣ１ａの電荷が放電され、図３（ａ）に示すように、ソフトスタート電圧Ｖｓｏｆ１が急峻に立ち下がる。この結果、ソフトスタート電圧Ｖｓｏｆ１が基準電圧Ｖｒｅｆ１以下となる。したがって、図３（ｂ）に示すように、出力電圧Ｖｏ１が立ち下がってオフ状態となる。図３（ａ）ではソフトスタート電圧Ｖｓｏｆ１が接地電圧まで低下していないが、このような場合であっても、誤差増幅器１１ａは、ソフトスタート電圧Ｖｓｏｆ１がオフセット電圧値ΔＶとなるまで誤差信号Ｖｅｒｒ１を出力しないので、誤動作することがない。

次に、図４に示すタイミングチャートを参照して、図３の時刻ｔ２〜ｔ３の期間におけるコンパレータ２１ａの動作について説明する。

時刻ｔ２１までの期間においては、発振信号Ｖｏｓｃ１が誤差信号Ｖｅｒｒ１以上であり、ＰＷＭ信号Ｖｐｗｍ１はローレベルである。

時刻ｔ２１〜ｔ２２の期間においては、発振信号Ｖｏｓｃ１が誤差信号Ｖｅｒｒ１未満であり、ＰＷＭ信号Ｖｐｗｍ１はハイレベルとなる。

その後同様にして、ＰＷＭ信号Ｖｐｗｍ１はローレベルとハイレベルを繰り返す。誤差信号Ｖｅｒｒ１が増加するにつれて、ＰＷＭ信号Ｖｐｗｍ１のデューティ比が増加している。

以上詳細に述べたように、本発明の第１実施形態によれば、誤差増幅器１１ａが、ソフトスタート電圧Ｖｓｏｆ１が増加してオフセット電圧値ΔＶに達したときに電源回路２ａを起動するので、ソフトスタート電圧Ｖｓｏｆ１がオフセット電圧値ΔＶ以下の場合には電源回路２ａを起動せずに、電源回路２ａの出力電圧Ｖｏ１をオフすることができる。よって、出力電圧Ｖｏ１をオフする際、ソフトスタート電圧Ｖｓｏｆ１が十分に低下しない場合であっても、出力電圧Ｖｏ１を確実にオフすることができる。

（第２実施形態）
本発明の第２実施形態においては、図５に示すように、上述した電源装置を２チャンネルの構成に適用した場合について説明する。図５に示す例においては、図１に示す定電流源１３ａ、誤差増幅器１１ａ、基準電圧生成回路１２ａ、コンパレータ２１ａ、発振回路２２ａ、第１駆動回路２３ａ、及び第２駆動回路２４ａが、半導体チップ（図示省略）上にモノリシックに集積化され、モールド樹脂（図示省略）により被覆され、半導体集積回路１０として構成されている。なお、図５においては、図１に示した検出回路３０ａの図示を省略している。

半導体集積回路１０は、起動信号ＳＴＢに応じて半導体集積回路１０に搭載された各回路の動作を開始させるコントローラ６０を備えている。よって、起動信号ＳＴＢが半導体集積回路１０の起動を指示する場合、上述したソフトスタート動作が開始することとなる。

半導体集積回路１０は、帰還電圧Ｖｉｎｖ１，Ｖｉｎｖ２がそれぞれ入力される帰還入力端子３１ａ，３１ｂと、ソフトスタート電圧Ｖｓｏｆ１，Ｖｓｏｆ２がそれぞれ入力されるソフトスタート端子３２ａ，３２ｂと、第１駆動回路２３ａ，２３ｂからの駆動パルスがそれぞれ出力される駆動パルス出力端子３３ａ，３４ａと、第２駆動回路２４ａ，２４ｂからの駆動パルスがそれぞれ出力される駆動パルス出力端子３３ｂ，３４ｂと、起動信号ＳＴＢが入力される起動信号入力端子３５とを備えている。

上述したように、ソフトスタート電圧Ｖｓｏｆ１，Ｖｓｏｆ２によって独立オフを制御可能であるため、図７に示した独立オフ制御用の端子３０１を不要とすることができる。

なお、第１出力電圧Ｖｏ１用の起動回路１ａ及び電源回路２ａと、第２出力電圧Ｖｏ２用の起動回路１ｂ及び電源回路２ｂは、同様の構成であるため、第２出力電圧Ｖｏ２用の起動回路１ｂ及び電源回路２ｂの構成の詳細については省略する。

次に、図６に示すタイミングチャートを参照して、第２実施形態に係る起動回路１ａ，１ｂの動作について説明する。ただし、第１実施形態に係る起動回路１ａの動作と重複する動作については重複する説明を省略する。出力電圧Ｖｏ１を独立オフし、再度オンする場合について説明する。

図６（ａ）に示すように、時刻ｔ１で起動信号ＳＴＢがローレベルからハイレベルに切り替り、ソフトスタート電圧Ｖｏ１，Ｖｏ２が徐々に立ち上がる。

その後、時刻ｔ４において、図６（ｂ）に示す出力電圧Ｖｏ１のみをオフし、図６（ｅ）に示す出力電圧Ｖｏ２はオン状態を維持している。このようにして、出力電圧Ｖｏ１の独立オフが実行される。

時刻ｔ５において、図６（ｂ）に示すソフトスタート電圧Ｖｓｏｆ１が再度立ち上がり、時刻ｔ６においてオフセット電圧値ΔＶに達すると、図６（ｃ）に示すように、出力電圧Ｖｏ１が立ち上がる。

第２実施形態によれば、コンデンサＣ１ａ，Ｃ１ｂを外付けとすることで、静電容量を任意に選択可能となり、ソフトスタート電圧Ｖｓｏｆ１，Ｖｓｏｆ２の立ち上がりの時定数を設定可能となる。また、抵抗Ｒ１，Ｒ２を外付けとして帰還電圧Ｖｉｎｖ１，Ｖｉｎｖ２を発生させることで、上記式（１）より、出力電圧Ｖｏ１，Ｖｏ２を任意に設定可能となる。

（その他の実施形態）
上記のように、本発明は第１及び第２実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。

上述した第１及び第２実施形態においては、電源回路２ａ，２ｂに降圧型のスイッチングレギュレータを用いる一例を説明したが、昇圧型のスイッチングレギュレータ等を用いてもかまわない。すなわち、電源回路２ａ，２ｂについては、様々な構成を採用可能である。

第２実施形態においては、起動回路１ａ，１ｂの定電流源１３ａ，１３ｂを半導体集積回路１０に搭載する一例を説明したが、定電流源１３ａ，１３ｂを半導体集積回路１０の外付けとする構成でも良い。また、第２実施形態においては、スイッチングトランジスタＴｒ１ａ，Ｔｒ２ａ，Ｔｒ１ｂ，Ｔｒ２ｂを半導体集積回路１０に搭載しない一例を説明したが、スイッチングトランジスタＴｒ１ａ，Ｔｒ２ａ，Ｔｒ１ｂ，Ｔｒ２ｂを半導体集積回路１０に搭載する構成でも良い。

このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

本発明の第１実施形態に係る電源装置の構成例を示すブロック図である。本発明の第１実施形態に係る誤差増幅器の構成例を示す回路図である。本発明の第１実施形態に係る誤差増幅器の動作を説明するためのタイミングチャートである。本発明の第１実施形態に係るコンパレータの動作を説明するためのタイミングチャートである。本発明の第２実施形態に係る電源装置の構成例を示すブロック図である。本発明の第２実施形態に係る電源装置の動作を説明するためのタイミングチャートである。背景技術に係る電源装置の構成例を示すブロック図である。

符号の説明

１ａ，１ｂ…起動回路
２ａ，２ｂ…電源回路
１０，１００…半導体集積回路
１１ａ，１１ｂ…誤差増幅器
１２ａ，１２ｂ…基準電圧生成回路
１３ａ，１３ｂ…定電流源
２１ａ，２１ｂ…コンパレータ
２２ａ，２２ｂ…発振回路
２３ａ，２３ｂ…第１駆動回路
２４ａ，２４ｂ…第２駆動回路
３０ａ，３１１，３１２…検出回路
３１ａ，３１ｂ…帰還入力端子
３２ａ，３２ｂ，３０３ａ，３０３ｂ…ソフトスタート端子
３３ａ，３３ｂ，３４ａ，３４ｂ…駆動パルス出力端子
３５…起動信号入力端子
６０…コントローラ
１０１，１０２…スイッチング制御回路
１０３…コントローラ
１１１…オフセット付加回路
１１２…カレントミラー回路
１１３…差動増幅回路
１２１，１２２，１２３，１２４，１３１，１３２…定電流源
２０１，２０２…平滑回路
４０１，４０２…負荷
Ｃ１ａ，Ｃ１ｂ…コンデンサ
Ｃ２ａ，Ｃ２ｂ…平滑コンデンサ
Ｌ１ａ，Ｌ１ｂ…コイル
Ｑ１１〜Ｑ１５，Ｑ１８…ｐｎｐトランジスタ
Ｑ１６，Ｑ１７…ｐｎｐトランジスタ
Ｑ１ａ，Ｑ１ｂ…放電用トランジスタ
Ｒ１，Ｒ２，Ｒ１１，Ｒ１２…抵抗
Ｔｒ１ａ，Ｔｒ２ａ，Ｔｒ１ｂ，Ｔｒ２ｂ…スイッチングトランジスタ

Claims

電源回路を起動する起動回路であって、
前記電源回路の出力電圧から得られた帰還電圧と、起動時から緩やかに増加するソフトスタート電圧との誤差電圧を増幅し、前記増幅した誤差電圧を前記電源回路に出力する誤差増幅器を備え、
前記誤差増幅器は、前記ソフトスタート電圧が増加して第１電圧に達したとき、前記増幅した誤差電圧の出力を開始し、前記電源回路を起動し、
前記誤差増幅器は、前記ソフトスタート電圧と第１電圧のいずれか低い方と前記帰還電圧との誤差電圧を増幅し、
前記ソフトスタート電圧が第２電圧まで低下した場合、前記出力電圧の供給を停止させることを特徴とする起動回路。
前記誤差増幅器は、前記ソフトスタート電圧が増加してオフセット電圧値に達したとき、前記増幅した誤差電圧の出力を開始し、前記電源回路を起動し、
前記誤差増幅器は、前記ソフトスタート電圧と基準電圧のいずれか低い方と前記帰還電圧との誤差電圧を増幅し、
前記ソフトスタート電圧が接地電圧付近まで低下した場合、前記出力電圧の供給を停止させることを特徴とする請求項１に記載の起動回路。
電荷を充電することで前記ソフトスタート電圧を発生するコンデンサと、
外部からの制御信号に応じて導通し、前記コンデンサに充電された電荷を放電する放電用トランジスタ
とを更に備えることを特徴とする請求項１または２に記載の起動回路。
電源回路を起動する起動回路を搭載した半導体集積回路であって、
前記起動回路は、
前記電源回路の出力電圧から得られた帰還電圧と、起動時から緩やかに増加するソフトスタート電圧との誤差電圧を増幅し、前記増幅した誤差電圧を前記電源回路に出力する誤差増幅器を備え、
前記誤差増幅器は、前記ソフトスタート電圧が増加して第１電圧に達したとき、前記増幅した誤差電圧の出力を開始し、前記電源回路を起動し、
前記誤差増幅器は、前記ソフトスタート電圧と第１電圧のいずれか低い方と前記帰還電圧との誤差電圧を増幅し、
前記ソフトスタート電圧が第２電圧まで低下した場合、前記出力電圧の供給を停止させることを特徴とする半導体集積回路。
前記誤差増幅器は、前記ソフトスタート電圧が増加してオフセット電圧値に達したとき、前記増幅した誤差電圧の出力を開始し、前記電源回路を起動し、
前記誤差増幅器は、前記ソフトスタート電圧と基準電圧のいずれか低い方と前記帰還電圧との誤差電圧を増幅し、
前記ソフトスタート電圧が接地電圧付近まで低下した場合、前記出力電圧の供給を停止させることを特徴とする請求項４に記載の半導体集積回路。