JPH06110567A - 直流安定化電源装置 - Google Patents

直流安定化電源装置

Info

Publication number
JPH06110567A
JPH06110567A JP4262060A JP26206092A JPH06110567A JP H06110567 A JPH06110567 A JP H06110567A JP 4262060 A JP4262060 A JP 4262060A JP 26206092 A JP26206092 A JP 26206092A JP H06110567 A JPH06110567 A JP H06110567A
Authority
JP
Japan
Prior art keywords
voltage
transistor
output
power supply
supply device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4262060A
Other languages
English (en)
Other versions
JP2901434B2 (ja
Inventor
Tsuneo Matsumura
統夫 松村
Kenji Yamura
健二 八村
Tomohiro Suzuki
友広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4262060A priority Critical patent/JP2901434B2/ja
Priority to EP93305808A priority patent/EP0590764B1/en
Priority to DE69324324T priority patent/DE69324324T2/de
Publication of JPH06110567A publication Critical patent/JPH06110567A/ja
Priority to US08/527,016 priority patent/US5578960A/en
Application granted granted Critical
Publication of JP2901434B2 publication Critical patent/JP2901434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】 【構成】 ＮＰＮ形のトランジスタＴｒ3 を出力制御ト
ランジスタとして設けるとともに、制御端子ＣＮＴ1 を
設ける。エミッタ電圧にベース・エミッタ間電圧を加え
た電圧以上の電圧を記ベースに印加するように制御端子
ＣＮＴ1 に制御電圧ＶC が印加されると、トランジスタ
Ｔｒ3 がＯＮして、出力電圧の制御を行うようになる。
このような構成では、入力電圧をトランジスタＴｒ3 の
駆動に用いないので、入力電圧と出力電圧との差を小さ
くすることができる。また、制御端子ＣＮＴ1 にトラン
ジスタＴｒ2 を接続してレギュレータＩＣ５の出力をＯ
Ｎ／ＯＦＦさせることができる。制御端子と入力端子と
を接続してレギュレータＩＣ５に従来型のレギュレータ
ＩＣの機能を持たせることができる。 【効果】 安価に低損失化を図ることができる。レギュ
レータＩＣ５の汎用性を高めることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＮＰＮ形のトランジス
タを出力電圧の制御素子として用いた直流安定化電源装
置に関するものである。
【０００２】
【従来の技術】電子機器等に必要な直流電圧を得るに
は、一般に電源装置が用いられるが、例えば、入力電圧
を低下させて安定した出力電圧を得る、いわゆるドロッ
パ方式の直流安定化電源装置は、ノイズが小さく設計が
容易であるといった利点により一般によく用いられてい
る。このような直流安定化電源装置について以下に説明
する。
【０００３】この種の直流安定化電源装置は、例えば、
図１９に示すように、入力端子ＩＮに印加される入力電
圧がある一定のレベルになると起動回路８１が動作し、
基準電圧回路８２が基準電圧を発生する。一方、出力端
子ＯＵＴに現れる出力電圧ＶO は、抵抗Ｒ81・Ｒ82によ
り分圧され、分圧により得られた電圧と上記の基準電圧
の差分が誤差増幅器８３により増幅される。出力制御用
のＮＰＮ形のトランジスタＴｒ81は、誤差増幅器８３の
出力により駆動用のトランジスタＴｒ82を介してベース
電流が制御され、出力電圧ＶO を安定化させる。この出
力電圧ＶO は、出力端子ＯＵＴに接続されるコンデンサ
Ｃ81で応答性が改善され、負荷８４に印加される。
【０００４】また、負荷短絡や過負荷によりトランジス
タＴｒ81のコレクタ電流が増大すると、トランジスタＴ
ｒ81のエミッタに接続された抵抗Ｒ83による電圧降下が
大きくなって、電流制限用のトランジスタＴｒ83のベー
ス・エミッタ間の電圧が上昇する。これにより、トラン
ジスタＴｒ83がＯＮして、トランジスタＴｒ82のベース
電流が制限され、さらにトランジスタＴｒ81のベース電
流が制限される。この結果、トランジスタＴｒ81のコレ
クタ電流が抑制され、過電流からトランジスタＴｒ81が
保護される。
【０００５】他の直流安定化電源装置は、図２０に示す
ように、出力制御用にＰＮＰ形のトランジスタＴｒ84を
用いている。この直流安定化電源装置でも同様に、起動
回路８１の動作により基準電圧回路８２が基準電圧を発
生し、抵抗Ｒ81・Ｒ82により出力電圧が分圧され、分圧
された電圧と基準電圧の差分が誤差増幅器８３で増幅さ
れる。すると、出力制御用のＰＮＰ形のトランジスタＴ
ｒ84は、誤差増幅器８３の出力により、駆動用のトラン
ジスタＴｒ85を介してベース電流が制御され、出力電圧
ＶO を安定化させる。
【０００６】また、負荷短絡や過負荷によりトランジス
タＴｒ84のコレクタ電流が増大すると、トランジスタＴ
ｒ85のコレクタ電流も増大するため、トランジスタＴｒ
85のエミッタに直列に接続された抵抗Ｒ84の抵抗により
電流制限用のトランジスタＴｒ86のベース・エミッタ間
の電圧が上昇する。これにより、トランジスタＴｒ86が
ＯＮして、トランジスタＴｒ85のベース電流が制限さ
れ、さらにトランジスタＴｒ84のベース電流が制限され
る。この結果、トランジスタＴｒ84のコレクタ電流が抑
制され、過電流からトランジスタＴｒ84が保護される。
【０００７】
【発明が解決しようとする課題】ところが、上記前者の
直流安定化電源装置は、出力制御用にＮＰＮ形のトラン
ジスタＴｒ81を用いているため、コレクタ・エミッタ間
の電圧降下が大きくなり、損失が大きく効率が低いとい
う短所があった。
【０００８】一方、上記の後者の直流安定化電源装置
は、出力電圧の制御用のトランジスタとしてＰＮＰ形の
トランジスタＴｒ84を用いることにより、入力電圧と出
力電圧との電位差を小さくして低損失化を図っている
が、ＰＮＰ形のトランジスタの性質により、次のような
問題点を有している。
【０００９】ＰＮＰ形のトランジスタは、一般にＮＰＮ
形のトランジスタと同じチップサイズでＮＰＮ形のトラ
ンジスタと同程度の直流電流増幅率を得ることができな
い。このため、同じ定格のＮＰＮ形のトランジスタと同
様の直流電流増幅率を得ようとすれば、チップサイズが
大きくならざるを得ず安定化電源装置のコストアップを
招来していた。
【００１０】また、ＰＮＰ形のトランジスタを用いた直
流安定化電源装置には、構造上次のような欠点がある。
【００１１】図２１に示すような直流安定化電源装置
は、出力制御用のトランジスタを形成するトランジスタ
チップ９１と、このトランジスタを制御するＩＣチップ
９２とが１チップ化された縦型の構造になっている。こ
のような直流安定化電源装置では、Ｐ形の基板９３上に
Ｎ+ 埋込み層９４が形成され、さらにＰ+ 埋込み層９５
が形成されるなどによって構造が複雑になる。これに加
えて、ＰＮＰ構造を設けるためにＰウェル領域９６が必
要になる。それゆえ、製造時においてウェハプロセスの
工程が多くなりチップのコストが高くなる。また、熱処
理の工程が増加することで分離拡散層９７〜１００が広
がり、チップ面積が大きくなる結果チップのコストが高
くなる。
【００１２】図２２に示すような直流安定化電源装置
は、出力制御用のトランジスタを形成するトランジスタ
チップ１０１と、このトランジスタを制御するＩＣチッ
プ１０２とが１チップ化された横型の構造になってい
る。このような直流安定化電源装置では、Ｎ形のエピタ
キシャル層１０３に、エミッタ拡散層１０４、ベース拡
散層１０５およびコレクタ拡散層１０６が横方向に形成
されるためチップ面積が大きくなりチップのコストが高
くなる。なお、同図中のＢ、Ｃ、Ｅはそれぞれベース、
コレクタ、エミッタを表している。
【００１３】本発明は、上記の事情に鑑みてなされたも
のであって、ＮＰＮ形のトランジスタを出力制御用の素
子として用いて低損失で動作する直流安定化電源装置を
提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明の直流安定化電源
装置は、上記の課題を解決するために、出力電圧を制御
するＮＰＮ形の出力制御トランジスタと、制御される電
圧を入力する入力端子とを備え、この出力制御トランジ
スタが出力電圧を一定電圧に制御するように出力電圧に
基づいて上記出力制御トランジスタのベース電流を制御
するようになされるとともに、集積化されてなる直流安
定化電源装置において、上記出力制御トランジスタのベ
ースに接続され、エミッタ電圧にベース・エミッタ間電
圧を加えた電圧以上の電圧を上記ベースに印加するよう
に電圧が印加される第１の制御端子が上記入力端子と個
別に設けられていることを特徴としている。
【００１５】本発明の他の直流安定化電源装置は、上記
の課題を解決するために、出力電圧を制御するＮＰＮ形
の出力制御トランジスタと、制御される電圧を入力する
入力端子と、上記出力制御トランジスタが出力電圧を一
定電圧に制御するように出力電圧に基づいて上記出力制
御トランジスタのベース電流を制御する誤差増幅器とを
備えるとともに、集積化されてなる直流安定化電源装置
において、上記誤差増幅器の電源入力に接続され、上記
誤差増幅器がエミッタ電圧にベース・エミッタ間電圧を
加えた電圧以上の電圧を上記出力制御トランジスタのベ
ースに印加するように電圧が印加される第２の制御端子
が上記入力端子と個別に設けられていることを特徴とし
ている。
【００１６】この直流安定化電源装置は、さらに上記出
力制御トランジスタにダーリントン接続されるＮＰＮ形
のトランジスタまたはＰＮＰ形のトランジスタが設けら
れている。ＮＰＮ形のトランジスタはコレクタが上記第
２の制御端子に接続されており、ＰＮＰ形のトランジス
タはエミッタが上記第２の制御端子に接続されている。
【００１７】本発明のさらに他の直流安定化電源装置
は、上記の課題を解決するために、出力電圧を制御する
ＮＰＮ形の出力制御トランジスタと、この出力制御トラ
ンジスタを駆動する駆動回路と、制御される電圧を入力
する入力端子とを備え、この出力制御トランジスタが出
力電圧を一定電圧に制御するように出力電圧に基づいて
上記出力制御トランジスタのベース電流を制御するよう
になされるとともに、集積化されてなる直流安定化電源
装置において、上記駆動回路の電源入力に接続され、上
記駆動回路がエミッタ電圧にベース・エミッタ間電圧を
加えた電圧以上の電圧を上記出力制御トランジスタのベ
ースに印加するように電圧が印加される第３の制御端子
が上記入力端子と個別に設けられていることを特徴とし
ている。
【００１８】また、上記三者の直流安定化電源装置に
は、第１の制御端子ないし第３の制御端子からの流入電
流を制限する電流制限手段が設けられている。
【００１９】さらに、上記の各直流安定化電源装置の第
１の制御端子ないし第３の制御端子は、以下の特徴を備
えている。
【００２０】（１）耐圧が他の端子の耐圧より高くなる
ようになされている。
【００２１】（２）入力端子と接続されうるようになさ
れている。
【００２２】（３）（２）に関し、例えば入力端子と隣
接して設けられることにより、入力端子と接続されうる
ようになされている。
【００２３】（４）印加される電圧をＯＮ／ＯＦＦする
ＯＮ／ＯＦＦ回路が接続されうるようになされている。
【００２４】
【作用】上記の最初に記載した直流安定化電源装置で
は、第１の制御端子に上記の電圧が印加されると、出力
制御トランジスタのエミッタ電圧にベース・エミッタ間
電圧を加えた電圧以上の電圧が印加され、出力制御トラ
ンジスタがＯＮする。これにより、出力制御トランジス
タを動作させるために、入力電圧を利用しなくてもよく
なり、入力電圧と出力電圧との電位差を大きくする必要
がなくなる。
【００２５】それゆえ、ＮＰＮ形の出力制御トランジス
タを用いて直流安定化電源装置の低損失化を容易に図る
ことができる。しかも、出力制御トランジスタがＮＰＮ
形であるため、直流安定化電源装置を安価に製造するこ
とができる。
【００２６】上記の他の直流安定化電源装置では、第２
の制御端子に上記の電圧が印加されると、誤差増幅器に
より、出力制御トランジスタのエミッタ電圧にベース・
エミッタ間電圧を加えた電圧以上の電圧が印加され、出
力制御トランジスタがＯＮする。この直流安定化電源装
置も上記の直流安定化電源装置と同様に、入力電圧と出
力電圧との電位差を大きくする必要がなくなるので、安
価に低損失化を図ることが可能になる。
【００２７】また、この直流安定化電源装置は、出力制
御トランジスタにＮＰＮ形のトランジスタがダーリント
ン接続されている構造、または、制御トランジスタにＰ
ＮＰ形のトランジスタがダーリントン接続されている構
造を備えることにより、大きい出力電流を供給する直流
安定化電源装置も低損失化を図ることができる。
【００２８】上記のさらに他の直流安定化電源装置で
は、第３の制御端子に上記の電圧が印加されると、駆動
回路により、出力制御トランジスタのエミッタ電圧にベ
ース・エミッタ間電圧を加えた電圧以上の電圧が印加さ
れ、出力制御トランジスタがＯＮする。この直流安定化
電源装置も上記の直流安定化電源装置と同様に、入力電
圧と出力電圧との電位差を大きくする必要がなくなるの
で、安価に低損失化を図ることが可能になる。
【００２９】また、上記三者の直流安定化電源装置は、
電流制限手段を備えることにより、各制御端子から流入
する電流が過大になっても流入電流制限手段により制限
されるので、電力消費を抑制することができる。
【００３０】さらに、上記の各直流安定化電源装置は、
前記の（１）ないし（４）の特徴を備えることにより、
次の各利点を有するようになる。
【００３１】（Ａ）第１の制御端子ないし第３の制御端
子の耐圧が他の端子の耐圧より高くなるようになされて
いるので、他の端子の耐圧を高めることなく、各制御端
子に入力電圧より高い電圧を印加することができ、入力
電圧以外の電圧による出力制御トランジスタの駆動が可
能になる。
【００３２】（Ｂ）各制御端子は入力端子と接続されう
るようになされておれば、各制御端子と入力端子と接続
することにより、入力電圧を出力制御用トランジスタの
駆動に利用することができる。このため、直流安定化電
源装置は、ＮＰＮ形の出力制御トランジスタを用いた従
来の直流安定化電源装置と同様の機能を有するようにな
り、汎用性を高めることができる。
【００３３】（Ｃ）（Ｂ）の場合、各制御端子が入力端
子に隣接して設けられることにより、各制御端子と入力
端子との接続が容易になる。
【００３４】（Ｄ）ＯＮ／ＯＦＦ回路により各制御端子
に印加される電圧をＯＮ／ＯＦＦすることにより、外部
から直流安定化電源装置の出力をＯＮ／ＯＦＦすること
ができる。
【００３５】
【実施例】
〔実施例１〕本発明の第１の実施例を図１ないし図６に
基づいて説明すれば、以下の通りになる。
【００３６】本実施例に係る電源システムは、図２に示
すように、ラインフィルタ１と、整流ブリッジ２と、ス
イッチング制御用のコントロールＩＣ３と、絶縁用のフ
ォトカプラ４と、直流安定化電源装置としてのレギュレ
ータＩＣ５と、スイッチング用のトランジスタＴｒ
1 と、高周波トランスＴと、ＯＮ／ＯＦＦ制御用のトラ
ンジスタＴｒ2 と、平滑用のコンデンサＣ1 〜Ｃ3 と、
整流用のダイオードＤ1 ・Ｄ2 と、抵抗Ｒ1 とを備えて
いる。
【００３７】この電源システムにおいて、１００Ｖの交
流電圧は、ラインフィルタ１でラインノイズが除去さ
れ、整流ブリッジ２およびコンデンサＣ1 により整流・
平滑されて直流電圧になる。この直流電圧は、コントロ
ールＩＣ３でＯＮ／ＯＦＦ制御されるトランジスタＴｒ
1 によりスイッチングされてパルス化される。さらに、
スイッチングにより得られたパルス電圧は、高周波トラ
ンジスタＴを介して出力側に伝達され、ダイオードＤ1
およびコンデンサＣ2 からなる回路と、ダイオードＤ2
およびコンデンサＣ3 からなる回路とで整流・平滑され
異なる２つの直流電圧となる。
【００３８】コンデンサＣ2 側から出力される直流電圧
は、出力電圧ＶO1となってフォトカプラ４を介してコン
トロールＩＣ３に帰還される。また、この出力電圧ＶO1
は、抵抗Ｒ1 を介してレギュレータＩＣ５の制御端子Ｃ
ＮＴ1 に入力される。一方、コンデンサＣ3 側から出力
される直流電圧は、レギュレータＩＣ５の入力端子ＩＮ
に入力される。
【００３９】レギュレータＩＣ５では、出力電圧ＶO1に
より後述する出力制御用のトランジスタＴｒ3 （図１参
照）を駆動し、コンデンサＣ3 側から出力される出力電
圧を制御して安定化した出力電圧ＶO2を得る。また、レ
ギュレータＩＣ５は、例えば、外部から供給されるＯＮ
／ＯＦＦコントロール信号によりＯＮ／ＯＦＦ回路とし
てのトランジスタＴｒ2 をＯＮ／ＯＦＦさせることによ
り、上記のトランジスタＴｒ3 を駆動するための電圧の
印加をＯＮ／ＯＦＦさせ、出力のＯＮ／ＯＦＦを行うよ
うにも構成することができる。
【００４０】レギュレータＩＣ５は、図１に示すよう
に、外部接続用の端子として入力端子ＩＮと、出力端子
ＯＵＴと、グラウンド端子ＧＮＤと、制御端子ＣＮＴ1
とを備えており、基本的な回路構成要素としてトランジ
スタＴｒ3 と、抵抗Ｒ2 〜Ｒ4と、誤差増幅器６と、基
準電圧回路７とを備えている。
【００４１】出力制御トランジスタとしてＮＰＮ形のト
ランジスタＴｒ3 は、ベースが誤差増幅器６の出力端子
に接続されるとともに、抵抗Ｒ2 を介して第１の制御端
子としての制御端子ＣＮＴ1 に接続されている。この制
御端子ＣＮＴ1 は、他の端子ＩＮ・ＯＵＴ・ＧＮＤより
耐圧が高くなるようになされており、このため、例えば
絶縁層が他の端子ＩＮ・ＯＵＴ・ＧＮＤの絶縁層より厚
く形成されている。また、トランジスタＴｒ3 は、コレ
クタが入力端子ＩＮに接続され、エミッタが出力端子Ｏ
ＵＴに接続されている。
【００４２】出力端子ＯＵＴとグラウンド端子ＧＮＤと
の間には、直列に接続されて分圧回路を構成する抵抗Ｒ
3 ・Ｒ4 が設けられている。抵抗Ｒ3 と抵抗Ｒ4 との接
続点は、誤差増幅器６の反転入力端子に接続されてい
る。
【００４３】入力端子ＩＮとグラウンド端子ＧＮＤとの
間には、基準電圧回路７が設けられている。基準電圧回
路７は、入力電圧に基づいて一定の基準電圧を発生する
回路であって、例えば、ツェナーダイオードのような定
電圧素子や定電圧回路が用いられる。この基準電圧回路
７は、誤差増幅器６の非反転入力端子に接続されてお
り、発生した定電圧をその非反転入力端子に入力するよ
うになっている。
【００４４】誤差増幅器６は、正の電源入力が入力端子
ＩＮに接続され、負の電源入力がグラウンド端子ＧＮＤ
に接続されている。この誤差増幅器６は、抵抗Ｒ3 ・Ｒ
4 により分圧された帰還電圧と、基準電圧回路７で発生
した基準電圧とを等しくするように、トランジスタＴｒ
3 のベース電流を制御してトランジスタＴｒ3 のエミッ
タ電圧すなわち出力電圧を制御するようになっている。
【００４５】また、上記のレギュレータＩＣ５には、制
御端子ＣＮＴ1 と抵抗Ｒ2 との間に電流制限手段として
の電流制限回路８が設けられている。この電流制限回路
８は、制御端子ＣＮＴ1 からトランジスタＴｒ3 のベー
スに流れ込む電流を所定の値に制限して、消費電力の増
大を抑制するようになっている。
【００４６】上記のような構成の回路を有するレギュレ
ータＩＣ５は、図３の（ａ）および（ｂ）に示すよう
に、１チップ化されたトランジスタチップ９およびＩＣ
チップ１０を有している。トランジスタチップ９は、ト
ランジスタＴｒ3 がチップ化されたものであり、ＩＣチ
ップ１０はトランジスタＴｒ3 を除く上記の素子および
回路が集積されてチップ化されたものである。上記のト
ランジスタチップ９およびＩＣチップ１０は、半田から
なる接合部１１で金属フレーム１２上にダイボンディン
グにより固着されている。
【００４７】金属フレーム１２は、一端側の中央部から
ややずれた部位が長く延びてアウターリードフレーム１
３が形成されており、この部分がグラウンド端子ＧＮＤ
となっている。また、同図において、アウターリードフ
レーム１３の左側には、出力端子ＯＵＴとなるアウター
リードフレーム１４がアウターリードフレーム１３と平
行に設けられる一方、アウターリードフレーム１３の右
側には、入力端子ＩＮとなるアウターリードフレーム１
５と、制御端子ＣＮＴ1 となるアウターリードフレーム
１６とが並んでアウターリードフレーム１３と平行に設
けられている。さらに、金属フレーム１２は、インナー
リードフレーム１７に固定されている。
【００４８】トランジスタチップ９は、コレクタとなる
コンタクト部９ａがアウターリードフレーム１５に接続
され、エミッタとなるコンタクト部９ｂがアウターリー
ドフレーム１４に接続されている。また、ＩＣチップ１
０は、接地用のコンタクト部１０ａが金属フレーム１２
に接続され、制御入力用のコンタクト部１０ｂがアウタ
ーリードフレーム１６に接続されている。上記の各接続
は、金属ワイヤ１８…でワイヤボンディングによりなさ
れている。
【００４９】各チップ９・１０、金属フレーム１２およ
びインナーリードフレーム１７は、アウターリードフレ
ーム１３〜１６の一端部とともにパッケージ１９により
被覆されている。パッケージ１９は、エポキシ樹脂等の
外装用樹脂からなっており、トランスファモールド等の
工程により形成されている。
【００５０】ここで、上記のトランジスタチップ９およ
びＩＣチップ１０の断面構造について説明する。
【００５１】図４に示すように、トランジスタチップ９
は、Ｐ形の基板２０上にＮ+ 埋込み層２１およびコレク
タとなるＮ形のエピタキシャル層２２が形成され、さら
に、このエピタキシャル層２２上にベース拡散層２３、
エミッタ拡散層２４およびコレクタ取出し層２５が形成
されてなっている。一方、ＩＣチップ１０は、基板２０
上に形成されたＮ+ 埋込み層２６およびエピタキシャル
層２２に、ベース拡散層２７、エミッタ拡散層２８およ
びコレクタ取出し層２９が形成されてなる部分を含んで
いる。また、上記のエピタキシャル層２２においては、
分離拡散層３０〜３３が設けられることにより、トラン
ジスタチップ９およびＩＣチップ１０のコレクタが互い
に分離されている。
【００５２】上記のように構成されるレギュレータＩＣ
５の動作について説明する。
【００５３】レギュレータＩＣ５は、図２および図５に
示すように、制御端子ＣＮＴ1 に抵抗Ｒ1 を介して出力
電圧ＶO1による制御電圧ＶC が印加されている。この制
御電圧ＶC は、トランジスタＴｒ2 により制御端子ＣＮ
Ｔ1 への印加がＯＮ／ＯＦＦされる。
【００５４】制御電圧ＶC は、トランジスタＴｒ3 のエ
ミッタ電圧すなわちレギュレータＩＣ５の出力電圧ＶO
（ＶO2）にベース・エミッタ間電圧を加えた電圧以上の
電圧がトランジスタＴｒ3 のベースに印加されるような
電圧に設定される。レギュレータＩＣ５の出力電圧ＶO
が例えば５Ｖである場合、制御電圧ＶC は上記の値を見
込んだ１０Ｖといった電圧が用いられる。
【００５５】トランジスタＴｒ2 がＯＦＦして制御端子
ＣＮＴ1 に上記の制御電圧ＶC が印加されると、トラン
ジスタＴｒ3 がバイアスされてＯＮする。このとき、エ
ミッタに現れる出力電圧ＶO が、抵抗Ｒ3 ・Ｒ4 により
分圧されて帰還電圧となり、誤差増幅器６に加えられる
一方、基準電圧回路７で発生した基準電圧も誤差増幅器
６に加えられる。すると、誤差増幅器６により、帰還電
圧と基準電圧との差に応じてトランジスタＴｒ3 のベー
ス電流が制御される。この結果、出力電圧ＶOは、トラ
ンジスタＴｒ1 により制御されて、抵抗Ｒ3 ・Ｒ4 の分
圧比と基準電圧とにより決まる一定電圧になる。
【００５６】また、ＯＮ／ＯＦＦコントロール信号によ
りトランジスタＴｒ2 がＯＮすると、制御端子ＣＮＴ1
に制御電圧ＶC が印加されなくなり、トランジスタＴｒ
3 がＯＦＦする。この結果、レギュレータＩＣ５の出力
がＯＦＦする。このように、トランジスタＴｒ2 のＯＮ
／ＯＦＦを制御することにより、レギュレータＩＣ５の
出力のＯＮ／ＯＦＦが可能になる。
【００５７】以上述べたように、上記のレギュレータＩ
Ｃ５は、制御端子ＣＮＴ1 に上記のように設定された制
御電圧ＶC が印加されてトランジスタＴｒ3 を動作させ
るようになっているので、入力電圧ＶINをトランジスタ
Ｔｒ3 の駆動用にも用いるレギュレータＩＣと異なり、
高い入力電圧ＶINを必要としない。例えば、出力電圧Ｖ
O が５Ｖの場合、入力電圧ＶINはトランジスタＴｒ3 の
コレクタ・エミッタ間の電圧降下分を見込んで５．５Ｖ
程度であればよい。
【００５８】それゆえ、レギュレータＩＣ５の損失を大
幅に低減させることができる。しかも、チップサイズが
小さくて安価に製造できるＮＰＮ形のトランジスタＴｒ
3 を用いているので、レギュレータＩＣ５を安価に提供
することができる。
【００５９】また、レギュレータＩＣ５には制御端子Ｃ
ＮＴ1 から流入する電流を抑制する電流制限回路８が設
けられているので、レギュレータＩＣ５の電力消費を抑
えることが可能になる。
【００６０】また、制御端子ＣＮＴ1 は、他の端子ＩＮ
・ＯＵＴ・ＧＮＤより耐圧が高くなるようになされてい
るので、レギュレータＩＣ５を制御電圧ＶC から保護す
ることができる。加えて、制御端子ＣＮＴ1 にトランジ
スタＴｒ2 を接続して、上記のようにレギュレータＩＣ
５の出力のＯＮ／ＯＦＦ制御することも可能になる。
【００６１】さらに、上記のレギュレータＩＣ５は、図
３に示すように、入力端子ＩＮと制御端子ＣＮＴ1 とが
隣接して設けられているため、図６に示すように、入力
端子ＩＮと制御端子ＣＮＴ1 とを容易に接続することが
できる。これにより、制御端子ＣＮＴ1 に入力電圧ＶIN
が印加され、従来のレギュレータＩＣと同様、入力電圧
ＶINを用いてトランジスタＴｒ3 を駆動する使い方もで
きる。したがって、単一出力の電源システムにおいても
レギュレータＩＣ５の使用が可能になる。
【００６２】このように、レギュレータＩＣ５は、制御
端子ＣＮＴ1 が設けられることにより、安価に低損失化
を実現するだけでなく、高い汎用性を備えることができ
る。
【００６３】〔実施例２〕本発明の第２の実施例を図７
ないし図９に基づいて説明すれば、以下の通りになる。
なお、本実施例において前記第１の実施例における構成
要素と同様の機能を有する構成要素については、便宜上
同一の符号を付記してその説明を省略する。
【００６４】本実施例に係る直流安定化電源装置は、図
７に示すようなレギュレータＩＣ４１である。このレギ
ュレータＩＣ４１は、制御端子ＣＮＴ2 を備えている。
【００６５】第２の制御端子としての制御端子ＣＮＴ2
は、他の端子ＩＮ・ＯＵＴ・ＧＮＤより耐圧が高くなる
ようになされており、電流制限回路８を介して誤差増幅
器６の正の電源入力に接続されている。また、制御端子
ＣＮＴ2 は、図示はしないが、前記第１の実施例におけ
るトランジスタＴｒ2 （図５参照）と同様なトランジス
タの接続が可能になっており、これにより、レギュレー
タＩＣ４１の出力のＯＮ／ＯＦＦができるように構成さ
れている。さらに、制御端子ＣＮＴ2 は、実際のＩＣパ
ッケージにおいては、入力端子ＩＮと隣接して設けられ
ている。
【００６６】上記のように構成されるレギュレータＩＣ
４１の動作について説明する。
【００６７】レギュレータＩＣ４１は、制御端子ＣＮＴ
2 に制御電圧ＶC が印加されている。誤差増幅器６は、
電源電圧すなわち制御電圧ＶC により出力電圧が有効に
変化できる範囲が決定される。このため、制御電圧ＶC
は、誤差増幅器６が、エミッタ電圧にベース・エミッタ
間電圧を加えた電圧以上の電圧をトランジスタＴｒ3の
ベースに印加しうるような電圧に設定されている。
【００６８】制御端子ＣＮＴ2 に上記の制御電圧ＶC が
印加されると、トランジスタＴｒ3がバイアスされてＯ
Ｎする。トランジスタＴｒ3 は、抵抗Ｒ3 ・Ｒ4 により
分圧された帰還電圧と基準電圧回路７の基準電圧とに基
づいて誤差増幅器６にベース電流が制御される。これに
より、出力電圧ＶO は、抵抗Ｒ3 ・Ｒ4 の分圧比と基準
電圧とにより決まる一定電圧に制御される。
【００６９】このように、本実施例のレギュレータＩＣ
４１は、誤差増幅器６の電源として入力電圧ＶINと異な
る制御電圧ＶC を用いているので、前記のレギュレータ
ＩＣ５と同様、安価に低損失化を図ることができる。
【００７０】ここで、レギュレータＩＣ４１の変形例と
して、図８と図９とにそれぞれ示すレギュレータＩＣ４
２・４３について説明する。
【００７１】レギュレータＩＣ４２は、ＮＰＮ形のトラ
ンジスタＴｒ4 を備えている。トランジスタＴｒ4 は、
エミッタがトランジスタＴｒ3 のベースに接続されてト
ランジスタＴｒ3 とダーリントン構成をなしており、コ
レクタが制御端子ＣＮＴ2 に接続され、ベースが誤差増
幅器６の出力端子に接続されている。
【００７２】このようなレギュレータＩＣ４２では、ト
ランジスタＴｒ3 ・Ｔｒ4 とがダーリントン接続されて
いるため、レギュレータＩＣ４１に比べてより大きい出
力電流を得ることができる。ただし、このレギュレータ
ＩＣ４２では、トランジスタＴｒ3 を駆動するために必
要な電圧は、トランジスタＴｒ4 のベース・エミッタ間
電圧が含まれる。したがって、制御電圧ＶC は、この電
圧を見込んだ値に設定される。
【００７３】一方、レギュレータＩＣ４３は、上記のト
ランジスタＴｒ4 に代えてＰＮＰ形のトランジスタＴｒ
5 がトランジスタＴｒ3 にダーリントン接続されている
ものである。レギュレータＩＣ４３は、トランジスタＴ
ｒ5 がＰＮＰ形であるため、誤差増幅器６がトランジス
タＴｒ5 のベースから電流を引き込むように構成され
る。このため、誤差増幅器６は、非反転入力端子が抵抗
Ｒ3 と抵抗Ｒ4 との接続点に接続され、反転入力端子が
基準電圧の出力端子に接続されている。このように構成
されるレギュレータＩＣ４３も、レギュレータＩＣ４２
と同様に、大きい出力電流を得ることができる。
【００７４】〔実施例３〕本発明の第３の実施例を図１
０ないし図１６に基づいて説明すれば、以下の通りにな
る。なお、本実施例において前記第１の実施例における
構成要素と同様の機能を有する構成要素については、便
宜上同一の符号を付記してその説明を省略する。
【００７５】本実施例に係る直流安定化電源装置は、図
１０に示すようなレギュレータＩＣ５１を備えている。
このレギュレータＩＣ５１は、制御端子ＣＮＴ3 および
駆動回路５２を備えている。第３の制御端子としての制
御端子ＣＮＴ3 は、他の端子ＩＮ・ＯＵＴ・ＧＮＤより
耐圧が高くなるようになされており、誤差増幅器６の正
の電源入力および駆動回路５２の電源入力に接続されて
いる。また、制御端子ＣＮＴ3 は、図示はしないが、前
記第１の実施例におけるトランジスタＴｒ2 （図５参
照）と同様なトランジスタの接続が可能になっており、
これにより、レギュレータＩＣ５１の出力のＯＮ／ＯＦ
Ｆができるように構成されている。さらに、制御端子Ｃ
ＮＴ3 は、実際のＩＣパッケージにおいては、入力端子
ＩＮと隣接して設けられている。
【００７６】駆動回路５２は、制御端子ＣＮＴ3 に印加
される制御電圧ＶC により動作する能動素子等を含む回
路であり、誤差増幅器６による制御に基づいてトランジ
スタＴｒ3 を駆動するようになっている。
【００７７】上記のように構成されるレギュレータＩＣ
５１の動作について説明する。
【００７８】レギュレータＩＣ５１は、制御端子ＣＮＴ
3 に制御電圧ＶC が印加されている。この制御電圧ＶC
は、駆動回路５２が、エミッタ電圧にベース・エミッタ
間電圧を加えた電圧以上の電圧をトランジスタＴｒ3 の
ベースに印加しうるような電圧に設定されている。
【００７９】制御端子ＣＮＴ3 に上記の制御電圧ＶC が
印加されると、トランジスタＴｒ3がバイアスされてＯ
Ｎする。トランジスタＴｒ3 は、誤差増幅器６による制
御に基づいて駆動回路５２によりベース電流が制御され
る。これにより、出力電圧ＶO が抵抗Ｒ3 ・Ｒ4 の分圧
比と基準電圧とにより決まる一定電圧に制御される。
【００８０】このように、本実施例のレギュレータＩＣ
５１は、駆動回路５２の電源として入力電圧ＶINと異な
る制御電圧ＶC を用いているので、前記のレギュレータ
ＩＣ５と同様、安価に低損失化を図ることができる。
【００８１】ここで、上記のレギュレータＩＣ５１の適
用例について説明する。
【００８２】図１１に示すように、このレギュレータＩ
Ｃ５１は、図１０には図示しなかったが、起動回路５３
および過電流制限回路５４を備えている。起動回路５３
は、入力電圧ＶINが所定の電圧に達すると基準電圧回路
７を動作させるようになっている。過電流制限回路５４
は、トランジスタＴｒ3 のベース電流を制限してトラン
ジスタＴｒ3 のコレクタ電流を制限することにより、ト
ランジスタＴｒ3 を過電流から保護するようになってい
る。
【００８３】レギュレータＩＣ５１は、ＣＮＴ3 に制御
電圧ＶC が印加されることにより、上記に説明したよう
に、出力電圧ＶO を一定電圧に制御する。この出力電圧
ＶOは、コンデンサＣ4 により応答性が改善されて負荷
５５に印加される。
【００８４】また、図１２に示すように、制御端子ＣＮ
Ｔ3 が接地されると、レギュレータＩＣ５１の出力をＯ
ＦＦすることができる。なお、出力のＯＮ／ＯＦＦは、
前記第１の実施例で説明したように、トランジスタＴｒ
2 （図５参照）で行うようにしてもよい。
【００８５】さらに、図１３に示すように、このレギュ
レータＩＣ５１は、制御端子ＣＮＴ3 が入力端子ＩＮに
接続されると、従来のＮＰＮ形のトランジスタを用いた
レギュレータＩＣと同様の機能を有する構成となり、単
一電源のシステムでも利用が可能になる。
【００８６】続いて、レギュレータＩＣ５１の変形例と
して、図１４と図１５と図１６とにそれぞれ示すレギュ
レータＩＣ５６・５７・５８について説明する。
【００８７】レギュレータＩＣ５６は、制御端子ＣＮＴ
3 と誤差増幅器６および駆動回路５２との間に電流制限
回路８が設けられている。レギュレータＩＣ５７は、制
御端子ＣＮＴ3 と誤差増幅器６との間に電流制限回路８
が設けられている。レギュレータＩＣ５８は、制御端子
ＣＮＴ3 と駆動回路５２との間に電流制限回路８が設け
られている。このように電流制限回路８を設けることに
より、制御端子ＣＮＴ3 から誤差増幅器６および駆動回
路５２に流れ込む電流を所定の値に制限して、消費電力
の増大を抑制するようになっている。
【００８８】〔実施例４〕本発明の第４の実施例を図１
７および図１８に基づいて説明すれば、以下の通りにな
る。なお、本実施例において前記第１および第３の実施
例における構成要素と同様の機能を有する構成要素につ
いては、便宜上同一の符号を付記してその説明を省略す
る。
【００８９】本実施例に係る直流安定化電源装置は、図
１７に示すようなレギュレータＩＣ６１である。このレ
ギュレータＩＣ６１は、前記第３の実施例におけるレギ
ュレータＩＣ５１（図１０参照）を基本にして、さらに
リセット信号発生回路６２を備えたものである。このた
め、レギュレータＩＣ６１は、リセット信号を出力する
ためのリセット端子Ｒを備えている。
【００９０】リセット信号発生回路６２は、出力端子Ｏ
ＵＴに接続されており、出力電圧ＶO が所定の電圧以下
に低下すると、それを検出してリセット信号を発生する
ようになっている。このリセット信号は、リセット端子
Ｒに出力され、外部の所要箇所に送出されるようになっ
ている。例えば、本直流安定化電源装置をマイクロコン
ピュータの電源として利用する場合、出力電圧ＶO が低
下したときに、マイクロコンピュータはリセット信号を
受けて暴走を回避する。
【００９１】レギュレータＩＣ６１は、図１８の（ａ）
および（ｂ）に示すように、１チップ化されたトランジ
スタチップ６３およびＩＣチップ６４を有している。ト
ランジスタチップ６３は、トランジスタＴｒ3 がチップ
化されたものであり、ＩＣチップ６４はトランジスタＴ
ｒ3 を除く上記の素子および回路が集積されチップ化さ
れたものである。上記のトランジスタチップ６３および
ＩＣチップ６４は、半田からなる接合部６５で金属フレ
ーム６６上にダイボンディングにより固着されている。
【００９２】金属フレーム６６は、中央部が長く延びて
形成されたアウターリードフレーム６７を有しており、
このアウターリードフレーム６７がグラウンド端子ＧＮ
Ｄとなっている。また、同図において、アウターリード
フレーム６７の左側と右側には、それぞれアウターリー
ドフレーム６８・６９と、アウターリードフレーム７０
・７１とがアウターリードフレーム６７と平行に配され
ている。
【００９３】アウターリードフレーム６７に隣接するア
ウターリードフレーム６８は出力端子ＯＵＴとなり、こ
のアウターリードフレーム６８に隣接するアウターリー
ドフレーム６９はリセット端子Ｒとなる。また、アウタ
ーリードフレーム６７に隣接するアウターリードフレー
ム７０は入力端子ＩＮとなり、このアウターリードフレ
ーム７０に隣接するアウターリードフレーム７１は制御
端子ＣＮＴ3 となる。
【００９４】トランジスタチップ６３は、コレクタとな
るコンタクト部６３ａがアウターリードフレーム７０に
接続され、エミッタとなるコンタクト部６３ｂがアウタ
ーリードフレーム６８に接続されている。また、ＩＣチ
ップ６４は、接地用のコンタクト部６４ａが金属フレー
ム６６に接続され、制御入力用のコンタクト部６４ｂが
アウターリードフレーム７１に接続され、リセット出力
用のコンタクト部６４ｃがアウターリードフレーム６９
に接続されている。上記の各接続は、金属ワイヤ７２…
でワイヤボンディングによりなされている。
【００９５】金属フレーム６６の各チップ６３・６４が
装着されている部分は、アウターリードフレーム６７〜
７１の一端部とともにパッケージ７３により被覆されて
いる。パッケージ７３は、エポキシ樹脂等の外装用樹脂
からなっており、トランスファモールド等の工程により
形成されている。
【００９６】上記のように構成されるレギュレータＩＣ
６１も前記第３の実施例のレギュレータＩＣ５２と同
様、駆動回路５２の電源として入力電圧ＶINと異なる制
御電圧ＶC を用いているので、安価に低損失化を図るこ
とができる。また、レギュレータＩＣ６１は、リセット
信号を発生するようになっているので、マイクロコンピ
ュータ応用機器等への利用が可能である。
【００９７】
【発明の効果】本発明の直流安定化電源装置は、以上の
ように、出力制御トランジスタのベースに接続され、エ
ミッタ電圧にベース・エミッタ間電圧を加えた電圧以上
の電圧を上記ベースに印加するように電圧が印加される
第１の制御端子が入力端子と個別に設けられているの
で、出力制御トランジスタを動作させるために入力電圧
を利用しなくてもよくなり、入力電圧と出力電圧との電
位差を大きくする必要がなくなる。
【００９８】本発明の他の直流安定化電源装置は、以上
のように、誤差増幅器の電源入力に接続され、上記誤差
増幅器がエミッタ電圧にベース・エミッタ間電圧を加え
た電圧以上の電圧を出力制御トランジスタのベースに印
加するように電圧が印加される第２の制御端子が入力端
子と個別に設けられている構成であるので、上記の直流
安定化電源装置と同様、入力電圧と出力電圧との電位差
を大きくする必要がなくなる。
【００９９】この直流安定化電源装置は、出力制御トラ
ンジスタにＮＰＮ形のトランジスタがダーリントン接続
される構造、または、制御トランジスタにＰＮＰ形のト
ランジスタがダーリントン接続される構造を備えること
により、大きい出力電流を得ることができる。
【０１００】本発明のさらに他の直流安定化電源装置
は、以上のように、駆動回路の電源入力に接続され、上
記駆動回路がエミッタ電圧にベース・エミッタ間電圧を
加えた電圧以上の電圧を出力制御トランジスタのベース
に印加するように電圧が印加される第３の制御端子が入
力端子と個別に設けられている構成であるので、上記の
直流安定化電源装置と同様、入力電圧と出力電圧との電
位差を大きくする必要がなくなる。
【０１０１】また、上記三者の直流安定化電源装置で
は、第１の制御端子ないし第３の制御端子から流入する
電流を制限する電流制限手段を備えることにより、第１
ないし第３の制御端子から過大な電流が流入することを
防止し、電力消費を抑制することができる。
【０１０２】さらに、上記の各直流安定化電源装置は、
第１の制御端子ないし第３の制御端子が次のような特徴
を備えることにより、それぞれに応じた利点を有するよ
うになる。
【０１０３】（１）第１の制御端子ないし第３の制御端
子の耐圧が他の端子の耐圧より高くなるようになされる
ことにより、他の端子の耐圧を高めることなく、第１の
制御端子ないし第３の制御端子に入力電圧より高い電圧
を印加することができる。それゆえ、全ての端子につい
て高耐圧化を図る必要がなく、安価な構成で入力電圧以
外の電圧による出力制御トランジスタの駆動が可能にな
る。
【０１０４】（２）第１の制御端子ないし第３の制御端
子が入力端子と接続しうるように設けられることによ
り、第１の制御端子ないし第３の制御端子と入力端子と
が接続されると、ＮＰＮ形の出力制御トランジスタを用
いた従来の直流安定化電源装置と同様の機能を有するよ
うになる。それゆえ、このような構成を採用すれば、使
用状況に応じて直流安定化電源装置に異なる機能を備え
させることができ、直流安定化電源装置の汎用性を高め
ることができる。
【０１０５】（３）（２）の場合、第１の制御端子ない
し第３の制御端子が入力端子に隣接して設けられること
により、第１の制御端子ないし第３の制御端子と入力端
子との接続が容易になる。
【０１０６】（４）ＯＮ／ＯＦＦ回路により第１の制御
端子ないし第３の制御端子に印加される電圧をＯＮ／Ｏ
ＦＦすることにより、外部から直流安定化電源装置の出
力をＯＮ／ＯＦＦすることができる。
【０１０７】上記三者の直流安定化電源装置は、このよ
うに構成すれば多様な利点を有することができるが、Ｎ
ＰＮ形の出力制御トランジスタを用いているにも関わら
ず入力電圧と出力電圧との電位差を大きくすることがな
いため、安価に低損失化を図ることができるという効果
を共通して奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るレギュレータＩＣ
の概略構成を示す回路図である。
【図２】図１のレギュレータＩＣを備えた電源システム
の構成を示す回路図である。
【図３】図１のレギュレータＩＣの内部構造を示す正面
図および側面図である。
【図４】図３のレギュレータＩＣにおけるトランジスタ
チップおよびＩＣチップの一部の構造を示す縦断面図で
ある。
【図５】図１のレギュレータＩＣの出力をＯＮ／ＯＦＦ
させる構成を示す回路図である。
【図６】図１のレギュレータＩＣにおける制御端子と入
力端子とが接続された構成を示す回路図である。
【図７】本発明の第２の実施例に係るレギュレータＩＣ
の概略構成を示す回路図である。
【図８】出力制御トランジスタにダーリントン接続され
るＮＰＮ形のトランジスタを備えた図７のレギュレータ
ＩＣの変形例を示す回路図である。
【図９】出力制御トランジスタにダーリントン接続され
るＰＮＰ形のトランジスタを備えた図７のレギュレータ
ＩＣの変形例を示す回路図である。
【図１０】本発明の第３の実施例に係るレギュレータＩ
Ｃの概略構成を示す回路図である。
【図１１】図１０のレギュレータＩＣを制御電圧により
動作させるための一例を示す回路図である。
【図１２】図１０のレギュレータＩＣの出力を停止させ
るための一例を示す回路図である。
【図１３】図１０のレギュレータＩＣを入力電圧により
動作させるための一例を示す回路図である。
【図１４】制御端子と誤差増幅器および駆動回路との間
に電流制限回路が設けられた図１０のレギュレータＩＣ
の変形例を示す回路図である。
【図１５】制御端子と誤差増幅器との間に電流制限回路
が設けられた図１０のレギュレータＩＣの変形例を示す
回路図である。
【図１６】制御端子と駆動回路との間に電流制限回路が
設けられた図１０のレギュレータＩＣの変形例を示す回
路図である。
【図１７】本発明の第４の実施例に係るレギュレータＩ
Ｃの概略構成を示す回路図である。
【図１８】図１７のレギュレータＩＣの内部構造を示す
正面図および側面図である。
【図１９】ＮＰＮ形の出力制御トランジスタを用いた従
来の直流安定化電源装置の構成を示す回路図である。
【図２０】ＰＮＰ形の出力制御トランジスタを用いた従
来の直流安定化電源装置の構成を示す回路図である。
【図２１】ＰＮＰ形の出力制御トランジスタを用いた従
来の直流安定化電源装置における縦型構造チップの構造
を示す縦断面図である。
【図２２】ＰＮＰ形の出力制御トランジスタを用いた従
来の直流安定化電源装置における横型構造チップの構造
を示す縦断面図である。
【符号の説明】
６ 誤差増幅器 ７ 基準電圧回路 ８ 電流制限回路（電流制限手段） １５・１６ アウターリードフレーム ５２ 駆動回路 ７０・７１ アウターリードフレーム Ｔｒ2 トランジスタ（ＯＮ／ＯＦＦ回路） Ｔｒ3 トランジスタ（出力制御トランジスタ） Ｔｒ4 トランジスタ（ＮＰＮ形のトランジスタ） Ｔｒ5 トランジスタ（ＰＮＰ形のトランジスタ） Ｒ3 ・Ｒ4 抵抗 ＣＮＴ1 制御端子（第１の制御端子） ＣＮＴ2 制御端子（第２の制御端子） ＣＮＴ3 制御端子（第３の制御端子） ＩＮ 入力端子

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】出力電圧を制御するＮＰＮ形の出力制御ト
    ランジスタと、制御される電圧を入力する入力端子とを
    備え、この出力制御トランジスタが出力電圧を一定電圧
    に制御するように出力電圧に基づいて上記出力制御トラ
    ンジスタのベース電流を制御するようになされるととも
    に、集積化されてなる直流安定化電源装置において、 上記出力制御トランジスタのベースに接続され、エミッ
    タ電圧にベース・エミッタ間電圧を加えた電圧以上の電
    圧を上記ベースに印加するように電圧が印加される第１
    の制御端子が上記入力端子と個別に設けられていること
    を特徴とする直流安定化電源装置。
  2. 【請求項２】出力電圧を制御するＮＰＮ形の出力制御ト
    ランジスタと、制御される電圧を入力する入力端子と、
    上記出力制御トランジスタが出力電圧を一定電圧に制御
    するように出力電圧に基づいて上記出力制御トランジス
    タのベース電流を制御する誤差増幅器とを備えるととも
    に、集積化されてなる直流安定化電源装置において、 上記誤差増幅器の電源入力に接続され、上記誤差増幅器
    がエミッタ電圧にベース・エミッタ間電圧を加えた電圧
    以上の電圧を上記出力制御トランジスタのベースに印加
    するように電圧が印加される第２の制御端子が上記入力
    端子と個別に設けられていることを特徴とする直流安定
    化電源装置。
  3. 【請求項３】ＮＰＮ形のトランジスタが設けられ、この
    トランジスタは、上記出力制御トランジスタにダーリン
    トン接続されるとともに、そのコレクタが上記第２の制
    御端子に接続されていることを特徴とする請求項２に記
    載の直流安定化電源装置。
  4. 【請求項４】ＰＮＰ形のトランジスタが設けられ、この
    トランジスタは、上記出力制御トランジスタにダーリン
    トン接続されるとともに、そのエミッタが上記第２の制
    御端子に接続されていることを特徴とする請求項２に記
    載の直流安定化電源装置。
  5. 【請求項５】出力電圧を制御するＮＰＮ形の出力制御ト
    ランジスタと、この出力制御トランジスタを駆動する駆
    動回路と、制御される電圧を入力する入力端子とを備
    え、この出力制御トランジスタが出力電圧を一定電圧に
    制御するように出力電圧に基づいて上記出力制御トラン
    ジスタのベース電流を制御するようになされるととも
    に、集積化されてなる直流安定化電源装置において、 上記駆動回路の電源入力に接続され、上記駆動回路がエ
    ミッタ電圧にベース・エミッタ間電圧を加えた電圧以上
    の電圧を上記出力制御トランジスタのベースに印加する
    ように電圧が印加される第３の制御端子が上記入力端子
    と個別に設けられていることを特徴とする直流安定化電
    源装置。
  6. 【請求項６】上記各制御端子の耐圧が他の端子の耐圧よ
    り高くなるようになされていることを特徴とする請求項
    １、請求項２または請求項５に記載の直流安定化電源装
    置。
  7. 【請求項７】上記各制御端子は上記入力端子と接続され
    うるようになされていることを特徴とする請求項１、請
    求項２または請求項５に記載の直流安定化電源装置。
  8. 【請求項８】上記各制御端子は上記入力端子に隣接して
    設けられていることを特徴とする請求項１、請求項２ま
    たは請求項５に記載の直流安定化電源装置。
  9. 【請求項９】上記各制御端子は印加される電圧をＯＮ／
    ＯＦＦするＯＮ／ＯＦＦ回路が接続されうるようになさ
    れていることを特徴とする請求項１、請求項２または請
    求項５に記載の直流安定化電源装置。
  10. 【請求項１０】上記各制御端子からの流入電流を制限す
    る電流制限手段が設けられていることを特徴とする請求
    項１、請求項２または請求項５に記載の直流安定化電源
    装置。
JP4262060A 1992-09-30 1992-09-30 直流安定化電源装置 Expired - Fee Related JP2901434B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4262060A JP2901434B2 (ja) 1992-09-30 1992-09-30 直流安定化電源装置
EP93305808A EP0590764B1 (en) 1992-09-30 1993-07-22 Direct-current stabilizer
DE69324324T DE69324324T2 (de) 1992-09-30 1993-07-22 Gleichstromstabilisator
US08/527,016 US5578960A (en) 1992-09-30 1995-09-12 Direct-current stabilizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4262060A JP2901434B2 (ja) 1992-09-30 1992-09-30 直流安定化電源装置

Publications (2)

Publication Number Publication Date
JPH06110567A true JPH06110567A (ja) 1994-04-22
JP2901434B2 JP2901434B2 (ja) 1999-06-07

Family

ID=17370474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4262060A Expired - Fee Related JP2901434B2 (ja) 1992-09-30 1992-09-30 直流安定化電源装置

Country Status (4)

Country Link
US (1) US5578960A (ja)
EP (1) EP0590764B1 (ja)
JP (1) JP2901434B2 (ja)
DE (1) DE69324324T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016026416A1 (zh) * 2014-08-19 2016-02-25 无锡华润上华半导体有限公司 低压差线性稳压器电路、芯片和电子设备

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5486778A (en) * 1993-03-10 1996-01-23 Brooktree Corporation Input buffer for translating TTL levels to CMOS levels
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
DE19521663A1 (de) * 1995-06-14 1996-12-19 Philips Patentverwaltung Integrierter Schaltkreis mit Spannungsregelschaltung
JPH0946141A (ja) * 1995-07-27 1997-02-14 Nec Eng Ltd バイアス回路
GB2309606A (en) * 1995-10-31 1997-07-30 Plessey Semiconductors Ltd Circuits for generating a current which is proportional to absolute temperature
KR100320672B1 (ko) * 1995-12-30 2002-05-13 김덕중 스위칭 제어 집적회로
JP3438803B2 (ja) * 1996-07-05 2003-08-18 富士通株式会社 電源ノイズ除去方法及び半導体装置
US5745000A (en) * 1996-08-19 1998-04-28 International Business Machines Incorporated CMOS low voltage current reference
US6066979A (en) * 1996-09-23 2000-05-23 Eldec Corporation Solid-state high voltage linear regulator circuit
JP3322145B2 (ja) * 1996-12-26 2002-09-09 株式会社村田製作所 電流制御回路
US6094075A (en) * 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
GB9721908D0 (en) * 1997-10-17 1997-12-17 Philips Electronics Nv Voltage regulator circuits and semiconductor circuit devices
KR100735440B1 (ko) * 1998-02-13 2007-10-24 로무 가부시키가이샤 반도체장치 및 자기디스크장치
JP2001147726A (ja) * 1999-09-06 2001-05-29 Seiko Instruments Inc ボルテージ・レギュレータ
US7051130B1 (en) 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US6646953B1 (en) 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
JP3540231B2 (ja) * 2000-01-31 2004-07-07 沖電気工業株式会社 クランプ回路及び非接触式通信用インターフェース回路
US6775112B1 (en) * 2000-05-12 2004-08-10 National Semiconductor Corporation Apparatus and method for improving ESD and transient immunity in shunt regulators
JP3831894B2 (ja) * 2000-08-01 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路
US6650521B2 (en) * 2000-08-09 2003-11-18 International Rectifier Corporation Voltage division method for protection against load dump conditions
DE10050761A1 (de) * 2000-10-13 2002-05-16 Infineon Technologies Ag Spannungsregelungsschaltung, insbelondere für Halbleiterspeicher
US6501305B2 (en) * 2000-12-22 2002-12-31 Texas Instruments Incorporated Buffer/driver for low dropout regulators
JP2002196830A (ja) * 2000-12-25 2002-07-12 Nec Saitama Ltd 定電圧レギュレータ及びその使用方法
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
JP4122909B2 (ja) * 2002-09-13 2008-07-23 沖電気工業株式会社 半導体装置
TWM246806U (en) * 2003-08-01 2004-10-11 Via Networking Technologies In Voltage regulator outside an IC chip
JP4445780B2 (ja) * 2004-03-02 2010-04-07 Ｏｋｉセミコンダクタ株式会社 電圧レギュレータ
GB0821628D0 (en) * 2008-11-26 2008-12-31 Innovision Res & Tech Plc Near field rf communicators
KR101005136B1 (ko) * 2009-05-29 2011-01-04 주식회사 하이닉스반도체 고전압 발생 장치
RU2488156C1 (ru) * 2012-05-24 2013-07-20 Федеральное государственное унитарное предприятие "Научно-производственное объединение автоматики имени академика Н.А. Семихатова" Стабилизатор напряжения
JP6342240B2 (ja) * 2013-08-26 2018-06-13 エイブリック株式会社 ボルテージレギュレータ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3470457A (en) * 1967-04-28 1969-09-30 Texaco Inc Voltage regulator employing cascaded operational amplifiers
CA1086426A (en) * 1975-10-13 1980-09-23 Shunji Minami Analog voltage memory device
US4008418A (en) * 1976-03-02 1977-02-15 Fairchild Camera And Instrument Corporation High voltage transient protection circuit for voltage regulators
US4393346A (en) * 1981-07-06 1983-07-12 Circuit Research Labs Voltage controlled resistor
JPH0619686B2 (ja) * 1983-08-29 1994-03-16 日本電信電話株式会社 電源回路
IT1203335B (it) * 1987-02-23 1989-02-15 Sgs Microelettronica Spa Stabilizzatore di tensione a minima caduta di tensione,atto a sopportare transitori di tensione elevati
DE3706907C2 (de) * 1987-03-04 1996-09-12 Bosch Gmbh Robert Spannungsreglervorstufe mit geringem Spannungsverlust sowie Spannungsregler mit einer solchen Vorstufe
US4933572A (en) * 1988-03-17 1990-06-12 Precision Monolithics, Inc. Dual mode voltage reference circuit and method
DE3832963A1 (de) * 1988-09-28 1990-04-12 Zueri Port Ag Verfahren zum verkleben kleberabweisender kunststoff-flaechen mittels eines klebers
FR2651343A1 (fr) * 1989-08-22 1991-03-01 Radiotechnique Compelec Circuit destine a fournir une tension de reference.
JP2689708B2 (ja) * 1990-09-18 1997-12-10 日本モトローラ株式会社 バイアス電流制御回路
US5182526A (en) * 1991-07-18 1993-01-26 Linear Technology Corporation Differential input amplifier stage with frequency compensation
JPH0546263A (ja) * 1991-08-20 1993-02-26 Pioneer Electron Corp 直流安定化電源回路
JP2914408B2 (ja) * 1991-11-29 1999-06-28 富士電機株式会社 高耐圧集積回路
US5313381A (en) * 1992-09-01 1994-05-17 Power Integrations, Inc. Three-terminal switched mode power supply integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016026416A1 (zh) * 2014-08-19 2016-02-25 无锡华润上华半导体有限公司 低压差线性稳压器电路、芯片和电子设备
US9952609B2 (en) 2014-08-19 2018-04-24 Csmc Technologies Fabi Co., Ltd. Low drop-out regulator circuit, chip and electronic device

Also Published As

Publication number Publication date
EP0590764B1 (en) 1999-04-07
US5578960A (en) 1996-11-26
DE69324324T2 (de) 1999-09-23
JP2901434B2 (ja) 1999-06-07
DE69324324D1 (de) 1999-05-12
EP0590764A1 (en) 1994-04-06

Similar Documents

Publication Publication Date Title
JPH06110567A (ja) 直流安定化電源装置
JP3131364B2 (ja) チョッパ型レギュレータ回路およびチョッパ型レギュレータｉｃ
US6888203B2 (en) Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup
JP3369134B2 (ja) Ｄｃ−ｄｃコンバータ
JP2000184698A (ja) スイッチング電源
JPH0279773A (ja) 電源制御回路
US3004226A (en) Semiconductor inverter with capacitive load means
US4417292A (en) Power amplifier protection circuit
JP3453039B2 (ja) 直流安定化電源
JP2977442B2 (ja) スイッチング電源
JP3458576B2 (ja) 直流−直流変換装置
JP3188371B2 (ja) Ｍｏｓ駆動回路
JP2563188B2 (ja) 過電流保護機能付自励形コンバータ
JP2002017084A (ja) スイッチング電源
JP3159065B2 (ja) スイッチング電源回路
JPH066712Y2 (ja) スイッチング電源
JPH049617Y2 (ja)
KR960005484B1 (ko) 티브이의 대기 전원 공급 회로
JPH06335176A (ja) 充放電電源装置
JPH03870Y2 (ja)
JPH043592Y2 (ja)
JPH0756635Y2 (ja) 自励式スイッチング電源回路
JPH10285918A (ja) スイッチング電源装置
JP2980183B2 (ja) 直流安定化電源装置
JPS6123898Y2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees