JP2977442B2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2977442B2 JP2977442B2 JP6087344A JP8734494A JP2977442B2 JP 2977442 B2 JP2977442 B2 JP 2977442B2 JP 6087344 A JP6087344 A JP 6087344A JP 8734494 A JP8734494 A JP 8734494A JP 2977442 B2 JP2977442 B2 JP 2977442B2
- Authority
- JP
- Japan
- Prior art keywords
- choke coil
- transistor
- power supply
- diode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、トランジスタ素子によ
る同期整流によって効率を改善したスイッチング電源に
関する。
る同期整流によって効率を改善したスイッチング電源に
関する。
【０００２】
【従来の技術】従来から良く使用されている基本的なス
イッチング電源としては、図２に示すようなものがあ
る。図２に示す回路は、いわゆる、他励動作、非絶縁、
降圧型のＤＣ−ＤＣコンバータである。この回路では、
先ず入力端子１に印加された入力電圧ＶINが、制御回路
３からの信号に応じてオンオフ動作するスイッチングト
ランジスタＱ１によって断続される。入力電圧ＶINを断
続することで得られた電圧は、チョークコイルＬ１とコ
ンデンサＣ２によって平滑され、出力電圧ＶO として出
力端子２より外部へ供給されることになる。
イッチング電源としては、図２に示すようなものがあ
る。図２に示す回路は、いわゆる、他励動作、非絶縁、
降圧型のＤＣ−ＤＣコンバータである。この回路では、
先ず入力端子１に印加された入力電圧ＶINが、制御回路
３からの信号に応じてオンオフ動作するスイッチングト
ランジスタＱ１によって断続される。入力電圧ＶINを断
続することで得られた電圧は、チョークコイルＬ１とコ
ンデンサＣ２によって平滑され、出力電圧ＶO として出
力端子２より外部へ供給されることになる。
【０００３】ここで、出力電圧ＶO は抵抗Ｒ１と抵抗Ｒ
２の直列回路によって分圧、検出され、出力電圧ＶO に
相当する電圧信号が制御回路３へフィードバックされ
る。制御回路３ではフィードバックされた電圧信号に応
じてスイッチングトランジスタＱ１のオンオフ動作のオ
ンデューティを変化させ、出力電圧ＶO の安定化を計る
ことになる。ただし、図２において、Ｃ１はフィルタ用
のコンデンサであり、Ｄ２は転流素子としてのダイオー
ドである。
２の直列回路によって分圧、検出され、出力電圧ＶO に
相当する電圧信号が制御回路３へフィードバックされ
る。制御回路３ではフィードバックされた電圧信号に応
じてスイッチングトランジスタＱ１のオンオフ動作のオ
ンデューティを変化させ、出力電圧ＶO の安定化を計る
ことになる。ただし、図２において、Ｃ１はフィルタ用
のコンデンサであり、Ｄ２は転流素子としてのダイオー
ドである。
【０００４】
【発明が解決しようとする課題】図２に示す回路におい
て、スイッチングトランジスタＱ１がオン状態にある
時、入力電圧ＶINによってチョークコイルＬ１に電流が
流れ、チョークコイルＬ１にエネルギーが蓄積される。
このチョークコイルＬ１に蓄積されたエネルギーは、ス
イッチングトランジスタＱ１がオフ状態となった時に、
ダイオードＤ２、チョークコイルＬ１、出力端子２の経
路で形成される電流路によって放出されることになる。
ここで、ダイオード素子には、そのＰＮ接合によって順
方向に電圧降下（順方向降下電圧ＶF ）が発生する。そ
のため、チョークコイルＬ１のエネルギー放出過程でダ
イオードＤ２に電流が流れると、ダイオードＤ２の順方
向降下電圧ＶFとダイオードＤ２を流れる電流との積に
相当する損失がダイオードＤ２に発生することになる。
て、スイッチングトランジスタＱ１がオン状態にある
時、入力電圧ＶINによってチョークコイルＬ１に電流が
流れ、チョークコイルＬ１にエネルギーが蓄積される。
このチョークコイルＬ１に蓄積されたエネルギーは、ス
イッチングトランジスタＱ１がオフ状態となった時に、
ダイオードＤ２、チョークコイルＬ１、出力端子２の経
路で形成される電流路によって放出されることになる。
ここで、ダイオード素子には、そのＰＮ接合によって順
方向に電圧降下（順方向降下電圧ＶF ）が発生する。そ
のため、チョークコイルＬ１のエネルギー放出過程でダ
イオードＤ２に電流が流れると、ダイオードＤ２の順方
向降下電圧ＶFとダイオードＤ２を流れる電流との積に
相当する損失がダイオードＤ２に発生することになる。
【０００５】この転流素子としてのダイオードＤ２に発
生する損失は、スイッチング電源の高効率化を計る上で
障害となっていた。本発明は、転流素子にダイオードに
代えてトランジスタを使用することで転流素子に発生す
る損失を低減し、また、転流素子としてのトランジスタ
の駆動を補助チョークコイルとダイオードからなる簡単
な回路で行い、小型で安価な、効率のよいスイッチング
電源を提供するものである。
生する損失は、スイッチング電源の高効率化を計る上で
障害となっていた。本発明は、転流素子にダイオードに
代えてトランジスタを使用することで転流素子に発生す
る損失を低減し、また、転流素子としてのトランジスタ
の駆動を補助チョークコイルとダイオードからなる簡単
な回路で行い、小型で安価な、効率のよいスイッチング
電源を提供するものである。
【０００６】
【課題を解決するための手段】本発明は、入力された直
流電圧を制御回路からの信号にてオンオフするスイッチ
ング素子、スイッチング素子によって断続した電圧を平
滑するチョークコイルと平滑コンデンサ、スイッチング
素子がオフ状態にある時、チョークコイルのエネルギー
放出のための電流路を形成する転流素子を備えたスイッ
チング電源において、転流素子としてのトランジスタ及
び、チョークコイルに対して並列に設けたダイオードと
補助チョークコイルの直列回路を具備し、スイッチング
素子と転流素子としてのトランジスタが相補的な動作を
行うように、補助チョークコイルに発生する電圧を転流
素子としてのトランジスタの制御端子に供給するように
したことを特徴とするスイッチング電源である。
流電圧を制御回路からの信号にてオンオフするスイッチ
ング素子、スイッチング素子によって断続した電圧を平
滑するチョークコイルと平滑コンデンサ、スイッチング
素子がオフ状態にある時、チョークコイルのエネルギー
放出のための電流路を形成する転流素子を備えたスイッ
チング電源において、転流素子としてのトランジスタ及
び、チョークコイルに対して並列に設けたダイオードと
補助チョークコイルの直列回路を具備し、スイッチング
素子と転流素子としてのトランジスタが相補的な動作を
行うように、補助チョークコイルに発生する電圧を転流
素子としてのトランジスタの制御端子に供給するように
したことを特徴とするスイッチング電源である。
【０００７】
【実施例】転流素子に発生する損失を低減し、高効率化
した本発明によるスイッチング電源の回路を図１に示
す。ただし、図１の中の図２と同じ構成要素に対しては
同一の符号を付与してある。図１に示すスイッチング電
源は以下のような回路構成としている。ここで、１と２
は高電位側の入力端子と出力端子を示しており、低電位
側の入、出力端子はアースと共通とした。入力端子１と
アースとの間にコンデンサＣ１を接続し、入力端子１を
さらにＰＮＰ型のスイッチングトランジスタＱ１のエミ
ッタと接続する。スイッチングトランジスタＱ１のベー
スを制御回路３のパルス出力端子と接続し、コレクタを
主チョークコイルＬ１を介して出力端子２と接続する。
出力端子２とアースとの間に平滑コンデンサＣ２を接続
する。
した本発明によるスイッチング電源の回路を図１に示
す。ただし、図１の中の図２と同じ構成要素に対しては
同一の符号を付与してある。図１に示すスイッチング電
源は以下のような回路構成としている。ここで、１と２
は高電位側の入力端子と出力端子を示しており、低電位
側の入、出力端子はアースと共通とした。入力端子１と
アースとの間にコンデンサＣ１を接続し、入力端子１を
さらにＰＮＰ型のスイッチングトランジスタＱ１のエミ
ッタと接続する。スイッチングトランジスタＱ１のベー
スを制御回路３のパルス出力端子と接続し、コレクタを
主チョークコイルＬ１を介して出力端子２と接続する。
出力端子２とアースとの間に平滑コンデンサＣ２を接続
する。
【０００８】出力端子２とアースとの間に抵抗Ｒ１と抵
抗Ｒ２との直列回路を接続し、抵抗Ｒ１と抵抗Ｒ２の接
続点を制御回路３の検出電圧入力端子に接続する。主チ
ョークコイルＬ１に対して並列に、ダイオードＤ１と補
助チョークコイルＬ２の直列回路を接続する。ただしこ
こで、ダイオードＤ１のアノードはチョークコイルＬ１
のスイッチングトランジスタＱ１側の一端と接続し、カ
ソードは補助チョークコイルＬ２の一端と接続するもの
とする。チョークコイルＬ１のスイッチングトランジス
タＱ１側の一端とアースとの間に、転流素子としてのＰ
ＮＰ型のトランジスタＱ２のコレクタ、エミッタを、エ
ミッタをアース側として接続する。トランジスタＱ２の
ベースは、補助チョークコイルＬ２とダイオードＤ１の
カソードとの接続点に接続する。
抗Ｒ２との直列回路を接続し、抵抗Ｒ１と抵抗Ｒ２の接
続点を制御回路３の検出電圧入力端子に接続する。主チ
ョークコイルＬ１に対して並列に、ダイオードＤ１と補
助チョークコイルＬ２の直列回路を接続する。ただしこ
こで、ダイオードＤ１のアノードはチョークコイルＬ１
のスイッチングトランジスタＱ１側の一端と接続し、カ
ソードは補助チョークコイルＬ２の一端と接続するもの
とする。チョークコイルＬ１のスイッチングトランジス
タＱ１側の一端とアースとの間に、転流素子としてのＰ
ＮＰ型のトランジスタＱ２のコレクタ、エミッタを、エ
ミッタをアース側として接続する。トランジスタＱ２の
ベースは、補助チョークコイルＬ２とダイオードＤ１の
カソードとの接続点に接続する。
【０００９】以上のような構成とした図１のスイッチン
グ電源の動作は次のようになる。制御回路３からの信号
によりスイッチングトランジスタＱ１がオン状態にある
時、入力電圧ＶINによって主チョークコイルＬ１及びダ
イオードＤ１と補助チョークコイルＬ２の直列回路に電
流が流れ、これにより出力端子２を介して外部へエネル
ギーが供給され、同時に主チョークコイルＬ１及び補助
チョークコイルＬ２にエネルギーが蓄積される。この
時、転流素子としてのトランジスタＱ２は、そのベー
ス、エミッタ間にスイッチングトランジスタＱ１とダイ
オードＤ１を介して入力電圧ＶINを受けることになる。
そのため、トランジスタＱ２のベース、エミッタ間は逆
バイアス状態となり、トランジスタＱ２はオフ状態とな
る。
グ電源の動作は次のようになる。制御回路３からの信号
によりスイッチングトランジスタＱ１がオン状態にある
時、入力電圧ＶINによって主チョークコイルＬ１及びダ
イオードＤ１と補助チョークコイルＬ２の直列回路に電
流が流れ、これにより出力端子２を介して外部へエネル
ギーが供給され、同時に主チョークコイルＬ１及び補助
チョークコイルＬ２にエネルギーが蓄積される。この
時、転流素子としてのトランジスタＱ２は、そのベー
ス、エミッタ間にスイッチングトランジスタＱ１とダイ
オードＤ１を介して入力電圧ＶINを受けることになる。
そのため、トランジスタＱ２のベース、エミッタ間は逆
バイアス状態となり、トランジスタＱ２はオフ状態とな
る。
【００１０】次に制御回路３からの信号によりスイッチ
ングトランジスタＱ１がターンオフすると、主チョーク
コイルＬ１及び補助チョークコイルＬ２にはフライバッ
ク電圧が発生する。この補助チョークコイルＬ２に発生
したフライバック電圧によってトランジスタＱ２のベー
ス、エミッタ間は順バイアス状態となり、これによりト
ランジスタＱ２はターンオンし、コレクタ、エミッタ間
を導通状態とする。すると、トランジスタＱ２のエミッ
タ、コレクタ、主チョークコイルＬ１、出力端子２の経
路で電流路が形成されることになり、主チョークコイル
Ｌ１に発生したフライバック電圧によるエネルギーはそ
の電流路によって外部へ供給されることになる。ここ
で、転流素子としてＰＮＰ型のトランジスタを使用し、
図１に示すような回路構成にすると、補助チョークコイ
ルＬ２に発生したフライバック電圧は、トランジスタＱ
２のエミッタ、ベース、補助チョークコイルＬ２、出力
端子２の経路で電流路が形成されるため、トランジスタ
Ｑ２をオン状態とするのと同時に外部へのエネルギー供
給も行う。そのため、補助チョークコイルＬ２に蓄えら
れたエネルギーも有効に利用され、スイッチング電源の
効率の向上に寄与する。
ングトランジスタＱ１がターンオフすると、主チョーク
コイルＬ１及び補助チョークコイルＬ２にはフライバッ
ク電圧が発生する。この補助チョークコイルＬ２に発生
したフライバック電圧によってトランジスタＱ２のベー
ス、エミッタ間は順バイアス状態となり、これによりト
ランジスタＱ２はターンオンし、コレクタ、エミッタ間
を導通状態とする。すると、トランジスタＱ２のエミッ
タ、コレクタ、主チョークコイルＬ１、出力端子２の経
路で電流路が形成されることになり、主チョークコイル
Ｌ１に発生したフライバック電圧によるエネルギーはそ
の電流路によって外部へ供給されることになる。ここ
で、転流素子としてＰＮＰ型のトランジスタを使用し、
図１に示すような回路構成にすると、補助チョークコイ
ルＬ２に発生したフライバック電圧は、トランジスタＱ
２のエミッタ、ベース、補助チョークコイルＬ２、出力
端子２の経路で電流路が形成されるため、トランジスタ
Ｑ２をオン状態とするのと同時に外部へのエネルギー供
給も行う。そのため、補助チョークコイルＬ２に蓄えら
れたエネルギーも有効に利用され、スイッチング電源の
効率の向上に寄与する。
【００１１】図１に示す本発明の実施例においては、転
流素子としてのトランジスタＱ２にＰＮＰ型のトランジ
スタを使用しているが、ダイオードＤ１と補助チョーク
コイルＬ２の接続構成を変えることで、転流素子にＮＰ
Ｎ型のトランジスタを使用することも可能である。ただ
し転流素子にＮＰＮ型のトランジスタを使用した場合に
は、トランジスタ素子のエミッタ、ベース間の逆耐圧特
性によってスイッチング電源装置の入力電圧ＶINが制限
を受けることになる。またこの場合、補助チョークコイ
ルＬ２に発生したフライバック電圧によるエネルギー
は、転流素子としてのトランジスタを動作させるためだ
けに使われ、外部へは供給されない。そのため、入力電
圧ＶINの適用範囲による汎用性及びスイッチング電源の
向上する効率からすると、転流素子に使用するトランジ
スタとしてはＮＰＮ型よりもＰＮＰ型の方が有利であ
る。
流素子としてのトランジスタＱ２にＰＮＰ型のトランジ
スタを使用しているが、ダイオードＤ１と補助チョーク
コイルＬ２の接続構成を変えることで、転流素子にＮＰ
Ｎ型のトランジスタを使用することも可能である。ただ
し転流素子にＮＰＮ型のトランジスタを使用した場合に
は、トランジスタ素子のエミッタ、ベース間の逆耐圧特
性によってスイッチング電源装置の入力電圧ＶINが制限
を受けることになる。またこの場合、補助チョークコイ
ルＬ２に発生したフライバック電圧によるエネルギー
は、転流素子としてのトランジスタを動作させるためだ
けに使われ、外部へは供給されない。そのため、入力電
圧ＶINの適用範囲による汎用性及びスイッチング電源の
向上する効率からすると、転流素子に使用するトランジ
スタとしてはＮＰＮ型よりもＰＮＰ型の方が有利であ
る。
【００１２】以上に述べたように本発明によれば、ダイ
オードの順方向降下電圧ＶF によって発生する損失より
もトランジスタのオン状態の飽和電圧によって発生する
損失の方がはるかに小さいので、転流素子に発生する損
失は従来のスイッチング電源よりも非常に小さくするこ
とができ、スイッチング電源の高効率化が行える。な
お、図１に示す回路において、転流素子としてのトラン
ジスタＱ２を駆動するためのダイオードＤ１と補助チョ
ークコイルＬ２の直列回路にも損失は発生するが、その
直列回路の処理するエネルギーはトランジスタＱ２にオ
ンオフ動作を行わせることのできる程度の小さなものな
ので、直列回路に発生する損失は小さい。
オードの順方向降下電圧ＶF によって発生する損失より
もトランジスタのオン状態の飽和電圧によって発生する
損失の方がはるかに小さいので、転流素子に発生する損
失は従来のスイッチング電源よりも非常に小さくするこ
とができ、スイッチング電源の高効率化が行える。な
お、図１に示す回路において、転流素子としてのトラン
ジスタＱ２を駆動するためのダイオードＤ１と補助チョ
ークコイルＬ２の直列回路にも損失は発生するが、その
直列回路の処理するエネルギーはトランジスタＱ２にオ
ンオフ動作を行わせることのできる程度の小さなものな
ので、直列回路に発生する損失は小さい。
【００１３】そのため、本発明による図１に示す回路
で、ダイオードＤ１、補助チョークコイルＬ２、トラン
ジスタＱ２に発生する損失を全て合わせても、転流素子
にダイオードを使用した従来の回路の、図２に示すダイ
オードＤ２に発生する損失よりもはるかに小さくなる。
よって、ダイオードＤ１と補助チョークコイルＬ２の直
列回路がスイッチング電源の高効率化には支障をきたす
ことは無い。また、本発明においては、転流素子として
のトランジスタＱ２を駆動するためにダイオードＤ１と
補助チョークコイルＬ２が追加接続されているが、これ
らの素子における占積率は小さく、従来のスイッチング
電源に比べて大幅にコストが上昇したり大型化すること
は無い。そのため、小型で安価な、効率の高いスイッチ
ング電源が得られることになる。
で、ダイオードＤ１、補助チョークコイルＬ２、トラン
ジスタＱ２に発生する損失を全て合わせても、転流素子
にダイオードを使用した従来の回路の、図２に示すダイ
オードＤ２に発生する損失よりもはるかに小さくなる。
よって、ダイオードＤ１と補助チョークコイルＬ２の直
列回路がスイッチング電源の高効率化には支障をきたす
ことは無い。また、本発明においては、転流素子として
のトランジスタＱ２を駆動するためにダイオードＤ１と
補助チョークコイルＬ２が追加接続されているが、これ
らの素子における占積率は小さく、従来のスイッチング
電源に比べて大幅にコストが上昇したり大型化すること
は無い。そのため、小型で安価な、効率の高いスイッチ
ング電源が得られることになる。
【００１４】
【発明の効果】以上に述べたように、本発明によるスイ
ッチング電源装置は、転流素子としてＰＮＰ型のトラン
ジスタを使用し、さらにチョークコイルに対して並列に
ダイオードと補助チョークコイルによる直列回路を設
け、スイッチング素子と転流素子としてのトランジスタ
が相補的な動作を行うように、補助チョークコイルに発
生する電圧を転流素子としてのトランジスタのベースに
供給することを特徴としている。これにより、転流素子
に発生する損失が小さくなり、高効率のスイッチング電
源を実現することができる。また、小型で高効率のスイ
ッチング電源が得られる。
ッチング電源装置は、転流素子としてＰＮＰ型のトラン
ジスタを使用し、さらにチョークコイルに対して並列に
ダイオードと補助チョークコイルによる直列回路を設
け、スイッチング素子と転流素子としてのトランジスタ
が相補的な動作を行うように、補助チョークコイルに発
生する電圧を転流素子としてのトランジスタのベースに
供給することを特徴としている。これにより、転流素子
に発生する損失が小さくなり、高効率のスイッチング電
源を実現することができる。また、小型で高効率のスイ
ッチング電源が得られる。
【図１】 本発明によるスイッチング電源の実施例の回
路図。
路図。
【図２】 従来の基本的なスイチング電源装置の回路
図。
図。
１ 入力端子 ２ 出力端子 ３ 制御回路 Ｑ１ スイッチングトランジスタ Ｑ２ 転流素子としてのトランジスタ Ｌ１ 主チョークコイル Ｌ２ 補助チョークコイル Ｄ１ ダイオード
Claims (2)
- 【請求項１】 入力された直流電圧を制御回路からの信
号にてオンオフするスイッチング素子、スイッチング素
子によって断続した電圧を平滑するチョークコイルと平
滑コンデンサ、スイッチング素子がオフ状態にある時、
チョークコイルのエネルギー放出のための電流路を形成
する転流素子を備えたスイッチング電源において、前記
転流素子としてのトランジスタ及び、前記チョークコイ
ルに対して並列に設けたダイオードと補助チョークコイ
ルの直列回路を具備し、該スイッチング素子と該転流素
子としてのトランジスタが相補的な動作を行うように、
該補助チョークコイルに発生する電圧を該転流素子とし
てのトランジスタの制御端子に供給するようにしたこと
を特徴とするスイッチング電源。 - 【請求項２】 入力された直流電圧を制御回路からの信
号にてオンオフするスイッチング素子、スイッチング素
子によって断続した電圧を平滑するチョークコイルと平
滑コンデンサ、スイッチング素子がオフ状態にある時、
チョークコイルのエネルギー放出のための電流路を形成
する転流素子を備えたスイッチング電源において、該チ
ョークコイルの該スイッチング素子側の一端とダイオー
ドのアノードを接続して該チョークコイルに対して並列
に接続した該ダイオードと補助チョークコイルによる直
列回路と、そのエミッタをアースに接続し、コレクタを
該チョークコイルのスイッチング素子側の一端に接続
し、ベースを該補助チョークコイルの該ダイオード側の
一端に接続した前記転流素子としてのＰＮＰ型のトラン
ジスタを具備することを特徴とするスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6087344A JP2977442B2 (ja) | 1994-03-31 | 1994-03-31 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6087344A JP2977442B2 (ja) | 1994-03-31 | 1994-03-31 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07274491A JPH07274491A (ja) | 1995-10-20 |
| JP2977442B2 true JP2977442B2 (ja) | 1999-11-15 |
Family
ID=13912257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6087344A Expired - Fee Related JP2977442B2 (ja) | 1994-03-31 | 1994-03-31 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2977442B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202016007136U1 (de) * | 2016-11-21 | 2018-02-22 | Tridonic Gmbh & Co Kg | Spannungswandler |
-
1994
- 1994-03-31 JP JP6087344A patent/JP2977442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07274491A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901434B2 (ja) | 直流安定化電源装置 | |
| JP3369134B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0956150A (ja) | スイッチング電源装置 | |
| KR100268201B1 (ko) | 스위칭전원장치 | |
| JP2000184698A (ja) | スイッチング電源 | |
| JP3100914B2 (ja) | スイッチング電源 | |
| JPH06276731A (ja) | 自励式ｄｃ−ｄｃコンバータ | |
| JP2977442B2 (ja) | スイッチング電源 | |
| JP3138218B2 (ja) | スイッチング電源回路 | |
| JP3242502B2 (ja) | 駆動回路 | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| JP2767782B2 (ja) | スイッチング電源装置 | |
| JP2767783B2 (ja) | スイッチング電源装置 | |
| JP2687290B2 (ja) | スイッチング電源装置 | |
| JPH09308231A (ja) | スイッチング電源 | |
| JP2835297B2 (ja) | スイッチング電源装置 | |
| JPH1014236A (ja) | 自励式スイッチング電源装置 | |
| JP3159065B2 (ja) | スイッチング電源回路 | |
| JP2687289B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3406585B2 (ja) | 自励式スイッチング電源装置 | |
| JP3008029U (ja) | ターンオフタイム改善回路 | |
| JP3457442B2 (ja) | スイッチング電源装置 | |
| EP0590716A2 (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
| JP3419343B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH07241070A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |