JP4122909B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4122909B2 JP4122909B2 JP2002268747A JP2002268747A JP4122909B2 JP 4122909 B2 JP4122909 B2 JP 4122909B2 JP 2002268747 A JP2002268747 A JP 2002268747A JP 2002268747 A JP2002268747 A JP 2002268747A JP 4122909 B2 JP4122909 B2 JP 4122909B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage dividing
- dividing resistor
- transistor
- semiconductor device
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 239000003990 capacitor Substances 0.000 claims description 90
- 239000010410 layer Substances 0.000 claims description 69
- 239000000758 substrate Substances 0.000 claims description 40
- 230000003071 parasitic effect Effects 0.000 claims description 38
- 230000003321 amplification Effects 0.000 claims description 9
- 239000011229 interlayer Substances 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 26
- 229920005591 polysilicon Polymers 0.000 description 26
- 238000010586 diagram Methods 0.000 description 14
- 239000002184 metal Substances 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 101710148027 Ribulose bisphosphate carboxylase/oxygenase activase 1, chloroplastic Proteins 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に、位相補償を要するレギュレータ回路を備える半導体装置に関する。
【０００２】
【従来の技術】
一般にレギュレータ回路は例えば図１８に示すような回路で構成される。図１８に示すレギュレータ回路は、トランジスタＭＰ０と、２つの分圧抵抗素子ＲＡ（第１分圧抵抗素子）、ＲＢ（第２分圧抵抗素子）と、差動アンプＩ１（差動演算増幅素子）と、位相補償コンデンサと、でレギュレータ回路が構成されている。
【０００３】
トランジスタＭＰ０は、そのソース及びバックバイアスがソース電源ノードＮ１（電源端子）に、ゲートはノードＮ４（差動演算増幅素子の差動出力端子）に、ドレインはレギュレート電圧出力ノードＮ５（トランジスタの出力端子）にそれぞれ接続され、ノードＮ１から入力される入力電圧から特定の出力電圧をノードＮ５に出力する。
【０００４】
分圧抵抗素子ＲＡは、一端がノードＮ３（差動演算増幅素子の非反転入力端子）と接続され、他端がノードＮ５（出力端子）と接続されている。分圧抵抗素子ＲＢは、一端がノードＮ３と接続されており、他端が接地（ＧＲＯＵＮＤ）ノード（接地端子）と接続されている。これら分圧抵抗素子ＲＡ、ＲＢは、ノードＮ５と接地ノードの間に直列接続されている。
【０００５】
差動アンプＩ１は、差動入力がリファレンス電圧入力ノードＮ２（反転入力端子）とノードＮ３（非反転入力端子）に、出力がノードＮ４（差動演算増幅素子の差動出力端子）に接続される。また、差動アンプＩ１の電源はソース電源ノードＮ１（電源端子）に、電流源はソース電流ノードＮ６に接続される。差動アンプＩ１は、基準電圧、及び前記分圧抵抗素子により分圧された電圧がそれぞれノードＮ２及びノードＮ３から入力され、差動増幅してノードＮ４からトランジスタＭＰ０のゲートに出力し、トランジスタＭＰ０の出力電圧を制御する。
【０００６】
位相補償コンデンサＣ１は、ノードＮ４とレギュレート電圧出力ノードＮ５との間に接続されている。
【０００７】
本回路は、ノードＮ１とノードＮ２に電圧が、ノードＮ６に電流が供給されると、動作を開始する。差動アンプＩ１はノードＮ３の電位がノードＮ２よりも低い時はＭＰ０のしきい電圧よりも低い電圧を、ノードＮ３の電位がノードＮ２よりも高い時はＭＰ０のしきい電圧よりも高い電圧を出力し、ＭＰ０のゲートを制御する。差動アンプＩ１、トランジスタＭＰ０、分圧抵抗素子ＲＡはフィードバックループを構成しているので、これにより、やがてノードＮ３はノードＮ２と同じ電位に収束し、ノードＮ５はＲＡとＲＢの抵抗比で決定される一定の電圧が出力されることになる。
【０００８】
位相補償コンデンサＣ１は、本回路の差動アンプＩ１、トランジスタＭＰ０、分圧抵抗素子ＲＡで構成されるフィードバックループでの、各素子における応答の遅延で生じる位相の遅れをまかなうもので、ノードＮ４とノードＮ５の間に設けることにより、ノードＮ４の応答をＮ５にいち早く伝える役割を果たしている。これにより、ＭＰ０での応答の遅れを解消し、発振防止をしている。
【０００９】
しかしながら、図１９に示すように、半導体装置では、分圧抵抗素子ＲＡ，分圧抵抗素子ＲＢ，差動増幅素子Ｉ１，トランジスタＭＰ０，位相補償コンデンサＣ１がそれぞれ独立したレイアウト領域に配置されており、位相補償コンデンサＣ１のレイアウト領域が別途設けられているため、レイアウト面積が大きくなるという問題がある。
【００１０】
このように半導体装置における各素子のレイアウト面積増大を改善する目的として、抵抗素子上に、容量素子（コンデンサ）を平面的に重ねて形成した半導体装置が提案されている（例えば特開平０５−０９０５０２号公報など）。この提案は、ＲＣフィルタ回路を構成する抵抗素子上に、容量素子（コンデンサ）を平面的に重ねて形成し、レイアウト面積の増大を改善し、半導体装置の小チップ化を目的としたものである。
【００１１】
【特許文献１】
特開平０５−０９０５０２号公報
【００１２】
【発明が解決しようとする課題】
一方、半導体装置におけるレキュレータ回路でも、上記と同様の手法で、レイアウト面積の増大を改善させることが考えられるが、このレギュレータ回路の場合、抵抗素子上に平面的に重ねて形成される位相補償コンデンサ（容量素子）の位相マージンの確保が問題になってくる。位相補償コンデンサ（容量素子）の位相マージンが低下してしまうと、レギュレータ回路の位相補償が十分に行なわれず、回路の発振が生じてしまうといった問題が生じてくる。
【００１３】
従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、レイアウト面積を小さくすると共に、位相マージンを向上させたレギュレータ回路を備える半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、本発明は、
（１） 半導体基板上に、
ソース及びドレインのいずれか一方が電源端子に接続され、他方が出力端子に接続され、前記電源端子から入力される入力電圧から特定の出力電圧を前記出力端子に出力するトランジスタと、
接地端子、及び前記トランジスタの出力端子の間に直列接続される第１分圧抵抗素子及び第２分圧抵抗素子からなる分圧抵抗素子と、
基準電圧、及び前記分圧抵抗素子により分圧された電圧がそれぞれ反転入力端子及び非反転入力端子から入力され、差動増幅して差動出力端子から前記トランジスタのゲートに出力し、前記トランジスタの出力電圧を制御する差動演算増幅素子と、
電極層を含んで構成され、応答の遅延で生じる位相の遅れを補償する位相補償コンデンサと、
を含んで構成されるレギュレータ回路を備える半導体装置であって、
前記位相補償コンデンサは、前記分圧抵抗素子上に平面的に重ねて設けられると共に、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続され、
前記トランジスタの出力端子と、前記分圧抵抗素子と、の間に容量を寄生させる、
ことを特徴とする半導体装置。
【００１５】
（１）に記載の半導体装置によれば、レギュレータ回路において、位相補償コンデンサを分圧抵抗素子上に平面的に重ねて設けると共に、位相補償コンデンサにおける前記半導体基板に近い方の電極層を前記トランジスタの出力端子と接続し、トランジスタの出力端子と、前記分圧抵抗素子と、の間に容量を寄生させることで、位相補償コンデンサとは別途に（若しくは位相補償コンデンサと共に）、この容量がトランジスタの出力端子と、差動演算増幅素子の非反転入力端子とを接続するバイパスコンデンサの役目を果たし、回路の位相を効果的に進ませる。このため、レイアウト面積を小さくできると共に、位相マージンの向上が図れる。
【００１６】
（２） 前記位相補償コンデンサは、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続されると共に、前記半導体基板に遠い方の電極層が前記差動演算増幅素子の差動出力端子と接続され、前記トランジスタの出力端子及び差動演算増幅素子の差動出力端子間に設けられていることを特徴とする前記（１）に記載の半導体装置。
【００１７】
（２）に記載の半導体装置によれば、位相補償コンデンサをトランジスタの出力端子及び差動演算増幅素子の差動出力端子間に設けると、当該位相補償コンデンサが差動演算増幅素子の出力応答の遅延で生じる位相の遅れを補償しつつ、別途、トランジスタの出力端子と分圧抵抗素子との間に寄生した容量が、差動演算増幅素子の非反転入力端子とを接続するバイパスコンデンサとして機能し、位相を効果的に進ませる。
【００１８】
（３）前記位相補償コンデンサは、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続されると共に、前記半導体基板に遠い方の電極層が前記差動演算増幅素子の非反転入力端子と接続され、前記トランジスタの出力端子及び前記差動演算増幅素子の非反転入力端子間に設けられていることを特徴とする前記（１）に記載の半導体装置。
【００１９】
（３）に記載の半導体装置によれば、位相補償コンデンサをトランジスタの出力端子及び差動演算増幅素子の非反転入力端子間に設けると、当該位相補償コンデンサが分圧抵抗素子に寄生する接合容量よる位相の遅れの影響を低減すると共に、トランジスタの出力端子と分圧抵抗素子との間に寄生した容量も、差動演算増幅素子の非反転入力端子とを接続するバイパスコンデンサとして機能して、分圧抵抗素子に寄生する接合容量よる位相の遅れの影響を低減し、より位相を効果的に進ませる。
【００２０】
（４）前記位相補償コンデンサは、前記分圧抵抗素子のうち前記トランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けられ、前記トランジスタの出力端子と、前記第１分圧抵抗素子と、の間のみに容量を寄生させる、
ことを特徴とする前記（１）に記載の半導体装置。
【００２１】
（４）に記載の半導体装置によれば、位相補償コンデンサを分圧抵抗素子のうちトランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けることで、位相を遅らせる原因となる接地端子側に接続される第２分圧抵抗素子との間に容量を寄生させず、位相を進ませるトランジスタの出力端子とトランジスタの出力端子側に接続される第１分圧抵抗素子との間のみに容量を寄生させ、回路の位相をより効果的に進ませる。
【００２２】
（５）半導体基板上に、
ソース及びドレインのいずれか一方が電源端子に接続され、他方が出力端子に接続され、前記電源端子から入力される入力電圧から特定の出力電圧を前記出力端子に出力するトランジスタと、
接地端子、及び前記トランジスタの出力端子の間に直列接続される第１分圧抵抗素子及び第２分圧抵抗素子からなる分圧抵抗素子と、
基準電圧、及び前記分圧抵抗素子により分圧された電圧がそれぞれ反転入力端子及び非反転入力端子から入力され、差動増幅して差動出力端子から前記トランジスタのゲートに出力し、前記トランジスタの出力電圧を制御する差動演算増幅素子と、
電極層間の層間膜で構成され、応答の遅延で生じる位相の遅れを補償する位相補償コンデンサと、
を含んで構成されるレギュレータ回路を備える半導体装置であって、
前記分圧抵抗素子は、前記位相補償コンデンサの半導体基板に近い方の電極層で構成され、
前記トランジスタの出力端子と、前記分圧抵抗素子と、の間に容量を寄生させる、
ことを特徴とする半導体装置。
【００２３】
（５）に記載の半導体装置によれば、位相補償コンデンサの構成電極層のうち、半導体基板に近い方の電極層を分圧抵抗素子として機能させると、コンデンサ構成電極層間の層間膜が薄いので、トランジスタの出力端子と分圧抵抗素子との間に寄生する容量は非常に大きくなり、位相マージンをより向上できると共に、位相補償コンデンサ（分圧抵抗素子）のレイアウト面積が大幅に縮小され、回路のレイアウト面積がより効果的に小さくできる。
【００２４】
（６） 前記分圧抵抗素子は、前記位相補償コンデンサの半導体基板に近い方の電極層で構成され、且つ前記位相補償コンデンサの前記半導体基板に遠い方の電極層が前記分圧抵抗素子うち前記トランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けられ、
前記トランジスタの出力端子と、前記第１分圧抵抗素子と、の間のみに容量を寄生させる、
ことを特徴とする前記（５）に記載の半導体装置。
【００２５】
（６）に記載の半導体装置によれば、位相補償コンデンサの構成電極層のうち、半導体基板に近い方の電極層を分圧抵抗素子として機能させると共に、半導体基板に遠い方の電極層を分圧抵抗素子うちトランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けることで、位相を遅らせる原因となるトランジスタの出力端子と接地端子側に接続される第２分圧抵抗素子との間に容量を寄生させず、位相を進ませるトランジスタの出力端子とトランジスタの出力端子側に接続される第１分圧抵抗素子との間のみに容量を寄生させ、回路の位相をより効果的に進ませる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００２７】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置におけるレギュレータ回路の回路図である。図２は、第１の実施の形態に係る半導体装置におけるレギュレータ回路のレイアウトイメージ図である。図３は、第１の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図４は、第１の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【００２８】
本実施形態の半導体装置は、図１〜４に示すように、トランジスタＭＰ０と、２つの分圧抵抗素子ＲＡ（第１分圧抵抗素子）、ＲＢ（第２分圧抵抗素子）と、差動アンプＩ１（差動演算増幅素子）と、位相補償コンデンサと、で構成されたレギュレータ回路を備える。
【００２９】
トランジスタＭＰ０は、そのソース及びバックバイアスがソース電源ノードＮ１（電源端子）に、ゲートはノードＮ４（差動演算増幅素子の差動出力端子）に、ドレインはレギュレート電圧出力ノードＮ５（トランジスタの出力端子）にそれぞれ接続され、ノードＮ１から入力される入力電圧から特定の出力電圧をノードＮ５に出力する。
【００３０】
分圧抵抗素子ＲＡは、一端がノードＮ３（差動演算増幅素子の非反転入力端子）と接続され、他端がノードＮ５（トランジスタの出力端子）と接続されている。分圧抵抗素子ＲＢは、一端がノードＮ３と接続されており、他端が接地ノード（接地端子：ＧＮＤ）と接続されている。これら分圧抵抗素子ＲＡ、ＲＢは、ノードＮ５と接地ノードの間に直列接続されている。
【００３１】
差動アンプＩ１は、差動入力がリファレンス電圧入力ノードＮ２（反転入力端子）とノードＮ３（非反転入力端子）に、出力がノードＮ４（差動演算増幅素子の差動出力端子）に接続される。また、差動アンプＩ１の電源はソース電源ノードＮ１（電源端子）に、電流源はソース電流ノードＮ６に接続される。差動アンプＩ１は、基準電圧、及び前記分圧抵抗素子により分圧された電圧がそれぞれノードＮ２及びノードＮ３から入力され、差動増幅してノードＮ４からトランジスタＭＰ０のゲートに出力し、トランジスタＭＰ０の出力電圧を制御する。
【００３２】
位相補償コンデンサＣ１は、ノードＮ４とレギュレート電圧出力ノードＮ５との間に接続されている。
【００３３】
また、図２に示すように、トランジスタＭＰ０及び差動アンプＩ１（差動演算増幅素子）が、それぞれ独立したレイアウト領域に形成される一方で、位相補償コンデンサＣ１は、２つの分圧抵抗素子ＲＡ、ＲＢのレイアウト領域に形成される。このように位相補償コンデンサＣ１は、２つの分圧抵抗素子ＲＡ、ＲＢ上全面にに平面的に重ねて形成されている。
【００３４】
また、図３〜４に示すように、分圧抵抗素子ＲＡ、ＲＢは、半導体基板１０に、比較的にドーパント濃度が薄く高抵抗なＮウェル或いはＰウェルなどの拡散層で屈曲させて構成（パルス波形状に形成）されており、位相補償コンデンサＣ１は、分圧抵抗素子ＲＡ、ＲＢ上全面に平面的に重ねて形成された一対の電極層としてのポリシリコン層１２（１ｐｏｌｙ）、１４（２ｐｏｌｙ）間の層間膜（例えばＮＯ2、ＳｉＯ2等）により構成されている。位相補償コンデンサＣ１は、半導体基板１０に近いポリシリコン層１２がメタル層１６からコンタクト層１８を介してノードＮ５に接続され、半導体基板１０に遠い方のポリシリコン層１４はメタル層１６からコンタクト層１８を介してノードＮ４と接続されている。
【００３５】
なお、これら分圧抵抗素子ＲＡ、ＲＢとしての拡散層上に形成されるポリサイド層は、フィールド酸化膜（例えばＮＯ ２ 、ＳｉＯ2等）を介して形成されることが好ましく、このフィールド酸化膜を厚く形成すれば、トランジスタなどの他の素子が形成されることもなく、分圧抵抗素子及び位相補償コンデンサを独立して機能させることができる。
【００３６】
本実施形態では、位相補償コンデンサＣ１を分圧抵抗素子ＲＡ、ＲＢに平面的に重ねて設けると共に、位相補償コンデンサＣ１における半導体基板１０に近い方のポリシリコン層１２をノードＮ５と接続させ、半導体基板１０に遠い方のポリシリコン層１４をノードＮ４と接続させることで、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に容量を寄生させる。仮に、位相補償コンデンサＣ１における半導体基板１０に近いポリシリコン層１２をノードＮ４と接続させ、半導体基板１０に遠い方のポリシリコン層１４をノードＮ５と接続させると、ノードＮ４と分圧抵抗素子ＲＡ、ＲＢとの間に容量が寄生するが、この寄生容量は、位相補償コンデンサＣ１の効果を低減させてしまう寄生容量である。このため、本実施形態では、位相補償コンデンサＣ１を分圧抵抗素子ＲＡ、ＲＢに平面的に重ねて設けると共に、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に容量を寄生させることで、位相補償コンデンサＣ１が差動アンプＩ１の出力応答の遅延で生じる位相の遅れを補償しつつ、別途、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に寄生する容量がノードＮ５とノードＮ３とを接続するバイパスコンデンサの役目を果たし、回路の位相を進ませる。
【００３７】
このように、本実施形態では、レイアウト面積を小さくできると共に、位相マージンの向上が図れる。しかも、位相マージンの向上がするので、位相補償コンデンサＣ１を従来必要とされた大きさよりも小さく構成することができるので、よりレイアウト面積を小さくすることもできる。
【００３８】
（第２の実施の形態）
図５は、第２の実施の形態に係る半導体装置におけるレギュレータ回路の回路図である。図６は、第２の実施の形態に係る半導体装置におけるレギュレータ回路のレイアウトイメージ図である。図７は、第２の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図８は、第２の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【００３９】
本実施形態の半導体装置は、図５〜８に示すように、第１の実施の形態に係る半導体装置に対し、各素子を、それぞれ独立したレイアウト領域に形成され、新たに位相補償コンデンサＣ２が２つの分圧抵抗素子ＲＡ、ＲＢのレイアウト領域に、分圧抵抗素子ＲＡ、ＲＢと平面的に重ねて形成されている構成である。
【００４０】
また、図７〜８に示すように、位相補償コンデンサＣ２は、分圧抵抗素子ＲＡ、ＲＢ上全面に平面的に重ねて形成された一対の電極層としてのポリシリコン層１２（１ｐｏｌｙ）、１４（２ｐｏｌｙ）間の層間膜（例えばＮＯ2、ＳｉＯ2等）により構成されている。位相補償コンデンサＣ２は、半導体基板１０に近いポリシリコン層１２がメタル層１６からコンタクト層１８を介してノードＮ５に接続され、半導体基板１０に遠い方のポリシリコン層１４はメタル層１６からコンタクト層１８を介してノードＮ３と接続されている。
【００４１】
本実施形態では、位相が遅れる大きな原因の１つである分圧抵抗素子ＲＡ、ＲＢに寄生する接合容量による影響を最小限に抑えるため、位相補償コンデンサＣ２を、ノードＮ５及びノードＮ３間を接続して、分圧抵抗素子ＲＡ、ＲＢ上全面に平面的に重ねて設ける。これにより、当該位相補償コンデンサＣ２が分圧抵抗素子に寄生する接合容量よる位相の遅れの影響を低減すると共に、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に寄生した容量も、ノードＮ５とノードＮ３とを接続するバイパスコンデンサとして機能し、分圧抵抗素子に寄生する接合容量よる位相の遅れの影響をより低減させ、より位相を効果的に進ませる。
【００４２】
また、本実施形態では、位相補償コンデンサＣ２の容量値によっては、位相補償コンデンサＣ２のみで位相マージンを向上させることが可能となり、当初必要な位相補償コンデンサＣ１の容量値を大幅に減らす、或いは位相補償コンデンサＣ１自体が不要となる場合もある。その結果、位相補償コンデンサＣ１を小さく構成する或いは無くすことができ、レイアウトサイズを減らすことができる効果が得られる。
【００４３】
（第３の実施の形態）
図９は、第３の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図１０は、第３の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【００４４】
本実施形態の半導体装置は、図９〜１０に示すように、第２の実施の形態に係る半導体装置において、位相補償コンデンサＣ２を、分圧抵抗素子ＲＡ、ＲＢのうちノードＮ５側に接続される分圧抵抗素子ＲＡ上のみに平面的に重ねて形成し、ノードＮ５と分圧抵抗素子ＲＡとの間のみに容量を寄生させる構成である。即ち、位相補償コンデンサＣ２を、分圧抵抗素子ＲＢのレイアウト領域に上に形成させず、ノードＮ５と分圧抵抗素子ＲＢとの間には容量を寄生させない構成である。
【００４５】
第２の実施の形態に係る半導体装置では、位相補償コンデンサＣ２を分圧抵抗素子ＲＡ、ＲＢ上全面に平面的に重ねて形成して、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に容量を寄生させていたが、ノードＮ５と分圧抵抗素子ＲＢとの間に寄生する容量は、ＧＲＯＵＮＤノード(接地ノード)に近くなるに従って、位相を遅らせる原因にもなっている。
【００４６】
そこで、本実施形態では、位相補償コンデンサＣ２を分圧抵抗素子ＲＡ、ＲＢのうちノードＮ５側に接続される分圧抵抗素子ＲＡ上のみに平面的に重ねて設け、位相を遅らせる原因となるＧＲＯＵＮＤノード(接地ノード)側に接続される分圧抵抗素子ＲＢとの間に容量を寄生させず、即ちＧＲＯＵＮＤノードに近い容量を除外し、位相を進ませるノードＮ５と分圧抵抗素子ＲＡとの間のみに容量を寄生させ、回路の位相をより効果的に進ませる。
【００４７】
（第４の実施の形態）
図１１は、第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図１２は、第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。図１３は、第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分回路図である。
【００４８】
本実施形態の半導体装置は、図１０〜１２に示すように、第２の実施の形態に係る半導体装置において、位相補償コンデンサＣ２の半導体基板１０に近い方のポリサイド層１２を屈曲させて形成して、分圧抵抗素子ＲＡ、ＲＢを当該ポリシリコン層１２で構成し、ノードＮ５と分圧抵抗ＲＡ、ＲＢの間に容量を寄生させている。このような構成にすると、位相補償コンデンサＣ２（ノードＮ５と分圧抵抗ＲＡ、ＲＢの間に寄生する容量も含む）は、図１３に示すように、分圧抵抗素子ＲＡ、ＲＢがｎ個に分割され、それぞれの分圧抵抗素子ＲＡ、ＲＢ（ＲＡ−１〜ＲＡ−ｎ、ＲＢ−１〜ＲＢ−ｎ）間に対して並列に、毎々設けられる構成となる。
【００４９】
本実施形態では、位相補償コンデンサＣ２を構成するポリシリコン層１２、１４のうち、半導体基板１０に近い方のポリシリコン層１２を分圧抵抗素子ＲＡ、ＲＡとして機能させると、コンデンサを構成するポリシリコン層１２、１４の層間膜が薄いので、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に寄生する容量は非常に大きくなり、位相マージンをより向上できると共に、位相補償コンデンサＣ２（分圧抵抗素子ＲＡ、ＲＢ）のレイアウト面積が大幅に縮小され、回路のレイアウト面積がより効果的に小さくできる。
【００５０】
また、上記第１〜３の実施の形態に係る半導体装置では、分圧抵抗素子ＲＡ、ＲＢをウェル（Ｗｅｌｌ）で構成していたが、この層は拡散層であり、仕上がり時の広がりの影響から抵抗図形幅及び間隔を広くする必要がある。そのため、分圧抵抗ＲＡ，ＲＢの面積が多くなってしまう。
【００５１】
これに対して本実施形態では、分圧抵抗素子ＲＡ、ＲＢをポリシリコン層で構成したことにより、拡散による仕上がり時の広がりを考慮しなくてもよく、各抵抗図形幅及び間隔が、拡散層で構成させる抵抗間隔よりも狭くすることができ、その結果、分圧抵抗素子ＲＡ、ＲＢの面積をより縮小することができる。
【００５２】
また、本実施形態では、ノードＮ５と分圧抵抗ＲＡ、ＲＢの間に寄生する容量（位相補償コンデンサＣ２）は、２つのポリシリコン層１２、１４で構成させていることから、容量値は第２の実施の形態に係る半導体装置において寄生させた容量よりも大きく、位相マージン向上効果の影響も大きくなり、その結果、位相補償コンデンサＣ１のレイアウトサイズを大幅に縮小、或いは無くすことができる。
【００５３】
（第５の実施の形態）
図１４は、第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図１５は、第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。図１６は、第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分回路図である。
【００５４】
本実施形態の半導体装置は、図１４〜１５に示すように、第４の実施の形態に係る半導体装置において、位相補償コンデンサＣ２における半導体基板１０に遠い方のポリシリコン層１４を、分圧抵抗素子ＲＡ、ＲＢのうちノードＮ５側に接続される分圧抵抗素子ＲＡ上のみに平面的に重ねて形成し、ノードＮ５と分圧抵抗ＲＡとの間のみに容量を寄生させている構成である。このような構成にすると、位相補償コンデンサＣ２（ノードＮ５と分圧抵抗ＲＡの間に寄生する容量も含む）は、図１６に示すように、分圧抵抗素子ＲＡがｎ個に分割され、それぞれの分圧抵抗素子ＲＡ（ＲＡ−１〜ＲＡ−ｎ）間に対して並列に、毎々設けられる構成となる。
【００５５】
本実施形態では、位相補償コンデンサＣ２を構成するポリシリコン層１２、１４のうち、半導体基板１０に近い方のポリシリコン層１２を分圧抵抗素子ＲＡ、ＲＢとして機能させると共に、半導体基板１０に遠い方の電極層１４を分圧抵抗素子ＲＡ、ＲＢうちノードＮ５側に接続される分圧抵抗素子ＲＡ上のみに平面的に重ねて設けることで、第３の実施の形態同様に、位相を遅らせる原因となるノードＮ５と接地端子側に接続される分圧抵抗素子ＲＢとの間に容量を寄生させず、位相を進ませるノードＮ５とノードＮ５側に接続される分圧抵抗素子ＲＡとの間のみに容量を寄生させ、回路の位相をより効果的に進ませる。
【００５６】
上記第１〜５の実施の形態に係る半導体装置では、レギュレータ回路の１つの例を使って説明したが、これに限定されず、他のレギュレータ回路でも適用可能である。
【００５７】
上記第１〜５の実施の形態に係る半導体装置では、２つのポリシリコン層間の層間膜によるコンデンサを例に説明したが、多層メタルのメタル層間膜によるコンデンサや、図１７に示すような平面的に近接して形成された２つのメタル層２０間で構成するメタルフリンジング容量にも適用可能である。
【００５８】
上記第３の実施の形態に係る半導体装置では、ポリシリコン層間の層間膜よる位相補償コンデンサＣ２を分圧抵抗素子ＲＡ（分圧抵抗素子ＲＡのレイアウト領域）上のみに構成した例を説明したが、分圧抵抗素子ＲＡと分圧抵抗素子ＲＢのノードＮ３側の一部のレイアウト領域上にも構成可能である。
【００５９】
上記第５の実施の形態に係る半導体装置では、位相補償コンデンサＣ２を構成する半導体基板に遠い方のポリシリコン層（ノードＮ５と接続されたポリシリコン層）を分圧抵抗素子ＲＡ（分圧抵抗素子のレイアウト領域）上のみに構成した例を説明したが、分圧抵抗素子ＲＡと分圧抵抗素子ＲＢのノードＮ３側の一部のレイアウト領域上にも構成可能である。
【００６０】
上記第２の実施の形態に係る半導体装置では、位相補償コンデンサＣ２を構成する半導体基板に遠い方のポリシリコン層をノードＮ５に接続した例を説明したが、ノードＮ３に接続しても適用可能である。
【００６１】
なお、上記何れの実施の形態に係る本発明の半導体装置、及びその製造方法においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
【００６２】
【発明の効果】
以上、本発明によれば、レイアウト面積を小さくすると共に、位相マージンを向上させたレギュレータ回路を備える半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 第１の実施の形態に係る半導体装置におけるレギュレータ回路の回路図である
【図２】 第１の実施の形態に係る半導体装置におけるレギュレータ回路のレイアウトイメージ図である。
【図３】 第１の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図４】 第１の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【図５】図 第２の実施の形態に係る半導体装置におけるレギュレータ回路の回路図である。
【図６】 第２の実施の形態に係る半導体装置におけるレギュレータ回路のレイアウトイメージ図である。
【図７】 第２の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図８】 第２の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図９】 第３の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図１０】 第３の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【図１１】 第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図１２】 第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【図１３】 第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分回路図である。
【図１４】 第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図１５】 第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【図１６】 第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分回路図である。
【図１７】 メタル層間で構成するメタルフリンジング容量の一例を示す平面図である。
【図１８】 レギュレーター回路の一例を示す回路図である。
【図１９】 従来の半導体装置におけるレギュレータ回路のレイアウトイメージ図である。
【符号の説明】
１０ 半導体基板
１２ ポリシリコン層
１４ ポリシリコン層
Ｃ１ 位相補償コンデンサ
Ｃ２ 位相補償コンデンサ
Ｉ１ 差動アンプ
ＭＰ０ トランジスタ
ＲＡ 分圧抵抗素子
ＲＢ 分圧抵抗素子
【発明の属する技術分野】
本発明は、半導体基板上に、位相補償を要するレギュレータ回路を備える半導体装置に関する。
【０００２】
【従来の技術】
一般にレギュレータ回路は例えば図１８に示すような回路で構成される。図１８に示すレギュレータ回路は、トランジスタＭＰ０と、２つの分圧抵抗素子ＲＡ（第１分圧抵抗素子）、ＲＢ（第２分圧抵抗素子）と、差動アンプＩ１（差動演算増幅素子）と、位相補償コンデンサと、でレギュレータ回路が構成されている。
【０００３】
トランジスタＭＰ０は、そのソース及びバックバイアスがソース電源ノードＮ１（電源端子）に、ゲートはノードＮ４（差動演算増幅素子の差動出力端子）に、ドレインはレギュレート電圧出力ノードＮ５（トランジスタの出力端子）にそれぞれ接続され、ノードＮ１から入力される入力電圧から特定の出力電圧をノードＮ５に出力する。
【０００４】
分圧抵抗素子ＲＡは、一端がノードＮ３（差動演算増幅素子の非反転入力端子）と接続され、他端がノードＮ５（出力端子）と接続されている。分圧抵抗素子ＲＢは、一端がノードＮ３と接続されており、他端が接地（ＧＲＯＵＮＤ）ノード（接地端子）と接続されている。これら分圧抵抗素子ＲＡ、ＲＢは、ノードＮ５と接地ノードの間に直列接続されている。
【０００５】
差動アンプＩ１は、差動入力がリファレンス電圧入力ノードＮ２（反転入力端子）とノードＮ３（非反転入力端子）に、出力がノードＮ４（差動演算増幅素子の差動出力端子）に接続される。また、差動アンプＩ１の電源はソース電源ノードＮ１（電源端子）に、電流源はソース電流ノードＮ６に接続される。差動アンプＩ１は、基準電圧、及び前記分圧抵抗素子により分圧された電圧がそれぞれノードＮ２及びノードＮ３から入力され、差動増幅してノードＮ４からトランジスタＭＰ０のゲートに出力し、トランジスタＭＰ０の出力電圧を制御する。
【０００６】
位相補償コンデンサＣ１は、ノードＮ４とレギュレート電圧出力ノードＮ５との間に接続されている。
【０００７】
本回路は、ノードＮ１とノードＮ２に電圧が、ノードＮ６に電流が供給されると、動作を開始する。差動アンプＩ１はノードＮ３の電位がノードＮ２よりも低い時はＭＰ０のしきい電圧よりも低い電圧を、ノードＮ３の電位がノードＮ２よりも高い時はＭＰ０のしきい電圧よりも高い電圧を出力し、ＭＰ０のゲートを制御する。差動アンプＩ１、トランジスタＭＰ０、分圧抵抗素子ＲＡはフィードバックループを構成しているので、これにより、やがてノードＮ３はノードＮ２と同じ電位に収束し、ノードＮ５はＲＡとＲＢの抵抗比で決定される一定の電圧が出力されることになる。
【０００８】
位相補償コンデンサＣ１は、本回路の差動アンプＩ１、トランジスタＭＰ０、分圧抵抗素子ＲＡで構成されるフィードバックループでの、各素子における応答の遅延で生じる位相の遅れをまかなうもので、ノードＮ４とノードＮ５の間に設けることにより、ノードＮ４の応答をＮ５にいち早く伝える役割を果たしている。これにより、ＭＰ０での応答の遅れを解消し、発振防止をしている。
【０００９】
しかしながら、図１９に示すように、半導体装置では、分圧抵抗素子ＲＡ，分圧抵抗素子ＲＢ，差動増幅素子Ｉ１，トランジスタＭＰ０，位相補償コンデンサＣ１がそれぞれ独立したレイアウト領域に配置されており、位相補償コンデンサＣ１のレイアウト領域が別途設けられているため、レイアウト面積が大きくなるという問題がある。
【００１０】
このように半導体装置における各素子のレイアウト面積増大を改善する目的として、抵抗素子上に、容量素子（コンデンサ）を平面的に重ねて形成した半導体装置が提案されている（例えば特開平０５−０９０５０２号公報など）。この提案は、ＲＣフィルタ回路を構成する抵抗素子上に、容量素子（コンデンサ）を平面的に重ねて形成し、レイアウト面積の増大を改善し、半導体装置の小チップ化を目的としたものである。
【００１１】
【特許文献１】
特開平０５−０９０５０２号公報
【００１２】
【発明が解決しようとする課題】
一方、半導体装置におけるレキュレータ回路でも、上記と同様の手法で、レイアウト面積の増大を改善させることが考えられるが、このレギュレータ回路の場合、抵抗素子上に平面的に重ねて形成される位相補償コンデンサ（容量素子）の位相マージンの確保が問題になってくる。位相補償コンデンサ（容量素子）の位相マージンが低下してしまうと、レギュレータ回路の位相補償が十分に行なわれず、回路の発振が生じてしまうといった問題が生じてくる。
【００１３】
従って、本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、レイアウト面積を小さくすると共に、位相マージンを向上させたレギュレータ回路を備える半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
上記課題は、以下の手段により解決される。即ち、本発明は、
（１） 半導体基板上に、
ソース及びドレインのいずれか一方が電源端子に接続され、他方が出力端子に接続され、前記電源端子から入力される入力電圧から特定の出力電圧を前記出力端子に出力するトランジスタと、
接地端子、及び前記トランジスタの出力端子の間に直列接続される第１分圧抵抗素子及び第２分圧抵抗素子からなる分圧抵抗素子と、
基準電圧、及び前記分圧抵抗素子により分圧された電圧がそれぞれ反転入力端子及び非反転入力端子から入力され、差動増幅して差動出力端子から前記トランジスタのゲートに出力し、前記トランジスタの出力電圧を制御する差動演算増幅素子と、
電極層を含んで構成され、応答の遅延で生じる位相の遅れを補償する位相補償コンデンサと、
を含んで構成されるレギュレータ回路を備える半導体装置であって、
前記位相補償コンデンサは、前記分圧抵抗素子上に平面的に重ねて設けられると共に、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続され、
前記トランジスタの出力端子と、前記分圧抵抗素子と、の間に容量を寄生させる、
ことを特徴とする半導体装置。
【００１５】
（１）に記載の半導体装置によれば、レギュレータ回路において、位相補償コンデンサを分圧抵抗素子上に平面的に重ねて設けると共に、位相補償コンデンサにおける前記半導体基板に近い方の電極層を前記トランジスタの出力端子と接続し、トランジスタの出力端子と、前記分圧抵抗素子と、の間に容量を寄生させることで、位相補償コンデンサとは別途に（若しくは位相補償コンデンサと共に）、この容量がトランジスタの出力端子と、差動演算増幅素子の非反転入力端子とを接続するバイパスコンデンサの役目を果たし、回路の位相を効果的に進ませる。このため、レイアウト面積を小さくできると共に、位相マージンの向上が図れる。
【００１６】
（２） 前記位相補償コンデンサは、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続されると共に、前記半導体基板に遠い方の電極層が前記差動演算増幅素子の差動出力端子と接続され、前記トランジスタの出力端子及び差動演算増幅素子の差動出力端子間に設けられていることを特徴とする前記（１）に記載の半導体装置。
【００１７】
（２）に記載の半導体装置によれば、位相補償コンデンサをトランジスタの出力端子及び差動演算増幅素子の差動出力端子間に設けると、当該位相補償コンデンサが差動演算増幅素子の出力応答の遅延で生じる位相の遅れを補償しつつ、別途、トランジスタの出力端子と分圧抵抗素子との間に寄生した容量が、差動演算増幅素子の非反転入力端子とを接続するバイパスコンデンサとして機能し、位相を効果的に進ませる。
【００１８】
（３）前記位相補償コンデンサは、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続されると共に、前記半導体基板に遠い方の電極層が前記差動演算増幅素子の非反転入力端子と接続され、前記トランジスタの出力端子及び前記差動演算増幅素子の非反転入力端子間に設けられていることを特徴とする前記（１）に記載の半導体装置。
【００１９】
（３）に記載の半導体装置によれば、位相補償コンデンサをトランジスタの出力端子及び差動演算増幅素子の非反転入力端子間に設けると、当該位相補償コンデンサが分圧抵抗素子に寄生する接合容量よる位相の遅れの影響を低減すると共に、トランジスタの出力端子と分圧抵抗素子との間に寄生した容量も、差動演算増幅素子の非反転入力端子とを接続するバイパスコンデンサとして機能して、分圧抵抗素子に寄生する接合容量よる位相の遅れの影響を低減し、より位相を効果的に進ませる。
【００２０】
（４）前記位相補償コンデンサは、前記分圧抵抗素子のうち前記トランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けられ、前記トランジスタの出力端子と、前記第１分圧抵抗素子と、の間のみに容量を寄生させる、
ことを特徴とする前記（１）に記載の半導体装置。
【００２１】
（４）に記載の半導体装置によれば、位相補償コンデンサを分圧抵抗素子のうちトランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けることで、位相を遅らせる原因となる接地端子側に接続される第２分圧抵抗素子との間に容量を寄生させず、位相を進ませるトランジスタの出力端子とトランジスタの出力端子側に接続される第１分圧抵抗素子との間のみに容量を寄生させ、回路の位相をより効果的に進ませる。
【００２２】
（５）半導体基板上に、
ソース及びドレインのいずれか一方が電源端子に接続され、他方が出力端子に接続され、前記電源端子から入力される入力電圧から特定の出力電圧を前記出力端子に出力するトランジスタと、
接地端子、及び前記トランジスタの出力端子の間に直列接続される第１分圧抵抗素子及び第２分圧抵抗素子からなる分圧抵抗素子と、
基準電圧、及び前記分圧抵抗素子により分圧された電圧がそれぞれ反転入力端子及び非反転入力端子から入力され、差動増幅して差動出力端子から前記トランジスタのゲートに出力し、前記トランジスタの出力電圧を制御する差動演算増幅素子と、
電極層間の層間膜で構成され、応答の遅延で生じる位相の遅れを補償する位相補償コンデンサと、
を含んで構成されるレギュレータ回路を備える半導体装置であって、
前記分圧抵抗素子は、前記位相補償コンデンサの半導体基板に近い方の電極層で構成され、
前記トランジスタの出力端子と、前記分圧抵抗素子と、の間に容量を寄生させる、
ことを特徴とする半導体装置。
【００２３】
（５）に記載の半導体装置によれば、位相補償コンデンサの構成電極層のうち、半導体基板に近い方の電極層を分圧抵抗素子として機能させると、コンデンサ構成電極層間の層間膜が薄いので、トランジスタの出力端子と分圧抵抗素子との間に寄生する容量は非常に大きくなり、位相マージンをより向上できると共に、位相補償コンデンサ（分圧抵抗素子）のレイアウト面積が大幅に縮小され、回路のレイアウト面積がより効果的に小さくできる。
【００２４】
（６） 前記分圧抵抗素子は、前記位相補償コンデンサの半導体基板に近い方の電極層で構成され、且つ前記位相補償コンデンサの前記半導体基板に遠い方の電極層が前記分圧抵抗素子うち前記トランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けられ、
前記トランジスタの出力端子と、前記第１分圧抵抗素子と、の間のみに容量を寄生させる、
ことを特徴とする前記（５）に記載の半導体装置。
【００２５】
（６）に記載の半導体装置によれば、位相補償コンデンサの構成電極層のうち、半導体基板に近い方の電極層を分圧抵抗素子として機能させると共に、半導体基板に遠い方の電極層を分圧抵抗素子うちトランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けることで、位相を遅らせる原因となるトランジスタの出力端子と接地端子側に接続される第２分圧抵抗素子との間に容量を寄生させず、位相を進ませるトランジスタの出力端子とトランジスタの出力端子側に接続される第１分圧抵抗素子との間のみに容量を寄生させ、回路の位相をより効果的に進ませる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
【００２７】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置におけるレギュレータ回路の回路図である。図２は、第１の実施の形態に係る半導体装置におけるレギュレータ回路のレイアウトイメージ図である。図３は、第１の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図４は、第１の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【００２８】
本実施形態の半導体装置は、図１〜４に示すように、トランジスタＭＰ０と、２つの分圧抵抗素子ＲＡ（第１分圧抵抗素子）、ＲＢ（第２分圧抵抗素子）と、差動アンプＩ１（差動演算増幅素子）と、位相補償コンデンサと、で構成されたレギュレータ回路を備える。
【００２９】
トランジスタＭＰ０は、そのソース及びバックバイアスがソース電源ノードＮ１（電源端子）に、ゲートはノードＮ４（差動演算増幅素子の差動出力端子）に、ドレインはレギュレート電圧出力ノードＮ５（トランジスタの出力端子）にそれぞれ接続され、ノードＮ１から入力される入力電圧から特定の出力電圧をノードＮ５に出力する。
【００３０】
分圧抵抗素子ＲＡは、一端がノードＮ３（差動演算増幅素子の非反転入力端子）と接続され、他端がノードＮ５（トランジスタの出力端子）と接続されている。分圧抵抗素子ＲＢは、一端がノードＮ３と接続されており、他端が接地ノード（接地端子：ＧＮＤ）と接続されている。これら分圧抵抗素子ＲＡ、ＲＢは、ノードＮ５と接地ノードの間に直列接続されている。
【００３１】
差動アンプＩ１は、差動入力がリファレンス電圧入力ノードＮ２（反転入力端子）とノードＮ３（非反転入力端子）に、出力がノードＮ４（差動演算増幅素子の差動出力端子）に接続される。また、差動アンプＩ１の電源はソース電源ノードＮ１（電源端子）に、電流源はソース電流ノードＮ６に接続される。差動アンプＩ１は、基準電圧、及び前記分圧抵抗素子により分圧された電圧がそれぞれノードＮ２及びノードＮ３から入力され、差動増幅してノードＮ４からトランジスタＭＰ０のゲートに出力し、トランジスタＭＰ０の出力電圧を制御する。
【００３２】
位相補償コンデンサＣ１は、ノードＮ４とレギュレート電圧出力ノードＮ５との間に接続されている。
【００３３】
また、図２に示すように、トランジスタＭＰ０及び差動アンプＩ１（差動演算増幅素子）が、それぞれ独立したレイアウト領域に形成される一方で、位相補償コンデンサＣ１は、２つの分圧抵抗素子ＲＡ、ＲＢのレイアウト領域に形成される。このように位相補償コンデンサＣ１は、２つの分圧抵抗素子ＲＡ、ＲＢ上全面にに平面的に重ねて形成されている。
【００３４】
また、図３〜４に示すように、分圧抵抗素子ＲＡ、ＲＢは、半導体基板１０に、比較的にドーパント濃度が薄く高抵抗なＮウェル或いはＰウェルなどの拡散層で屈曲させて構成（パルス波形状に形成）されており、位相補償コンデンサＣ１は、分圧抵抗素子ＲＡ、ＲＢ上全面に平面的に重ねて形成された一対の電極層としてのポリシリコン層１２（１ｐｏｌｙ）、１４（２ｐｏｌｙ）間の層間膜（例えばＮＯ2、ＳｉＯ2等）により構成されている。位相補償コンデンサＣ１は、半導体基板１０に近いポリシリコン層１２がメタル層１６からコンタクト層１８を介してノードＮ５に接続され、半導体基板１０に遠い方のポリシリコン層１４はメタル層１６からコンタクト層１８を介してノードＮ４と接続されている。
【００３５】
なお、これら分圧抵抗素子ＲＡ、ＲＢとしての拡散層上に形成されるポリサイド層は、フィールド酸化膜（例えばＮＯ ２ 、ＳｉＯ2等）を介して形成されることが好ましく、このフィールド酸化膜を厚く形成すれば、トランジスタなどの他の素子が形成されることもなく、分圧抵抗素子及び位相補償コンデンサを独立して機能させることができる。
【００３６】
本実施形態では、位相補償コンデンサＣ１を分圧抵抗素子ＲＡ、ＲＢに平面的に重ねて設けると共に、位相補償コンデンサＣ１における半導体基板１０に近い方のポリシリコン層１２をノードＮ５と接続させ、半導体基板１０に遠い方のポリシリコン層１４をノードＮ４と接続させることで、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に容量を寄生させる。仮に、位相補償コンデンサＣ１における半導体基板１０に近いポリシリコン層１２をノードＮ４と接続させ、半導体基板１０に遠い方のポリシリコン層１４をノードＮ５と接続させると、ノードＮ４と分圧抵抗素子ＲＡ、ＲＢとの間に容量が寄生するが、この寄生容量は、位相補償コンデンサＣ１の効果を低減させてしまう寄生容量である。このため、本実施形態では、位相補償コンデンサＣ１を分圧抵抗素子ＲＡ、ＲＢに平面的に重ねて設けると共に、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に容量を寄生させることで、位相補償コンデンサＣ１が差動アンプＩ１の出力応答の遅延で生じる位相の遅れを補償しつつ、別途、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に寄生する容量がノードＮ５とノードＮ３とを接続するバイパスコンデンサの役目を果たし、回路の位相を進ませる。
【００３７】
このように、本実施形態では、レイアウト面積を小さくできると共に、位相マージンの向上が図れる。しかも、位相マージンの向上がするので、位相補償コンデンサＣ１を従来必要とされた大きさよりも小さく構成することができるので、よりレイアウト面積を小さくすることもできる。
【００３８】
（第２の実施の形態）
図５は、第２の実施の形態に係る半導体装置におけるレギュレータ回路の回路図である。図６は、第２の実施の形態に係る半導体装置におけるレギュレータ回路のレイアウトイメージ図である。図７は、第２の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図８は、第２の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【００３９】
本実施形態の半導体装置は、図５〜８に示すように、第１の実施の形態に係る半導体装置に対し、各素子を、それぞれ独立したレイアウト領域に形成され、新たに位相補償コンデンサＣ２が２つの分圧抵抗素子ＲＡ、ＲＢのレイアウト領域に、分圧抵抗素子ＲＡ、ＲＢと平面的に重ねて形成されている構成である。
【００４０】
また、図７〜８に示すように、位相補償コンデンサＣ２は、分圧抵抗素子ＲＡ、ＲＢ上全面に平面的に重ねて形成された一対の電極層としてのポリシリコン層１２（１ｐｏｌｙ）、１４（２ｐｏｌｙ）間の層間膜（例えばＮＯ2、ＳｉＯ2等）により構成されている。位相補償コンデンサＣ２は、半導体基板１０に近いポリシリコン層１２がメタル層１６からコンタクト層１８を介してノードＮ５に接続され、半導体基板１０に遠い方のポリシリコン層１４はメタル層１６からコンタクト層１８を介してノードＮ３と接続されている。
【００４１】
本実施形態では、位相が遅れる大きな原因の１つである分圧抵抗素子ＲＡ、ＲＢに寄生する接合容量による影響を最小限に抑えるため、位相補償コンデンサＣ２を、ノードＮ５及びノードＮ３間を接続して、分圧抵抗素子ＲＡ、ＲＢ上全面に平面的に重ねて設ける。これにより、当該位相補償コンデンサＣ２が分圧抵抗素子に寄生する接合容量よる位相の遅れの影響を低減すると共に、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に寄生した容量も、ノードＮ５とノードＮ３とを接続するバイパスコンデンサとして機能し、分圧抵抗素子に寄生する接合容量よる位相の遅れの影響をより低減させ、より位相を効果的に進ませる。
【００４２】
また、本実施形態では、位相補償コンデンサＣ２の容量値によっては、位相補償コンデンサＣ２のみで位相マージンを向上させることが可能となり、当初必要な位相補償コンデンサＣ１の容量値を大幅に減らす、或いは位相補償コンデンサＣ１自体が不要となる場合もある。その結果、位相補償コンデンサＣ１を小さく構成する或いは無くすことができ、レイアウトサイズを減らすことができる効果が得られる。
【００４３】
（第３の実施の形態）
図９は、第３の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図１０は、第３の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【００４４】
本実施形態の半導体装置は、図９〜１０に示すように、第２の実施の形態に係る半導体装置において、位相補償コンデンサＣ２を、分圧抵抗素子ＲＡ、ＲＢのうちノードＮ５側に接続される分圧抵抗素子ＲＡ上のみに平面的に重ねて形成し、ノードＮ５と分圧抵抗素子ＲＡとの間のみに容量を寄生させる構成である。即ち、位相補償コンデンサＣ２を、分圧抵抗素子ＲＢのレイアウト領域に上に形成させず、ノードＮ５と分圧抵抗素子ＲＢとの間には容量を寄生させない構成である。
【００４５】
第２の実施の形態に係る半導体装置では、位相補償コンデンサＣ２を分圧抵抗素子ＲＡ、ＲＢ上全面に平面的に重ねて形成して、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に容量を寄生させていたが、ノードＮ５と分圧抵抗素子ＲＢとの間に寄生する容量は、ＧＲＯＵＮＤノード(接地ノード)に近くなるに従って、位相を遅らせる原因にもなっている。
【００４６】
そこで、本実施形態では、位相補償コンデンサＣ２を分圧抵抗素子ＲＡ、ＲＢのうちノードＮ５側に接続される分圧抵抗素子ＲＡ上のみに平面的に重ねて設け、位相を遅らせる原因となるＧＲＯＵＮＤノード(接地ノード)側に接続される分圧抵抗素子ＲＢとの間に容量を寄生させず、即ちＧＲＯＵＮＤノードに近い容量を除外し、位相を進ませるノードＮ５と分圧抵抗素子ＲＡとの間のみに容量を寄生させ、回路の位相をより効果的に進ませる。
【００４７】
（第４の実施の形態）
図１１は、第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図１２は、第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。図１３は、第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分回路図である。
【００４８】
本実施形態の半導体装置は、図１０〜１２に示すように、第２の実施の形態に係る半導体装置において、位相補償コンデンサＣ２の半導体基板１０に近い方のポリサイド層１２を屈曲させて形成して、分圧抵抗素子ＲＡ、ＲＢを当該ポリシリコン層１２で構成し、ノードＮ５と分圧抵抗ＲＡ、ＲＢの間に容量を寄生させている。このような構成にすると、位相補償コンデンサＣ２（ノードＮ５と分圧抵抗ＲＡ、ＲＢの間に寄生する容量も含む）は、図１３に示すように、分圧抵抗素子ＲＡ、ＲＢがｎ個に分割され、それぞれの分圧抵抗素子ＲＡ、ＲＢ（ＲＡ−１〜ＲＡ−ｎ、ＲＢ−１〜ＲＢ−ｎ）間に対して並列に、毎々設けられる構成となる。
【００４９】
本実施形態では、位相補償コンデンサＣ２を構成するポリシリコン層１２、１４のうち、半導体基板１０に近い方のポリシリコン層１２を分圧抵抗素子ＲＡ、ＲＡとして機能させると、コンデンサを構成するポリシリコン層１２、１４の層間膜が薄いので、ノードＮ５と分圧抵抗素子ＲＡ、ＲＢとの間に寄生する容量は非常に大きくなり、位相マージンをより向上できると共に、位相補償コンデンサＣ２（分圧抵抗素子ＲＡ、ＲＢ）のレイアウト面積が大幅に縮小され、回路のレイアウト面積がより効果的に小さくできる。
【００５０】
また、上記第１〜３の実施の形態に係る半導体装置では、分圧抵抗素子ＲＡ、ＲＢをウェル（Ｗｅｌｌ）で構成していたが、この層は拡散層であり、仕上がり時の広がりの影響から抵抗図形幅及び間隔を広くする必要がある。そのため、分圧抵抗ＲＡ，ＲＢの面積が多くなってしまう。
【００５１】
これに対して本実施形態では、分圧抵抗素子ＲＡ、ＲＢをポリシリコン層で構成したことにより、拡散による仕上がり時の広がりを考慮しなくてもよく、各抵抗図形幅及び間隔が、拡散層で構成させる抵抗間隔よりも狭くすることができ、その結果、分圧抵抗素子ＲＡ、ＲＢの面積をより縮小することができる。
【００５２】
また、本実施形態では、ノードＮ５と分圧抵抗ＲＡ、ＲＢの間に寄生する容量（位相補償コンデンサＣ２）は、２つのポリシリコン層１２、１４で構成させていることから、容量値は第２の実施の形態に係る半導体装置において寄生させた容量よりも大きく、位相マージン向上効果の影響も大きくなり、その結果、位相補償コンデンサＣ１のレイアウトサイズを大幅に縮小、或いは無くすことができる。
【００５３】
（第５の実施の形態）
図１４は、第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。図１５は、第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。図１６は、第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分回路図である。
【００５４】
本実施形態の半導体装置は、図１４〜１５に示すように、第４の実施の形態に係る半導体装置において、位相補償コンデンサＣ２における半導体基板１０に遠い方のポリシリコン層１４を、分圧抵抗素子ＲＡ、ＲＢのうちノードＮ５側に接続される分圧抵抗素子ＲＡ上のみに平面的に重ねて形成し、ノードＮ５と分圧抵抗ＲＡとの間のみに容量を寄生させている構成である。このような構成にすると、位相補償コンデンサＣ２（ノードＮ５と分圧抵抗ＲＡの間に寄生する容量も含む）は、図１６に示すように、分圧抵抗素子ＲＡがｎ個に分割され、それぞれの分圧抵抗素子ＲＡ（ＲＡ−１〜ＲＡ−ｎ）間に対して並列に、毎々設けられる構成となる。
【００５５】
本実施形態では、位相補償コンデンサＣ２を構成するポリシリコン層１２、１４のうち、半導体基板１０に近い方のポリシリコン層１２を分圧抵抗素子ＲＡ、ＲＢとして機能させると共に、半導体基板１０に遠い方の電極層１４を分圧抵抗素子ＲＡ、ＲＢうちノードＮ５側に接続される分圧抵抗素子ＲＡ上のみに平面的に重ねて設けることで、第３の実施の形態同様に、位相を遅らせる原因となるノードＮ５と接地端子側に接続される分圧抵抗素子ＲＢとの間に容量を寄生させず、位相を進ませるノードＮ５とノードＮ５側に接続される分圧抵抗素子ＲＡとの間のみに容量を寄生させ、回路の位相をより効果的に進ませる。
【００５６】
上記第１〜５の実施の形態に係る半導体装置では、レギュレータ回路の１つの例を使って説明したが、これに限定されず、他のレギュレータ回路でも適用可能である。
【００５７】
上記第１〜５の実施の形態に係る半導体装置では、２つのポリシリコン層間の層間膜によるコンデンサを例に説明したが、多層メタルのメタル層間膜によるコンデンサや、図１７に示すような平面的に近接して形成された２つのメタル層２０間で構成するメタルフリンジング容量にも適用可能である。
【００５８】
上記第３の実施の形態に係る半導体装置では、ポリシリコン層間の層間膜よる位相補償コンデンサＣ２を分圧抵抗素子ＲＡ（分圧抵抗素子ＲＡのレイアウト領域）上のみに構成した例を説明したが、分圧抵抗素子ＲＡと分圧抵抗素子ＲＢのノードＮ３側の一部のレイアウト領域上にも構成可能である。
【００５９】
上記第５の実施の形態に係る半導体装置では、位相補償コンデンサＣ２を構成する半導体基板に遠い方のポリシリコン層（ノードＮ５と接続されたポリシリコン層）を分圧抵抗素子ＲＡ（分圧抵抗素子のレイアウト領域）上のみに構成した例を説明したが、分圧抵抗素子ＲＡと分圧抵抗素子ＲＢのノードＮ３側の一部のレイアウト領域上にも構成可能である。
【００６０】
上記第２の実施の形態に係る半導体装置では、位相補償コンデンサＣ２を構成する半導体基板に遠い方のポリシリコン層をノードＮ５に接続した例を説明したが、ノードＮ３に接続しても適用可能である。
【００６１】
なお、上記何れの実施の形態に係る本発明の半導体装置、及びその製造方法においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
【００６２】
【発明の効果】
以上、本発明によれば、レイアウト面積を小さくすると共に、位相マージンを向上させたレギュレータ回路を備える半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 第１の実施の形態に係る半導体装置におけるレギュレータ回路の回路図である
【図２】 第１の実施の形態に係る半導体装置におけるレギュレータ回路のレイアウトイメージ図である。
【図３】 第１の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図４】 第１の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【図５】図 第２の実施の形態に係る半導体装置におけるレギュレータ回路の回路図である。
【図６】 第２の実施の形態に係る半導体装置におけるレギュレータ回路のレイアウトイメージ図である。
【図７】 第２の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図８】 第２の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図９】 第３の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図１０】 第３の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【図１１】 第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図１２】 第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【図１３】 第４の実施の形態に係る半導体装置におけるレギュレータ回路の部分回路図である。
【図１４】 第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分断面図である。
【図１５】 第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分平面図である。
【図１６】 第５の実施の形態に係る半導体装置におけるレギュレータ回路の部分回路図である。
【図１７】 メタル層間で構成するメタルフリンジング容量の一例を示す平面図である。
【図１８】 レギュレーター回路の一例を示す回路図である。
【図１９】 従来の半導体装置におけるレギュレータ回路のレイアウトイメージ図である。
【符号の説明】
１０ 半導体基板
１２ ポリシリコン層
１４ ポリシリコン層
Ｃ１ 位相補償コンデンサ
Ｃ２ 位相補償コンデンサ
Ｉ１ 差動アンプ
ＭＰ０ トランジスタ
ＲＡ 分圧抵抗素子
ＲＢ 分圧抵抗素子
Claims (5)
- 半導体基板上に、
ソース及びドレインのいずれか一方が電源端子に接続され、他方が出力端子に接続され、前記電源端子から入力される入力電圧から特定の出力電圧を前記出力端子に出力するトランジスタと、
接地端子、及び前記トランジスタの出力端子の間に直列接続される第１分圧抵抗素子及び第２分圧抵抗素子からなる分圧抵抗素子と、
基準電圧及び前記分圧抵抗素子により分圧された電圧がそれぞれ反転入力端子及び非反転入力端子から入力され、差動増幅して差動出力端子から前記トランジスタのゲートに出力し、前記トランジスタの出力電圧を制御する差動演算増幅素子と、
電極層間の層間膜で構成され、応答の遅延で生じる位相の遅れを補償する位相補償コンデンサと、
を含んで構成されるレギュレータ回路を備える半導体装置であって、
前記位相補償コンデンサは、前記分圧抵抗素子上に平面的に重ねて設けられると共に、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続され、
前記トランジスタの出力端子と、前記分圧抵抗素子と、の間に容量を寄生させる、
ことを特徴とする半導体装置。 - 前記位相補償コンデンサは、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続されると共に、前記半導体基板に遠い方の電極層が前記差動演算増幅素子の差動出力端子と接続され、前記トランジスタの出力端子及び差動演算増幅素子の差動出力端子間に設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記位相補償コンデンサは、前記半導体基板に近い方の電極層が前記トランジスタの出力端子と接続されると共に、前記半導体基板に遠い方の電極層が前記差動演算増幅素子の非反転入力端子と接続され、前記前記トランジスタの出力端子及び前記差動演算増幅素子の非反転入力端子間に設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記位相補償コンデンサは、前記分圧抵抗素子のうち前記トランジスタの出力端子側に接続される第１分圧抵抗素子上のみに平面的に重ねて設けられ、
前記トランジスタの出力端子と、前記第１分圧抵抗素子と、の間のみに容量を寄生させる、
ことを特徴とする請求項１に記載の半導体装置。 - 前記位相補償コンデンサの前記半導体基板に近い方の電極層が、前記半導体基板の前記分圧抵抗素子上に絶縁膜を介して形成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268747A JP4122909B2 (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
| US10/392,928 US6856123B2 (en) | 2002-09-13 | 2003-03-21 | Semiconductor device provided with regulator circuit having reduced layout area and improved phase margin |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002268747A JP4122909B2 (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111469A JP2004111469A (ja) | 2004-04-08 |
| JP4122909B2 true JP4122909B2 (ja) | 2008-07-23 |
Family
ID=32040371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002268747A Expired - Fee Related JP4122909B2 (ja) | 2002-09-13 | 2002-09-13 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6856123B2 (ja) |
| JP (1) | JP4122909B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4390620B2 (ja) * | 2004-04-30 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | ボルテージレギュレータ回路 |
| DE102005035346A1 (de) * | 2004-08-19 | 2006-03-09 | Atmel Germany Gmbh | Verlustleistungsoptimierter Hochfrequenz-Koppelkondensator und Gleichrichterschaltung |
| US9282984B2 (en) * | 2006-04-05 | 2016-03-15 | Flowcardia, Inc. | Therapeutic ultrasound system |
| JP2008211115A (ja) * | 2007-02-28 | 2008-09-11 | Ricoh Co Ltd | 半導体装置 |
| US7902907B2 (en) * | 2007-12-12 | 2011-03-08 | Micron Technology, Inc. | Compensation capacitor network for divided diffused resistors for a voltage divider |
| JP5160317B2 (ja) * | 2008-06-09 | 2013-03-13 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| CN103311961A (zh) * | 2012-03-07 | 2013-09-18 | 鸿富锦精密工业（深圳）有限公司 | 充电器指示灯电路 |
| US10354948B2 (en) | 2017-11-03 | 2019-07-16 | Qualcomm Incorporated | Lossy MIM capacitor for on-die noise reduction |
| JP7027176B2 (ja) * | 2018-01-22 | 2022-03-01 | ラピスセミコンダクタ株式会社 | 半導体装置 |
| JP6818710B2 (ja) * | 2018-03-19 | 2021-01-20 | 株式会社東芝 | 定電圧回路 |
| WO2020101918A1 (en) * | 2018-11-13 | 2020-05-22 | St. Jude Medical, Cardiology Division, Inc. | Phased array radiofrequency ablation catheter and method of its manufacture |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590502A (ja) | 1991-09-30 | 1993-04-09 | Nec Corp | 半導体装置 |
| JP2851754B2 (ja) * | 1992-07-31 | 1999-01-27 | シャープ株式会社 | 安定化電源回路用半導体集積回路 |
| JP2901434B2 (ja) * | 1992-09-30 | 1999-06-07 | シャープ株式会社 | 直流安定化電源装置 |
| US5548205A (en) * | 1993-11-24 | 1996-08-20 | National Semiconductor Corporation | Method and circuit for control of saturation current in voltage regulators |
| US5861736A (en) * | 1994-12-01 | 1999-01-19 | Texas Instruments Incorporated | Circuit and method for regulating a voltage |
| US5686820A (en) * | 1995-06-15 | 1997-11-11 | International Business Machines Corporation | Voltage regulator with a minimal input voltage requirement |
| DE69912756D1 (de) * | 1999-06-30 | 2003-12-18 | St Microelectronics Srl | Spannungsregler für eine kapazitive Last |
| US6300749B1 (en) * | 2000-05-02 | 2001-10-09 | Stmicroelectronics S.R.L. | Linear voltage regulator with zero mobile compensation |
| TW563010B (en) * | 2001-06-25 | 2003-11-21 | Em Microelectronic Marin Sa | High-voltage regulator including an external regulating device |
-
2002
- 2002-09-13 JP JP2002268747A patent/JP4122909B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-21 US US10/392,928 patent/US6856123B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004111469A (ja) | 2004-04-08 |
| US20040065899A1 (en) | 2004-04-08 |
| US6856123B2 (en) | 2005-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5097664B2 (ja) | 定電圧電源回路 | |
| JP4122909B2 (ja) | 半導体装置 | |
| JPH11231951A (ja) | 内部電圧発生回路 | |
| JP3325396B2 (ja) | 半導体集積回路 | |
| US5047731A (en) | Variable gain wideband bipolar monolithic amplifier | |
| US4538114A (en) | Differential amplifier | |
| US6388511B1 (en) | Filter circuit | |
| JP3790704B2 (ja) | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 | |
| JP2798020B2 (ja) | 半導体集積回路 | |
| JP2005142633A (ja) | 差動増幅回路および多段増幅回路 | |
| JP3381281B2 (ja) | 半導体装置 | |
| JP3121676B2 (ja) | 薄膜トランジスタ及び薄膜トランジスタを用いたスタティックｒａｍ | |
| JPH05198742A (ja) | 半導体集積回路装置 | |
| JPS5926964B2 (ja) | 基準電圧発生装置 | |
| US8134404B2 (en) | Semiconductor device that degrades leak current of a transistor | |
| US20040029332A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0728004B2 (ja) | 半導体集積回路装置 | |
| JP2003218222A (ja) | 半導体集積回路 | |
| JPS63246018A (ja) | 遅延回路 | |
| JP2004274463A (ja) | 差動電子回路 | |
| JP2004296880A (ja) | Ｍｏｓ半導体装置 | |
| JP2006041232A (ja) | 高周波回路 | |
| JPH10336014A (ja) | 論理回路 | |
| JPH0595233A (ja) | Ｍｏｓ集積回路のカレントミラー回路装置 | |
| JPS6221072Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080421 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4122909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |