JP3790704B2 - 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 - Google Patents
高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 Download PDFInfo
- Publication number
- JP3790704B2 JP3790704B2 JP2001384257A JP2001384257A JP3790704B2 JP 3790704 B2 JP3790704 B2 JP 3790704B2 JP 2001384257 A JP2001384257 A JP 2001384257A JP 2001384257 A JP2001384257 A JP 2001384257A JP 3790704 B2 JP3790704 B2 JP 3790704B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- diode
- gate
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信回路等で用いる高周波信号用トランジスタの出力信号の位相を調整する位相調整回路、及び、当該位相調整回路を備える半導体集積回路に関する。
【０００２】
【従来の技術】
トランジスタのゲートのしきい値電圧ＶＴＨは、温度上昇に伴い増加する。しきい値電圧ＶＴＨが増加した場合、これに応じてゲートに印加する制御信号のＨｉｇｈレベルの電位も増加しなければ当該トランジスタは正常にオンせず、当該トランジスタの出力信号を用いる後段の回路が適切に動作しない。
【０００３】
従来、ゲートに入力される制御信号のレベルが温度によらず一定の場合であっても、トランジスタを正常にオンさせるため、温度上昇と共に増加する補償電圧をゲートに印加する温度補償回路が提案されている。
【０００４】
図１４は、温度Ｔ１においてゲートのしきい値電圧ＶＴＨ＝−１．５Ｖのデプレッション形のｎチャンネル電解効果トランジスタ１００と、当該トランジスタ１００のゲートに温度補償回路１０を接続した状態を示す図である。トランジスタ１００のドレイン電極には電源電圧Ｖｃｃが印加され、ソース電極は接地されている。また、トランジスタ１００のドレイン電極には、高周波回路２００が接続されている。
【０００５】
温度補償回路１０は、負荷回路１１と抵抗１２とを直列に接続し、負荷回路１１と抵抗１２とを接続する線の中間点Ｐ１をトランジスタ１００のゲートに接続したいわゆる抵抗分割回路である。具体的には、負荷回路１１は、順方向に直列に接続された３つのダイオード１１ａ，１１ｂ，１１ｃで構成される。負荷回路１１側の端子１３には、Ｖｇ１＝−１Ｖが印加され、抵抗１２側の端子１４にはＶｇ２＝−５Ｖが印加される。負荷回路１１の抵抗値Ｒｄは、温度上昇に伴い上昇する。これは、順方向接続された各ダイオード１１ａ，１１ｂ，１１ｃの抵抗値が温度の上昇に伴い増加するためである。
【０００６】
温度上昇に伴う負荷回路１１の抵抗値Ｒｄの増加により、中間点Ｐ１の電位、即ち、トランジスタ１００のゲートに印加される補償電圧が増加する。ここで、当該補償電圧の温度上昇に対する変化率を、トランジスタ１００のゲートのしきい値電圧ＶＴＨの温度上昇に対する変化率と同じになるように設定しておくことで、トランジスタ１００のゲートに入力されるＨｉｇｈレベルの制御信号の電位が温度によらず一定の場合であっても、常にトランジスタ１００を正常にオンすることができる。
【０００７】
【発明が解決しようとする課題】
上述するように、温度補償回路１０は、温度の上昇に伴い増加する補償電圧をトランジスタ１００のゲートに印加する。ところが、上記温度補償回路１０を備えるトランジスタ１００を高周波信号用トランジスタとして使用する場合、ゲートに印加する電圧の増加に伴う空乏層容量の増加による出力信号の位相のずれが問題となる。これは、トランジスタ１００の出力信号の位相のずれが大きくなると、後段に接続する高周波回路２００が誤作動するからである。
【０００８】
従来、高周波信号用トランジスタの出力信号の位相のずれを修正する回路としては、バラクタダイオードを用いた位相温度補償型高周波増幅器（特開平３−２５８００８号公報、以下、第１文献という。）、ダイオードを使用した二次非対称波形歪みの低減回路（特開平１１−７４３６７号公報、以下、第２文献という。）、及び、サイドゲートを用いたピーキング回路（特開平１−１３７７１３号公報、以下、第３文献という。）等がある。
【０００９】
上記第１文献に開示されるバラクタダイオードを用いた位相温度補償型高周波増幅器は、バラクタダイオードへの印加電圧を正特性サーミスタを備える抵抗分割回路を利用して温度制御し、当該バラクタダイオードの容量を変化させることにより、トランジスタの温度変化に伴う位相の変化を修正するものである。周知のようにバラクタダイオードの容量の印加電圧に対する特性は、ｐｎ接合の状態で決まる。即ち、バラクタダイオードの容量は、階段接合の場合には印加電圧の平方根に反比例して変化し、傾斜接合の場合には印加電圧の立方根に反比例して変化する。これに対して、トランジスタの温度補償によるゲートへの印加電圧の増加に伴う空乏層容量の変化は、温度に比例している（第１文献の第３図に点線で示すグラフを参照）。このため、実際には、補償後の位相は、第１文献の第３図に実線で示すように一定にはならない。また、上述するように、本増幅器は、正特性サーミスタを備える抵抗分割回路によりバラクタダイオードの印加電圧を制御するが、バラクタダイオードだけでなく、当該抵抗分割回路分をも設けることから、当該増幅器を備える半導体集積回路のチップ面積が大きくなるといった問題が生じる。
【００１０】
第２文献に開示されるダイオードを使用した二次非対称波形歪みの低減回路は、トランジスタの等価回路上に現れる等価ダイオードに、並列かつ逆極性となるように別のダイオードを接続し、当該別のダイオードに上記等価ダイオードの受けるゲート・ドレイン間の電位差と同等の逆バイアスを与える。これにより両方のダイオードの容量変化を互いに打ち消し合い、トランジスタの出力信号の二次対称性を向上させるものである。しかし、当該回路は、トランジスタの温度補償によるゲートのしきい値電圧ＶＴＨの増加による出力信号の位相のずれに対処するものではない。即ち、第２文献には、温度変化に伴う位相のずれを調整する回路について何ら記載されていない。
【００１１】
第３の文献に開示されるサイドゲートを用いたピーキング回路は、ある一定の温度の雰囲気において、トランジスタから出力された信号の位相をサイドゲートを用いたピーキング回路で補正するものであり、温度上昇によるゲートのしきい値電圧ＶＴＨの増加に伴う出力信号の位相のずれに対処するものではない。従って、第３文献には、温度変化に伴う位相のずれを調整する回路について何ら記載されていない。なお、文中に記載されている自動補償回路（３）とは、サイドゲートを設けたことにより生じるトランジスタの特性への影響を補償する回路である。
【００１２】
本発明は、温度補償等が原因で高周波信号用トランジスタのゲートに印加される電圧が増加した場合であっても、当該トランジスタから出力される信号の位相を安定させる位相調整回路、及び、当該位相調整回路を備える半導体集積回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の高周波信号用トランジスタの位相調整回路は、高周波信号用トランジスタの出力信号の位相を調整する位相調整回路であって、該回路は、ダイオードとトランスミッションラインとの直列回路であり、トランジスタのゲートに対して、ダイオードが順方向となるように一端が接続され、且つ、ゲート側の電位が高くなるように、他端に定電圧が印加されており、定電圧の値と、ダイオードの両端に印加される電圧に対する該ダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする。
【００１４】
請求項２記載の半導体集積回路は、１以上の高周波信号用トランジスタを備える半導体集積回路であって、１以上のトランジスタに、出力信号の位相を調整する位相調整回路を備えており、位相調整回路は、レイアウトパターン上で、カソードを共有して直列接続されている２つのダイオードで構成され、且つ、トランジスタのソースと共通のバイアホールに接続されている集積回路であり、トランジスタのゲートに対して一端が接続されると共に、ゲート側の電位が高くなるように、他端に定電圧が印加されており、定電圧の値と、２つのダイオードの両端に印加される電圧に対する該２つのダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする。
【００１８】
【発明の実施の形態】
（１）発明の概要
本発明の高周波信号用トランジスタの位相調整回路は、高周波信号用トランジスタのゲートに当該ゲートの制御信号線と共に並列に接続され、両端の電位差によりリアクタンス分を有するインピーダンスが変化する、例えば、ダイオード等の回路素子を備えると共に、上記トランジスタのゲートに印加される電圧の上昇に応じて上記回路素子に印加する電圧をリアクタンス分が減る方向に調節する電圧制御回路とで構成され、上記回路素子のインピーダンスに上記トランジスタの空乏層容量ＣＧＳを加算したリアクタンス分の値が、上記トランジスタの出力信号を利用する後段の回路を正常動作させるものであることを特徴とする。ここで、”後段の回路を正常動作させる”とは、後段の回路から見て出力信号の位相が実質的に一定であるとみなせるレベルに調整されていることを言う。
【００１９】
上記構成の位相調整回路では、トランジスタのゲートに印加される電圧が、例えば、温度補償回路により増加した場合であっても、増加前と同じ位相の信号を後段に出力することができる。
【００２０】
また、上記構成の位相調整回路を備える半導体集積回路は、トランジスタから出力された信号の位相を調整する場合に比べて、チップサイズを小さくすることができる。これは、上記位相調整回路の場合、トランジスタのゲートに印加される電圧の上昇に応じて上記回路素子に印加する電圧をリアクタンス分が減る方向に調節する電圧制御回路を備えるだけであるのに対し、トランジスタの出力信号の位相を調整する場合、基準信号との位相のずれ量を検出する回路と、検出した位相のずれ量だけ基準値に戻すための回路が必要になるためである。
【００２１】
以下、上記特徴を具備する実施の形態１乃至３に係る位相調整回路２０，３０，４０について添付の図面を参照しつつ説明する。
【００２２】
（２）実施の形態１
図１は、トランジスタ１００のゲートに、実施の形態１に係る高周波信号用トランジスタの位相調整回路２０、及び、周知の温度補償回路１０を接続した状態を示す図である。トランジスタ１００は、温度Ｔ１においてしきい値電圧ＶＴＨ＝−１．５Ｖのデプレッション型のｎチャンネル電解効果トランジスタである。トランジスタ１００のドレイン電極には電源電圧Ｖｃｃが印加され、ソース電極は接地されている。また、トランジスタ１００のドレイン電極には、高周波回路２００が接続されている。ゲートより伸びる端子１０１には、制御信号が入力される。図２のグラフに示すように、当該トランジスタ１００のしきい値電圧ＶＴＨは、温度がＴ１からＴ２に上昇した場合に−１．５Ｖから−１．０Ｖに増加する。
【００２３】
以下、簡単に温度補償回路１０の構成及び動作の説明をした後に、実施の形態１に係る位相調整回路２０の構成及び動作について詳細に説明する。
【００２４】
温度補償回路１０は、温度上昇に伴い抵抗値Ｒｄの上昇する負荷回路１１と抵抗１２とを直列に接続し、負荷回路１１と抵抗１２とを接続する線の中間点Ｐ１をトランジスタ１００のゲートに接続したいわゆる抵抗分割回路である。負荷回路１１は、順方向に直列に接続された３つのダイオード１１ａ，１１ｂ，１１ｃで構成される。負荷回路１１側の端子１３には、Ｖｇ１＝−１Ｖが印加され、抵抗１２側の端子１４にはＶｇ２＝−５Ｖが印加される。
【００２５】
図３のグラフに示すように、負荷回路１１の抵抗値Ｒｄは、Ｔ１からＴ２への温度上昇に伴いＲｄ１からＲｄ２へと増加する。これにより、図４のグラフに示すように、中間点Ｐ１の電位、即ち、トランジスタ１００のゲートに印加される補償電圧が０．５Ｖだけ増加する。当該補償電圧の温度上昇に対する変化率を、トランジスタ１００のゲートのしきい値電圧ＶＴＨの温度上昇に対する変化率と同じになるように設定することで、トランジスタ１００のゲートに入力されるＨｉｇｈレベルの制御信号の電位が温度によらず一定の場合であっても、常にトランジスタ１００を正常にオンすることができる。
【００２６】
ところが、Ｔ１からＴ２への温度上昇によりトランジスタ１００のゲートに印加される補償電圧（中間点Ｐ１の電位）が０．５Ｖだけ増加すると、図５のグラフに示すように、トランジスタ１００のゲート・ソース間の寄生容量もＣＧＳ１からＣＧＳ２へと増加する。
【００２７】
以下に説明する位相調整回路２０は、温度上昇に伴う上記寄生容量ＣＧＳの増加量と同じだけ、逆に回路インピーダンスのリアクタンス分（容量Ｃｄ）を減少させ、上記寄生容量ＣＧＳと上記回路インピーダンスのリアクタンス分（容量Ｃｄ）の合計が常に一定となるように働くことを特徴とする（図９を参照）。
【００２８】
位相調整回路２０は、高周波信号用のトランジスタ１００のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、トランジスタ１００のゲートにカソードの接続されたダイオード２１を備える。
【００２９】
また、位相調整回路２０は、上記トランジスタ１００のゲートに印加される電圧の上昇に応じて上記ダイオード２１に印加する電圧をリアクタンス分が減少する方向に調整する電圧制御回路として、上記ダイオード２１のカソードをゲートに接続し、かつ、ゲート側の電位が高くなるように、アノード側の端子２２にＶｇ３＝−３Ｖを印加する回路を備える。
【００３０】
上記構成において、ダイオード２１は、トランジスタ１００の出力を利用する後段の高周波回路２００が正常に動作するように、トランジスタ１００のゲートに印加される電圧の増加に伴い増える空乏層容量（ＣＧＳ）との合計が実質的に一定となる率で容量値（Ｃｄ）が減少するものを採用する。
【００３１】
図６は、温度上昇に伴う、位相調整回路２０のダイオード２１の端部ａと端部ｂとの電位差Ｖａｂ変化を示すグラフである。図示するように、電位差Ｖａｂは、温度Ｔ１時に１．５Ｖであるのに対し、温度Ｔ２（但し、Ｔ２＞Ｔ１）時には２．０Ｖと増加する。これは、温度上昇に伴う温度補償回路１０の働きにより、トランジスタ１００のゲートに印加される電圧が増加したためである。
【００３２】
図７は、ダイオード２１の電位差Ｖａｂの値の増加に伴う逆接続されたダイオード２１の空乏層容量Ｃｄの変化を示すグラフである。図示するように、電位差Ｖａｂが１．５Ｖから２．０Ｖに増加した場合、空乏層容量Ｃｄは、Ｃｄ１からＣｄ２（但し、Ｃｄ２＞Ｃｄ１）へと減少する。これは、逆接続、逆バイアスされたｐｉｎダイオードの周知の特性による。
【００３３】
図８は、温度上昇に伴うダイオード２１の空乏層容量Ｃｄの変化を示すグラフである。図示するように、温度Ｔ１の時の空乏層容量Ｃｄ１に対し、温度Ｔ２（但し、Ｔ２＞Ｔ１）の時の空乏層容量Ｃｄ２は減少している。これは、温度上昇に伴う温度補償回路１０の働きにより、トランジスタ１００のゲートに印加される電圧が増加してダイオード２１の電位差Ｖａｂが増加したためである。
【００３４】
図９は、温度上昇に伴うダイオード２１の空乏層容量Ｃｄとトランジスタ１００の空乏層容量ＣＧＳの合計を示すグラフである。図示するように、適切な電圧Ｖａｂ−空乏層容量Ｃｄ特性を持つダイオードを採用することで、温度変化によらず、容量Ｃｄと容量ＣＧＳの合計値を常に一定にすることができる。
【００３５】
ここで、”容量Ｃｄと容量ＣＧＳ合計値が常に一定”とは、上記合計値により生じる位相のずれが、トランジスタ１００の出力信号を用いる後段の高周波回路２００が正常に動作し得る範囲内にあることを意味する。以下に説明する実施の形態２，３の位相調整回路３０，４０についても同じである。
【００３６】
半導体集積回路内に温度補償回路１０及び位相調整回路２０を備えるトランジスタ１００を設ける場合、トランジスタ１００から出力された信号の位相を調整する場合に比べて、チップサイズを小さくすることができる。位相調整回路２０の場合、トランジスタ１００のゲートに印加される電圧の変化に応じてゲートに逆接続されたダイオード２１に印加する逆バイアス電圧を調節する回路を備えるだけであるのに対し、トランジスタ１００の出力信号の位相を調整する場合、基準信号との位相のずれ量を検出する回路と、検出した位相のずれ量だけ基準値に戻すための回路が必要になるためである。以下に説明する実施の形態２，３の位相調整回路３０，４０を備えるトランジスタ１００を半導体集積回路上に設ける場合にも同じことがいえる。
【００３７】
（３）実施の形態２
図１０は、トランジスタ１００のゲートに、実施の形態２に係る高周波信号用トランジスタの位相調整回路３０、及び、周知の温度補償回路１０を接続した状態を示す図である。トランジスタ１００のドレイン電極には電源電圧Ｖｃｃが印加され、ソース電極は接地されている。また、トランジスタ１００のドレイン電極には、高周波回路２００が接続されている。ゲートより伸びる端子１０１には、制御信号が入力される。
【００３８】
位相調整回路３０は、高周波信号用のトランジスタ１００のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、いわゆるローデットライン型位相器を利用するものである。ローデットライン型位相器３０は、ゲート側にカソードを向けたダイオード３１及びトランスミッションライン３２を直列に接続したものである。
【００３９】
また、位相調整回路３０は、上記トランジスタ１００のゲートに印加される電圧の上昇に応じて上記ダイオード２１に印加する電圧をリアクタンス分が減少する方向に調節する電圧制御回路として、トランスミッションライン３２の端子３４をトランジスタ１００のゲートに接続し、ダイオードのアノード側の端子３１にＶｇ３＝−３Ｖを印加する回路を備える。
【００４０】
実施の形態２に係る位相調整回路３０は、実施の形態１に係る位相調整回路２０のダイオード２１の位相機能に、トランスミッションライン３２のリアクタンス分による位相調節機能を加えたものであり、当該構成を採用することで、温度Ｔ１時にトランジスタ１００の出力する信号の位相を後段の高周波回路２００の要求に応じて調節することができるようになる。
【００４１】
なお、ダイオード３１とトランスミッションライン３２の順序は逆でも良い。
【００４２】
（４）実施の形態３
図１１は、トランジスタ１００のゲートに、実施の形態３に係る高周波信号用トランジスタの位相調整回路４０、及び、周知の温度補償回路１０を接続した状態を示す図である。トランジスタ１００のドレイン電極には電源電圧Ｖｃｃが印加され、ソース電極は接地されている。また、トランジスタ１００のドレイン電極には、高周波回路２００が接続されている。ゲートより伸びる端子１０１には、制御信号が入力される。
【００４３】
位相調整回路４０は、高周波信号用のトランジスタ１００のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、２つのダイオード４１及び４２のカソード同士を接続したものを採用する。２つのダイオード４１及び４２のカソードをレイアウトパターン上で共有化することで、半導体集積回路上に設計する際のレイアウトサイズの減少を図る。
【００４４】
また、位相調整回路４０は、上記トランジスタ１００のゲートに印加される電圧の上昇に応じて上記ダイオード４１に印加する電圧をリアクタンス分が減少する方向に調節する電圧制御回路として、上記ダイオード４２のアノードをゲートに接続し、かつ、ゲート側の電位が高くなるように、上記ダイオード４１のアノード側の端子４３にＶｇ３＝−３Ｖを印加する回路を備える。
【００４５】
図１２の（ａ）は、実施の形態１に係る高周波信号用トランジスタの位相調整回路２０のダイオード２１と、トランジスタ１００との接続状態を示す図であり、（ｂ）は、ダイオード２１及びトランジスタ１００のレイアウトパターンを示す図である。図１２の（ｂ）に示すように、当回路では２つのバイアホール１１０及び１１１が必要になる。
【００４６】
図１３の（ａ）は、実施の形態３に係る高周波信号用トランジスタの位相調整回路４０のダイオード４１，４２と、トランジスタ１００との接続状態を示す図であり、（ｂ）は、ダイオード４１，４２及びトランジスタ１００のレイアウトパターンを示す図である。図１３の（ｂ）に示すように、当該回路では、２つのダイオード４１，４２のカソードを共有化することで、１つのバイアホール１１２でレイアウト設計を行うことができる。
【００４７】
図１２の（ｂ）と図１３の（ｂ）を比較参照すれば、実施の形態３の位相調整回路４０の方が、ダイオード４１及び４２の２つのカソードを共有化したことによりバイアホール１つ分だけレイアウトサイズを小さくできることが解る。
【００４８】
以上に説明するように、実施の形態１乃至３に説明した高周波信号用トランジスタの位相調整回路２０，３０，４０を利用すれば、温度補償回路１０の働きによりトランジスタ１００のゲートに印加される電圧が増加した場合であっても、空乏層容量を一定に維持して出力信号の位相のずれを抑え、当該出力信号を利用する後段の回路を正常に動作することができる。
【００４９】
【発明の効果】
請求項１記載の高周波信号用トランジスタの位相調整装置は、ゲートに順方向接続されたダイオードの位相調節機能に、トランスミッションラインのリアクタンス分による位相調節機能を加えた構成を採用することにより、温度補償等が原因で生じるゲート印加電圧の変化よりも、より大きなゲート印加電圧の変化に対応し、トランジスタから出力される信号の位相を実質一定にすることができるだけでなく、トランジスタの出力する信号の位相を、後段の高周波回路の要求に応じて調節することができる。
【００５０】
請求項２記載の半導体集積回路は、カソードを共有化した２つのダイオードで構成されている位相調整回路を採用することにより、ゲートに印加する電圧が変化しても、トランジスタから出力される信号の位相を実質一定にすることができるだけでなく、半導体集積回路内において、レイアウトパターン上でトランジスタと１つのバイアホールを共有して、チップ面積の小型化を図ることができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図２】 高周波信号用トランジスタのしきい値電圧の温度特性を示す図である。
【図３】 温度補償回路を構成する負荷回路の温度特性を示す図である。
【図４】 温度補償回路の点Ｐ１の電位の温度特性を示す図である。
【図５】 高周波信号用トランジスタの空乏層容量の温度特性を示す図である。
【図６】 位相調整回路のダイオードの電位差の温度特性を示す図である。
【図７】 位相調整回路のダイオードの空乏層容量の電圧特性を示す図である。
【図８】 位相調整回路のダイオードの空乏層容量の温度特性を示す図である。
【図９】 位相調整回路のダイオードの空乏層容量の値と増幅器の空乏層容量の値の合計値の温度特性を示す図である。
【図１０】 実施の形態２に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図１１】 実施の形態３に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図１２】 実施の形態１に係る位相調整回路で使用するダイオードと高周波信号用トランジスタのレイアウトパターンを示す図である。
【図１３】 実施の形態３に係る位相調整回路で使用するダイオードと高周波信号用トランジスタのレイアウトパターンを示す図である。
【図１４】 周知の温度補償回路を備える高周波信号用トランジスタの回路図である。
【符号の説明】
１０ 温度補償回路、１１ 負荷回路、１１ａ，１１ｂ，１１ｃ，２１，３１，４１，４２ ダイオード、１２ 抵抗、２０，３０，４０位相調整回路、１００ トランジスタ、２００ 高周波回路。
【発明の属する技術分野】
本発明は、無線通信回路等で用いる高周波信号用トランジスタの出力信号の位相を調整する位相調整回路、及び、当該位相調整回路を備える半導体集積回路に関する。
【０００２】
【従来の技術】
トランジスタのゲートのしきい値電圧ＶＴＨは、温度上昇に伴い増加する。しきい値電圧ＶＴＨが増加した場合、これに応じてゲートに印加する制御信号のＨｉｇｈレベルの電位も増加しなければ当該トランジスタは正常にオンせず、当該トランジスタの出力信号を用いる後段の回路が適切に動作しない。
【０００３】
従来、ゲートに入力される制御信号のレベルが温度によらず一定の場合であっても、トランジスタを正常にオンさせるため、温度上昇と共に増加する補償電圧をゲートに印加する温度補償回路が提案されている。
【０００４】
図１４は、温度Ｔ１においてゲートのしきい値電圧ＶＴＨ＝−１．５Ｖのデプレッション形のｎチャンネル電解効果トランジスタ１００と、当該トランジスタ１００のゲートに温度補償回路１０を接続した状態を示す図である。トランジスタ１００のドレイン電極には電源電圧Ｖｃｃが印加され、ソース電極は接地されている。また、トランジスタ１００のドレイン電極には、高周波回路２００が接続されている。
【０００５】
温度補償回路１０は、負荷回路１１と抵抗１２とを直列に接続し、負荷回路１１と抵抗１２とを接続する線の中間点Ｐ１をトランジスタ１００のゲートに接続したいわゆる抵抗分割回路である。具体的には、負荷回路１１は、順方向に直列に接続された３つのダイオード１１ａ，１１ｂ，１１ｃで構成される。負荷回路１１側の端子１３には、Ｖｇ１＝−１Ｖが印加され、抵抗１２側の端子１４にはＶｇ２＝−５Ｖが印加される。負荷回路１１の抵抗値Ｒｄは、温度上昇に伴い上昇する。これは、順方向接続された各ダイオード１１ａ，１１ｂ，１１ｃの抵抗値が温度の上昇に伴い増加するためである。
【０００６】
温度上昇に伴う負荷回路１１の抵抗値Ｒｄの増加により、中間点Ｐ１の電位、即ち、トランジスタ１００のゲートに印加される補償電圧が増加する。ここで、当該補償電圧の温度上昇に対する変化率を、トランジスタ１００のゲートのしきい値電圧ＶＴＨの温度上昇に対する変化率と同じになるように設定しておくことで、トランジスタ１００のゲートに入力されるＨｉｇｈレベルの制御信号の電位が温度によらず一定の場合であっても、常にトランジスタ１００を正常にオンすることができる。
【０００７】
【発明が解決しようとする課題】
上述するように、温度補償回路１０は、温度の上昇に伴い増加する補償電圧をトランジスタ１００のゲートに印加する。ところが、上記温度補償回路１０を備えるトランジスタ１００を高周波信号用トランジスタとして使用する場合、ゲートに印加する電圧の増加に伴う空乏層容量の増加による出力信号の位相のずれが問題となる。これは、トランジスタ１００の出力信号の位相のずれが大きくなると、後段に接続する高周波回路２００が誤作動するからである。
【０００８】
従来、高周波信号用トランジスタの出力信号の位相のずれを修正する回路としては、バラクタダイオードを用いた位相温度補償型高周波増幅器（特開平３−２５８００８号公報、以下、第１文献という。）、ダイオードを使用した二次非対称波形歪みの低減回路（特開平１１−７４３６７号公報、以下、第２文献という。）、及び、サイドゲートを用いたピーキング回路（特開平１−１３７７１３号公報、以下、第３文献という。）等がある。
【０００９】
上記第１文献に開示されるバラクタダイオードを用いた位相温度補償型高周波増幅器は、バラクタダイオードへの印加電圧を正特性サーミスタを備える抵抗分割回路を利用して温度制御し、当該バラクタダイオードの容量を変化させることにより、トランジスタの温度変化に伴う位相の変化を修正するものである。周知のようにバラクタダイオードの容量の印加電圧に対する特性は、ｐｎ接合の状態で決まる。即ち、バラクタダイオードの容量は、階段接合の場合には印加電圧の平方根に反比例して変化し、傾斜接合の場合には印加電圧の立方根に反比例して変化する。これに対して、トランジスタの温度補償によるゲートへの印加電圧の増加に伴う空乏層容量の変化は、温度に比例している（第１文献の第３図に点線で示すグラフを参照）。このため、実際には、補償後の位相は、第１文献の第３図に実線で示すように一定にはならない。また、上述するように、本増幅器は、正特性サーミスタを備える抵抗分割回路によりバラクタダイオードの印加電圧を制御するが、バラクタダイオードだけでなく、当該抵抗分割回路分をも設けることから、当該増幅器を備える半導体集積回路のチップ面積が大きくなるといった問題が生じる。
【００１０】
第２文献に開示されるダイオードを使用した二次非対称波形歪みの低減回路は、トランジスタの等価回路上に現れる等価ダイオードに、並列かつ逆極性となるように別のダイオードを接続し、当該別のダイオードに上記等価ダイオードの受けるゲート・ドレイン間の電位差と同等の逆バイアスを与える。これにより両方のダイオードの容量変化を互いに打ち消し合い、トランジスタの出力信号の二次対称性を向上させるものである。しかし、当該回路は、トランジスタの温度補償によるゲートのしきい値電圧ＶＴＨの増加による出力信号の位相のずれに対処するものではない。即ち、第２文献には、温度変化に伴う位相のずれを調整する回路について何ら記載されていない。
【００１１】
第３の文献に開示されるサイドゲートを用いたピーキング回路は、ある一定の温度の雰囲気において、トランジスタから出力された信号の位相をサイドゲートを用いたピーキング回路で補正するものであり、温度上昇によるゲートのしきい値電圧ＶＴＨの増加に伴う出力信号の位相のずれに対処するものではない。従って、第３文献には、温度変化に伴う位相のずれを調整する回路について何ら記載されていない。なお、文中に記載されている自動補償回路（３）とは、サイドゲートを設けたことにより生じるトランジスタの特性への影響を補償する回路である。
【００１２】
本発明は、温度補償等が原因で高周波信号用トランジスタのゲートに印加される電圧が増加した場合であっても、当該トランジスタから出力される信号の位相を安定させる位相調整回路、及び、当該位相調整回路を備える半導体集積回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載の高周波信号用トランジスタの位相調整回路は、高周波信号用トランジスタの出力信号の位相を調整する位相調整回路であって、該回路は、ダイオードとトランスミッションラインとの直列回路であり、トランジスタのゲートに対して、ダイオードが順方向となるように一端が接続され、且つ、ゲート側の電位が高くなるように、他端に定電圧が印加されており、定電圧の値と、ダイオードの両端に印加される電圧に対する該ダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする。
【００１４】
請求項２記載の半導体集積回路は、１以上の高周波信号用トランジスタを備える半導体集積回路であって、１以上のトランジスタに、出力信号の位相を調整する位相調整回路を備えており、位相調整回路は、レイアウトパターン上で、カソードを共有して直列接続されている２つのダイオードで構成され、且つ、トランジスタのソースと共通のバイアホールに接続されている集積回路であり、トランジスタのゲートに対して一端が接続されると共に、ゲート側の電位が高くなるように、他端に定電圧が印加されており、定電圧の値と、２つのダイオードの両端に印加される電圧に対する該２つのダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする。
【００１８】
【発明の実施の形態】
（１）発明の概要
本発明の高周波信号用トランジスタの位相調整回路は、高周波信号用トランジスタのゲートに当該ゲートの制御信号線と共に並列に接続され、両端の電位差によりリアクタンス分を有するインピーダンスが変化する、例えば、ダイオード等の回路素子を備えると共に、上記トランジスタのゲートに印加される電圧の上昇に応じて上記回路素子に印加する電圧をリアクタンス分が減る方向に調節する電圧制御回路とで構成され、上記回路素子のインピーダンスに上記トランジスタの空乏層容量ＣＧＳを加算したリアクタンス分の値が、上記トランジスタの出力信号を利用する後段の回路を正常動作させるものであることを特徴とする。ここで、”後段の回路を正常動作させる”とは、後段の回路から見て出力信号の位相が実質的に一定であるとみなせるレベルに調整されていることを言う。
【００１９】
上記構成の位相調整回路では、トランジスタのゲートに印加される電圧が、例えば、温度補償回路により増加した場合であっても、増加前と同じ位相の信号を後段に出力することができる。
【００２０】
また、上記構成の位相調整回路を備える半導体集積回路は、トランジスタから出力された信号の位相を調整する場合に比べて、チップサイズを小さくすることができる。これは、上記位相調整回路の場合、トランジスタのゲートに印加される電圧の上昇に応じて上記回路素子に印加する電圧をリアクタンス分が減る方向に調節する電圧制御回路を備えるだけであるのに対し、トランジスタの出力信号の位相を調整する場合、基準信号との位相のずれ量を検出する回路と、検出した位相のずれ量だけ基準値に戻すための回路が必要になるためである。
【００２１】
以下、上記特徴を具備する実施の形態１乃至３に係る位相調整回路２０，３０，４０について添付の図面を参照しつつ説明する。
【００２２】
（２）実施の形態１
図１は、トランジスタ１００のゲートに、実施の形態１に係る高周波信号用トランジスタの位相調整回路２０、及び、周知の温度補償回路１０を接続した状態を示す図である。トランジスタ１００は、温度Ｔ１においてしきい値電圧ＶＴＨ＝−１．５Ｖのデプレッション型のｎチャンネル電解効果トランジスタである。トランジスタ１００のドレイン電極には電源電圧Ｖｃｃが印加され、ソース電極は接地されている。また、トランジスタ１００のドレイン電極には、高周波回路２００が接続されている。ゲートより伸びる端子１０１には、制御信号が入力される。図２のグラフに示すように、当該トランジスタ１００のしきい値電圧ＶＴＨは、温度がＴ１からＴ２に上昇した場合に−１．５Ｖから−１．０Ｖに増加する。
【００２３】
以下、簡単に温度補償回路１０の構成及び動作の説明をした後に、実施の形態１に係る位相調整回路２０の構成及び動作について詳細に説明する。
【００２４】
温度補償回路１０は、温度上昇に伴い抵抗値Ｒｄの上昇する負荷回路１１と抵抗１２とを直列に接続し、負荷回路１１と抵抗１２とを接続する線の中間点Ｐ１をトランジスタ１００のゲートに接続したいわゆる抵抗分割回路である。負荷回路１１は、順方向に直列に接続された３つのダイオード１１ａ，１１ｂ，１１ｃで構成される。負荷回路１１側の端子１３には、Ｖｇ１＝−１Ｖが印加され、抵抗１２側の端子１４にはＶｇ２＝−５Ｖが印加される。
【００２５】
図３のグラフに示すように、負荷回路１１の抵抗値Ｒｄは、Ｔ１からＴ２への温度上昇に伴いＲｄ１からＲｄ２へと増加する。これにより、図４のグラフに示すように、中間点Ｐ１の電位、即ち、トランジスタ１００のゲートに印加される補償電圧が０．５Ｖだけ増加する。当該補償電圧の温度上昇に対する変化率を、トランジスタ１００のゲートのしきい値電圧ＶＴＨの温度上昇に対する変化率と同じになるように設定することで、トランジスタ１００のゲートに入力されるＨｉｇｈレベルの制御信号の電位が温度によらず一定の場合であっても、常にトランジスタ１００を正常にオンすることができる。
【００２６】
ところが、Ｔ１からＴ２への温度上昇によりトランジスタ１００のゲートに印加される補償電圧（中間点Ｐ１の電位）が０．５Ｖだけ増加すると、図５のグラフに示すように、トランジスタ１００のゲート・ソース間の寄生容量もＣＧＳ１からＣＧＳ２へと増加する。
【００２７】
以下に説明する位相調整回路２０は、温度上昇に伴う上記寄生容量ＣＧＳの増加量と同じだけ、逆に回路インピーダンスのリアクタンス分（容量Ｃｄ）を減少させ、上記寄生容量ＣＧＳと上記回路インピーダンスのリアクタンス分（容量Ｃｄ）の合計が常に一定となるように働くことを特徴とする（図９を参照）。
【００２８】
位相調整回路２０は、高周波信号用のトランジスタ１００のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、トランジスタ１００のゲートにカソードの接続されたダイオード２１を備える。
【００２９】
また、位相調整回路２０は、上記トランジスタ１００のゲートに印加される電圧の上昇に応じて上記ダイオード２１に印加する電圧をリアクタンス分が減少する方向に調整する電圧制御回路として、上記ダイオード２１のカソードをゲートに接続し、かつ、ゲート側の電位が高くなるように、アノード側の端子２２にＶｇ３＝−３Ｖを印加する回路を備える。
【００３０】
上記構成において、ダイオード２１は、トランジスタ１００の出力を利用する後段の高周波回路２００が正常に動作するように、トランジスタ１００のゲートに印加される電圧の増加に伴い増える空乏層容量（ＣＧＳ）との合計が実質的に一定となる率で容量値（Ｃｄ）が減少するものを採用する。
【００３１】
図６は、温度上昇に伴う、位相調整回路２０のダイオード２１の端部ａと端部ｂとの電位差Ｖａｂ変化を示すグラフである。図示するように、電位差Ｖａｂは、温度Ｔ１時に１．５Ｖであるのに対し、温度Ｔ２（但し、Ｔ２＞Ｔ１）時には２．０Ｖと増加する。これは、温度上昇に伴う温度補償回路１０の働きにより、トランジスタ１００のゲートに印加される電圧が増加したためである。
【００３２】
図７は、ダイオード２１の電位差Ｖａｂの値の増加に伴う逆接続されたダイオード２１の空乏層容量Ｃｄの変化を示すグラフである。図示するように、電位差Ｖａｂが１．５Ｖから２．０Ｖに増加した場合、空乏層容量Ｃｄは、Ｃｄ１からＣｄ２（但し、Ｃｄ２＞Ｃｄ１）へと減少する。これは、逆接続、逆バイアスされたｐｉｎダイオードの周知の特性による。
【００３３】
図８は、温度上昇に伴うダイオード２１の空乏層容量Ｃｄの変化を示すグラフである。図示するように、温度Ｔ１の時の空乏層容量Ｃｄ１に対し、温度Ｔ２（但し、Ｔ２＞Ｔ１）の時の空乏層容量Ｃｄ２は減少している。これは、温度上昇に伴う温度補償回路１０の働きにより、トランジスタ１００のゲートに印加される電圧が増加してダイオード２１の電位差Ｖａｂが増加したためである。
【００３４】
図９は、温度上昇に伴うダイオード２１の空乏層容量Ｃｄとトランジスタ１００の空乏層容量ＣＧＳの合計を示すグラフである。図示するように、適切な電圧Ｖａｂ−空乏層容量Ｃｄ特性を持つダイオードを採用することで、温度変化によらず、容量Ｃｄと容量ＣＧＳの合計値を常に一定にすることができる。
【００３５】
ここで、”容量Ｃｄと容量ＣＧＳ合計値が常に一定”とは、上記合計値により生じる位相のずれが、トランジスタ１００の出力信号を用いる後段の高周波回路２００が正常に動作し得る範囲内にあることを意味する。以下に説明する実施の形態２，３の位相調整回路３０，４０についても同じである。
【００３６】
半導体集積回路内に温度補償回路１０及び位相調整回路２０を備えるトランジスタ１００を設ける場合、トランジスタ１００から出力された信号の位相を調整する場合に比べて、チップサイズを小さくすることができる。位相調整回路２０の場合、トランジスタ１００のゲートに印加される電圧の変化に応じてゲートに逆接続されたダイオード２１に印加する逆バイアス電圧を調節する回路を備えるだけであるのに対し、トランジスタ１００の出力信号の位相を調整する場合、基準信号との位相のずれ量を検出する回路と、検出した位相のずれ量だけ基準値に戻すための回路が必要になるためである。以下に説明する実施の形態２，３の位相調整回路３０，４０を備えるトランジスタ１００を半導体集積回路上に設ける場合にも同じことがいえる。
【００３７】
（３）実施の形態２
図１０は、トランジスタ１００のゲートに、実施の形態２に係る高周波信号用トランジスタの位相調整回路３０、及び、周知の温度補償回路１０を接続した状態を示す図である。トランジスタ１００のドレイン電極には電源電圧Ｖｃｃが印加され、ソース電極は接地されている。また、トランジスタ１００のドレイン電極には、高周波回路２００が接続されている。ゲートより伸びる端子１０１には、制御信号が入力される。
【００３８】
位相調整回路３０は、高周波信号用のトランジスタ１００のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、いわゆるローデットライン型位相器を利用するものである。ローデットライン型位相器３０は、ゲート側にカソードを向けたダイオード３１及びトランスミッションライン３２を直列に接続したものである。
【００３９】
また、位相調整回路３０は、上記トランジスタ１００のゲートに印加される電圧の上昇に応じて上記ダイオード２１に印加する電圧をリアクタンス分が減少する方向に調節する電圧制御回路として、トランスミッションライン３２の端子３４をトランジスタ１００のゲートに接続し、ダイオードのアノード側の端子３１にＶｇ３＝−３Ｖを印加する回路を備える。
【００４０】
実施の形態２に係る位相調整回路３０は、実施の形態１に係る位相調整回路２０のダイオード２１の位相機能に、トランスミッションライン３２のリアクタンス分による位相調節機能を加えたものであり、当該構成を採用することで、温度Ｔ１時にトランジスタ１００の出力する信号の位相を後段の高周波回路２００の要求に応じて調節することができるようになる。
【００４１】
なお、ダイオード３１とトランスミッションライン３２の順序は逆でも良い。
【００４２】
（４）実施の形態３
図１１は、トランジスタ１００のゲートに、実施の形態３に係る高周波信号用トランジスタの位相調整回路４０、及び、周知の温度補償回路１０を接続した状態を示す図である。トランジスタ１００のドレイン電極には電源電圧Ｖｃｃが印加され、ソース電極は接地されている。また、トランジスタ１００のドレイン電極には、高周波回路２００が接続されている。ゲートより伸びる端子１０１には、制御信号が入力される。
【００４３】
位相調整回路４０は、高周波信号用のトランジスタ１００のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、２つのダイオード４１及び４２のカソード同士を接続したものを採用する。２つのダイオード４１及び４２のカソードをレイアウトパターン上で共有化することで、半導体集積回路上に設計する際のレイアウトサイズの減少を図る。
【００４４】
また、位相調整回路４０は、上記トランジスタ１００のゲートに印加される電圧の上昇に応じて上記ダイオード４１に印加する電圧をリアクタンス分が減少する方向に調節する電圧制御回路として、上記ダイオード４２のアノードをゲートに接続し、かつ、ゲート側の電位が高くなるように、上記ダイオード４１のアノード側の端子４３にＶｇ３＝−３Ｖを印加する回路を備える。
【００４５】
図１２の（ａ）は、実施の形態１に係る高周波信号用トランジスタの位相調整回路２０のダイオード２１と、トランジスタ１００との接続状態を示す図であり、（ｂ）は、ダイオード２１及びトランジスタ１００のレイアウトパターンを示す図である。図１２の（ｂ）に示すように、当回路では２つのバイアホール１１０及び１１１が必要になる。
【００４６】
図１３の（ａ）は、実施の形態３に係る高周波信号用トランジスタの位相調整回路４０のダイオード４１，４２と、トランジスタ１００との接続状態を示す図であり、（ｂ）は、ダイオード４１，４２及びトランジスタ１００のレイアウトパターンを示す図である。図１３の（ｂ）に示すように、当該回路では、２つのダイオード４１，４２のカソードを共有化することで、１つのバイアホール１１２でレイアウト設計を行うことができる。
【００４７】
図１２の（ｂ）と図１３の（ｂ）を比較参照すれば、実施の形態３の位相調整回路４０の方が、ダイオード４１及び４２の２つのカソードを共有化したことによりバイアホール１つ分だけレイアウトサイズを小さくできることが解る。
【００４８】
以上に説明するように、実施の形態１乃至３に説明した高周波信号用トランジスタの位相調整回路２０，３０，４０を利用すれば、温度補償回路１０の働きによりトランジスタ１００のゲートに印加される電圧が増加した場合であっても、空乏層容量を一定に維持して出力信号の位相のずれを抑え、当該出力信号を利用する後段の回路を正常に動作することができる。
【００４９】
【発明の効果】
請求項１記載の高周波信号用トランジスタの位相調整装置は、ゲートに順方向接続されたダイオードの位相調節機能に、トランスミッションラインのリアクタンス分による位相調節機能を加えた構成を採用することにより、温度補償等が原因で生じるゲート印加電圧の変化よりも、より大きなゲート印加電圧の変化に対応し、トランジスタから出力される信号の位相を実質一定にすることができるだけでなく、トランジスタの出力する信号の位相を、後段の高周波回路の要求に応じて調節することができる。
【００５０】
請求項２記載の半導体集積回路は、カソードを共有化した２つのダイオードで構成されている位相調整回路を採用することにより、ゲートに印加する電圧が変化しても、トランジスタから出力される信号の位相を実質一定にすることができるだけでなく、半導体集積回路内において、レイアウトパターン上でトランジスタと１つのバイアホールを共有して、チップ面積の小型化を図ることができる。
【図面の簡単な説明】
【図１】 実施の形態１に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図２】 高周波信号用トランジスタのしきい値電圧の温度特性を示す図である。
【図３】 温度補償回路を構成する負荷回路の温度特性を示す図である。
【図４】 温度補償回路の点Ｐ１の電位の温度特性を示す図である。
【図５】 高周波信号用トランジスタの空乏層容量の温度特性を示す図である。
【図６】 位相調整回路のダイオードの電位差の温度特性を示す図である。
【図７】 位相調整回路のダイオードの空乏層容量の電圧特性を示す図である。
【図８】 位相調整回路のダイオードの空乏層容量の温度特性を示す図である。
【図９】 位相調整回路のダイオードの空乏層容量の値と増幅器の空乏層容量の値の合計値の温度特性を示す図である。
【図１０】 実施の形態２に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図１１】 実施の形態３に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図１２】 実施の形態１に係る位相調整回路で使用するダイオードと高周波信号用トランジスタのレイアウトパターンを示す図である。
【図１３】 実施の形態３に係る位相調整回路で使用するダイオードと高周波信号用トランジスタのレイアウトパターンを示す図である。
【図１４】 周知の温度補償回路を備える高周波信号用トランジスタの回路図である。
【符号の説明】
１０ 温度補償回路、１１ 負荷回路、１１ａ，１１ｂ，１１ｃ，２１，３１，４１，４２ ダイオード、１２ 抵抗、２０，３０，４０位相調整回路、１００ トランジスタ、２００ 高周波回路。
Claims (2)
- 高周波信号用トランジスタの出力信号の位相を調整する位相調整回路であって、
該回路は、ダイオードとトランスミッションラインとの直列回路であり、トランジスタのゲートに対して、ダイオードが順方向となるように一端が接続され、且つ、ゲート側の電位が高くなるように、他端に定電圧が印加されており、
定電圧の値と、ダイオードの両端に印加される電圧に対する該ダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする高周波信号用トランジスタの位相調整回路。 - １以上の高周波信号用トランジスタを備える半導体集積回路であって、１以上のトランジスタに、出力信号の位相を調整する位相調整回路を備えており、
位相調整回路は、レイアウトパターン上で、カソードを共有して直列接続されている２つのダイオードで構成され、且つ、トランジスタのソースと共通のバイアホールに接続されている集積回路であり、トランジスタのゲートに対して一端が接続されると共に、ゲート側の電位が高くなるように、他端に定電圧が印加されており、
定電圧の値と、２つのダイオードの両端に印加される電圧に対する該２つのダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384257A JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
| US10/171,983 US6603343B2 (en) | 2001-12-18 | 2002-06-17 | Phase correction circuit for transistor using high-frequency signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384257A JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188659A JP2003188659A (ja) | 2003-07-04 |
| JP3790704B2 true JP3790704B2 (ja) | 2006-06-28 |
Family
ID=19187708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384257A Expired - Lifetime JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6603343B2 (ja) |
| JP (1) | JP3790704B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2833432A1 (fr) * | 2001-12-11 | 2003-06-13 | Koninkl Philips Electronics Nv | Dispositif de compensation en temperature et appareil electronique comprenant un tel dispositif |
| US7443225B2 (en) * | 2006-06-30 | 2008-10-28 | Alpha & Omega Semiconductor, Ltd. | Thermally stable semiconductor power device |
| EP2164170A1 (en) * | 2008-09-15 | 2010-03-17 | Forschungsverbund Berlin E.V. | Self-adjusting gate bias network for field effect transistors |
| FR2958755B1 (fr) * | 2010-04-13 | 2012-09-21 | Schneider Electric Ind Sas | Dispositif de mesure a diviseur de tension electrique. |
| JP5541135B2 (ja) * | 2010-12-13 | 2014-07-09 | 富士通株式会社 | 増幅回路 |
| CN205175565U (zh) | 2015-03-30 | 2016-04-20 | 意法半导体股份有限公司 | 温度传感器器件及感测系统 |
| JP2017046128A (ja) * | 2015-08-26 | 2017-03-02 | 株式会社沖データ | 通信装置 |
| CN113779916A (zh) * | 2021-09-16 | 2021-12-10 | 西北工业大学 | 电荷灵敏前置放大器结构及设计方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3584233A (en) * | 1968-11-21 | 1971-06-08 | Philips Corp | Linearity correction circuit employing fet at input of differential operational amplifier |
| JPH03258008A (ja) | 1990-03-07 | 1991-11-18 | Mitsubishi Electric Corp | 位相温度補償型高周波増幅器 |
| US5617048A (en) * | 1994-09-19 | 1997-04-01 | National Semiconductor Corporation | Hysteretic power-up circuit |
| JPH1174367A (ja) | 1997-08-29 | 1999-03-16 | Toshiba Lighting & Technol Corp | 半導体装置及び増幅器 |
| JP3884146B2 (ja) | 1997-11-05 | 2007-02-21 | 株式会社イスズ | スプリンクラー消火設備の配管システム |
| US6437634B1 (en) * | 1997-11-27 | 2002-08-20 | Nec Corporation | Semiconductor circuit in which distortion caused by change in ambient temperature is compensated |
-
2001
- 2001-12-18 JP JP2001384257A patent/JP3790704B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-17 US US10/171,983 patent/US6603343B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030112054A1 (en) | 2003-06-19 |
| US6603343B2 (en) | 2003-08-05 |
| JP2003188659A (ja) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8149055B2 (en) | Semiconductor integrated circuit device | |
| US7312660B2 (en) | Differential amplifier and active load for the same | |
| US20140077780A1 (en) | Voltage regulator | |
| US7863981B2 (en) | Rail-to-rail operational amplifier | |
| JP3790704B2 (ja) | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 | |
| US20070132494A1 (en) | Duty cycle correction amplification circuit | |
| US7936208B2 (en) | Bias circuit for a MOS device | |
| JP3806011B2 (ja) | 電圧検出回路 | |
| KR101163883B1 (ko) | 실질적으로 일정한 전류를 제공하는 디바이스 및 장치 | |
| US8237502B2 (en) | Amplifier with bias stabilizer | |
| US10122333B2 (en) | Auto-bias circuit for stacked FET power amplifier | |
| JP3853612B2 (ja) | 減衰器 | |
| US6087896A (en) | Compensation technique using MOS capacitance | |
| US5648734A (en) | Buffer circuit and bias circuit | |
| JP2009207030A (ja) | 電力増幅回路および無線通信回路 | |
| US7420420B2 (en) | FET bias circuit | |
| US6100753A (en) | Bias stabilization circuit | |
| US7652530B2 (en) | Amplifier circuit and method of generating bias voltage in amplifier circuit | |
| US20050253654A1 (en) | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic | |
| JP4693706B2 (ja) | スタンバイ機能付き増幅器 | |
| US20070019447A1 (en) | Active resistors for reduction of transient power grid noise | |
| US20100073037A1 (en) | Output impedance control circuit | |
| US7616059B2 (en) | Temperature compensation of small signal gain of an amplifier stage | |
| US6906591B2 (en) | Amplifier having MOS capacitor compensation | |
| JP2010109710A (ja) | 利得可変型増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3790704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |