JP3790704B2 - 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 - Google Patents
高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 Download PDFInfo
- Publication number
- JP3790704B2 JP3790704B2 JP2001384257A JP2001384257A JP3790704B2 JP 3790704 B2 JP3790704 B2 JP 3790704B2 JP 2001384257 A JP2001384257 A JP 2001384257A JP 2001384257 A JP2001384257 A JP 2001384257A JP 3790704 B2 JP3790704 B2 JP 3790704B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- diode
- gate
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、無線通信回路等で用いる高周波信号用トランジスタの出力信号の位相を調整する位相調整回路、及び、当該位相調整回路を備える半導体集積回路に関する。
【0002】
【従来の技術】
トランジスタのゲートのしきい値電圧VTHは、温度上昇に伴い増加する。しきい値電圧VTHが増加した場合、これに応じてゲートに印加する制御信号のHighレベルの電位も増加しなければ当該トランジスタは正常にオンせず、当該トランジスタの出力信号を用いる後段の回路が適切に動作しない。
【0003】
従来、ゲートに入力される制御信号のレベルが温度によらず一定の場合であっても、トランジスタを正常にオンさせるため、温度上昇と共に増加する補償電圧をゲートに印加する温度補償回路が提案されている。
【0004】
図14は、温度T1においてゲートのしきい値電圧VTH=−1.5Vのデプレッション形のnチャンネル電解効果トランジスタ100と、当該トランジスタ100のゲートに温度補償回路10を接続した状態を示す図である。トランジスタ100のドレイン電極には電源電圧Vccが印加され、ソース電極は接地されている。また、トランジスタ100のドレイン電極には、高周波回路200が接続されている。
【0005】
温度補償回路10は、負荷回路11と抵抗12とを直列に接続し、負荷回路11と抵抗12とを接続する線の中間点P1をトランジスタ100のゲートに接続したいわゆる抵抗分割回路である。具体的には、負荷回路11は、順方向に直列に接続された3つのダイオード11a,11b,11cで構成される。負荷回路11側の端子13には、Vg1=−1Vが印加され、抵抗12側の端子14にはVg2=−5Vが印加される。負荷回路11の抵抗値Rdは、温度上昇に伴い上昇する。これは、順方向接続された各ダイオード11a,11b,11cの抵抗値が温度の上昇に伴い増加するためである。
【0006】
温度上昇に伴う負荷回路11の抵抗値Rdの増加により、中間点P1の電位、即ち、トランジスタ100のゲートに印加される補償電圧が増加する。ここで、当該補償電圧の温度上昇に対する変化率を、トランジスタ100のゲートのしきい値電圧VTHの温度上昇に対する変化率と同じになるように設定しておくことで、トランジスタ100のゲートに入力されるHighレベルの制御信号の電位が温度によらず一定の場合であっても、常にトランジスタ100を正常にオンすることができる。
【0007】
【発明が解決しようとする課題】
上述するように、温度補償回路10は、温度の上昇に伴い増加する補償電圧をトランジスタ100のゲートに印加する。ところが、上記温度補償回路10を備えるトランジスタ100を高周波信号用トランジスタとして使用する場合、ゲートに印加する電圧の増加に伴う空乏層容量の増加による出力信号の位相のずれが問題となる。これは、トランジスタ100の出力信号の位相のずれが大きくなると、後段に接続する高周波回路200が誤作動するからである。
【0008】
従来、高周波信号用トランジスタの出力信号の位相のずれを修正する回路としては、バラクタダイオードを用いた位相温度補償型高周波増幅器(特開平3−258008号公報、以下、第1文献という。)、ダイオードを使用した二次非対称波形歪みの低減回路(特開平11−74367号公報、以下、第2文献という。)、及び、サイドゲートを用いたピーキング回路(特開平1−137713号公報、以下、第3文献という。)等がある。
【0009】
上記第1文献に開示されるバラクタダイオードを用いた位相温度補償型高周波増幅器は、バラクタダイオードへの印加電圧を正特性サーミスタを備える抵抗分割回路を利用して温度制御し、当該バラクタダイオードの容量を変化させることにより、トランジスタの温度変化に伴う位相の変化を修正するものである。周知のようにバラクタダイオードの容量の印加電圧に対する特性は、pn接合の状態で決まる。即ち、バラクタダイオードの容量は、階段接合の場合には印加電圧の平方根に反比例して変化し、傾斜接合の場合には印加電圧の立方根に反比例して変化する。これに対して、トランジスタの温度補償によるゲートへの印加電圧の増加に伴う空乏層容量の変化は、温度に比例している(第1文献の第3図に点線で示すグラフを参照)。このため、実際には、補償後の位相は、第1文献の第3図に実線で示すように一定にはならない。また、上述するように、本増幅器は、正特性サーミスタを備える抵抗分割回路によりバラクタダイオードの印加電圧を制御するが、バラクタダイオードだけでなく、当該抵抗分割回路分をも設けることから、当該増幅器を備える半導体集積回路のチップ面積が大きくなるといった問題が生じる。
【0010】
第2文献に開示されるダイオードを使用した二次非対称波形歪みの低減回路は、トランジスタの等価回路上に現れる等価ダイオードに、並列かつ逆極性となるように別のダイオードを接続し、当該別のダイオードに上記等価ダイオードの受けるゲート・ドレイン間の電位差と同等の逆バイアスを与える。これにより両方のダイオードの容量変化を互いに打ち消し合い、トランジスタの出力信号の二次対称性を向上させるものである。しかし、当該回路は、トランジスタの温度補償によるゲートのしきい値電圧VTHの増加による出力信号の位相のずれに対処するものではない。即ち、第2文献には、温度変化に伴う位相のずれを調整する回路について何ら記載されていない。
【0011】
第3の文献に開示されるサイドゲートを用いたピーキング回路は、ある一定の温度の雰囲気において、トランジスタから出力された信号の位相をサイドゲートを用いたピーキング回路で補正するものであり、温度上昇によるゲートのしきい値電圧VTHの増加に伴う出力信号の位相のずれに対処するものではない。従って、第3文献には、温度変化に伴う位相のずれを調整する回路について何ら記載されていない。なお、文中に記載されている自動補償回路(3)とは、サイドゲートを設けたことにより生じるトランジスタの特性への影響を補償する回路である。
【0012】
本発明は、温度補償等が原因で高周波信号用トランジスタのゲートに印加される電圧が増加した場合であっても、当該トランジスタから出力される信号の位相を安定させる位相調整回路、及び、当該位相調整回路を備える半導体集積回路を提供することを目的とする。
【0013】
【課題を解決するための手段】
請求項1記載の高周波信号用トランジスタの位相調整回路は、高周波信号用トランジスタの出力信号の位相を調整する位相調整回路であって、該回路は、ダイオードとトランスミッションラインとの直列回路であり、トランジスタのゲートに対して、ダイオードが順方向となるように一端が接続され、且つ、ゲート側の電位が高くなるように、他端に定電圧が印加されており、定電圧の値と、ダイオードの両端に印加される電圧に対する該ダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする。
【0014】
請求項2記載の半導体集積回路は、1以上の高周波信号用トランジスタを備える半導体集積回路であって、1以上のトランジスタに、出力信号の位相を調整する位相調整回路を備えており、位相調整回路は、レイアウトパターン上で、カソードを共有して直列接続されている2つのダイオードで構成され、且つ、トランジスタのソースと共通のバイアホールに接続されている集積回路であり、トランジスタのゲートに対して一端が接続されると共に、ゲート側の電位が高くなるように、他端に定電圧が印加されており、定電圧の値と、2つのダイオードの両端に印加される電圧に対する該2つのダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする。
【0018】
【発明の実施の形態】
(1)発明の概要
本発明の高周波信号用トランジスタの位相調整回路は、高周波信号用トランジスタのゲートに当該ゲートの制御信号線と共に並列に接続され、両端の電位差によりリアクタンス分を有するインピーダンスが変化する、例えば、ダイオード等の回路素子を備えると共に、上記トランジスタのゲートに印加される電圧の上昇に応じて上記回路素子に印加する電圧をリアクタンス分が減る方向に調節する電圧制御回路とで構成され、上記回路素子のインピーダンスに上記トランジスタの空乏層容量CGSを加算したリアクタンス分の値が、上記トランジスタの出力信号を利用する後段の回路を正常動作させるものであることを特徴とする。ここで、”後段の回路を正常動作させる”とは、後段の回路から見て出力信号の位相が実質的に一定であるとみなせるレベルに調整されていることを言う。
【0019】
上記構成の位相調整回路では、トランジスタのゲートに印加される電圧が、例えば、温度補償回路により増加した場合であっても、増加前と同じ位相の信号を後段に出力することができる。
【0020】
また、上記構成の位相調整回路を備える半導体集積回路は、トランジスタから出力された信号の位相を調整する場合に比べて、チップサイズを小さくすることができる。これは、上記位相調整回路の場合、トランジスタのゲートに印加される電圧の上昇に応じて上記回路素子に印加する電圧をリアクタンス分が減る方向に調節する電圧制御回路を備えるだけであるのに対し、トランジスタの出力信号の位相を調整する場合、基準信号との位相のずれ量を検出する回路と、検出した位相のずれ量だけ基準値に戻すための回路が必要になるためである。
【0021】
以下、上記特徴を具備する実施の形態1乃至3に係る位相調整回路20,30,40について添付の図面を参照しつつ説明する。
【0022】
(2)実施の形態1
図1は、トランジスタ100のゲートに、実施の形態1に係る高周波信号用トランジスタの位相調整回路20、及び、周知の温度補償回路10を接続した状態を示す図である。トランジスタ100は、温度T1においてしきい値電圧VTH=−1.5Vのデプレッション型のnチャンネル電解効果トランジスタである。トランジスタ100のドレイン電極には電源電圧Vccが印加され、ソース電極は接地されている。また、トランジスタ100のドレイン電極には、高周波回路200が接続されている。ゲートより伸びる端子101には、制御信号が入力される。図2のグラフに示すように、当該トランジスタ100のしきい値電圧VTHは、温度がT1からT2に上昇した場合に−1.5Vから−1.0Vに増加する。
【0023】
以下、簡単に温度補償回路10の構成及び動作の説明をした後に、実施の形態1に係る位相調整回路20の構成及び動作について詳細に説明する。
【0024】
温度補償回路10は、温度上昇に伴い抵抗値Rdの上昇する負荷回路11と抵抗12とを直列に接続し、負荷回路11と抵抗12とを接続する線の中間点P1をトランジスタ100のゲートに接続したいわゆる抵抗分割回路である。負荷回路11は、順方向に直列に接続された3つのダイオード11a,11b,11cで構成される。負荷回路11側の端子13には、Vg1=−1Vが印加され、抵抗12側の端子14にはVg2=−5Vが印加される。
【0025】
図3のグラフに示すように、負荷回路11の抵抗値Rdは、T1からT2への温度上昇に伴いRd1からRd2へと増加する。これにより、図4のグラフに示すように、中間点P1の電位、即ち、トランジスタ100のゲートに印加される補償電圧が0.5Vだけ増加する。当該補償電圧の温度上昇に対する変化率を、トランジスタ100のゲートのしきい値電圧VTHの温度上昇に対する変化率と同じになるように設定することで、トランジスタ100のゲートに入力されるHighレベルの制御信号の電位が温度によらず一定の場合であっても、常にトランジスタ100を正常にオンすることができる。
【0026】
ところが、T1からT2への温度上昇によりトランジスタ100のゲートに印加される補償電圧(中間点P1の電位)が0.5Vだけ増加すると、図5のグラフに示すように、トランジスタ100のゲート・ソース間の寄生容量もCGS1からCGS2へと増加する。
【0027】
以下に説明する位相調整回路20は、温度上昇に伴う上記寄生容量CGSの増加量と同じだけ、逆に回路インピーダンスのリアクタンス分(容量Cd)を減少させ、上記寄生容量CGSと上記回路インピーダンスのリアクタンス分(容量Cd)の合計が常に一定となるように働くことを特徴とする(図9を参照)。
【0028】
位相調整回路20は、高周波信号用のトランジスタ100のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、トランジスタ100のゲートにカソードの接続されたダイオード21を備える。
【0029】
また、位相調整回路20は、上記トランジスタ100のゲートに印加される電圧の上昇に応じて上記ダイオード21に印加する電圧をリアクタンス分が減少する方向に調整する電圧制御回路として、上記ダイオード21のカソードをゲートに接続し、かつ、ゲート側の電位が高くなるように、アノード側の端子22にVg3=−3Vを印加する回路を備える。
【0030】
上記構成において、ダイオード21は、トランジスタ100の出力を利用する後段の高周波回路200が正常に動作するように、トランジスタ100のゲートに印加される電圧の増加に伴い増える空乏層容量(CGS)との合計が実質的に一定となる率で容量値(Cd)が減少するものを採用する。
【0031】
図6は、温度上昇に伴う、位相調整回路20のダイオード21の端部aと端部bとの電位差Vab変化を示すグラフである。図示するように、電位差Vabは、温度T1時に1.5Vであるのに対し、温度T2(但し、T2>T1)時には2.0Vと増加する。これは、温度上昇に伴う温度補償回路10の働きにより、トランジスタ100のゲートに印加される電圧が増加したためである。
【0032】
図7は、ダイオード21の電位差Vabの値の増加に伴う逆接続されたダイオード21の空乏層容量Cdの変化を示すグラフである。図示するように、電位差Vabが1.5Vから2.0Vに増加した場合、空乏層容量Cdは、Cd1からCd2(但し、Cd2>Cd1)へと減少する。これは、逆接続、逆バイアスされたpinダイオードの周知の特性による。
【0033】
図8は、温度上昇に伴うダイオード21の空乏層容量Cdの変化を示すグラフである。図示するように、温度T1の時の空乏層容量Cd1に対し、温度T2(但し、T2>T1)の時の空乏層容量Cd2は減少している。これは、温度上昇に伴う温度補償回路10の働きにより、トランジスタ100のゲートに印加される電圧が増加してダイオード21の電位差Vabが増加したためである。
【0034】
図9は、温度上昇に伴うダイオード21の空乏層容量Cdとトランジスタ100の空乏層容量CGSの合計を示すグラフである。図示するように、適切な電圧Vab−空乏層容量Cd特性を持つダイオードを採用することで、温度変化によらず、容量Cdと容量CGSの合計値を常に一定にすることができる。
【0035】
ここで、”容量Cdと容量CGS合計値が常に一定”とは、上記合計値により生じる位相のずれが、トランジスタ100の出力信号を用いる後段の高周波回路200が正常に動作し得る範囲内にあることを意味する。以下に説明する実施の形態2,3の位相調整回路30,40についても同じである。
【0036】
半導体集積回路内に温度補償回路10及び位相調整回路20を備えるトランジスタ100を設ける場合、トランジスタ100から出力された信号の位相を調整する場合に比べて、チップサイズを小さくすることができる。位相調整回路20の場合、トランジスタ100のゲートに印加される電圧の変化に応じてゲートに逆接続されたダイオード21に印加する逆バイアス電圧を調節する回路を備えるだけであるのに対し、トランジスタ100の出力信号の位相を調整する場合、基準信号との位相のずれ量を検出する回路と、検出した位相のずれ量だけ基準値に戻すための回路が必要になるためである。以下に説明する実施の形態2,3の位相調整回路30,40を備えるトランジスタ100を半導体集積回路上に設ける場合にも同じことがいえる。
【0037】
(3)実施の形態2
図10は、トランジスタ100のゲートに、実施の形態2に係る高周波信号用トランジスタの位相調整回路30、及び、周知の温度補償回路10を接続した状態を示す図である。トランジスタ100のドレイン電極には電源電圧Vccが印加され、ソース電極は接地されている。また、トランジスタ100のドレイン電極には、高周波回路200が接続されている。ゲートより伸びる端子101には、制御信号が入力される。
【0038】
位相調整回路30は、高周波信号用のトランジスタ100のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、いわゆるローデットライン型位相器を利用するものである。ローデットライン型位相器30は、ゲート側にカソードを向けたダイオード31及びトランスミッションライン32を直列に接続したものである。
【0039】
また、位相調整回路30は、上記トランジスタ100のゲートに印加される電圧の上昇に応じて上記ダイオード21に印加する電圧をリアクタンス分が減少する方向に調節する電圧制御回路として、トランスミッションライン32の端子34をトランジスタ100のゲートに接続し、ダイオードのアノード側の端子31にVg3=−3Vを印加する回路を備える。
【0040】
実施の形態2に係る位相調整回路30は、実施の形態1に係る位相調整回路20のダイオード21の位相機能に、トランスミッションライン32のリアクタンス分による位相調節機能を加えたものであり、当該構成を採用することで、温度T1時にトランジスタ100の出力する信号の位相を後段の高周波回路200の要求に応じて調節することができるようになる。
【0041】
なお、ダイオード31とトランスミッションライン32の順序は逆でも良い。
【0042】
(4)実施の形態3
図11は、トランジスタ100のゲートに、実施の形態3に係る高周波信号用トランジスタの位相調整回路40、及び、周知の温度補償回路10を接続した状態を示す図である。トランジスタ100のドレイン電極には電源電圧Vccが印加され、ソース電極は接地されている。また、トランジスタ100のドレイン電極には、高周波回路200が接続されている。ゲートより伸びる端子101には、制御信号が入力される。
【0043】
位相調整回路40は、高周波信号用のトランジスタ100のゲートに当該ゲートの制御信号線と共に並列に接続され、リアクタンス分を有するインピーダンスが両端の電位差により変化する回路素子として、2つのダイオード41及び42のカソード同士を接続したものを採用する。2つのダイオード41及び42のカソードをレイアウトパターン上で共有化することで、半導体集積回路上に設計する際のレイアウトサイズの減少を図る。
【0044】
また、位相調整回路40は、上記トランジスタ100のゲートに印加される電圧の上昇に応じて上記ダイオード41に印加する電圧をリアクタンス分が減少する方向に調節する電圧制御回路として、上記ダイオード42のアノードをゲートに接続し、かつ、ゲート側の電位が高くなるように、上記ダイオード41のアノード側の端子43にVg3=−3Vを印加する回路を備える。
【0045】
図12の(a)は、実施の形態1に係る高周波信号用トランジスタの位相調整回路20のダイオード21と、トランジスタ100との接続状態を示す図であり、(b)は、ダイオード21及びトランジスタ100のレイアウトパターンを示す図である。図12の(b)に示すように、当回路では2つのバイアホール110及び111が必要になる。
【0046】
図13の(a)は、実施の形態3に係る高周波信号用トランジスタの位相調整回路40のダイオード41,42と、トランジスタ100との接続状態を示す図であり、(b)は、ダイオード41,42及びトランジスタ100のレイアウトパターンを示す図である。図13の(b)に示すように、当該回路では、2つのダイオード41,42のカソードを共有化することで、1つのバイアホール112でレイアウト設計を行うことができる。
【0047】
図12の(b)と図13の(b)を比較参照すれば、実施の形態3の位相調整回路40の方が、ダイオード41及び42の2つのカソードを共有化したことによりバイアホール1つ分だけレイアウトサイズを小さくできることが解る。
【0048】
以上に説明するように、実施の形態1乃至3に説明した高周波信号用トランジスタの位相調整回路20,30,40を利用すれば、温度補償回路10の働きによりトランジスタ100のゲートに印加される電圧が増加した場合であっても、空乏層容量を一定に維持して出力信号の位相のずれを抑え、当該出力信号を利用する後段の回路を正常に動作することができる。
【0049】
【発明の効果】
請求項1記載の高周波信号用トランジスタの位相調整装置は、ゲートに順方向接続されたダイオードの位相調節機能に、トランスミッションラインのリアクタンス分による位相調節機能を加えた構成を採用することにより、温度補償等が原因で生じるゲート印加電圧の変化よりも、より大きなゲート印加電圧の変化に対応し、トランジスタから出力される信号の位相を実質一定にすることができるだけでなく、トランジスタの出力する信号の位相を、後段の高周波回路の要求に応じて調節することができる。
【0050】
請求項2記載の半導体集積回路は、カソードを共有化した2つのダイオードで構成されている位相調整回路を採用することにより、ゲートに印加する電圧が変化しても、トランジスタから出力される信号の位相を実質一定にすることができるだけでなく、半導体集積回路内において、レイアウトパターン上でトランジスタと1つのバイアホールを共有して、チップ面積の小型化を図ることができる。
【図面の簡単な説明】
【図1】 実施の形態1に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図2】 高周波信号用トランジスタのしきい値電圧の温度特性を示す図である。
【図3】 温度補償回路を構成する負荷回路の温度特性を示す図である。
【図4】 温度補償回路の点P1の電位の温度特性を示す図である。
【図5】 高周波信号用トランジスタの空乏層容量の温度特性を示す図である。
【図6】 位相調整回路のダイオードの電位差の温度特性を示す図である。
【図7】 位相調整回路のダイオードの空乏層容量の電圧特性を示す図である。
【図8】 位相調整回路のダイオードの空乏層容量の温度特性を示す図である。
【図9】 位相調整回路のダイオードの空乏層容量の値と増幅器の空乏層容量の値の合計値の温度特性を示す図である。
【図10】 実施の形態2に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図11】 実施の形態3に係る位相調整回路、及び、温度補償回路を備える高周波信号用トランジスタの回路図である。
【図12】 実施の形態1に係る位相調整回路で使用するダイオードと高周波信号用トランジスタのレイアウトパターンを示す図である。
【図13】 実施の形態3に係る位相調整回路で使用するダイオードと高周波信号用トランジスタのレイアウトパターンを示す図である。
【図14】 周知の温度補償回路を備える高周波信号用トランジスタの回路図である。
【符号の説明】
10 温度補償回路、11 負荷回路、11a,11b,11c,21,31,41,42 ダイオード、12 抵抗、20,30,40位相調整回路、100 トランジスタ、200 高周波回路。
Claims (2)
- 高周波信号用トランジスタの出力信号の位相を調整する位相調整回路であって、
該回路は、ダイオードとトランスミッションラインとの直列回路であり、トランジスタのゲートに対して、ダイオードが順方向となるように一端が接続され、且つ、ゲート側の電位が高くなるように、他端に定電圧が印加されており、
定電圧の値と、ダイオードの両端に印加される電圧に対する該ダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする高周波信号用トランジスタの位相調整回路。 - 1以上の高周波信号用トランジスタを備える半導体集積回路であって、1以上のトランジスタに、出力信号の位相を調整する位相調整回路を備えており、
位相調整回路は、レイアウトパターン上で、カソードを共有して直列接続されている2つのダイオードで構成され、且つ、トランジスタのソースと共通のバイアホールに接続されている集積回路であり、トランジスタのゲートに対して一端が接続されると共に、ゲート側の電位が高くなるように、他端に定電圧が印加されており、
定電圧の値と、2つのダイオードの両端に印加される電圧に対する該2つのダイオードの空乏層容量の特性とは、該回路のリアクタンス分とトランジスタの空乏層容量との合計値が実質一定で該合計値により生じる出力信号の位相のずれが該出力信号を用いるトランジスタの後段に接続されている回路が正常に動作しうる範囲内となるように、設定されている、ことを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001384257A JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
US10/171,983 US6603343B2 (en) | 2001-12-18 | 2002-06-17 | Phase correction circuit for transistor using high-frequency signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001384257A JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003188659A JP2003188659A (ja) | 2003-07-04 |
JP3790704B2 true JP3790704B2 (ja) | 2006-06-28 |
Family
ID=19187708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001384257A Expired - Lifetime JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6603343B2 (ja) |
JP (1) | JP3790704B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2833432A1 (fr) * | 2001-12-11 | 2003-06-13 | Koninkl Philips Electronics Nv | Dispositif de compensation en temperature et appareil electronique comprenant un tel dispositif |
US7443225B2 (en) * | 2006-06-30 | 2008-10-28 | Alpha & Omega Semiconductor, Ltd. | Thermally stable semiconductor power device |
EP2164170A1 (en) * | 2008-09-15 | 2010-03-17 | Forschungsverbund Berlin E.V. | Self-adjusting gate bias network for field effect transistors |
FR2958755B1 (fr) * | 2010-04-13 | 2012-09-21 | Schneider Electric Ind Sas | Dispositif de mesure a diviseur de tension electrique. |
JP5541135B2 (ja) * | 2010-12-13 | 2014-07-09 | 富士通株式会社 | 増幅回路 |
CN205175565U (zh) | 2015-03-30 | 2016-04-20 | 意法半导体股份有限公司 | 温度传感器器件及感测系统 |
JP2017046128A (ja) * | 2015-08-26 | 2017-03-02 | 株式会社沖データ | 通信装置 |
CN113779916A (zh) * | 2021-09-16 | 2021-12-10 | 西北工业大学 | 电荷灵敏前置放大器结构及设计方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3584233A (en) * | 1968-11-21 | 1971-06-08 | Philips Corp | Linearity correction circuit employing fet at input of differential operational amplifier |
JPH03258008A (ja) | 1990-03-07 | 1991-11-18 | Mitsubishi Electric Corp | 位相温度補償型高周波増幅器 |
US5617048A (en) * | 1994-09-19 | 1997-04-01 | National Semiconductor Corporation | Hysteretic power-up circuit |
JPH1174367A (ja) | 1997-08-29 | 1999-03-16 | Toshiba Lighting & Technol Corp | 半導体装置及び増幅器 |
JP3884146B2 (ja) | 1997-11-05 | 2007-02-21 | 株式会社イスズ | スプリンクラー消火設備の配管システム |
US6437634B1 (en) * | 1997-11-27 | 2002-08-20 | Nec Corporation | Semiconductor circuit in which distortion caused by change in ambient temperature is compensated |
-
2001
- 2001-12-18 JP JP2001384257A patent/JP3790704B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-17 US US10/171,983 patent/US6603343B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003188659A (ja) | 2003-07-04 |
US20030112054A1 (en) | 2003-06-19 |
US6603343B2 (en) | 2003-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8149055B2 (en) | Semiconductor integrated circuit device | |
US7312660B2 (en) | Differential amplifier and active load for the same | |
US20140077780A1 (en) | Voltage regulator | |
US7863981B2 (en) | Rail-to-rail operational amplifier | |
JP3790704B2 (ja) | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 | |
US20070132494A1 (en) | Duty cycle correction amplification circuit | |
US5369313A (en) | High frequency gain differential signal circuit employing a level shift device | |
WO2020018681A1 (en) | Power-on reset circuit | |
US7936208B2 (en) | Bias circuit for a MOS device | |
JP3806011B2 (ja) | 電圧検出回路 | |
KR101163883B1 (ko) | 실질적으로 일정한 전류를 제공하는 디바이스 및 장치 | |
US10122333B2 (en) | Auto-bias circuit for stacked FET power amplifier | |
US20100264987A1 (en) | Amplifier with bias stabilizer | |
EP1562284A1 (en) | Bias circuit with threshold voltage change compensation and temperature change compensation | |
JP3853612B2 (ja) | 減衰器 | |
JP2009207030A (ja) | 電力増幅回路および無線通信回路 | |
WO2013065401A1 (ja) | 電力増幅回路 | |
US7193468B2 (en) | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic | |
US7420420B2 (en) | FET bias circuit | |
JP4693706B2 (ja) | スタンバイ機能付き増幅器 | |
US20070019447A1 (en) | Active resistors for reduction of transient power grid noise | |
US20080094136A1 (en) | Amplifier circuit and method of generating bias voltage in amplifier circuit | |
US20100073037A1 (en) | Output impedance control circuit | |
US7616059B2 (en) | Temperature compensation of small signal gain of an amplifier stage | |
US20040108899A1 (en) | Amplifier having MOS capacitor compensation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3790704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |