JP2003188659A - 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 - Google Patents
高周波信号用トランジスタの位相調整回路、及び、半導体集積回路Info
- Publication number
- JP2003188659A JP2003188659A JP2001384257A JP2001384257A JP2003188659A JP 2003188659 A JP2003188659 A JP 2003188659A JP 2001384257 A JP2001384257 A JP 2001384257A JP 2001384257 A JP2001384257 A JP 2001384257A JP 2003188659 A JP2003188659 A JP 2003188659A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- gate
- frequency signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 高周波信号用トランジスタのゲートに印加さ
れる電圧が増加した場合であっても、当該トランジスタ
から出力される信号の位相を安定させる位相調整回路を
提供する。 【解決手段】 本発明の位相調整回路は、高周波信号用
トランジスタのゲートに当該ゲートの制御信号線と共に
並列に接続され、両端の電位差によりリアクタンス分を
有するインピーダンスが変化する回路素子と、上記トラ
ンジスタのゲートに印加される電圧の上昇に応じて上記
回路素子に印加する電圧をリアクタンス分が減る方向に
調節する電圧制御回路とで構成され、上記回路素子のイ
ンピーダンスに上記トランジスタの空乏層容量を加算し
たリアクタンス分の値が、上記トランジスタの出力信号
を利用する後段の回路を正常動作させるものであること
を特徴とする。
れる電圧が増加した場合であっても、当該トランジスタ
から出力される信号の位相を安定させる位相調整回路を
提供する。 【解決手段】 本発明の位相調整回路は、高周波信号用
トランジスタのゲートに当該ゲートの制御信号線と共に
並列に接続され、両端の電位差によりリアクタンス分を
有するインピーダンスが変化する回路素子と、上記トラ
ンジスタのゲートに印加される電圧の上昇に応じて上記
回路素子に印加する電圧をリアクタンス分が減る方向に
調節する電圧制御回路とで構成され、上記回路素子のイ
ンピーダンスに上記トランジスタの空乏層容量を加算し
たリアクタンス分の値が、上記トランジスタの出力信号
を利用する後段の回路を正常動作させるものであること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、無線通信回路等で
用いる高周波信号用トランジスタの出力信号の位相を調
整する位相調整回路、及び、当該位相調整回路を備える
半導体集積回路に関する。
用いる高周波信号用トランジスタの出力信号の位相を調
整する位相調整回路、及び、当該位相調整回路を備える
半導体集積回路に関する。
【０００２】
【従来の技術】トランジスタのゲートのしきい値電圧Ｖ
ＴＨは、温度上昇に伴い増加する。しきい値電圧ＶＴＨ
が増加した場合、これに応じてゲートに印加する制御信
号のＨｉｇｈレベルの電位も増加しなければ当該トラン
ジスタは正常にオンせず、当該トランジスタの出力信号
を用いる後段の回路が適切に動作しない。
ＴＨは、温度上昇に伴い増加する。しきい値電圧ＶＴＨ
が増加した場合、これに応じてゲートに印加する制御信
号のＨｉｇｈレベルの電位も増加しなければ当該トラン
ジスタは正常にオンせず、当該トランジスタの出力信号
を用いる後段の回路が適切に動作しない。
【０００３】従来、ゲートに入力される制御信号のレベ
ルが温度によらず一定の場合であっても、トランジスタ
を正常にオンさせるため、温度上昇と共に増加する補償
電圧をゲートに印加する温度補償回路が提案されてい
る。
ルが温度によらず一定の場合であっても、トランジスタ
を正常にオンさせるため、温度上昇と共に増加する補償
電圧をゲートに印加する温度補償回路が提案されてい
る。
【０００４】図１４は、温度Ｔ１においてゲートのしき
い値電圧ＶＴＨ＝−１．５Ｖのデプレッション形のｎチ
ャンネル電解効果トランジスタ１００と、当該トランジ
スタ１００のゲートに温度補償回路１０を接続した状態
を示す図である。トランジスタ１００のドレイン電極に
は電源電圧Ｖｃｃが印加され、ソース電極は接地されて
いる。また、トランジスタ１００のドレイン電極には、
高周波回路２００が接続されている。
い値電圧ＶＴＨ＝−１．５Ｖのデプレッション形のｎチ
ャンネル電解効果トランジスタ１００と、当該トランジ
スタ１００のゲートに温度補償回路１０を接続した状態
を示す図である。トランジスタ１００のドレイン電極に
は電源電圧Ｖｃｃが印加され、ソース電極は接地されて
いる。また、トランジスタ１００のドレイン電極には、
高周波回路２００が接続されている。
【０００５】温度補償回路１０は、負荷回路１１と抵抗
１２とを直列に接続し、負荷回路１１と抵抗１２とを接
続する線の中間点Ｐ１をトランジスタ１００のゲートに
接続したいわゆる抵抗分割回路である。具体的には、負
荷回路１１は、順方向に直列に接続された３つのダイオ
ード１１ａ，１１ｂ，１１ｃで構成される。負荷回路１
１側の端子１３には、Ｖｇ１＝−１Ｖが印加され、抵抗
１２側の端子１４にはＶｇ２＝−５Ｖが印加される。負
荷回路１１の抵抗値Ｒｄは、温度上昇に伴い上昇する。
これは、順方向接続された各ダイオード１１ａ，１１
ｂ，１１ｃの抵抗値が温度の上昇に伴い増加するためで
ある。
１２とを直列に接続し、負荷回路１１と抵抗１２とを接
続する線の中間点Ｐ１をトランジスタ１００のゲートに
接続したいわゆる抵抗分割回路である。具体的には、負
荷回路１１は、順方向に直列に接続された３つのダイオ
ード１１ａ，１１ｂ，１１ｃで構成される。負荷回路１
１側の端子１３には、Ｖｇ１＝−１Ｖが印加され、抵抗
１２側の端子１４にはＶｇ２＝−５Ｖが印加される。負
荷回路１１の抵抗値Ｒｄは、温度上昇に伴い上昇する。
これは、順方向接続された各ダイオード１１ａ，１１
ｂ，１１ｃの抵抗値が温度の上昇に伴い増加するためで
ある。
【０００６】温度上昇に伴う負荷回路１１の抵抗値Ｒｄ
の増加により、中間点Ｐ１の電位、即ち、トランジスタ
１００のゲートに印加される補償電圧が増加する。ここ
で、当該補償電圧の温度上昇に対する変化率を、トラン
ジスタ１００のゲートのしきい値電圧ＶＴＨの温度上昇
に対する変化率と同じになるように設定しておくこと
で、トランジスタ１００のゲートに入力されるＨｉｇｈ
レベルの制御信号の電位が温度によらず一定の場合であ
っても、常にトランジスタ１００を正常にオンすること
ができる。
の増加により、中間点Ｐ１の電位、即ち、トランジスタ
１００のゲートに印加される補償電圧が増加する。ここ
で、当該補償電圧の温度上昇に対する変化率を、トラン
ジスタ１００のゲートのしきい値電圧ＶＴＨの温度上昇
に対する変化率と同じになるように設定しておくこと
で、トランジスタ１００のゲートに入力されるＨｉｇｈ
レベルの制御信号の電位が温度によらず一定の場合であ
っても、常にトランジスタ１００を正常にオンすること
ができる。
【０００７】
【発明が解決しようとする課題】上述するように、温度
補償回路１０は、温度の上昇に伴い増加する補償電圧を
トランジスタ１００のゲートに印加する。ところが、上
記温度補償回路１０を備えるトランジスタ１００を高周
波信号用トランジスタとして使用する場合、ゲートに印
加する電圧の増加に伴う空乏層容量の増加による出力信
号の位相のずれが問題となる。これは、トランジスタ１
００の出力信号の位相のずれが大きくなると、後段に接
続する高周波回路２００が誤作動するからである。
補償回路１０は、温度の上昇に伴い増加する補償電圧を
トランジスタ１００のゲートに印加する。ところが、上
記温度補償回路１０を備えるトランジスタ１００を高周
波信号用トランジスタとして使用する場合、ゲートに印
加する電圧の増加に伴う空乏層容量の増加による出力信
号の位相のずれが問題となる。これは、トランジスタ１
００の出力信号の位相のずれが大きくなると、後段に接
続する高周波回路２００が誤作動するからである。
【０００８】従来、高周波信号用トランジスタの出力信
号の位相のずれを修正する回路としては、バラクタダイ
オードを用いた位相温度補償型高周波増幅器（特開平３
−２５８００８号公報、以下、第１文献という。）、ダ
イオードを使用した二次非対称波形歪みの低減回路（特
開平１１−７４３６７号公報、以下、第２文献とい
う。）、及び、サイドゲートを用いたピーキング回路
（特開平１−１３７７１３号公報、以下、第３文献とい
う。）等がある。
号の位相のずれを修正する回路としては、バラクタダイ
オードを用いた位相温度補償型高周波増幅器（特開平３
−２５８００８号公報、以下、第１文献という。）、ダ
イオードを使用した二次非対称波形歪みの低減回路（特
開平１１−７４３６７号公報、以下、第２文献とい
う。）、及び、サイドゲートを用いたピーキング回路
（特開平１−１３７７１３号公報、以下、第３文献とい
う。）等がある。
【０００９】上記第１文献に開示されるバラクタダイオ
ードを用いた位相温度補償型高周波増幅器は、バラクタ
ダイオードへの印加電圧を正特性サーミスタを備える抵
抗分割回路を利用して温度制御し、当該バラクタダイオ
ードの容量を変化させることにより、トランジスタの温
度変化に伴う位相の変化を修正するものである。周知の
ようにバラクタダイオードの容量の印加電圧に対する特
性は、ｐｎ接合の状態で決まる。即ち、バラクタダイオ
ードの容量は、階段接合の場合には印加電圧の平方根に
反比例して変化し、傾斜接合の場合には印加電圧の立方
根に反比例して変化する。これに対して、トランジスタ
の温度補償によるゲートへの印加電圧の増加に伴う空乏
層容量の変化は、温度に比例している（第１文献の第３
図に点線で示すグラフを参照）。このため、実際には、
補償後の位相は、第１文献の第３図に実線で示すように
一定にはならない。また、上述するように、本増幅器
は、正特性サーミスタを備える抵抗分割回路によりバラ
クタダイオードの印加電圧を制御するが、バラクタダイ
オードだけでなく、当該抵抗分割回路分をも設けること
から、当該増幅器を備える半導体集積回路のチップ面積
が大きくなるといった問題が生じる。
ードを用いた位相温度補償型高周波増幅器は、バラクタ
ダイオードへの印加電圧を正特性サーミスタを備える抵
抗分割回路を利用して温度制御し、当該バラクタダイオ
ードの容量を変化させることにより、トランジスタの温
度変化に伴う位相の変化を修正するものである。周知の
ようにバラクタダイオードの容量の印加電圧に対する特
性は、ｐｎ接合の状態で決まる。即ち、バラクタダイオ
ードの容量は、階段接合の場合には印加電圧の平方根に
反比例して変化し、傾斜接合の場合には印加電圧の立方
根に反比例して変化する。これに対して、トランジスタ
の温度補償によるゲートへの印加電圧の増加に伴う空乏
層容量の変化は、温度に比例している（第１文献の第３
図に点線で示すグラフを参照）。このため、実際には、
補償後の位相は、第１文献の第３図に実線で示すように
一定にはならない。また、上述するように、本増幅器
は、正特性サーミスタを備える抵抗分割回路によりバラ
クタダイオードの印加電圧を制御するが、バラクタダイ
オードだけでなく、当該抵抗分割回路分をも設けること
から、当該増幅器を備える半導体集積回路のチップ面積
が大きくなるといった問題が生じる。
【００１０】第２文献に開示されるダイオードを使用し
た二次非対称波形歪みの低減回路は、トランジスタの等
価回路上に現れる等価ダイオードに、並列かつ逆極性と
なるように別のダイオードを接続し、当該別のダイオー
ドに上記等価ダイオードの受けるゲート・ドレイン間の
電位差と同等の逆バイアスを与える。これにより両方の
ダイオードの容量変化を互いに打ち消し合い、トランジ
スタの出力信号の二次対称性を向上させるものである。
しかし、当該回路は、トランジスタの温度補償によるゲ
ートのしきい値電圧ＶＴＨの増加による出力信号の位相
のずれに対処するものではない。即ち、第２文献には、
温度変化に伴う位相のずれを調整する回路について何ら
記載されていない。
た二次非対称波形歪みの低減回路は、トランジスタの等
価回路上に現れる等価ダイオードに、並列かつ逆極性と
なるように別のダイオードを接続し、当該別のダイオー
ドに上記等価ダイオードの受けるゲート・ドレイン間の
電位差と同等の逆バイアスを与える。これにより両方の
ダイオードの容量変化を互いに打ち消し合い、トランジ
スタの出力信号の二次対称性を向上させるものである。
しかし、当該回路は、トランジスタの温度補償によるゲ
ートのしきい値電圧ＶＴＨの増加による出力信号の位相
のずれに対処するものではない。即ち、第２文献には、
温度変化に伴う位相のずれを調整する回路について何ら
記載されていない。
【００１１】第３の文献に開示されるサイドゲートを用
いたピーキング回路は、ある一定の温度の雰囲気におい
て、トランジスタから出力された信号の位相をサイドゲ
ートを用いたピーキング回路で補正するものであり、温
度上昇によるゲートのしきい値電圧ＶＴＨの増加に伴う
出力信号の位相のずれに対処するものではない。従っ
て、第３文献には、温度変化に伴う位相のずれを調整す
る回路について何ら記載されていない。なお、文中に記
載されている自動補償回路（３）とは、サイドゲートを
設けたことにより生じるトランジスタの特性への影響を
補償する回路である。
いたピーキング回路は、ある一定の温度の雰囲気におい
て、トランジスタから出力された信号の位相をサイドゲ
ートを用いたピーキング回路で補正するものであり、温
度上昇によるゲートのしきい値電圧ＶＴＨの増加に伴う
出力信号の位相のずれに対処するものではない。従っ
て、第３文献には、温度変化に伴う位相のずれを調整す
る回路について何ら記載されていない。なお、文中に記
載されている自動補償回路（３）とは、サイドゲートを
設けたことにより生じるトランジスタの特性への影響を
補償する回路である。
【００１２】本発明は、温度補償等が原因で高周波信号
用トランジスタのゲートに印加される電圧が増加した場
合であっても、当該トランジスタから出力される信号の
位相を安定させる位相調整回路、及び、当該位相調整回
路を備える半導体集積回路を提供することを目的とす
る。
用トランジスタのゲートに印加される電圧が増加した場
合であっても、当該トランジスタから出力される信号の
位相を安定させる位相調整回路、及び、当該位相調整回
路を備える半導体集積回路を提供することを目的とす
る。
【００１３】
【課題を解決するための手段】本発明の第１の高周波信
号用トランジスタの位相調整回路は、高周波信号用トラ
ンジスタのゲートに当該ゲートの制御信号線と共に並列
に接続され、両端の電位差によりリアクタンス分を有す
るインピーダンスが変化する回路素子と、上記トランジ
スタのゲートに印加される電圧の上昇に応じて上記回路
素子に印加する電圧をリアクタンス分が減る方向に調節
する電圧制御回路とで構成され、上記回路素子のインピ
ーダンスに上記トランジスタの空乏層容量を加算したリ
アクタンス分の値が、上記トランジスタの出力信号を利
用する後段の回路を正常動作させるものであることを特
徴とする。
号用トランジスタの位相調整回路は、高周波信号用トラ
ンジスタのゲートに当該ゲートの制御信号線と共に並列
に接続され、両端の電位差によりリアクタンス分を有す
るインピーダンスが変化する回路素子と、上記トランジ
スタのゲートに印加される電圧の上昇に応じて上記回路
素子に印加する電圧をリアクタンス分が減る方向に調節
する電圧制御回路とで構成され、上記回路素子のインピ
ーダンスに上記トランジスタの空乏層容量を加算したリ
アクタンス分の値が、上記トランジスタの出力信号を利
用する後段の回路を正常動作させるものであることを特
徴とする。
【００１４】本発明の第２の高周波信号用トランジスタ
の位相調整回路は、上記第１の高周波信号用トランジス
タの位相調整回路であって、上記回路素子は、上記高周
波信号用トランジスタのゲートに対して順方向に接続さ
れたダイオードであり、上記電圧制御回路は、上記ダイ
オードに逆バイアスが印加されるようにアノード側にカ
ソード側よりも低い電位の定電圧を印加するものである
ことを特徴とする。
の位相調整回路は、上記第１の高周波信号用トランジス
タの位相調整回路であって、上記回路素子は、上記高周
波信号用トランジスタのゲートに対して順方向に接続さ
れたダイオードであり、上記電圧制御回路は、上記ダイ
オードに逆バイアスが印加されるようにアノード側にカ
ソード側よりも低い電位の定電圧を印加するものである
ことを特徴とする。
【００１５】本発明の第３の高周波信号用トランジスタ
の位相調整回路は、上記第１の高周波信号用トランジス
タの位相調整回路であって、上記回路素子は、ダイオー
ドとトランスミッションラインを直列に接続して成り、
上記高周波信号増幅器用のトランジスタのゲートに対し
てダイオードが順方向となるように接続されたものであ
り、上記電圧制御回路は、上記回路素子のゲート側の電
位が高くなるように、ゲートと反対側の端に定電圧を印
加するものであることを特徴とする。
の位相調整回路は、上記第１の高周波信号用トランジス
タの位相調整回路であって、上記回路素子は、ダイオー
ドとトランスミッションラインを直列に接続して成り、
上記高周波信号増幅器用のトランジスタのゲートに対し
てダイオードが順方向となるように接続されたものであ
り、上記電圧制御回路は、上記回路素子のゲート側の電
位が高くなるように、ゲートと反対側の端に定電圧を印
加するものであることを特徴とする。
【００１６】本発明の第４の高周波信号用トランジスタ
の位相調整回路は、上記第１の位相調整回路であって、
上記回路素子は、２つのダイオードを互いのカソードを
共通にして直列接続したものであり、上記電圧制御回路
は、上記回路素子のゲート側の電位が高くなるように、
ゲートと反対側の端に定電圧を印加するものであること
を特徴とする。
の位相調整回路は、上記第１の位相調整回路であって、
上記回路素子は、２つのダイオードを互いのカソードを
共通にして直列接続したものであり、上記電圧制御回路
は、上記回路素子のゲート側の電位が高くなるように、
ゲートと反対側の端に定電圧を印加するものであること
を特徴とする。
【００１７】本発明の半導体集積回路は、１以上の高周
波信号用のトランジスタを備える半導体集積回路であっ
て、上記１以上の高周波信号用のトランジスタの少なく
とも１つに、請求項１乃至請求項４の何れかに記載の高
周波信号用トランジスタの位相調整回路を設けたことを
特徴とする。
波信号用のトランジスタを備える半導体集積回路であっ
て、上記１以上の高周波信号用のトランジスタの少なく
とも１つに、請求項１乃至請求項４の何れかに記載の高
周波信号用トランジスタの位相調整回路を設けたことを
特徴とする。
【００１８】
【発明の実施の形態】（１）発明の概要
本発明の高周波信号用トランジスタの位相調整回路は、
高周波信号用トランジスタのゲートに当該ゲートの制御
信号線と共に並列に接続され、両端の電位差によりリア
クタンス分を有するインピーダンスが変化する、例え
ば、ダイオード等の回路素子を備えると共に、上記トラ
ンジスタのゲートに印加される電圧の上昇に応じて上記
回路素子に印加する電圧をリアクタンス分が減る方向に
調節する電圧制御回路とで構成され、上記回路素子のイ
ンピーダンスに上記トランジスタの空乏層容量ＣＧＳを
加算したリアクタンス分の値が、上記トランジスタの出
力信号を利用する後段の回路を正常動作させるものであ
ることを特徴とする。ここで、”後段の回路を正常動作
させる”とは、後段の回路から見て出力信号の位相が実
質的に一定であるとみなせるレベルに調整されているこ
とを言う。
高周波信号用トランジスタのゲートに当該ゲートの制御
信号線と共に並列に接続され、両端の電位差によりリア
クタンス分を有するインピーダンスが変化する、例え
ば、ダイオード等の回路素子を備えると共に、上記トラ
ンジスタのゲートに印加される電圧の上昇に応じて上記
回路素子に印加する電圧をリアクタンス分が減る方向に
調節する電圧制御回路とで構成され、上記回路素子のイ
ンピーダンスに上記トランジスタの空乏層容量ＣＧＳを
加算したリアクタンス分の値が、上記トランジスタの出
力信号を利用する後段の回路を正常動作させるものであ
ることを特徴とする。ここで、”後段の回路を正常動作
させる”とは、後段の回路から見て出力信号の位相が実
質的に一定であるとみなせるレベルに調整されているこ
とを言う。
【００１９】上記構成の位相調整回路では、トランジス
タのゲートに印加される電圧が、例えば、温度補償回路
により増加した場合であっても、増加前と同じ位相の信
号を後段に出力することができる。
タのゲートに印加される電圧が、例えば、温度補償回路
により増加した場合であっても、増加前と同じ位相の信
号を後段に出力することができる。
【００２０】また、上記構成の位相調整回路を備える半
導体集積回路は、トランジスタから出力された信号の位
相を調整する場合に比べて、チップサイズを小さくする
ことができる。これは、上記位相調整回路の場合、トラ
ンジスタのゲートに印加される電圧の上昇に応じて上記
回路素子に印加する電圧をリアクタンス分が減る方向に
調節する電圧制御回路を備えるだけであるのに対し、ト
ランジスタの出力信号の位相を調整する場合、基準信号
との位相のずれ量を検出する回路と、検出した位相のず
れ量だけ基準値に戻すための回路が必要になるためであ
る。
導体集積回路は、トランジスタから出力された信号の位
相を調整する場合に比べて、チップサイズを小さくする
ことができる。これは、上記位相調整回路の場合、トラ
ンジスタのゲートに印加される電圧の上昇に応じて上記
回路素子に印加する電圧をリアクタンス分が減る方向に
調節する電圧制御回路を備えるだけであるのに対し、ト
ランジスタの出力信号の位相を調整する場合、基準信号
との位相のずれ量を検出する回路と、検出した位相のず
れ量だけ基準値に戻すための回路が必要になるためであ
る。
【００２１】以下、上記特徴を具備する実施の形態１乃
至３に係る位相調整回路２０，３０，４０について添付
の図面を参照しつつ説明する。
至３に係る位相調整回路２０，３０，４０について添付
の図面を参照しつつ説明する。
【００２２】（２）実施の形態１
図１は、トランジスタ１００のゲートに、実施の形態１
に係る高周波信号用トランジスタの位相調整回路２０、
及び、周知の温度補償回路１０を接続した状態を示す図
である。トランジスタ１００は、温度Ｔ１においてしき
い値電圧ＶＴＨ＝−１．５Ｖのデプレッション型のｎチ
ャンネル電解効果トランジスタである。トランジスタ１
００のドレイン電極には電源電圧Ｖｃｃが印加され、ソ
ース電極は接地されている。また、トランジスタ１００
のドレイン電極には、高周波回路２００が接続されてい
る。ゲートより伸びる端子１０１には、制御信号が入力
される。図２のグラフに示すように、当該トランジスタ
１００のしきい値電圧ＶＴ Ｈは、温度がＴ１からＴ２に
上昇した場合に−１．５Ｖから−１．０Ｖに増加する。
に係る高周波信号用トランジスタの位相調整回路２０、
及び、周知の温度補償回路１０を接続した状態を示す図
である。トランジスタ１００は、温度Ｔ１においてしき
い値電圧ＶＴＨ＝−１．５Ｖのデプレッション型のｎチ
ャンネル電解効果トランジスタである。トランジスタ１
００のドレイン電極には電源電圧Ｖｃｃが印加され、ソ
ース電極は接地されている。また、トランジスタ１００
のドレイン電極には、高周波回路２００が接続されてい
る。ゲートより伸びる端子１０１には、制御信号が入力
される。図２のグラフに示すように、当該トランジスタ
１００のしきい値電圧ＶＴ Ｈは、温度がＴ１からＴ２に
上昇した場合に−１．５Ｖから−１．０Ｖに増加する。
【００２３】以下、簡単に温度補償回路１０の構成及び
動作の説明をした後に、実施の形態１に係る位相調整回
路２０の構成及び動作について詳細に説明する。
動作の説明をした後に、実施の形態１に係る位相調整回
路２０の構成及び動作について詳細に説明する。
【００２４】温度補償回路１０は、温度上昇に伴い抵抗
値Ｒｄの上昇する負荷回路１１と抵抗１２とを直列に接
続し、負荷回路１１と抵抗１２とを接続する線の中間点
Ｐ１をトランジスタ１００のゲートに接続したいわゆる
抵抗分割回路である。負荷回路１１は、順方向に直列に
接続された３つのダイオード１１ａ，１１ｂ，１１ｃで
構成される。負荷回路１１側の端子１３には、Ｖｇ１＝
−１Ｖが印加され、抵抗１２側の端子１４にはＶｇ２＝
−５Ｖが印加される。
値Ｒｄの上昇する負荷回路１１と抵抗１２とを直列に接
続し、負荷回路１１と抵抗１２とを接続する線の中間点
Ｐ１をトランジスタ１００のゲートに接続したいわゆる
抵抗分割回路である。負荷回路１１は、順方向に直列に
接続された３つのダイオード１１ａ，１１ｂ，１１ｃで
構成される。負荷回路１１側の端子１３には、Ｖｇ１＝
−１Ｖが印加され、抵抗１２側の端子１４にはＶｇ２＝
−５Ｖが印加される。
【００２５】図３のグラフに示すように、負荷回路１１
の抵抗値Ｒｄは、Ｔ１からＴ２への温度上昇に伴いＲｄ
１からＲｄ２へと増加する。これにより、図４のグラフ
に示すように、中間点Ｐ１の電位、即ち、トランジスタ
１００のゲートに印加される補償電圧が０．５Ｖだけ増
加する。当該補償電圧の温度上昇に対する変化率を、ト
ランジスタ１００のゲートのしきい値電圧ＶＴＨの温度
上昇に対する変化率と同じになるように設定すること
で、トランジスタ１００のゲートに入力されるＨｉｇｈ
レベルの制御信号の電位が温度によらず一定の場合であ
っても、常にトランジスタ１００を正常にオンすること
ができる。
の抵抗値Ｒｄは、Ｔ１からＴ２への温度上昇に伴いＲｄ
１からＲｄ２へと増加する。これにより、図４のグラフ
に示すように、中間点Ｐ１の電位、即ち、トランジスタ
１００のゲートに印加される補償電圧が０．５Ｖだけ増
加する。当該補償電圧の温度上昇に対する変化率を、ト
ランジスタ１００のゲートのしきい値電圧ＶＴＨの温度
上昇に対する変化率と同じになるように設定すること
で、トランジスタ１００のゲートに入力されるＨｉｇｈ
レベルの制御信号の電位が温度によらず一定の場合であ
っても、常にトランジスタ１００を正常にオンすること
ができる。
【００２６】ところが、Ｔ１からＴ２への温度上昇によ
りトランジスタ１００のゲートに印加される補償電圧
（中間点Ｐ１の電位）が０．５Ｖだけ増加すると、図５
のグラフに示すように、トランジスタ１００のゲート・
ソース間の寄生容量もＣＧＳ１からＣＧＳ２へと増加す
る。
りトランジスタ１００のゲートに印加される補償電圧
（中間点Ｐ１の電位）が０．５Ｖだけ増加すると、図５
のグラフに示すように、トランジスタ１００のゲート・
ソース間の寄生容量もＣＧＳ１からＣＧＳ２へと増加す
る。
【００２７】以下に説明する位相調整回路２０は、温度
上昇に伴う上記寄生容量ＣＧＳの増加量と同じだけ、逆
に回路インピーダンスのリアクタンス分（容量Ｃｄ）を
減少させ、上記寄生容量ＣＧＳと上記回路インピーダン
スのリアクタンス分（容量Ｃｄ）の合計が常に一定とな
るように働くことを特徴とする（図９を参照）。
上昇に伴う上記寄生容量ＣＧＳの増加量と同じだけ、逆
に回路インピーダンスのリアクタンス分（容量Ｃｄ）を
減少させ、上記寄生容量ＣＧＳと上記回路インピーダン
スのリアクタンス分（容量Ｃｄ）の合計が常に一定とな
るように働くことを特徴とする（図９を参照）。
【００２８】位相調整回路２０は、高周波信号用のトラ
ンジスタ１００のゲートに当該ゲートの制御信号線と共
に並列に接続され、リアクタンス分を有するインピーダ
ンスが両端の電位差により変化する回路素子として、ト
ランジスタ１００のゲートにカソードの接続されたダイ
オード２１を備える。
ンジスタ１００のゲートに当該ゲートの制御信号線と共
に並列に接続され、リアクタンス分を有するインピーダ
ンスが両端の電位差により変化する回路素子として、ト
ランジスタ１００のゲートにカソードの接続されたダイ
オード２１を備える。
【００２９】また、位相調整回路２０は、上記トランジ
スタ１００のゲートに印加される電圧の上昇に応じて上
記ダイオード２１に印加する電圧をリアクタンス分が減
少する方向に調整する電圧制御回路として、上記ダイオ
ード２１のカソードをゲートに接続し、かつ、ゲート側
の電位が高くなるように、アノード側の端子２２にＶｇ
３＝−３Ｖを印加する回路を備える。
スタ１００のゲートに印加される電圧の上昇に応じて上
記ダイオード２１に印加する電圧をリアクタンス分が減
少する方向に調整する電圧制御回路として、上記ダイオ
ード２１のカソードをゲートに接続し、かつ、ゲート側
の電位が高くなるように、アノード側の端子２２にＶｇ
３＝−３Ｖを印加する回路を備える。
【００３０】上記構成において、ダイオード２１は、ト
ランジスタ１００の出力を利用する後段の高周波回路２
００が正常に動作するように、トランジスタ１００のゲ
ートに印加される電圧の増加に伴い増える空乏層容量
（ＣＧＳ）との合計が実質的に一定となる率で容量値
（Ｃｄ）が減少するものを採用する。
ランジスタ１００の出力を利用する後段の高周波回路２
００が正常に動作するように、トランジスタ１００のゲ
ートに印加される電圧の増加に伴い増える空乏層容量
（ＣＧＳ）との合計が実質的に一定となる率で容量値
（Ｃｄ）が減少するものを採用する。
【００３１】図６は、温度上昇に伴う、位相調整回路２
０のダイオード２１の端部ａと端部ｂとの電位差Ｖａｂ
変化を示すグラフである。図示するように、電位差Ｖａ
ｂは、温度Ｔ１時に１．５Ｖであるのに対し、温度Ｔ２
（但し、Ｔ２＞Ｔ１）時には２．０Ｖと増加する。これ
は、温度上昇に伴う温度補償回路１０の働きにより、ト
ランジスタ１００のゲートに印加される電圧が増加した
ためである。
０のダイオード２１の端部ａと端部ｂとの電位差Ｖａｂ
変化を示すグラフである。図示するように、電位差Ｖａ
ｂは、温度Ｔ１時に１．５Ｖであるのに対し、温度Ｔ２
（但し、Ｔ２＞Ｔ１）時には２．０Ｖと増加する。これ
は、温度上昇に伴う温度補償回路１０の働きにより、ト
ランジスタ１００のゲートに印加される電圧が増加した
ためである。
【００３２】図７は、ダイオード２１の電位差Ｖａｂの
値の増加に伴う逆接続されたダイオード２１の空乏層容
量Ｃｄの変化を示すグラフである。図示するように、電
位差Ｖａｂが１．５Ｖから２．０Ｖに増加した場合、空
乏層容量Ｃｄは、Ｃｄ１からＣｄ２（但し、Ｃｄ２＞Ｃ
ｄ１）へと減少する。これは、逆接続、逆バイアスされ
たｐｉｎダイオードの周知の特性による。
値の増加に伴う逆接続されたダイオード２１の空乏層容
量Ｃｄの変化を示すグラフである。図示するように、電
位差Ｖａｂが１．５Ｖから２．０Ｖに増加した場合、空
乏層容量Ｃｄは、Ｃｄ１からＣｄ２（但し、Ｃｄ２＞Ｃ
ｄ１）へと減少する。これは、逆接続、逆バイアスされ
たｐｉｎダイオードの周知の特性による。
【００３３】図８は、温度上昇に伴うダイオード２１の
空乏層容量Ｃｄの変化を示すグラフである。図示するよ
うに、温度Ｔ１の時の空乏層容量Ｃｄ１に対し、温度Ｔ
２（但し、Ｔ２＞Ｔ１）の時の空乏層容量Ｃｄ２は減少
している。これは、温度上昇に伴う温度補償回路１０の
働きにより、トランジスタ１００のゲートに印加される
電圧が増加してダイオード２１の電位差Ｖａｂが増加し
たためである。
空乏層容量Ｃｄの変化を示すグラフである。図示するよ
うに、温度Ｔ１の時の空乏層容量Ｃｄ１に対し、温度Ｔ
２（但し、Ｔ２＞Ｔ１）の時の空乏層容量Ｃｄ２は減少
している。これは、温度上昇に伴う温度補償回路１０の
働きにより、トランジスタ１００のゲートに印加される
電圧が増加してダイオード２１の電位差Ｖａｂが増加し
たためである。
【００３４】図９は、温度上昇に伴うダイオード２１の
空乏層容量Ｃｄとトランジスタ１００の空乏層容量Ｃ
ＧＳの合計を示すグラフである。図示するように、適切
な電圧Ｖａｂ−空乏層容量Ｃｄ特性を持つダイオードを
採用することで、温度変化によらず、容量Ｃｄと容量Ｃ
ＧＳの合計値を常に一定にすることができる。
空乏層容量Ｃｄとトランジスタ１００の空乏層容量Ｃ
ＧＳの合計を示すグラフである。図示するように、適切
な電圧Ｖａｂ−空乏層容量Ｃｄ特性を持つダイオードを
採用することで、温度変化によらず、容量Ｃｄと容量Ｃ
ＧＳの合計値を常に一定にすることができる。
【００３５】ここで、”容量Ｃｄと容量ＣＧＳ合計値が
常に一定”とは、上記合計値により生じる位相のずれ
が、トランジスタ１００の出力信号を用いる後段の高周
波回路２００が正常に動作し得る範囲内にあることを意
味する。以下に説明する実施の形態２，３の位相調整回
路３０，４０についても同じである。
常に一定”とは、上記合計値により生じる位相のずれ
が、トランジスタ１００の出力信号を用いる後段の高周
波回路２００が正常に動作し得る範囲内にあることを意
味する。以下に説明する実施の形態２，３の位相調整回
路３０，４０についても同じである。
【００３６】半導体集積回路内に温度補償回路１０及び
位相調整回路２０を備えるトランジスタ１００を設ける
場合、トランジスタ１００から出力された信号の位相を
調整する場合に比べて、チップサイズを小さくすること
ができる。位相調整回路２０の場合、トランジスタ１０
０のゲートに印加される電圧の変化に応じてゲートに逆
接続されたダイオード２１に印加する逆バイアス電圧を
調節する回路を備えるだけであるのに対し、トランジス
タ１００の出力信号の位相を調整する場合、基準信号と
の位相のずれ量を検出する回路と、検出した位相のずれ
量だけ基準値に戻すための回路が必要になるためであ
る。以下に説明する実施の形態２，３の位相調整回路３
０，４０を備えるトランジスタ１００を半導体集積回路
上に設ける場合にも同じことがいえる。
位相調整回路２０を備えるトランジスタ１００を設ける
場合、トランジスタ１００から出力された信号の位相を
調整する場合に比べて、チップサイズを小さくすること
ができる。位相調整回路２０の場合、トランジスタ１０
０のゲートに印加される電圧の変化に応じてゲートに逆
接続されたダイオード２１に印加する逆バイアス電圧を
調節する回路を備えるだけであるのに対し、トランジス
タ１００の出力信号の位相を調整する場合、基準信号と
の位相のずれ量を検出する回路と、検出した位相のずれ
量だけ基準値に戻すための回路が必要になるためであ
る。以下に説明する実施の形態２，３の位相調整回路３
０，４０を備えるトランジスタ１００を半導体集積回路
上に設ける場合にも同じことがいえる。
【００３７】（３）実施の形態２
図１０は、トランジスタ１００のゲートに、実施の形態
２に係る高周波信号用トランジスタの位相調整回路３
０、及び、周知の温度補償回路１０を接続した状態を示
す図である。トランジスタ１００のドレイン電極には電
源電圧Ｖｃｃが印加され、ソース電極は接地されてい
る。また、トランジスタ１００のドレイン電極には、高
周波回路２００が接続されている。ゲートより伸びる端
子１０１には、制御信号が入力される。
２に係る高周波信号用トランジスタの位相調整回路３
０、及び、周知の温度補償回路１０を接続した状態を示
す図である。トランジスタ１００のドレイン電極には電
源電圧Ｖｃｃが印加され、ソース電極は接地されてい
る。また、トランジスタ１００のドレイン電極には、高
周波回路２００が接続されている。ゲートより伸びる端
子１０１には、制御信号が入力される。
【００３８】位相調整回路３０は、高周波信号用のトラ
ンジスタ１００のゲートに当該ゲートの制御信号線と共
に並列に接続され、リアクタンス分を有するインピーダ
ンスが両端の電位差により変化する回路素子として、い
わゆるローデットライン型位相器を利用するものであ
る。ローデットライン型位相器３０は、ゲート側にカソ
ードを向けたダイオード３１及びトランスミッションラ
イン３２を直列に接続したものである。
ンジスタ１００のゲートに当該ゲートの制御信号線と共
に並列に接続され、リアクタンス分を有するインピーダ
ンスが両端の電位差により変化する回路素子として、い
わゆるローデットライン型位相器を利用するものであ
る。ローデットライン型位相器３０は、ゲート側にカソ
ードを向けたダイオード３１及びトランスミッションラ
イン３２を直列に接続したものである。
【００３９】また、位相調整回路３０は、上記トランジ
スタ１００のゲートに印加される電圧の上昇に応じて上
記ダイオード２１に印加する電圧をリアクタンス分が減
少する方向に調節する電圧制御回路として、トランスミ
ッションライン３２の端子３４をトランジスタ１００の
ゲートに接続し、ダイオードのアノード側の端子３１に
Ｖｇ３＝−３Ｖを印加する回路を備える。
スタ１００のゲートに印加される電圧の上昇に応じて上
記ダイオード２１に印加する電圧をリアクタンス分が減
少する方向に調節する電圧制御回路として、トランスミ
ッションライン３２の端子３４をトランジスタ１００の
ゲートに接続し、ダイオードのアノード側の端子３１に
Ｖｇ３＝−３Ｖを印加する回路を備える。
【００４０】実施の形態２に係る位相調整回路３０は、
実施の形態１に係る位相調整回路２０のダイオード２１
の位相機能に、トランスミッションライン３２のリアク
タンス分による位相調節機能を加えたものであり、当該
構成を採用することで、温度Ｔ１時にトランジスタ１０
０の出力する信号の位相を後段の高周波回路２００の要
求に応じて調節することができるようになる。
実施の形態１に係る位相調整回路２０のダイオード２１
の位相機能に、トランスミッションライン３２のリアク
タンス分による位相調節機能を加えたものであり、当該
構成を採用することで、温度Ｔ１時にトランジスタ１０
０の出力する信号の位相を後段の高周波回路２００の要
求に応じて調節することができるようになる。
【００４１】なお、ダイオード３１とトランスミッショ
ンライン３２の順序は逆でも良い。
ンライン３２の順序は逆でも良い。
【００４２】（４）実施の形態３
図１１は、トランジスタ１００のゲートに、実施の形態
３に係る高周波信号用トランジスタの位相調整回路４
０、及び、周知の温度補償回路１０を接続した状態を示
す図である。トランジスタ１００のドレイン電極には電
源電圧Ｖｃｃが印加され、ソース電極は接地されてい
る。また、トランジスタ１００のドレイン電極には、高
周波回路２００が接続されている。ゲートより伸びる端
子１０１には、制御信号が入力される。
３に係る高周波信号用トランジスタの位相調整回路４
０、及び、周知の温度補償回路１０を接続した状態を示
す図である。トランジスタ１００のドレイン電極には電
源電圧Ｖｃｃが印加され、ソース電極は接地されてい
る。また、トランジスタ１００のドレイン電極には、高
周波回路２００が接続されている。ゲートより伸びる端
子１０１には、制御信号が入力される。
【００４３】位相調整回路４０は、高周波信号用のトラ
ンジスタ１００のゲートに当該ゲートの制御信号線と共
に並列に接続され、リアクタンス分を有するインピーダ
ンスが両端の電位差により変化する回路素子として、２
つのダイオード４１及び４２のカソード同士を接続した
ものを採用する。２つのダイオード４１及び４２のカソ
ードをレイアウトパターン上で共有化することで、半導
体集積回路上に設計する際のレイアウトサイズの減少を
図る。
ンジスタ１００のゲートに当該ゲートの制御信号線と共
に並列に接続され、リアクタンス分を有するインピーダ
ンスが両端の電位差により変化する回路素子として、２
つのダイオード４１及び４２のカソード同士を接続した
ものを採用する。２つのダイオード４１及び４２のカソ
ードをレイアウトパターン上で共有化することで、半導
体集積回路上に設計する際のレイアウトサイズの減少を
図る。
【００４４】また、位相調整回路４０は、上記トランジ
スタ１００のゲートに印加される電圧の上昇に応じて上
記ダイオード４１に印加する電圧をリアクタンス分が減
少する方向に調節する電圧制御回路として、上記ダイオ
ード４２のアノードをゲートに接続し、かつ、ゲート側
の電位が高くなるように、上記ダイオード４１のアノー
ド側の端子４３にＶｇ３＝−３Ｖを印加する回路を備え
る。
スタ１００のゲートに印加される電圧の上昇に応じて上
記ダイオード４１に印加する電圧をリアクタンス分が減
少する方向に調節する電圧制御回路として、上記ダイオ
ード４２のアノードをゲートに接続し、かつ、ゲート側
の電位が高くなるように、上記ダイオード４１のアノー
ド側の端子４３にＶｇ３＝−３Ｖを印加する回路を備え
る。
【００４５】図１２の（ａ）は、実施の形態１に係る高
周波信号用トランジスタの位相調整回路２０のダイオー
ド２１と、トランジスタ１００との接続状態を示す図で
あり、（ｂ）は、ダイオード２１及びトランジスタ１０
０のレイアウトパターンを示す図である。図１２の
（ｂ）に示すように、当回路では２つのバイアホール１
１０及び１１１が必要になる。
周波信号用トランジスタの位相調整回路２０のダイオー
ド２１と、トランジスタ１００との接続状態を示す図で
あり、（ｂ）は、ダイオード２１及びトランジスタ１０
０のレイアウトパターンを示す図である。図１２の
（ｂ）に示すように、当回路では２つのバイアホール１
１０及び１１１が必要になる。
【００４６】図１３の（ａ）は、実施の形態３に係る高
周波信号用トランジスタの位相調整回路４０のダイオー
ド４１，４２と、トランジスタ１００との接続状態を示
す図であり、（ｂ）は、ダイオード４１，４２及びトラ
ンジスタ１００のレイアウトパターンを示す図である。
図１３の（ｂ）に示すように、当該回路では、２つのダ
イオード４１，４２のカソードを共有化することで、１
つのバイアホール１１２でレイアウト設計を行うことが
できる。
周波信号用トランジスタの位相調整回路４０のダイオー
ド４１，４２と、トランジスタ１００との接続状態を示
す図であり、（ｂ）は、ダイオード４１，４２及びトラ
ンジスタ１００のレイアウトパターンを示す図である。
図１３の（ｂ）に示すように、当該回路では、２つのダ
イオード４１，４２のカソードを共有化することで、１
つのバイアホール１１２でレイアウト設計を行うことが
できる。
【００４７】図１２の（ｂ）と図１３の（ｂ）を比較参
照すれば、実施の形態３の位相調整回路４０の方が、ダ
イオード４１及び４２の２つのカソードを共有化したこ
とによりバイアホール１つ分だけレイアウトサイズを小
さくできることが解る。
照すれば、実施の形態３の位相調整回路４０の方が、ダ
イオード４１及び４２の２つのカソードを共有化したこ
とによりバイアホール１つ分だけレイアウトサイズを小
さくできることが解る。
【００４８】以上に説明するように、実施の形態１乃至
３に説明した高周波信号用トランジスタの位相調整回路
２０，３０，４０を利用すれば、温度補償回路１０の働
きによりトランジスタ１００のゲートに印加される電圧
が増加した場合であっても、空乏層容量を一定に維持し
て出力信号の位相のずれを抑え、当該出力信号を利用す
る後段の回路を正常に動作することができる。
３に説明した高周波信号用トランジスタの位相調整回路
２０，３０，４０を利用すれば、温度補償回路１０の働
きによりトランジスタ１００のゲートに印加される電圧
が増加した場合であっても、空乏層容量を一定に維持し
て出力信号の位相のずれを抑え、当該出力信号を利用す
る後段の回路を正常に動作することができる。
【００４９】
【発明の効果】本発明の第１の高周波信号用トランジス
タの位相調整回路は、トランジスタの空乏層容量を加算
したリアクタンス分の値が、上記トランジスタの出力信
号を利用する後段の回路を正常動作させるようなインピ
ーダンス特性を示す回路素子を使用することにより、例
えば、温度変化に伴うゲートのしきい値電圧ＶＴＨの値
の変化によらず、一定の位相の信号を出力することが可
能となる。
タの位相調整回路は、トランジスタの空乏層容量を加算
したリアクタンス分の値が、上記トランジスタの出力信
号を利用する後段の回路を正常動作させるようなインピ
ーダンス特性を示す回路素子を使用することにより、例
えば、温度変化に伴うゲートのしきい値電圧ＶＴＨの値
の変化によらず、一定の位相の信号を出力することが可
能となる。
【００５０】本発明の第２の高周波信号用トランジスタ
の位相調整回路は、トランジスタの空乏層容量を加算し
た空乏層容量の値が、上記トランジスタの出力信号を利
用する後段の回路を正常動作させるようなインピーダン
ス特性を示すダイオードを使用することにより、例え
ば、温度変化に伴うゲートのしきい値電圧ＶＴＨの値の
変化によらず、一定の位相の信号を出力することが可能
となる。
の位相調整回路は、トランジスタの空乏層容量を加算し
た空乏層容量の値が、上記トランジスタの出力信号を利
用する後段の回路を正常動作させるようなインピーダン
ス特性を示すダイオードを使用することにより、例え
ば、温度変化に伴うゲートのしきい値電圧ＶＴＨの値の
変化によらず、一定の位相の信号を出力することが可能
となる。
【００５１】本発明の第３の高周波信号用トランジスタ
の位相調整回路は、ダイオードだけでなくトランスミッ
ションラインも利用して位相調整を行うことにより、温
度変化だけでなく、より大きなゲート印加電圧の変動に
対しても一定の位相の信号を出力することができる。
の位相調整回路は、ダイオードだけでなくトランスミッ
ションラインも利用して位相調整を行うことにより、温
度変化だけでなく、より大きなゲート印加電圧の変動に
対しても一定の位相の信号を出力することができる。
【００５２】本発明の第４の高周波信号用トランジスタ
の位相調整回路は、２つのダイオードのカソードを共有
することで必要なバイアホールの数を低減することがで
きる。これにより、半導体集積回路を構成した場合のレ
イアウトサイズを小さくすることができる。
の位相調整回路は、２つのダイオードのカソードを共有
することで必要なバイアホールの数を低減することがで
きる。これにより、半導体集積回路を構成した場合のレ
イアウトサイズを小さくすることができる。
【００５３】本発明の半導体集積回路は、上記何れかの
位相調整回路を備えたトランジスタを回路内に設けたこ
とで、当該トランジスタの出力信号の位相を調整する場
合に比べてチップサイズを小さくすることができる。
位相調整回路を備えたトランジスタを回路内に設けたこ
とで、当該トランジスタの出力信号の位相を調整する場
合に比べてチップサイズを小さくすることができる。
【図１】 実施の形態１に係る位相調整回路、及び、温
度補償回路を備える高周波信号用トランジスタの回路図
である。
度補償回路を備える高周波信号用トランジスタの回路図
である。
【図２】 高周波信号用トランジスタのしきい値電圧の
温度特性を示す図である。
温度特性を示す図である。
【図３】 温度補償回路を構成する負荷回路の温度特性
を示す図である。
を示す図である。
【図４】 温度補償回路の点Ｐ１の電位の温度特性を示
す図である。
す図である。
【図５】 高周波信号用トランジスタの空乏層容量の温
度特性を示す図である。
度特性を示す図である。
【図６】 位相調整回路のダイオードの電位差の温度特
性を示す図である。
性を示す図である。
【図７】 位相調整回路のダイオードの空乏層容量の電
圧特性を示す図である。
圧特性を示す図である。
【図８】 位相調整回路のダイオードの空乏層容量の温
度特性を示す図である。
度特性を示す図である。
【図９】 位相調整回路のダイオードの空乏層容量の値
と増幅器の空乏層容量の値の合計値の温度特性を示す図
である。
と増幅器の空乏層容量の値の合計値の温度特性を示す図
である。
【図１０】 実施の形態２に係る位相調整回路、及び、
温度補償回路を備える高周波信号用トランジスタの回路
図である。
温度補償回路を備える高周波信号用トランジスタの回路
図である。
【図１１】 実施の形態３に係る位相調整回路、及び、
温度補償回路を備える高周波信号用トランジスタの回路
図である。
温度補償回路を備える高周波信号用トランジスタの回路
図である。
【図１２】 実施の形態１に係る位相調整回路で使用す
るダイオードと高周波信号用トランジスタのレイアウト
パターンを示す図である。
るダイオードと高周波信号用トランジスタのレイアウト
パターンを示す図である。
【図１３】 実施の形態３に係る位相調整回路で使用す
るダイオードと高周波信号用トランジスタのレイアウト
パターンを示す図である。
るダイオードと高周波信号用トランジスタのレイアウト
パターンを示す図である。
【図１４】 周知の温度補償回路を備える高周波信号用
トランジスタの回路図である。
トランジスタの回路図である。
１０ 温度補償回路、１１ 負荷回路、１１ａ，１１
ｂ，１１ｃ，２１，３１，４１，４２ ダイオード、１
２ 抵抗、２０，３０，４０位相調整回路、１００ ト
ランジスタ、２００ 高周波回路。
ｂ，１１ｃ，２１，３１，４１，４２ ダイオード、１
２ 抵抗、２０，３０，４０位相調整回路、１００ ト
ランジスタ、２００ 高周波回路。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J090 AA01 CA26 CA92 FA00 GN01
HA09 HA19 HA25 KA00 KA68
MA21 QA03 SA13 TA02 TA04
5J092 AA01 CA26 CA92 FA00 HA09
HA19 HA25 KA00 KA68 MA21
QA03 SA13 TA02 TA04
5J500 AA01 AC26 AC92 AF00 AH09
AH19 AH25 AK00 AK68 AM21
AQ03 AS13 AT02 AT04
Claims (5)
- 【請求項１】 高周波信号用トランジスタのゲートに当
該ゲートの制御信号線と共に並列に接続され、両端の電
位差によりリアクタンス分を有するインピーダンスが変
化する回路素子と、 上記トランジスタのゲートに印加される電圧の上昇に応
じて上記回路素子に印加する電圧をリアクタンス分が減
る方向に調節する電圧制御回路とで構成され、上記回路
素子のインピーダンスに上記トランジスタの空乏層容量
を加算したリアクタンス分の値が、上記トランジスタの
出力信号を利用する後段の回路を正常動作させるもので
あることを特徴とする高周波信号用トランジスタの位相
調整回路。 - 【請求項２】 請求項１に記載の高周波信号用トランジ
スタの位相調整回路であって、 上記回路素子は、上記高周波信号用トランジスタのゲー
トに対して順方向に接続されたダイオードであり、 上記電圧制御回路は、上記ダイオードに逆バイアスが印
加されるようにアノード側にカソード側よりも低い電位
の定電圧を印加するものであることを特徴とする高周波
信号用トランジスタの位相調整回路。 - 【請求項３】 請求項１に記載の高周波信号用トランジ
スタの位相調整回路であって、 上記回路素子は、ダイオードとトランスミッションライ
ンを直列に接続して成り、上記高周波信号増幅器用のト
ランジスタのゲートに対してダイオードが順方向となる
ように接続されたものであり、 上記電圧制御回路は、上記回路素子のゲート側の電位が
高くなるように、ゲートと反対側の端に定電圧を印加す
るものであることを特徴とする高周波信号用トランジス
タの位相調整回路。 - 【請求項４】 請求項１に記載の高周波信号用トランジ
スタの位相調整回路であって、 上記回路素子は、２つのダイオードをカソードを共通に
して直列接続したものであり、 上記電圧制御回路は、上記回路素子のゲート側の電位が
高くなるように、ゲートと反対側の端に定電圧を印加す
るものであることを特徴とする高周波信号用トランジス
タの位相調整回路。 - 【請求項５】 １以上の高周波信号用のトランジスタを
備える半導体集積回路であって、 上記１以上の高周波信号用のトランジスタの少なくとも
１つに、請求項１乃至請求項４の何れかに記載の高周波
信号用トランジスタの位相調整回路を設けたことを特徴
とする半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384257A JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
| US10/171,983 US6603343B2 (en) | 2001-12-18 | 2002-06-17 | Phase correction circuit for transistor using high-frequency signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001384257A JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188659A true JP2003188659A (ja) | 2003-07-04 |
| JP3790704B2 JP3790704B2 (ja) | 2006-06-28 |
Family
ID=19187708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001384257A Expired - Lifetime JP3790704B2 (ja) | 2001-12-18 | 2001-12-18 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6603343B2 (ja) |
| JP (1) | JP3790704B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129635A (ja) * | 2010-12-13 | 2012-07-05 | Fujitsu Ltd | 増幅回路 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2833432A1 (fr) * | 2001-12-11 | 2003-06-13 | Koninkl Philips Electronics Nv | Dispositif de compensation en temperature et appareil electronique comprenant un tel dispositif |
| US7443225B2 (en) * | 2006-06-30 | 2008-10-28 | Alpha & Omega Semiconductor, Ltd. | Thermally stable semiconductor power device |
| EP2164170A1 (en) * | 2008-09-15 | 2010-03-17 | Forschungsverbund Berlin E.V. | Self-adjusting gate bias network for field effect transistors |
| FR2958755B1 (fr) * | 2010-04-13 | 2012-09-21 | Schneider Electric Ind Sas | Dispositif de mesure a diviseur de tension electrique. |
| CN205175565U (zh) * | 2015-03-30 | 2016-04-20 | 意法半导体股份有限公司 | 温度传感器器件及感测系统 |
| JP2017046128A (ja) * | 2015-08-26 | 2017-03-02 | 株式会社沖データ | 通信装置 |
| CN113779916A (zh) * | 2021-09-16 | 2021-12-10 | 西北工业大学 | 电荷灵敏前置放大器结构及设计方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3584233A (en) * | 1968-11-21 | 1971-06-08 | Philips Corp | Linearity correction circuit employing fet at input of differential operational amplifier |
| JPH03258008A (ja) | 1990-03-07 | 1991-11-18 | Mitsubishi Electric Corp | 位相温度補償型高周波増幅器 |
| US5617048A (en) * | 1994-09-19 | 1997-04-01 | National Semiconductor Corporation | Hysteretic power-up circuit |
| JPH1174367A (ja) | 1997-08-29 | 1999-03-16 | Toshiba Lighting & Technol Corp | 半導体装置及び増幅器 |
| JP3884146B2 (ja) | 1997-11-05 | 2007-02-21 | 株式会社イスズ | スプリンクラー消火設備の配管システム |
| US6437634B1 (en) * | 1997-11-27 | 2002-08-20 | Nec Corporation | Semiconductor circuit in which distortion caused by change in ambient temperature is compensated |
-
2001
- 2001-12-18 JP JP2001384257A patent/JP3790704B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-17 US US10/171,983 patent/US6603343B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012129635A (ja) * | 2010-12-13 | 2012-07-05 | Fujitsu Ltd | 増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030112054A1 (en) | 2003-06-19 |
| US6603343B2 (en) | 2003-08-05 |
| JP3790704B2 (ja) | 2006-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7893766B1 (en) | Adaptive common mode bias for differential amplifier input circuits | |
| US7495422B2 (en) | Area-efficient capacitor-free low-dropout regulator | |
| US9058048B2 (en) | Voltage regulator having error amplifier | |
| US11550347B2 (en) | Voltage generation circuit and input buffer including the voltage generation circuit | |
| US5212458A (en) | Current mirror compensation circuit | |
| US7525359B2 (en) | Duty cycle correction amplification circuit | |
| US7501852B2 (en) | Tolerant input circuit | |
| US7265628B2 (en) | Margin tracking cascode current mirror system and method | |
| US5369313A (en) | High frequency gain differential signal circuit employing a level shift device | |
| US20050007195A1 (en) | Low voltage high gain amplifier circuits | |
| WO2020018681A1 (en) | Power-on reset circuit | |
| US20220345114A1 (en) | Bias generation circuit, buffer circuit including the bias generation circuit and semiconductor system including the buffer circuit | |
| US6288613B1 (en) | Bias circuits for depletion mode field effect transistors | |
| JP3790704B2 (ja) | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 | |
| US7936208B2 (en) | Bias circuit for a MOS device | |
| US8405460B2 (en) | Circuitry for biasing amplifiers | |
| US8237502B2 (en) | Amplifier with bias stabilizer | |
| US20080030274A1 (en) | Gate Bias Generator | |
| US20180048266A1 (en) | Amplifier circuit with overshoot suppression | |
| EP2356741B1 (en) | Biased power amplifier | |
| US20210305954A1 (en) | Differential amplifier | |
| US20170237415A1 (en) | Buffer circuit | |
| US7420420B2 (en) | FET bias circuit | |
| US6504416B1 (en) | High linearity, low power voltage controlled resistor | |
| US20100073037A1 (en) | Output impedance control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060403 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3790704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |