JP5541135B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP5541135B2 JP5541135B2 JP2010277303A JP2010277303A JP5541135B2 JP 5541135 B2 JP5541135 B2 JP 5541135B2 JP 2010277303 A JP2010277303 A JP 2010277303A JP 2010277303 A JP2010277303 A JP 2010277303A JP 5541135 B2 JP5541135 B2 JP 5541135B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- drain
- inductor
- bias node
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
図1は、参考技術による増幅回路の構成例を示す回路図である。増幅回路は、入力端子INに単相信号を入力し、第1の出力端子OUT1及び第2の出力端子OUT2から増幅した差動信号を出力する。トランスフォーマー回路101は、一次側インダクタ102及び二次側インダクタ103を有する。一次側インダクタ102は、入力端子IN及び基準電位ノード間に接続される。二次側インダクタ103の中点は、ゲートバイアスノードVGに接続される。トランスフォーマー回路101は、入力端子INの単相信号を差動信号に変換し、第1の電界効果トランジスタ104の第1のゲート及び第2の電界効果トランジスタ105の第2のゲートに差動信号を出力する。第1の電界効果トランジスタ104のゲート電圧と第2の電界効果トランジスタ105のゲート電圧は、相互に位相が反転した差動信号となる。第1の電界効果トランジスタ104は、第1のゲートがトランスフォーマー回路101の二次側インダクタ103の一端に接続され、第1のドレインが第1の出力端子OUT1に接続され、第1のソースが基準電位ノードに接続される。第2の電界効果トランジスタ105は、第2のゲートがトランスフォーマー回路101の二次側インダクタ103の他端に接続され、第2のドレインが第2の出力端子OUT2に接続され、第2のソースが基準電位ノードに接続される。第1の整合回路108は第1のインダクタ110を有し、第2の整合回路109は第2のインダクタ111を有する。第1のインダクタ110は、第1の電界効果トランジスタ104の第1のドレイン及びドレインバイアスノードVDD1間に接続される。第2のインダクタ111は、第2の電界効果トランジスタ105の第2のドレイン及びドレインバイアスノードVDD1間に接続される。
図3は、第1の実施形態による増幅回路の構成例を示す回路図である。増幅回路は、例えば無線送信装置の高出力増幅回路であり、入力端子INに高周波数の単相信号を入力し、第1の出力端子OUT1及び第2の出力端子OUT2から増幅した高周波数の差動信号を出力する。図3の増幅回路は、図1の増幅回路に対して、第1の可変容量301、第2の可変容量302及び調整回路303を追加したものである。
図6は、第2の実施形態による増幅回路の構成例を示す回路図である。図6の増幅回路は、図3の増幅回路の第1の可変容量301、第2の可変容量302及び調整回路303の例を示したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。第1のダイオード601は、図3の第1の可変容量301の一例であるバラクタダイオードであり、アノードがノードN1に接続され、カソードが第1の電界効果トランジスタ104の第1のゲートに接続される。第2のダイオード602は、図3の第1の可変容量302の一例であるバラクタダイオードであり、アノードがノードN1に接続され、カソードが第2の電界効果トランジスタ105の第2のゲートに接続される。インバータ603は、図3の調整回路303の一例であり、入力端子がドレインバイアスノードVDD1に接続され、出力端子がノードN1に接続される。
図8は、第3の実施形態による増幅回路の構成例を示す回路図である。図8の増幅回路は、図3の増幅回路の第1の可変容量301及び第2の可変容量302の他の例を示したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。複数の容量801,802及びスイッチ803は、図3の第1の可変容量301及び第2の可変容量302の一例である。容量801,802及びスイッチ803は、直列に接続される。複数の容量801,802及びスイッチ803の直列接続回路は、トランスフォーマー回路101の二次側インダクタ103に対して、並列に接続される。調整回路303は、ドレインバイアスノードVDD1のノードの電位をアナログからデジタルに変換し、そのデジタル値に応じてスイッチ803をオンさせる。スイッチ803がオンする数が多いほど、可変容量301及び302の容量値が大きくなる。調整回路303は、ドレインバイアスノードVDD1の電位が低いときにはスイッチ803がオンする数を少なくし、可変容量301及び302の容量値を小さくし、図4に示すように、信号通過位相を大きくする。これに対し、調整回路303は、ドレインバイアスノードVDD1の電位が高いときにはスイッチ803がオンする数を多くし、可変容量301及び302の容量値を大きくし、図4に示すように、信号通過位相を小さくする。本実施形態も第1の実施形態と同様の効果を得ることができる。
102 一次側インダクタ
103 二次側インダクタ
104 第1の電界効果トランジスタ
105 第2の電界効果トランジスタ
106,107 ゲート−ドレイン間寄生容量
108 第1の整合回路
109 第2の整合回路
110 第1のインダクタ
111 第2のインダクタ
301 第1の可変容量
302 第2の可変容量
303 調整回路
Claims (4)
- 一次側インダクタ及び二次側インダクタを含み、前記一次側インダクタが入力端子に接続され、前記二次側インダクタの中点がゲートバイアスノードに接続されるトランスフォーマー回路と、
第1のゲートが前記トランスフォーマー回路の前記二次側インダクタの一端に接続され、第1のドレインが第1の出力端子に接続され、第1のソースが基準電位ノードに接続される第1の電界効果トランジスタと、
第2のゲートが前記トランスフォーマー回路の前記二次側インダクタの他端に接続され、第2のドレインが第2の出力端子に接続され、第2のソースが前記基準電位ノードに接続される第2の電界効果トランジスタと、
前記第1の電界効果トランジスタの前記第1のドレイン及びドレインバイアスノード間に接続される第1のインダクタと、
前記第2の電界効果トランジスタの前記第2のドレイン及び前記ドレインバイアスノード間に接続される第2のインダクタと、
前記トランスフォーマー回路の前記二次側インダクタに並列に接続され、前記ドレインバイアスノードの電位に応じて容量値が変化する可変容量と
を有することを特徴とする増幅回路。 - 前記可変容量は、ダイオードであることを特徴とする請求項1記載の増幅回路。
- さらに、前記ドレインバイアスノード及び前記可変容量間に接続されるインバータを有することを特徴とする請求項1又は2記載の増幅回路。
- 前記可変容量は、複数の容量及びスイッチの直列接続回路を有し、前記複数の容量及びスイッチの直列接続回路が並列に接続されていることを特徴とする請求項1記載の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277303A JP5541135B2 (ja) | 2010-12-13 | 2010-12-13 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010277303A JP5541135B2 (ja) | 2010-12-13 | 2010-12-13 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012129635A JP2012129635A (ja) | 2012-07-05 |
JP5541135B2 true JP5541135B2 (ja) | 2014-07-09 |
Family
ID=46646246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010277303A Expired - Fee Related JP5541135B2 (ja) | 2010-12-13 | 2010-12-13 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5541135B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5732014B2 (ja) * | 2012-09-20 | 2015-06-10 | 旭化成エレクトロニクス株式会社 | ドハティ増幅器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174367A (ja) * | 1997-08-29 | 1999-03-16 | Toshiba Lighting & Technol Corp | 半導体装置及び増幅器 |
JP3523125B2 (ja) * | 1999-09-24 | 2004-04-26 | 株式会社東芝 | 電界効果トランジスタ、電力増幅器及び移動携帯通信装置 |
JP3790704B2 (ja) * | 2001-12-18 | 2006-06-28 | 三菱電機株式会社 | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 |
WO2004086608A1 (en) * | 2003-03-28 | 2004-10-07 | Koninklijke Philips Electronics N.V. | Neutralization of feedback capacitance in amplifiers |
JP2005143089A (ja) * | 2003-10-15 | 2005-06-02 | Sharp Corp | バランス型増幅回路および高周波通信装置 |
-
2010
- 2010-12-13 JP JP2010277303A patent/JP5541135B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012129635A (ja) | 2012-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10135408B2 (en) | Amplifier with termination circuit and resonant circuit | |
JP4808814B2 (ja) | パワー変換のためのスイッチング式インバータ及びコンバータ | |
US7768350B2 (en) | Output gain stage for a power amplifier | |
US9806673B2 (en) | Class-E outphasing power amplifier with efficiency and output power enhancement circuits and method | |
JP5711354B2 (ja) | クラス特性可変増幅器 | |
JP6680235B2 (ja) | 電力増幅回路および高周波モジュール | |
US10601382B2 (en) | Power amplifier circuit | |
KR102598591B1 (ko) | 전력 증폭 회로 | |
JP6492062B2 (ja) | パワーアンプ制御回路 | |
JP2021103851A (ja) | 電力増幅回路 | |
JP2018519760A (ja) | 可変利得電力増幅器 | |
US9755594B1 (en) | Power amplifying circuit | |
JP5541135B2 (ja) | 増幅回路 | |
Singh et al. | A digitally-tuned triple-band transformer power combiner for CMOS power amplifiers | |
Kim et al. | A fully integrated CMOS RF power amplifier with tunable matching network for GSM/EDGE dual-mode application | |
Park et al. | A 1.9-GHz triple-mode class-E power amplifier for a polar transmitter | |
JPWO2008114311A1 (ja) | 低雑音増幅器 | |
JP2005341447A (ja) | 高周波電力増幅器 | |
Liu et al. | A class-E RF power amplifier with a novel matching network for high-efficiency dynamic load modulation | |
US7898328B2 (en) | Differential amplifier | |
JP6211325B2 (ja) | 直交変調器 | |
Hwang et al. | Study of the inter-stage capacitor effects of a RF CMOS power amplifier to enhance its efficiency | |
JP6581477B2 (ja) | 増幅器 | |
JP7514051B2 (ja) | 可変利得電力増幅器 | |
US9281790B2 (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5541135 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |