JP2005143089A - バランス型増幅回路および高周波通信装置 - Google Patents
バランス型増幅回路および高周波通信装置 Download PDFInfo
- Publication number
- JP2005143089A JP2005143089A JP2004273603A JP2004273603A JP2005143089A JP 2005143089 A JP2005143089 A JP 2005143089A JP 2004273603 A JP2004273603 A JP 2004273603A JP 2004273603 A JP2004273603 A JP 2004273603A JP 2005143089 A JP2005143089 A JP 2005143089A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- node
- balanced
- approximately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/191—Tuned amplifiers
Abstract
【課題】小型でかつ広帯域で正確なバランス動作が可能なバランス型増幅回路を提供する。
【解決手段】第1の単位アンプ111の半導体素子105の出力端子(ドレイン端子)と出力ポート103との間に−90度位相回路109を接続し、第2の単位アンプ112の半導体素子106の出力端子(ドレイン端子)と出力ポート103との間に+90度位相回路110を接続する。第1,第2のポート101,102間に、略同じ大きさの第1,第2のインダクタンス成分L101,L102の直列回路を接続する。そして、第1,第2のインダクタンス成分L101,L102の中間点にバイアス供給端子104を接続し、その中間点とグランドとの間に抵抗成分R101とキャパシタンス成分C101の直列回路を接続する。
【選択図】図1
【解決手段】第1の単位アンプ111の半導体素子105の出力端子(ドレイン端子)と出力ポート103との間に−90度位相回路109を接続し、第2の単位アンプ112の半導体素子106の出力端子(ドレイン端子)と出力ポート103との間に+90度位相回路110を接続する。第1,第2のポート101,102間に、略同じ大きさの第1,第2のインダクタンス成分L101,L102の直列回路を接続する。そして、第1,第2のインダクタンス成分L101,L102の中間点にバイアス供給端子104を接続し、その中間点とグランドとの間に抵抗成分R101とキャパシタンス成分C101の直列回路を接続する。
【選択図】図1
Description
本発明は、バランス型増幅回路および高周波通信装置に関し、携帯電話等の高周波通信装置におけるアンプ回路(増幅器)に関し、特に電力増幅器(パワーアンプ)に関する。
増幅回路の設計法は、シングルエンド型とバランス型の2つに大別できることが広く知られている。シングルエンド型の増幅回路は、1つの入力ポートと1つの出力ポートを持つ2端子回路であり、ごく一般的に広く使われている回路である。それに対してバランス型増幅回路は、2系統のシングルエンド型増幅回路を並列に並べて逆相駆動した後に電力合成するものであり、プッシュプル動作によって高効率増幅をさせたい時や、偶数次の高調波を抑圧したい時などに使用される。
本発明は、マイクロ波やミリ波帯のような高周波帯におけるバランス型増幅回路を主眼に置いている。このような高周波帯に適した従来技術としては、例えば特開2001-267857号公報(特許文献1)に、多数の回路方式が列記されている。列記された全ての回路方式を網羅して議論するのは困難なので、代表として、2つの例を取り上げて説明する。
第1の従来技術として取り上げた図19は、前記特許文献1の[第6図]において開示された回路方式であり、分布定数回路型の180度ウィルキンソン型電力分配器を用いて電力分配,合成を行う例である。後に本発明との比較を容易にするために、本明細書の図19においては、特許文献1の[第6図]だけでは不足している部分(例えばバイアス回路)を補って描いてある。
図19において、2系統の単位アンプ1911,1912はそれぞれ、入力側の整合回路1907,1909と半導体素子1905,1906と出力側の整合回路1908,1910から成るシングルエンド型増幅回路である。この図19では、簡単のためFET(Field Effect Transistor:電界効果トランジスタ)1段増幅回路として描いたが、他の半導体素子(例えばバイポーラトランジスタ)を用いた多段増幅回路であっても構わない。半導体素子1905,1906のドレイン端子には、それぞれバイアス供給端子1903,1904が接続される。これらバイアス供給端子1903,1904の直前には、高周波信号の漏れを防ぐためのローパスフィルタ回路として、直列にインダクタンス成分L1901,L1902が夫々挿入され、バイアス供給端子1903,1904とグランドとの間にキャパシタンス成分C1901,C1902が接続されるのが一般的である。
入力ポート1901に与えられた電気信号は、逆相電力分配された後に2系統の単位アンプ1911,1912に入力される。逆相電力分配は、抵抗R1901と2本の1/4波長伝送線路T1903,T1904から構成される分布定数ウィルキンソン型電力分配器1913の2つの出力のうち、一方のみを1/2波長伝送線路T1901から構成される180度位相回路に通すことによって、実現される。
逆相駆動された2系統の単位アンプ1911,1912による2系統の出力電力は、逆相電力合成された後に、出力ポート1902から出力される。逆相電力合成は、2系統の電力のうち一方のみを1/2波長伝送線路T1902から構成される180度位相回路に通した後に、抵抗R1902と2本の1/4波長伝送線路T1905,T1906から構成される分布定数ウィルキンソン型電力合成器1914によって同相電力合成することで実現される。
また、第2の従来技術として取り上げる図20は、前記特許文献1の[第2図]において開示された回路方式であり、集中定数回路型の180度ウィルキンソン型電力分配器を用いて電力分配,合成を行う例である。後に本発明との比較を容易にするために、本明細書の図20においては、特許文献1の[第2図]だけでは不足している部分(例えばバイアス回路)を補って描いてある。
図20の回路構造は、既に説明した図19の一部を分布定数回路から集中定数回路に置き換えたものであり、その動作原理は全く同じものである。図20において、2系統の単位アンプ2011,2012はそれぞれ、入力側の整合回路2007,2009と半導体素子2005,2006と出力側の整合回路2008,2010から成るシングルエンド型増幅回路である。半導体素子2005,2006のドレイン端子には、それぞれバイアス供給端子2003,2004が接続される。これらバイアス供給端子2003,2004の直前には、高周波信号の漏れを防ぐためのローパスフィルタ回路として、直列にインダクタンス成分L2001,L2002が夫々挿入され、バイアス供給端子2003,2004とグランドとの間にキャパシタンス成分C2001,2002が接続される。
図19における分布定数ウィルキンソン電力分配器1913は、図20では抵抗R2001と3個のキャパシタンス成分C2003,C2011,C2005と2個のインダクタンス成分L2003,L2004から成る集中定数ウィルキンソン電力分配器に置き換えられている。図19における分布定数ウィルキンソン電力合成器1914は、図20では抵抗R2002と3個のキャパシタンス成分C2004,C2008,C2012と2個のインダクタンス成分L2006,L2005から成る集中定数ウィルキンソン電力分配器に置き換えられている。図19における2本の分布定数位相回路T1901,T1902は、図20では集中定数位相回路2013,2014に置き換えられている。集中定数位相回路2013は、キャパシタンス成分とインダクタンス成分が交互に配置された多段回路であり、直列に接続された2個のインダクタンス成分L2010,L2009およびそのインダクタンス成分L2010,L2009の入力端とグランドとの間に夫々接続された2個のキャパシタンス成分C2010,C2009を有している。また、集中定数位相回路2014は、インダクタンス成分とキャパシタンス成分とが交互に配置された多段回路であり、直列に接続された2個のインダクタンス成分L2007,L2008およびそのインダクタンス成分L2007,L2008の出力端とグランドとの間に接続された2個のキャパシタンス成分C2006,C2007を有している。
ところで、本発明は、単体の増幅回路だけではなく、それを用いた高周波通信装置の送信系の構成にまで関わるものである。そこで、図17において、従来技術による高周波通信装置の送信系についても説明しておく。図17の高周波通信装置は、第4世代携帯電話のような、マルチモード,マルチバンドの携帯電話を想定した例である。マルチモード化,マルチバンド化の対象となる通信システムとしては、800MHz帯携帯電話、1.9GHz帯携帯電話、2.4GHz帯無線LAN、5.2GHz帯無線LANの4つを想定した。
筐体1721の内部には、これら4つの通信システムに対応して、4系統の狭帯域送信回路が並列に配置されている。800MHz帯の送信信号は、送信信号源1713で生成され、送信バラン1709を通って送信アンプ1705で増幅され、アンテナ1701から放射される。1.9GHz帯の送信信号は、送信信号源1714で生成され、送信バラン1710を通って送信アンプ1706で増幅され、アンテナ1702から放射される。2.4GHz帯の送信信号は、送信信号源1715で生成され、送信バラン1711を通って送信アンプ1707で増幅され、アンテナ1703から放射される。5.2GHz帯の送信信号は、送信信号源1716で生成され、送信バラン1712を通って送信アンプ1708で増幅され、アンテナ1704から放射される。
送信バラン1709〜1712が必要な理由は、近年の高周波回路技術の傾向として、送信信号源1713〜1716がRFIC技術(Radio Frequency Integrated Circuit)を用いて実現される場合が多いためである。RFICの内部はバランス型差動回路によって構成されるのが一般的であり、そのためRFICの出力部は、差動線路1717〜1720になっているのが一般的である。一方、高周波帯の増幅回路(特にパワーアンプ)はシングルエンド型である場合が多く、差動線路(バランス線路)からシングルエンド線路に変換するために、送信バラン1709〜1712が必要とされていた。
図18は、図17の回路の動作を、模式的な周波数スペクトルで表したものである。800MHz帯には送信アンプ1705の狭帯域な増幅帯域1801が存在し、1.9GHz帯には送信アンプ1706の狭帯域な増幅帯域1802が存在し、2.4GHz帯には送信アンプ1707の狭帯域な増幅帯域1803が存在し、5.2GHz帯には送信アンプ1708の狭帯域な増幅帯域1804が存在する。
従来技術のバランス型増幅回路(図19,図20)においては、以下の2つの問題点があった。
従来技術の第1の問題点は、サイズが大きいという問題である。前記特許文献1が指摘する通り、図19の従来技術に比べれば、コンパクトな集中定数素子を多用することによって、図20の従来技術は一定の小型化に成功している。しかしながら、図20の従来技術をもってしても、以下の2つの理由から、まだまだ十分に小型化が図られているとは言えない。第1の理由は、集中定数素子の数が多くなってしまうことである。この素子数の問題については、本明細書中では後に、本発明との具体的な比較例を示して議論している。第2の理由は、バイアス供給部における集中定数素子L2001,L2002,C2001,C2002が、十分なローパスフィルタ効果を得るためには、極めて大きな素子値になってしまうためである。例えばMMIC(Monolithic Microwave Integrated Circuit:モノリシック・マイクロ波)形態を考える場合、大きなLC素子値は、大面積のスパイラルインダクタやMIM(Metal Insulator Metal:メタル・インシュレータ・メタル)キャパシタンスを意味するため、チップ面積を著しく増大させてしまう。
従来技術の第2の問題点は、回路が正常なバランス動作をする周波数帯、即ち2個の半導体素子2005,2006がほぼ正確に180度逆相で駆動される周波数帯が、極めて狭帯域になってしまう問題である。これは、図20(および図19)の回路構造自体に起因する本質的な問題である。図20および図19の回路は180度位相回路T1901,T1902,2013,2014に依存しているのだが、このような単純な位相回路では、ごく狭帯域でしか正確に180度の位相特性を実現できないためである。
逆相駆動が正確に実現されるか否かは、多くの場合はバランス型アンプの本質に関わる問題であり、重要である。もし正確に逆相駆動させる必要が無いならば、そもそもバランス型アンプ構成を採用する必要はなく、普通のシングルエンド型アンプ構成にすれば良いためである。バランス型アンプが必要とされる典型的な事例は、第1にプッシュプル動作によって高効率増幅を行いたい場合であり、第2に2次歪みや2倍波を抑圧して高線形性増幅を行いたい場合である。これらの場合、逆相駆動が正確に実現されない場合は、第1の事例では増幅器としての効率が著しく低下する問題が発生し、また第2の事例では2次歪みや2倍波が抑圧し切れずに漏洩してしまう問題が発生してしまう。
前記の従来技術において狭帯域でしか正確なバランス動作が実現されない問題については、非常に分かり難い問題であるため、本明細書中では後に、本発明との具体的な比較例を示して議論している。
一方、従来技術の高周波通信装置(図17)においては、バラン1709〜1712がどうしても必要不可欠であることに起因して、以下のような諸問題が起こっていた。まず、多くのバラン1709〜1712が必要なことによって、装置のサイズ,コストの増大を招いていた。また、バラン1709〜1712の挿入損失が、大電力信号を扱う送信系回路であるが故に、バッテリー消費を増大させてしまう一因になっていた。また、最大の問題点として、バラン1709〜1712が広帯域化しにくいことが、送信系を真の意味でマルチモード化,マルチバンド化できない一因にもなっていた。
マルチモード,マルチバンドの高周波無線通信装置を想定した図17は、実際にはその筐体1721の内部に複数の送信系回路を単純に並べただけの装置であり、大型化,重量化,高コスト化が避けられない。回路を共用化して単純化するためには、あるバンドの送信系(例えば800MHz)が、他のバンドの送信信号(例えば5.2GHz)をも通せるように、回路を広帯域化しなければならない。しかしながら、現状の回路部品の中には、800MHz〜5.2GHzもの広帯域化が容易でない部品が少なくなく、小型,低コストに設計されたバラン部品(1709〜1712)もまた、その中の一つである。
特開2001-267857号公報
本発明は、以上説明した従来技術の問題を解決するために考案したものであり、その目的は、小型でかつ広帯域で正確なバランス動作が可能な高周波増幅回路を実現することにある。また、本発明は、高周波通信装置の部品数削減とマルチモード化,マルチバンド化を実現することを目的としている。
前記目的を達成するため、第1の発明のバランス型増幅回路は、シングルエンド型の第1の単位アンプとシングルエンド型の第2の単位アンプとを並列に並べて略180度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、前記第1の単位アンプ中の最終段の半導体素子の出力端子を第1ノードとし、前記第2の単位アンプ中の最終段の半導体素子の出力端子を第2ノードとし、増幅回路全体としての単一出力端子を第3ノードとして、前記第1ノードと前記第3ノードとの間に接続された略−90度の位相回路と、前記第2ノードと前記第3ノードとの間に接続された略+90度の位相回路と、前記第1ノードと前記第2ノードとの間に接続された略同じ大きさの第1のインダクタンス成分と第2のインダクタンス成分と、前記第1のインダクタンス成分と前記第2のインダクタンス成分の中間点に接続され、前記第1の単位アンプ中の最終段の半導体素子および前記第2の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子とを備えたことを特徴とする。
好ましくは、前記第1のインダクタンス成分と前記第2のインダクタンス成分の中間点とグランドとの間に直列に接続されたキャパシタンス成分と抵抗成分とを備える。
好ましくは、前記第1のインダクタンス成分と前記第2のインダクタンス成分の中間点とグランドとの間に直列に接続されたキャパシタンス成分と抵抗成分とを備える。
前記構成のバランス型増幅回路によれば、供給された直流バイアスの電力は、キャパシタンス成分のためにグランドには漏れることなく、第1,第2のインダクタンス成分を通り、第1,第2の単位アンプ中の最終段の半導体素子に供給され、2個の半導体素子が逆相駆動される。このとき、2個の第1,第2インダクタンス成分が略同じ大きさであることから、中間点は高周波的には仮想グランド点となり、高周波信号の漏れが著しく抑圧される。したがって、小型でかつ広帯域で正確なバランス動作が可能なバランス型増幅回路を実現できる。
また、第2の発明の第2のバランス型増幅回路は、シングルエンド型の第1の単位アンプとシングルエンド型の第2の単位アンプとを並列に並べて略180度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、前記第1の単位アンプ中の最終段の半導体素子の出力端子を第1ノードとし、前記第2の単位アンプ中の最終段の半導体素子の出力端子を第2ノードとし、増幅回路全体としての単一出力端子を第3ノードとして、前記第1ノードと前記第3ノードとの間に接続された略−90度の位相回路と、前記第2ノードと前記第3ノードとの間に接続された略+90度の位相回路と、前記第1ノードと前記第2ノードとの間に直列に接続された略同じ大きさの第1のインダクタンス成分と第2のインダクタンス成分と、前記第1のインダクタンス成分と前記第2のインダクタンス成分の中間点に接続され、前記第1の単位アンプ中の最終段の半導体素子および前記第2の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子と、前記第1ノードと前記第2ノードとの間に直列に接続された略同じ大きさの第1のキャパシタンス成分と第2のキャパシタンス成分と、前記第1のキャパシタンス成分と前記第2のキャパシタンス成分の中間点とグランドとの間に接続された抵抗成分とを備えたことを特徴とする。
前記構成のバランス型増幅回路によれば、供給された直流バイアスの電力は、第1,第2のキャパシタンス成分のためにグランドには漏れることなく、第1,第2のインダクタンス成分を通り、第1,第2の単位アンプ中の最終段の半導体素子に供給され、2個の半導体素子が逆相駆動される。このとき、2個の第1,第2インダクタンス成分が略同じ大きさであることから、中間点は高周波的には仮想グランド点となり、高周波信号の漏れが著しく抑圧される。したがって、小型でかつ広帯域で正確なバランス動作が可能なバランス型増幅回路を実現できる。
また、一実施形態のバランス型増幅回路は、前記略+90度の位相回路は、直列に接続された自然数個のインダクタンス成分とそのインダクタンス成分間の端点とグランドとの間に接続された整数個のキャパシタンス成分とを有することを特徴とする。
前記実施形態のバランス型増幅回路によれば、直列に接続された自然数個のインダクタンス成分とそのインダクタンス成分間の端点とグランドとの間に接続された整数個のキャパシタンス成分とを有する多段回路を前記略+90度の位相回路に用いることによって、広帯域化が容易にできる。
また、一実施形態のバランス型増幅回路は、前記略+90度の位相回路は、動作周波数帯において略1/4波長となる長さの高周波伝送線路であるものであっても良い。
前記実施形態のバランス型増幅回路によれば、前記略+90度の位相回路に動作周波数帯において略1/4波長となる長さの高周波伝送線路を用いることによって、マイクロ波帯(ミリ波帯を含む)に対応する位相回路を低コストで実現でき、さらに、集中定数位相回路よりも高周波伝送線路の方が、Q値や加工精度の点で優れているため、性能を向上でき、製造バラツキを低減できる。
また、一実施形態のバランス型増幅回路は、前記略−90度の位相回路は、直列に接続された自然数個のキャパシタンス成分とそのキャパシタンス成分間の端点とグランドとの間に接続された整数個のインダクタンス成分とを有するものであっても良い。
前記実施形態のバランス型増幅回路によれば、直列に接続された自然数個のキャパシタンス成分とそのキャパシタンス成分間の端点とグランドとの間に接続された整数個のインダクタンス成分とを有する多段回路を前記略−90度の位相回路に用いることによって、広帯域化が容易にできる。
また、一実施形態のバランス型増幅回路は、前記略−90度の位相回路は、動作周波数帯において略3/4波長となる長さの高周波伝送線路であるものであっても良い。
前記実施形態のバランス型増幅回路によれば、前記略−90度の位相回路に動作周波数帯において略3/4波長となる長さの高周波伝送線路を用いることによって、マイクロ波帯(ミリ波帯を含む)に対応する位相回路を低コストで実現でき、さらに、集中定数位相回路よりも高周波伝送線路の方が、Q値や加工精度の点で優れているため、性能を向上でき、製造バラツキを低減できる。
また、本発明による高周波通信装置は、前記いずれか1つのバランス型増幅回路を、バランス出力型のRFICにより生成された変調信号を増幅してシングルエンド入力型の高周波回路に送出するためのバラン機能兼アンプ機能として用いたことを特徴とする。
以上説明した本発明のバラン機能兼アンプ機能を兼ね備えたバランス型増幅回路を、バランス出力型のRFICにより生成された変調信号を増幅してシングルエンド入力型の高周波回路に送出する回路として用いることによって、高周波通信装置の小型化,軽量化および低コスト化が可能となる。
また、一実施形態の高周波通信装置は、前記バランス型増幅回路が複数であって、前記複数のバランス型増幅回路の比帯域幅(=帯域幅/中心周波数)を100%未満になるように制限し、前記複数のバランス型増幅回路を互いの帯域が略重ならないように設計して、前記複数のバランス型増幅回路を送信用パワーアンプとして用いたことを特徴とする。
前記実施形態の高周波通信装置によれば、高調波スプリアス放射の問題は完全に解決することができる。また、極端に広帯域な増幅回路は、設計が困難であるだけでなく、回路が大規模化して寄生損失が顕著になるなどの問題が生じ易いが、比帯域幅を100%未満に制限することにより、このような問題が解消できる。
以上より明らかなように、この発明のバランス型増幅回路によれば、小型で、しかも広帯域でほぼ正確なバランス動作が可能な高周波増幅回路を実現できる。また、本発明の高周波通信装置においては、小型化,低コスト化,省電力化および広帯域化が実現できる。
また、本発明のバランス型増幅回路によれば、バラン機能一体型の増幅回路、特に高電力のパワーアンプを実現でき、それによって、高周波通信装置の部品数削減とマルチモード化,マルチバンド化を容易にすることができる。
以下、本発明の実施の形態のバランス型増幅回路および高周波通信装置を、図面を用いてさらに具体的に詳細に説明する。以下の全ての設計例において、半導体素子としては、NEC社製のGaAsFETであるNE8500100を用いた。その理由は、このデバイスのSパラメータが広く一般に公開されており、以下で設計例を示すに当たって曖昧さを排除できるためである。ただし、本発明における半導体素子は、この特定のデバイスに限定されるわけではなく、更にはGaAsFETに限定されるものではない。例えば、バイポーラトランジスタ等を用いても、同様の設計が可能である。
(第1実施形態)
図1は本発明による第1実施形態のバランス型増幅回路の原理図であり、図2はその具体的実現例である。後の説明(図13,図14)で利用するために、図1と図2の回路は、故意に3端子回路として設計してある。即ち入力側はバランス型の2端子入力であり、出力側はシングルエンド型の1端子出力である。後に図7で説明するが、このような3端子回路の入力側にバラン回路を追加すれば、通常のシングルエンド入出力型の2端子回路に変えることができる。
図1は本発明による第1実施形態のバランス型増幅回路の原理図であり、図2はその具体的実現例である。後の説明(図13,図14)で利用するために、図1と図2の回路は、故意に3端子回路として設計してある。即ち入力側はバランス型の2端子入力であり、出力側はシングルエンド型の1端子出力である。後に図7で説明するが、このような3端子回路の入力側にバラン回路を追加すれば、通常のシングルエンド入出力型の2端子回路に変えることができる。
図1において、バランス型端子を構成する第1のポート101から入力された電気信号はシングルエンド型の第1の単位アンプ111で増幅され、バランス型端子を構成する第2のポート102から入力された電気信号はシングルエンド型の第2の単位アンプ112で増幅され、これら増幅された2系統の信号は、最終的には第3ノードの一例としての共通の出力ポート103に合成されて出力される。
2つのシングルエンド型の第1,第2の単位アンプ111,112は、説明の簡略化のため、それぞれ入力側の整合回路107,108と半導体素子(FET)105,106から成るFET1段アンプとして図示してある。しかし、本発明における第1,第2の単位アンプ111,112は1段アンプやFETアンプに限定されるものではない。
前記半導体素子105の第1ノードの一例としての出力端子(ドレイン端子)と出力ポート103との間に、−90度位相回路109を接続し、半導体素子106の第2ノードの一例としての出力端子(ドレイン端子)と出力ポート103との間に、+90度位相回路110を接続している。これにより、逆相駆動された2個の半導体素子105,106の2系統の出力電力は、出力ポート103において無駄なく同相合成される。
2個の半導体素子105,106の出力端子(ドレイン端子)の間には、略同じ大きさの2個の第1,第2のインダクタンス成分L101,L102の直列回路を挿入している。前記2個の第1,第2のインダクタンス成分L101,L102の中間点(A点)にバイアス供給端子104を接続し、その中間点とグランドとの間に抵抗成分R101とキャパシタンス成分C101の直列回路を接続している。なお、抵抗成分R101とキャパシタンス成分C101は、半導体素子105,106が出力する信号成分のうち、同相成分である2倍高調波を吸収減衰させる目的で付加したものである。もし2倍高調波が特に問題とならないようないような用途であれば、抵抗成分R101とキャパシタンス成分C101は省いても構わない。
前記バイアス供給端子104から供給された直流電力は、キャパシタンス成分C101のためにグランドに漏れることなく、第1,第2のインダクタンス成分L101,L102を通り、半導体素子105,106の出力端子(ドレイン端子)に夫々供給される。そして、2個の半導体素子105,106が逆相駆動され、2個の第1,第2のインダクタンス成分L101,L102が略同じ大きさであることから、A点は高周波的には仮想グランド点となる。そのため、A点に接続されたバイアス供給端子104には、特にローパスフィルタを設けなくても、高周波信号の漏れが著しく抑圧される。そのため、従来技術(図20)では必要だった大きなLC素子C2001,C2002,L2001,L2002が必要なくなり、大幅な小型化が実現されている。
図2は、図1の原理図の具体的実現例である。図2において、201はバランス型端子を構成する第1のポート、202はバランス型端子を構成する第2のポート、203は第3ノードの一例としての共通の出力ポート、211はシングルエンド型の第1の単位アンプ、212はシングルエンド型の第2の単位アンプである。また、204はバイアス供給端子、205,206は半導体素子(FET)、207,208は入力側の整合回路、209は−90度位相回路、210は+90度位相回路、L201,L202は略同じ大きさの2個の第1,第2のインダクタンス成分、C201はキャパシタンス成分、R201は抵抗成分である。
図1における−90度位相回路109に相当する−90度位相回路209は、キャパシタンス成分とインダクタンス成分を交互に配置させた多段回路であり、直列に接続された2個のキャパシタンス成分C202,C203およびそのキャパシタンス成分間の接続点とグランドとの間に接続された1個のインダクタンス成分L203を有している。また、図1における+90度位相回路110に相当する+90度位相回路210は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路であり、直列に接続された2個のインダクタンス成分L204,L205およびそのインダクタンス成分間の接続点とグランドとの間に接続された1個のキャパシタンス成分C204を有している。また、図1における整合回路107,108に相当する整合回路207,208は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路であり、直列に接続された2個のキャパシタンス成分C206,C207と、その直列に接続されたキャパシタンス成分C206,C207の両端とグランドとの間およびキャパシタンス成分間の接続点とグランドとの間に接続された3個のインダクタンス成分L206,L207,L208とを有している。バイアス供給端子204からの直流電力が出力ポート203に漏れるのを防ぐため、−90度位相回路109と+90度位相回路110との接続点と出力ポート203との間にキャパシタンス成分C205が挿入されている。
図3と図4は、図2の回路の特性例である。これら結果を得た時の回路素子値は、R201=7.11816Ω、C201=10pF、C202=2.50421pF、C203=1.97123pF、C204=1.8089pF、C205=10pF、C206=1.51665pF、C207=2.69547pF、L201=L202=0.73595nH、L203=1.16127nH、L204=0.00126096nH、L205=0.989952nH、L206=1.37654nH、L207=0.459331nH、L208=0.375832nHであった。
図2の回路がバランス型入力であるが故に、その回路応答は、本来の入力モードである逆相(奇モード)入力時と、望ましくない寄生成分である同相(偶モード)入力時とに、分けて考える必要がある。特に、後に示す本発明(図13,図14)においては、同相(偶モード)寄生成分の抑圧性能が重要になる。
図5と図6は、図3の図4の結果を得た時の評価系である。図5は奇モード用の評価系であり、評価対象の回路504を、理想バラン503を通して観察している。出力ポート502は通常の50Ω系だが、入力ポート501は、理想バラン503が寄生的にインピーダンス変換機能を持ってしまうことを考慮して、2倍の100Ω系にしている。図6は偶モード用の評価系であり、評価対象の回路604を、理想分配回路603を通して観察している。出力ポート602は通常の50Ω系だが、入力ポート601は、理想分配回路603が寄生的にインピーダンス変換機能を持ってしまうことを考慮して、半分の25Ω系にしている。
図3は、反射特性と透過特性(ゲイン特性)である。小規模な回路ながら、2.5GHz〜5GHz以上の広帯域に渡って、本来の奇モード入力に対しては低い反射特性301と高いゲイン特性302が得られ、その一方で望ましくない偶モード入力に対してはゲイン特性303が著しく低く抑圧されている。この結果より、図2の増幅回路が、広帯域に渡ってほぼ正確なバランス動作を実現した増幅回路であることが分かる。
図4は、図2における2つの単位アンプ207,208の出力負荷回路特性である。即ち、図2のB点において矢印方向を見た反射係数401と、図2のC点において矢印方向を見た反射係数402とを、スミスチャート上に2.5GHz〜5.5GHzの範囲でプロットしたものである。図4を見ると、これら反射特性は、広帯域に渡って低インピーダンス側(反射係数0.7<180度付近)に誘導されている。このような出力負荷回路特性は、大電力のマイクロ波パワーアンプを設計する際に狙って実現される典型的な特性である。即ち、図2の回路は、パワーアンプとしての用途にも適している。
ところで、比較対象の従来技術(図19,図20)が2端子のシングルエンド型回路であるため、図2の回路についてもシングルエンド型での実現例を図7に示しておく。図7において、図2の増幅回路705の入力側は、バラン用のトランス回路704を介して入力ポート701に接続されている。出力ポート702は50Ω系だが、入力ポート701は、トランス704によるインピーダンス変換効果を補正するため、100Ω系にしてある。図8は図7の特性例であり、広帯域に渡って、反射特性801は抑圧され、高いゲイン特性802が得られている。
(第2実施形態)
図9は、本発明による第2実施形態のバランス型増幅回路の原理図である。図1に示した第1のバランス型増幅回路と構造,動作はほぼ同じであり、バイアス供給端子付近の構造が多少異なるだけである。
図9は、本発明による第2実施形態のバランス型増幅回路の原理図である。図1に示した第1のバランス型増幅回路と構造,動作はほぼ同じであり、バイアス供給端子付近の構造が多少異なるだけである。
図9において、901はバランス型端子を構成する第1のポート、902はバランス型端子を構成する第2のポート、903は第3ノードの一例としての共通の出力ポート、911はシングルエンド型の第1の単位アンプ、912はシングルエンド型の第2の単位アンプである。また、904はバイアス供給端子、905,906は半導体素子(FET)、907,908は入力側の整合回路、909は−90度位相回路、910は+90度位相回路である。
2個の半導体素子(FET)905,906の第1,第2ノードの一例としての出力端子(ドレイン端子)の間には、略同じ大きさの2個の第1,第2のインダクタンス成分L901,L902の直列回路が挿入される。前記2個の第1,第2のインダクタンス成分L901,L902の中間点(D点)には、バイアス供給端子904が接続されている。D点は、図1におけるA点と同様、高周波信号に対する仮想グランドとなっている。2個のFET905,906の出力端子(ドレイン端子)の間には、略同じ大きさの2個の第1,第2のキャパシタンス成分C901,C902の直列回路も挿入されている。前記2個の第1,第2のキャパシタンス成分C901,C902の中間点とグランドとの間に抵抗成分R901が接続されている。
図10は、図9の原理図の具体的実現例である。図10において、1001はバランス型端子を構成する第1のポート、1002はバランス型端子を構成する第2のポート、1003は第3ノードの一例としての共通の出力ポート、1011はシングルエンド型の第1の単位アンプ、1012はシングルエンド型の第2の単位アンプである。また、1004はバイアス供給端子、1005,1006は半導体素子(FET)、1007,1008は入力側の整合回路、1009は−90度位相回路、1010は+90度位相回路、L1001,L1002は略同じ大きさの2個の第1,第2のインダクタンス成分、C1001,C1002は略同じ大きさの2個の第1,第2のキャパシタンス成分、R1001は抵抗成分である。バイアス供給端子1004からの直流電力が出力ポート1003に漏れるのを防ぐため、−90度位相回路1009と+90度位相回路1010の接続点と出力ポート1003との間に第3のキャパシタンス成分C1006が挿入されている。
図9における−90度位相回路909に相当する−90度位相回路1009は、キャパシタンス成分とインダクタンス成分を交互に配置させた多段回路である。その多段回路は、直列に接続された2個のキャパシタンス成分C1003,C1004およびそのキャパシタンス成分間の接続点とグランドとの間に接続された1個のインダクタンス成分L1003を有している。図9における+90度位相回路910に相当する+90度位相回路1010は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路である。その多段回路は、直列に接続された2個のインダクタンス成分L1004,L1005およびそのインダクタンス成分間の接続点とグランドとの間に接続された1個の並列キャパシタンス成分C1005を有している。図9における整合回路907,908に相当する整合回路1007,1008は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路である。その多段回路は、直列に接続された2個のキャパシタンス成分C1007,C1008と、その直列に接続されたキャパシタンス成分C1007,C1008の両端とグランドとの間およびキャパシタンス成分間の接続点とグランドとの間に接続された3個のインダクタンス成分L1006,L1007,L1008を有している。
図10の回路において、例えば以下のような回路素子値にすれば、図2の回路と同様の特性が得られる。R1001=4.22884Ω、C1001=C1002=4.7307pF、C1003=1.72574pF、C1004=1.56478pF、C1005=1.28128pF、C1006=10pF、C1007=1.51318pF、C1008=2.49077pF、L1001=L1002=0.494575nH、L1003=1.77242nH、L1004=0.560204nH、L1005=1.4284nH、L1006=1.44933nH、L1007=0.530977nH、L1008=0.432486nHである。
上記第2実施形態のバランス型増幅回路は、第1実施形態のバランス型増幅回路と同様の効果を有している。
(第3実施形態)
本発明の原理図(図1,図9)における「−90度位相回路109,909」と「+90度位相回路110,910」の実現方法は、具体的実現例(図2,図10)で示したようなキャパシタンス素子とインダクタンス素子による集中定数多段回路に限定されるものではない。例えば、分布定数回路でも実現可能である。
本発明の原理図(図1,図9)における「−90度位相回路109,909」と「+90度位相回路110,910」の実現方法は、具体的実現例(図2,図10)で示したようなキャパシタンス素子とインダクタンス素子による集中定数多段回路に限定されるものではない。例えば、分布定数回路でも実現可能である。
図11は、本発明による第3実施形態のバランス型増幅回路の回路図であり、図10のバランス型増幅回路における位相回路を分布定数回路で置き換えた例である。「−90度位相回路1009」は、使用周波数帯において略3/4波長となる寸法の高周波伝送線路T1101によって置き換えられている。「+90度位相回路1010」は、使用周波数帯において略1/4波長となる寸法の高周波伝送線路T1102によって置き換えられている。
図11において、1101はバランス型端子を構成する第1のポート、1102はバランス型端子を構成する第2のポート、1103は第3ノードの一例としての共通の出力ポート、1111はシングルエンド型の第1の単位アンプ、1112はシングルエンド型の第2の単位アンプである。また、1104はバイアス供給端子、1105,1106は半導体素子(FET)、1107,1108は入力側の整合回路、1109は−90度位相回路、1110は+90度位相回路、L1101,L1102は略同じ大きさの2個の第1,第2のインダクタンス成分、C1101,C1102は略同じ大きさの2個の第1,第2のキャパシタンス成分、R1101は抵抗成分、L1103は第3のインダクタンス成分、C1106は第3のキャパシタンス成分である。
前記整合回路1107,1108は、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路である。その多段回路は、直列に接続された2個のキャパシタンス成分C1107,C1108と、その直列に接続されたキャパシタンス成分C1107,C1108の両端とグランドとの間およびキャパシタンス成分間の接続点とグランドとの間に接続された3個のインダクタンス成分L1106,L1107,L1108を有している。
図12は、図11のバランス型増幅回路の特性例であり、やはり図5と図6の評価方法によって求めたシミュレーション結果である。2.5〜5.0GHz程度の広帯域に渡って、逆相入力成分(奇モード)に対しては高いゲイン特性1202が得られると共に反射特性1201は抑圧されており、同相入力成分(偶モード)に対してはゲイン特性1203が十分に抑圧されている。この結果を得た時の素子値は、R1101=10.6882Ω、C1101=C1102=3.94962pF、C1106=10pF、C1107=1.48793pF、C1108=2.58041pF、L1101=L1102=0.69093nH、L1103=0.260744nH、L1106=1.33881nH、L1107=0.471593nH、L1108=0.371515nHであり、高周波伝送線路T1101は特性インピーダンスが51.4587Ωで4GHzにおいて位相角度が261.394度となり、高周波伝送線路T1102は特性インピーダンスが78.1384Ωで4GHzにおいて位相角度が78.1384度となる。
上記第3実施形態のバランス型増幅回路は、第1実施形態のバランス型増幅回路と同様の効果を有している。
(第4実施形態)
本発明は、増幅回路を中心として、高周波通信装置全体の小型化,低コスト化,高性能化をも目的とするものである。図15は本発明による第5実施形態の高周波通信装置の送信系の模式的ブロック図の一例であり、図17の従来技術に対比させたものである。
本発明は、増幅回路を中心として、高周波通信装置全体の小型化,低コスト化,高性能化をも目的とするものである。図15は本発明による第5実施形態の高周波通信装置の送信系の模式的ブロック図の一例であり、図17の従来技術に対比させたものである。
図15において、筐体1505の内部では、RFIC形態のマルチバンド送信信号源1503が生成した送信信号は、差動線路1504を通り、本発明によるバランス型増幅回路(図1および図9)を用いた広帯域バランス型送信アンプ1502に入力される。増幅された信号は、広帯域アンテナ1501によって放射される。
図15の高周波通信装置は、全ての回路を800MHz〜5.2GHzに渡り広帯域化することで、従来技術の高周波通信装置(図17)と比べて、著しい回路の簡略化,小型化,軽量化および低コスト化を実現している。図15のような広帯域な高周波通信装置を実現するに当たって、広帯域アンテナ1501は既にUWB(Ultra Wide Band)システム向け等に製品化されており、広帯域信号源RFIC(1503)もダイレクトコンバージョン方式を用いれば実現可能であることが既に知られていた。即ち、従来技術(図17)から本発明(図15)に移行するに当たって、大きな障害となっていたのは、送信アンプ1705〜1708とバラン1709〜1712の広帯域化のみであった。
これに対して、本発明のバランス型増幅回路を用いることによって、バラン機能一体型の広帯域アンプが容易に実現できる。またその際、図4において具体的に示した通り、大電力パワーアンプ向けのアンプ設計が可能である。そのため、図15における送信アンプ1502として必要な条件を全て満たしている。即ち、本発明のバランス型増幅回路により、図15のような大幅簡略化されたマルチモード,マルチバンドの高周波通信装置を実現することができる。
(第5実施形態)
前記第4実施形態の図15の高周波通信装置には一つ問題があり、あまりに回路を広帯域化し過ぎたために、高調波のスプリアス放射が発生し易い。この点を改良したものが、図13に示す、本発明による第5実施形態の高周波通信装置である。
前記第4実施形態の図15の高周波通信装置には一つ問題があり、あまりに回路を広帯域化し過ぎたために、高調波のスプリアス放射が発生し易い。この点を改良したものが、図13に示す、本発明による第5実施形態の高周波通信装置である。
まず、前記第4実施形態の図15の高周波通信装置における高調波スプリアスの発生の様子を、図16の模式的スペクトル図を用いて説明する。図15における送信アンプ1502は、前述のように、800MHz〜5.2GHz程度をカバーする広い帯域1601を有する。このアンプに対し、例えば800MHzの基本波の信号1602を入力すると、図16に示すように、2倍から6倍までの高調波の信号1603〜1607が帯域1601内で発生する。これら高調波の信号1603〜1607は、帯域内で発生するが故に、ほとんど除去されることなくアンテナ1501から放射されてしまう。2倍から6倍までの高調波1603〜1607のうち、偶数次の高調波の信号1603,1605,1607については、図15においては送信アンプ1502が広帯域バランス回路であるが故に、内部でキャンセルされて外に漏れ出ない。しかし、奇数次の高調波の信号1604,1606については、送信アンプ1502の後ろに高価な可変フィルタ回路でも付加しないと、除去する方法が無い。
図13に示す本発明による第5実施形態の高周波通信装置は、以上説明した高調波スプリアス放射を防ぐために考案したものである。筐体1308の内部では、RFIC形態のマルチバンド送信信号源1305が生成した送信信号は、低域側帯域Low Band(800MHz〜1.9GHz)の信号と高域側帯域High Bandの信号(2.4GHz〜5.2GHz)とで、2系統に分けて処理される。低域側帯域Low Bandの場合の信号は、差動線路1306を通って本発明による広帯域バランス型送信アンプ1303に入力され、増幅された後にアンテナ共用器1302を通ってアンテナ1301から放射される。高域側帯域High Bandの場合の信号は、差動線路1307を通って本発明による広帯域バランス型送信アンプ1304に入力され、増幅された後にアンテナ共用器1302を通ってアンテナ1301から放射される。アンテナ共用器1302は、フィルタを組合せた無損失電力合成器(Diplexer)でも構わないし、スイッチ回路であっても構わない。
図14は、図13の回路の動作を表す模式的なスペクトル図である。図14における2つの広帯域バランス型送信アンプ1303,1304はそれぞれ広帯域ではあるが、比帯域幅(=帯域幅/中心周波数)が100%よりは狭く制限された帯域1401,1402を有する。低域側帯域Low Band用の送信アンプ1303に例えば800MHzの基本波の信号1403が入力されたとすると、その2倍波の信号1404は帯域内1401に入るものの、3倍波はもはや帯域外であり、アンプの外に増幅されて漏れることが無い。同様に高域側帯域High Band用の送信アンプ1304に例えば1.9GHzの基本波の信号1405が入力されたとすると、その2倍波の信号1406は帯域内1402に入るものの、3倍波はもはや帯域外であり、アンプの外に増幅されて漏れることが無い。また、送信アンプ1303,1304が本発明による広帯域バランス型増幅回路であるために、前記の2倍波1404,1406も実際にはアンプ内部でキャンセルされて、外に漏れ出て来ない。このようにして、図13の高周波通信装置においては、図15と比べて多少は回路が複雑化するものの、高調波スプリアス放射の問題は完全に解決される。
図13の高周波通信装置において、送信アンプ1303,1304の比帯域幅を100%未満に制限したことは、これら送信アンプを実現する上でも有利である。図16のような極端に広帯域過ぎるアンプは、設計が困難であるだけでなく、回路が大規模化して寄生損失が顕著になるなど、様々な問題が生じ易い。比帯域幅を100%未満に制限すれば、このような問題なく増幅回路を実現し易い。
(比較例1)
従来技術(図20)における2つの問題点、回路素子数が多い問題と、広帯域で正確なバランス動作ができない問題を示すために、実際に設計を行った。本発明の特性(図3)と比較するために、本発明(図2)と同様に、図21のようなバランス型入力の3端子回路に修正して設計を行った。
従来技術(図20)における2つの問題点、回路素子数が多い問題と、広帯域で正確なバランス動作ができない問題を示すために、実際に設計を行った。本発明の特性(図3)と比較するために、本発明(図2)と同様に、図21のようなバランス型入力の3端子回路に修正して設計を行った。
設計の手順としては、2つの単位アンプ2111,2112を50Ω系で3.5GHz〜4.5GHz程度の帯域を目標に広帯域設計しておき、別途50Ω系で設計しておいた残りの集中定数180度ウィルキンソン電力合成器と組み合わせる方法をとった。
図21において、2系統の単位アンプ2111,2112はそれぞれ、入力側の整合回路2107,2109と半導体素子2106,2107と出力側の整合回路2108,2110から成るシングルエンド型増幅回路である。半導体素子2106,2107のドレイン端子には、それぞれバイアス供給端子2104,2105が接続される。これらバイアス供給端子2104,2105の直前には、高周波信号の漏れを防ぐためのローパスフィルタ回路として、直列にインダクタンス成分L2101,L2102が夫々挿入され、バイアス供給端子2104,2105とグランドとの間にキャパシタンス成分C2101,2102が接続される。また、図21では抵抗R2002と3個のキャパシタンス成分C2106,C2107,C2108と2個のインダクタンス成分L2106L2107で集中定数ウィルキンソン電力分配器を構成している。抵抗R2102と3個のキャパシタンス成分C2109,C2110,C2111と2個のインダクタンス成分L2108,L2109で集中定数ウィルキンソン電力分配器を形成している。
単位アンプ2111,2112の設計の際には、図20における入力側の整合回路2007,2009に相当する整合回路2107,2109としては、インダクタンス成分とキャパシタンス成分を交互に配置させた多段回路を採用している。その多段回路は、直列に接続された2個のキャパシタンス成分C2102,C2103と、その直列に接続されたキャパシタンス成分C2102,C2103の両端とグランドとの間およびキャパシタンス成分間の接続点とグランドとの間に接続された3個のインダクタンス成分L2102,L2103,L2104を有している。
また、図20における出力側の整合回路2008,2010に相当する整合回路2108,2110としては、キャパシタンス成分とインダクタンス成分を交互に配置された多段回路を採用している。その多段回路は、入出力間に接続された1個のインダクタンス成分L2105と、そのインダクタンス成分L2105の両端とグランドとの間に夫々接続された2個のキャパシタンス成分C2104,C2105を有している。
図21の回路を見ると、本発明の回路(図2,図10)と比較して、一見して回路素子数が多いことが分かる。素子数が多いだけでなく、中でも特にバイアス部においては大きな素子値(C2101,L2101)が複数個使われるために、実際の回路のサイズとしては非常に大きくなってしまう問題があることが分かる。
図22は、図21の回路の特性の一例である。この結果を得た時の回路素子値は、R2101=1.13069Ω、C2101=10pF、C2102=1.28055pF、C2103=2.548pF、C2104=1.01344pF、C2105=1.84607pF、C2106=2.04934pF、C2107=2.90619pF、C2108=2.15134pF、C2109=0.0200138pF、C2110=1.0232pF、L2101=10nH、L2102=1.51739nH、L2103=0.432792nH、L2104=0.328032nH、L2105=0.252816nH、L2106=0.782266nH、L2107=1.09702nH、L2108=2.48863nHであった。
図22を見ると、3GHz〜4.5GHz程度に渡って、本来の奇モード入力に対しては低い反射特性2201と高いゲイン特性2202が得られており、正常に広帯域アンプが実現できているように見える。しかしながら問題は、望ましくない偶モードに対するゲイン特性2203であり、4.5GHz近辺のごく狭い帯域を除けば、全く抑圧ができていないことが分かる。この現象は即ち、既に指摘した通り、図22に従来技術によるバランス型増幅回路には、回路が正常なバランス動作をする周波数帯、即ち2個の半導体素子2106,2107(図21に示す)がほぼ正確に180度逆相で駆動される周波数帯が、極めて狭帯域になってしまう問題があることが分かる。
101,102,201,202,501,601,701,901,902,1001,1002,1101,1102,1901,2001,2101,2102…入力ポート
103,203,502,602,702,903,1003,1103,1902,2002,2103…出力ポート
104,204,703,904,1004,1104,1903,1904,2003,2004,2104,2105…バイアス供給端子
105,106,205,206,905,906,1005,1006,1105,1106,1905,1906,2005,2006,2106,2107…半導体素子
107,108,907,908,1907〜1910,2007〜2010…整合回路
109,110,209,210,909,910,1009,1010,2013,2014…位相回路
111,112,211,212,911,912,1011,1012,1111,1112,1911,1912,2011,2012,2111,2112…単位アンプ
R101,R201,R901,R1001,R1101,R1901,R1902,R2001,R2002,R2002…抵抗成分
C101,C201〜C207,C901,C902,C1001〜C1008,C1101〜C1103,C1107,C1108,C2001〜C2012,C2101〜C2110…キャパシタンス成分
L101,L102,L201〜L208,L901,L902,L1001〜L1008,L1101〜L1103,L1106〜L1108,L2001〜L2010,L2101〜L2108…インダクタンス成分
T1101,T1102,T1901〜T1906…高周波伝送線路
301,801,1201,2201…反射特性
302,303,802,1202,1203,2202,2203…ゲイン特性
401,402…反射係数
503,1709〜1712…バラン
603,1913…分配器
1914…合成器
504,604…評価対象の回路
705…増幅回路
1303,1304,1502,1705〜1708…送信アンプ
704…トランス
1308,1505,1721…筐体
1301,1501,1701〜1704…アンテナ
1302…アンテナ共用器
1306,1307,1504,1717〜1720…差動線路
1305,1503,1713〜1716…送信信号源
1401,1402,1601…帯域
1403〜1406,1602〜1607…信号
1801〜1804…増幅帯域
103,203,502,602,702,903,1003,1103,1902,2002,2103…出力ポート
104,204,703,904,1004,1104,1903,1904,2003,2004,2104,2105…バイアス供給端子
105,106,205,206,905,906,1005,1006,1105,1106,1905,1906,2005,2006,2106,2107…半導体素子
107,108,907,908,1907〜1910,2007〜2010…整合回路
109,110,209,210,909,910,1009,1010,2013,2014…位相回路
111,112,211,212,911,912,1011,1012,1111,1112,1911,1912,2011,2012,2111,2112…単位アンプ
R101,R201,R901,R1001,R1101,R1901,R1902,R2001,R2002,R2002…抵抗成分
C101,C201〜C207,C901,C902,C1001〜C1008,C1101〜C1103,C1107,C1108,C2001〜C2012,C2101〜C2110…キャパシタンス成分
L101,L102,L201〜L208,L901,L902,L1001〜L1008,L1101〜L1103,L1106〜L1108,L2001〜L2010,L2101〜L2108…インダクタンス成分
T1101,T1102,T1901〜T1906…高周波伝送線路
301,801,1201,2201…反射特性
302,303,802,1202,1203,2202,2203…ゲイン特性
401,402…反射係数
503,1709〜1712…バラン
603,1913…分配器
1914…合成器
504,604…評価対象の回路
705…増幅回路
1303,1304,1502,1705〜1708…送信アンプ
704…トランス
1308,1505,1721…筐体
1301,1501,1701〜1704…アンテナ
1302…アンテナ共用器
1306,1307,1504,1717〜1720…差動線路
1305,1503,1713〜1716…送信信号源
1401,1402,1601…帯域
1403〜1406,1602〜1607…信号
1801〜1804…増幅帯域
Claims (9)
- シングルエンド型の第1の単位アンプとシングルエンド型の第2の単位アンプとを並列に並べて略180度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、
前記第1の単位アンプ中の最終段の半導体素子の出力端子を第1ノードとし、前記第2の単位アンプ中の最終段の半導体素子の出力端子を第2ノードとし、増幅回路全体としての単一出力端子を第3ノードとして、
前記第1ノードと前記第3ノードとの間に接続された略−90度の位相回路と、
前記第2ノードと前記第3ノードとの間に接続された略+90度の位相回路と、
前記第1ノードと前記第2ノードとの間に接続された略同じ大きさの第1のインダクタンス成分と第2のインダクタンス成分と、
前記第1のインダクタンス成分と前記第2のインダクタンス成分の中間点に接続され、前記第1の単位アンプ中の最終段の半導体素子および前記第2の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子とを備えたことを特徴とするバランス型増幅回路。 - シングルエンド型の第1の単位アンプとシングルエンド型の第2の単位アンプとを並列に並べて略180度の位相差でかつ略等しい振幅で駆動するバランス型増幅回路であって、
前記第1の単位アンプ中の最終段の半導体素子の出力端子を第1ノードとし、前記第2の単位アンプ中の最終段の半導体素子の出力端子を第2ノードとし、増幅回路全体としての単一出力端子を第3ノードとして、
前記第1ノードと前記第3ノードとの間に接続された略−90度の位相回路と、
前記第2ノードと前記第3ノードとの間に接続された略+90度の位相回路と、
前記第1ノードと前記第2ノードとの間に直列に接続された略同じ大きさの第1のインダクタンス成分と第2のインダクタンス成分と、
前記第1のインダクタンス成分と前記第2のインダクタンス成分の中間点に接続され、前記第1の単位アンプ中の最終段の半導体素子および前記第2の単位アンプ中の最終段の半導体素子に直流バイアスを供給するためのバイアス供給端子と、
前記第1ノードと前記第2ノードとの間に直列に接続された略同じ大きさの第1のキャパシタンス成分と第2のキャパシタンス成分と、
前記第1のキャパシタンス成分と前記第2のキャパシタンス成分の中間点とグランドとの間に接続された抵抗成分とを備えたことを特徴とするバランス型増幅回路。 - 請求項1または2に記載のバランス型増幅回路において、
前記略+90度の位相回路は、直列に接続された自然数個のインダクタンス成分とそのインダクタンス成分間の端点とグランドとの間に接続された整数個のキャパシタンス成分とを有することを特徴とするバランス型増幅回路。 - 請求項1または2に記載のバランス型増幅回路において、
前記略+90度の位相回路は、動作周波数帯において略1/4波長となる長さの高周波伝送線路であることを特徴とするバランス型増幅回路。 - 請求項1または2に記載のバランス型増幅回路において、
前記略−90度の位相回路は、直列に接続された自然数個のキャパシタンス成分とそのキャパシタンス成分間の端点とグランドとの間に接続された整数個のインダクタンス成分とを有することを特徴とするバランス型増幅回路。 - 請求項1または2に記載のバランス型増幅回路において、
前記略−90度の位相回路は、動作周波数帯において略3/4波長となる長さの高周波伝送線路であることを特徴とするバランス型増幅回路。 - 請求項1乃至6のいずれか1つに記載のバランス型増幅回路を、バランス出力型のRFICにより生成された変調信号を増幅してシングルエンド入力型の高周波回路に送出するためのバラン機能兼アンプ機能として用いたことを特徴とする高周波通信装置。
- 請求項7に記載の高周波通信装置において、
前記バランス型増幅回路が複数であって、
前記複数のバランス型増幅回路の比帯域幅を100%未満になるように制限し、前記複数のバランス型増幅回路を互いの帯域が略重ならないように設計して、前記複数のバランス型増幅回路を送信用パワーアンプとして用いたことを特徴とする高周波通信装置。 - 請求項1に記載のバランス型増幅回路において、
前記第1のインダクタンス成分と前記第2のインダクタンス成分の中間点とグランドとの間に直列に接続されたキャパシタンス成分と抵抗成分とを備えたことを特徴とするバランス型増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004273603A JP2005143089A (ja) | 2003-10-15 | 2004-09-21 | バランス型増幅回路および高周波通信装置 |
US10/963,732 US7170353B2 (en) | 2003-10-15 | 2004-10-14 | Balanced amplifier circuit and high-frequency communication apparatus |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003354889 | 2003-10-15 | ||
JP2004273603A JP2005143089A (ja) | 2003-10-15 | 2004-09-21 | バランス型増幅回路および高周波通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005143089A true JP2005143089A (ja) | 2005-06-02 |
Family
ID=34525397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004273603A Pending JP2005143089A (ja) | 2003-10-15 | 2004-09-21 | バランス型増幅回路および高周波通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7170353B2 (ja) |
JP (1) | JP2005143089A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135822A (ja) * | 2006-11-27 | 2008-06-12 | Renesas Technology Corp | Rf電力増幅装置およびそれを搭載した無線通信端末装置 |
JP2011166363A (ja) * | 2010-02-08 | 2011-08-25 | Mitsubishi Electric Corp | 広帯域高出力増幅器 |
JP2012129635A (ja) * | 2010-12-13 | 2012-07-05 | Fujitsu Ltd | 増幅回路 |
JP2015513269A (ja) * | 2012-03-07 | 2015-04-30 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 共有バイパスキャパシタ整合ネットワーク |
US11817828B2 (en) | 2020-02-14 | 2023-11-14 | Kabushiki Kaisha Toshiba | Amplifier circuitry and voltage correction circuitry |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602005023895D1 (de) * | 2004-10-29 | 2010-11-11 | Nortel Networks Ltd | Bandzurückweisungsfilter |
US20060099906A1 (en) * | 2004-11-09 | 2006-05-11 | Samsung Electronics Co., Ltd. | Satellite broadcast receiver for dividing power of satellite broadcast signal using wilkinson power divider |
CN2749181Y (zh) * | 2004-12-28 | 2005-12-28 | 精恒科技集团有限公司 | 多天线接收输出处理装置 |
US7315730B2 (en) * | 2005-06-14 | 2008-01-01 | Motorola, Inc. | Architecture for a receiver front end having dual output low noise amplifier driving separate pre-selectors coupled to a transformer for single ended output |
WO2007096940A1 (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Limited | 半導体回路 |
JP2007267181A (ja) * | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 高周波電力送信装置 |
US7471156B2 (en) * | 2006-09-29 | 2008-12-30 | Motorola, Inc | Amplifier containing programmable impedance for harmonic termination |
US7755448B2 (en) * | 2007-01-05 | 2010-07-13 | Silicon Laboratories Inc. | Differential impedance matching circuit and method with harmonic suppression |
US20080219246A1 (en) * | 2007-03-08 | 2008-09-11 | Northrop Grumman Space And Mission Systems Corp. | System and method for switching using coordinated phase shifters |
US8410905B2 (en) * | 2007-07-10 | 2013-04-02 | Samsung Electronics Co., Ltd. | RFID reader cancelling leakage signal |
WO2010038111A1 (en) * | 2008-09-30 | 2010-04-08 | Freescale Semiconductor, Inc. | Wireless communication device and semiconductor package device having a power amplifier therefor |
JP5260801B2 (ja) * | 2011-05-24 | 2013-08-14 | パナソニック株式会社 | 高周波増幅回路 |
EP2838194B1 (en) | 2013-08-14 | 2017-10-04 | Ampleon Netherlands B.V. | Amplifier circuits |
JP2016149743A (ja) * | 2015-02-15 | 2016-08-18 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 整合ネットワークの排除によりサイズが低減された電力増幅器 |
CN107947755B (zh) * | 2016-10-11 | 2021-06-29 | 康普技术有限责任公司 | 能量吸收电路 |
EP3399646B1 (en) * | 2017-05-05 | 2020-02-26 | Rohde & Schwarz GmbH & Co. KG | Amplifier arrangement and method |
US10608313B2 (en) | 2018-01-08 | 2020-03-31 | Linear Technology Holding Llc | Wilkinson combiner with coupled inductors |
US10305432B1 (en) * | 2018-03-09 | 2019-05-28 | Zinwave, Ltd. | Balanced RF amplifier using a common mode choke |
US10498298B1 (en) | 2018-08-10 | 2019-12-03 | Qualcomm Incorporated | Time-division duplexing using dynamic transceiver isolation |
CN109040862A (zh) * | 2018-08-28 | 2018-12-18 | 广东宽普科技股份有限公司 | 一种射频信号放大车载通信装置 |
US11005442B2 (en) | 2019-05-23 | 2021-05-11 | Analog Devices International Unlimited Company | Artificial transmission line using t-coil sections |
EP4277125A4 (en) * | 2021-01-29 | 2024-03-20 | Huawei Tech Co Ltd | MULTI-BAND POWER AMPLIFICATION CIRCUIT AND HIGH FREQUENCY TRANSMITTER RECEIVER |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2278727B (en) * | 1993-06-02 | 1997-04-09 | Nec Corp | Bipolar transistor circuit |
JP2001267857A (ja) | 2000-03-14 | 2001-09-28 | Samsung Electronics Co Ltd | 電力増幅器 |
US6954623B2 (en) * | 2003-03-18 | 2005-10-11 | Skyworks Solutions, Inc. | Load variation tolerant radio frequency (RF) amplifier |
-
2004
- 2004-09-21 JP JP2004273603A patent/JP2005143089A/ja active Pending
- 2004-10-14 US US10/963,732 patent/US7170353B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008135822A (ja) * | 2006-11-27 | 2008-06-12 | Renesas Technology Corp | Rf電力増幅装置およびそれを搭載した無線通信端末装置 |
US8005445B2 (en) | 2006-11-27 | 2011-08-23 | Renesas Electronics Corporation | RF power amplifying device and wireless communication terminal device |
US8155606B2 (en) | 2006-11-27 | 2012-04-10 | Renesas Electronics Corporation | RF power amplifier device and wireless communication terminal device |
JP2011166363A (ja) * | 2010-02-08 | 2011-08-25 | Mitsubishi Electric Corp | 広帯域高出力増幅器 |
JP2012129635A (ja) * | 2010-12-13 | 2012-07-05 | Fujitsu Ltd | 増幅回路 |
JP2015513269A (ja) * | 2012-03-07 | 2015-04-30 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 共有バイパスキャパシタ整合ネットワーク |
KR101617819B1 (ko) * | 2012-03-07 | 2016-05-03 | 퀄컴 인코포레이티드 | 공유된 바이패스 커패시터 매칭 네트워크 |
US11817828B2 (en) | 2020-02-14 | 2023-11-14 | Kabushiki Kaisha Toshiba | Amplifier circuitry and voltage correction circuitry |
Also Published As
Publication number | Publication date |
---|---|
US7170353B2 (en) | 2007-01-30 |
US20050083133A1 (en) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005143089A (ja) | バランス型増幅回路および高周波通信装置 | |
US10135408B2 (en) | Amplifier with termination circuit and resonant circuit | |
US8384482B2 (en) | Wideband Doherty amplifier circuit with impedance combiner | |
US9160377B2 (en) | Multi-mode multi-band power amplifiers | |
JP4896996B2 (ja) | Rf増幅装置 | |
KR101286045B1 (ko) | 멀티 밴드 정합 회로 | |
US10432147B2 (en) | Inverted three-stage Doherty amplifier | |
US20100019857A1 (en) | Hybrid impedance matching | |
EP3046254B1 (en) | Power amplifier and transmission apparatus | |
JP2010537453A (ja) | チューナブルインピーダンス整合回路 | |
US7440729B2 (en) | Apparatus, methods and articles of manufacture for output impedance matching using multi-band signal processing | |
US20070115065A1 (en) | Stabilization circuit and multiband amplification circuit | |
WO2016199797A1 (ja) | マルチバンド増幅器およびデュアルバンド増幅器 | |
WO2014087479A1 (ja) | 高周波電力増幅器 | |
WO2023093350A1 (zh) | 射频功率放大器及短报文通信系统 | |
JP4867346B2 (ja) | 高周波増幅器 | |
US9319255B2 (en) | Transmitter, signal-synthesizing circuit, and signal-synthesizing method | |
CN111431488A (zh) | 射频功率放大器及通信设备 | |
CN114094959A (zh) | 一种Doherty射频集成功率放大器 | |
JP2018085635A (ja) | 電力増幅器 | |
Aneja et al. | Multiband LNAs for software-defined radios: recent advances in the design of multiband reconfigurable LNAs for SDRs in CMOS, microwave integrated circuits technology | |
WO2014078870A1 (en) | Port isolation in shared transformers | |
JP2011030069A (ja) | 高周波増幅器 | |
WO2022041286A1 (zh) | 一种Doherty功率放大器、印刷电路板及基站 | |
JP2006005848A (ja) | 電力増幅器及び高周波通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |