JP2015513269A

JP2015513269A - 共有バイパスキャパシタ整合ネットワーク

Info

Publication number: JP2015513269A
Application number: JP2014561122A
Authority: JP
Inventors: グデム、プラサド・スリニバサ・シバ; チョクシ、オジャス・エム．
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2012-03-07
Filing date: 2013-03-07
Publication date: 2015-04-30
Anticipated expiration: 2033-03-07
Also published as: KR20140133905A; US20130234799A1; EP2823569A1; EP2823569B1; WO2013134555A1; CN104145428A; KR101617819B1; CN104145428B; JP5852272B2; US8975966B2

Abstract

受信機について説明する。受信機は集積回路上の第１の増幅器を含む。受信機は集積回路上の第２の増幅器をも含む。受信機は、第１の増幅器に結合された第１のインダクタをさらに含む。受信機は、第２の増幅器に結合された第２のインダクタをも含む。受信機は、第１のインダクタと第２のインダクタと接地とに結合された第１のキャパシタをさらに含む。第１のキャパシタは、第１の増幅器のための第１の整合ネットワークと第２の増幅器のための第２の整合ネットワークとの間で共有される。

Description

[0001]本開示は、一般に電子通信に関する。より詳細には、本開示は、共有バイパスキャパシタ整合ネットワークのためのシステムおよび方法に関する。

[0002]ワイヤレス通信システムは、音声、ビデオ、データなど、様々なタイプの通信コンテンツを提供するために広く展開されている。これらのシステムは、１つまたは複数の基地局との複数の端末の同時通信をサポートすることが可能な多元接続システムであり得る。

[0003]端末または基地局は、１つまたは複数の集積回路を含み得る。これらの集積回路は、ワイヤレス通信のために必要なアナログおよびデジタル回路を含み得る。そのような回路はインダクタおよびキャパシタを含み得る。集積回路を構築するために使用される技術が進歩するにつれて、トランジスタなどの集積回路上の能動素子はサイズが縮小し続ける。インダクタおよびキャパシタなどの集積回路上の受動素子は、能動素子と比較してサイズが縮小し得ない。したがって、漸進的技術を用いて構築された集積回路では、受動素子のための集積回路上の面積の割合を増加させる必要があり得る。

[0004]端末および基地局がより費用がかかるようになるにつれて、設計者は、構成要素の数、および／または構成要素によって使用されるボード面積を低減することによって、コストを低減することを期待する。構成要素が取り外されるかまたは共有され得る場合、端末および／または基地局のコストは低減され得る。端末または基地局内の回路から余分な構成要素を取り外すことによって、利益が実現され得る。

[0005]受信機について説明する。本受信機は集積回路上の第１の増幅器を含む。本受信機は集積回路上の第２の増幅器をも含む。本受信機は、第１の増幅器に結合された第１のインダクタをさらに含む。本受信機は、第２の増幅器に結合された第２のインダクタをも含む。本受信機は、第１のインダクタと第２のインダクタと接地とに結合された第１のキャパシタをさらに含む。第１のキャパシタは、第１の増幅器のための第１の整合ネットワークと第２の増幅器のための第２の整合ネットワークとの間で共有される。

[0006]第１のインダクタおよび第２のインダクタはシャントインダクタであり得る。第１のキャパシタは共有バイパスキャパシタであり得る。第１の入力が第１の増幅器に結合され得、第２の入力が第２の増幅器に結合され得る。第１の入力は第１のデュプレクサに結合され得る。第２の入力は第２のデュプレクサに結合され得る。第１のデュプレクサおよび第２のデュプレクサは、スイッチを介してアンテナに結合され得る。

[0007]本受信機は、第１の入力と第１の増幅器との間に結合された第３のインダクタを含み得る。本受信機は、第１の入力と第２の増幅器との間に結合された第４のインダクタをも含み得る。第１の増幅器と第２の増幅器は両方とも低雑音増幅器であり得る。第１の増幅器は、ハイバンド低雑音増幅器と、ミッドバンド低雑音増幅器と、ローバンド低雑音増幅器とのうちの１つであり得る。第２の増幅器は、ハイバンド低雑音増幅器と、ミッドバンド低雑音増幅器と、ローバンド低雑音増幅器とのうちの１つであり得る。

[0008]本受信機は、基地局の一部またはワイヤレス通信デバイスの一部であり得る。本受信機は、無線周波数信号を受信するために使用され得る。第１のインダクタ、第２のインダクタおよび第１のキャパシタはインピーダンス整合ネットワークを形成し得る。

[0009]本受信機は集積回路上の第３の増幅器を含み得る。本受信機は集積回路上の第４の増幅器をも含み得る。本受信機は、第３の増幅器に結合された第３のインダクタをさらに含み得る。本受信機は、第４の増幅器に結合された第４のインダクタをも含み得る。本受信機は、第３のインダクタと第４のインダクタと接地とに結合された第２のキャパシタをさらに含み得る。

[0010]インピーダンス整合のための方法についても説明する。信号がソースから受信される。信号は、ソースと負荷との間のインピーダンス整合を必要とする。信号は、複数の増幅器のための第１のキャパシタを共有するインピーダンス整合ネットワークに与えられる。インピーダンス整合ネットワークの出力が増幅器のうちの１つに与えられる。

[0011]複数の増幅器は集積回路上にあり得る。第１のキャパシタは共有バイパスキャパシタであり得る。本方法は電子デバイスによって実行され得る。

[0012]装置について説明する。本装置は、ソースからの信号を受信するための手段を含む。信号は、ソースと負荷との間のインピーダンス整合を必要とする。本装置は、信号をインピーダンス整合ネットワークに与えるための手段をも含む。インピーダンス整合ネットワークは、複数の増幅器のための第１のキャパシタを共有する。本装置は、インピーダンス整合ネットワークの出力を増幅器のうちの１つに与えるための手段をさらに含む。

[0013]インピーダンス整合のためのコンピュータプログラム製品について説明する。本コンピュータプログラム製品は、命令をその上に有する非一時的コンピュータ可読媒体を含む。命令は、電子デバイスに、ソースからの信号を受信させるためのコードを含む。信号は、ソースと負荷との間のインピーダンス整合を必要とする。命令は、電子デバイスに、信号をインピーダンス整合ネットワークに与えさせるためのコードをも含む。インピーダンス整合ネットワークは、複数の増幅器のための第１のキャパシタを共有する。命令は、電子デバイスに、インピーダンス整合ネットワークの出力を増幅器のうちの１つに与えさせるためのコードをさらに含む。

[0014]本システムおよび方法において使用するための電子デバイスのブロック図。 [0015]本システムおよび方法において使用するためのワイヤレスデバイスのブロック図。 [0016]共有バイパスキャパシタ整合ネットワークを使用するインピーダンス整合のための方法の流れ図。 [0017]集積回路に結合された共有バイパスキャパシタ整合ネットワークの一構成を示すブロック図。 [0018]集積回路に結合された共有バイパスキャパシタ整合ネットワークの別の構成を示すブロック図。 [0019]集積回路に結合された共有バイパスキャパシタ整合ネットワークのまた別の構成を示すブロック図。 [0020]基地局内に含まれ得るいくつかの構成要素を示す図。 [0021]ワイヤレス通信デバイス内に含まれ得るいくつかの構成要素を示す図。

[0022]第３世代パートナーシッププロジェクト（３ＧＰＰ：3rd Generation Partnership Project）は、グローバルに適用可能な第３世代（３Ｇ）モバイルフォン仕様を定義することを目的とする電気通信協会のグループ間のコラボレーションである。３ＧＰＰロングタームエボリューション（ＬＴＥ：Long Term Evolution）は、ユニバーサルモバイルテレコミュニケーションズシステム（ＵＭＴＳ：Universal Mobile Telecommunications System）モバイルフォン規格を改善することを目的とした３ＧＰＰプロジェクトである。３ＧＰＰは、次世代のモバイルネットワーク、モバイルシステムおよびモバイルデバイスのための仕様を定義し得る。３ＧＰＰＬＴＥでは、移動局またはモバイルデバイスは「ユーザ機器」（ＵＥ）と呼ばれることがある。

[0023]３ＧＰＰ仕様は、ユニバーサルモバイルテレコミュニケーションズシステム（ＵＭＴＳ）として一般に知られている発展型モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）仕様に基づく。３ＧＰＰ規格はリリースとして構造化されている。したがって、３ＧＰＰについての説明では、しばしば、あるリリースまたは別のリリースにおける機能に言及する。たとえば、リリース９９は、符号分割多元接続（ＣＤＭＡ：code division multiple access）エアインターフェースを組み込んだ、最初のＵＭＴＳ第３世代（３Ｇ）ネットワークを規定する。リリース６は、動作をワイヤレスローカルエリアネットワーク（ＬＡＮ）ネットワークと一体化し、高速アップリンクパケットアクセス（ＨＳＵＰＡ）を追加する。リリース８は、デュアルダウンリンクキャリアを導入し、リリース９は、デュアルキャリア動作をＵＭＴＳのためのアップリンクに拡張する。

[0024]ＣＤＭＡ２０００は、ワイヤレスデバイス間でボイス、データおよびシグナリングを送るために符号分割多元接続（ＣＤＭＡ）を使用する第３世代（３Ｇ）技術規格のファミリーである。ＣＤＭＡ２０００は、ＣＤＭＡ２０００１Ｘ、ＣＤＭＡ２０００ＥＶ−ＤＯＲｅｖ．０、ＣＤＭＡ２０００ＥＶ−ＤＯＲｅｖ．ＡおよびＣＤＭＡ２０００ＥＶ−ＤＯＲｅｖ．Ｂを含み得る。１ｘまたは１ｘＲＴＴはコアＣＤＭＡ２０００ワイヤレスエアインターフェース規格を指す。１ｘは、より詳細には１×ＲａｄｉｏＴｒａｎｓｍｉｓｓｉｏｎＴｅｃｈｎｏｌｏｇｙを指し、ＩＳ−９５において使用されるのと同じ無線周波（ＲＦ）帯域幅を示す。１ｘＲＴＴは、６４個の追加のトラフィックチャネルを順方向リンクに追加する。ＥＶ−ＤＯは、エボリューションデータオプティマイズド（Evolution-Data Optimized）を指す。ＥＶ−ＤＯは、無線信号を介したデータのワイヤレス送信のための電気通信規格である。

[0025]基地局は、１つまたは複数のワイヤレス通信デバイスと通信する局である。基地局は、アクセスポイント、ブロードキャスト送信機、ノードＢ、進化型ノードＢなどとも呼ばれることがあり、それらの機能の一部または全部を含み得る。各基地局は、特定の地理的エリアに通信カバレージを与える。基地局は、１つまたは複数のワイヤレス通信デバイスに通信カバレージを与え得る。「セル」という用語は、その用語が使用されるコンテキストに応じて基地局および／またはそのカバレージエリアを指すことができる。

[0026]ワイヤレス通信デバイスは、端末、アクセス端末、ユーザ装置（ＵＥ）、加入者ユニット、局などと呼ばれることもあり、それらの機能の一部または全部を含み得る。ワイヤレス通信デバイスは、セルラーフォン、携帯情報端末（ＰＤＡ）、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルドデバイス、ラップトップコンピュータなどであり得る。

[0027]ワイヤレスシステム（たとえば、多元接続システム）における通信は、ワイヤレスリンクを介した送信によって達成され得る。そのような通信リンクは、単入力単出力（ＳＩＳＯ）、多入力単出力（ＭＩＳＯ）または多入力多出力（ＭＩＭＯ）システムを介して確立され得る。多入力多出力（ＭＩＭＯ）システムは、それぞれ、データ伝送のための複数（ＮＴ）個の送信アンテナと複数（ＮＲ）個の受信アンテナとを装備した、（１つまたは複数の）送信機と（１つまたは複数の）受信機とを含む。多入力多出力（ＭＩＭＯ）システムでは、複数の送信アンテナおよび受信アンテナによって生成された追加の次元数を利用した場合、性能の改善（たとえば、スループットの向上、容量の増大または信頼性の改善）が可能である。

[0028]ワイヤレス通信システムは、多入力単出力（ＭＩＳＯ）と多入力多出力（ＭＩＭＯ）の両方を利用し得る。ワイヤレス通信システムは、利用可能なシステムリソース（たとえば、帯域幅および送信電力）を共有することによって複数のワイヤレス通信デバイスとの通信をサポートすることが可能な多元接続システムであり得る。そのような多元接続システムの例としては、符号分割多元接続（ＣＤＭＡ）システム、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ（登録商標））システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システム、第３世代パートナーシッププロジェクト（３ＧＰＰ）ロングタームエボリューション（ＬＴＥ）システム、および空間分割多元接続（ＳＤＭＡ）システムがある。

[0029]「ネットワーク」および「システム」という用語は、しばしば互換的に使用される。ＣＤＭＡネットワークは、ユニバーサル地上波無線アクセス（ＵＴＲＡ：Universal Terrestrial Radio Access）、ｃｄｍａ２０００などの無線技術を実装し得る。ＵＴＲＡは、Ｗ−ＣＤＭＡと低チップレート（ＬＣＲ）とを含み、ｃｄｍａ２０００は、ＩＳ−２０００、ＩＳ−９５およびＩＳ−８５６規格をカバーする。ＴＤＭＡネットワークは、モバイル通信用グローバルシステム（ＧＳＭ）などの無線技術を実装し得る。ＯＦＤＭＡネットワークは、ＥｖｏｌｖｅｄＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ８０２．１１、ＩＥＥＥ８０２．１６、ＩＥＥＥ８０２．２０、Ｆｌａｓｈ−ＯＦＤＭ（登録商標）などの無線技術を実装し得る。ＵＴＲＡ、Ｅ−ＵＴＲＡ、およびＧＳＭは、ユニバーサルモバイルテレコミュニケーションシステム（ＵＭＴＳ）の一部である。ロングタームエボリューション（ＬＴＥ）は、Ｅ−ＵＴＲＡを使用するＵＭＴＳのリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳおよびＬＴＥは、「第３世代パートナーシッププロジェクト」（３ＧＰＰ）と称する団体からの文書に記載されている。ｃｄｍａ２０００は、「第３世代パートナーシッププロジェクト２」（３ＧＰＰ２：3rd Generation Partnership Project 2）という名称の組織の文書に記載されている。明快のために、本技法のいくつかの態様について以下ではＬＴＥに関して説明し、以下の説明の大部分でＬＴＥ用語を使用する。

[0030]図１は、本システムおよび方法において使用するための電子デバイス１０２のブロック図である。電子デバイス１０２は、基地局、ワイヤレス通信デバイス、または電気を使用する他のデバイスであり得る。電子デバイス１０２は無線周波数（ＲＦ）受信機１２０を含み得る。受信機１２０は、複数の低雑音増幅器（ＬＮＡ）１０６をもつ集積回路１０４を含み得る。集積回路１０４は、ハイバンド低雑音増幅器（ＬＮＡ）１０６と、ミッドバンド低雑音増幅器（ＬＮＡ）１０６と、ローバンド低雑音増幅器（ＬＮＡ）１０６との組合せを含み得る。一構成では、集積回路１０４は、１０個の低雑音増幅器（ＬＮＡ）１０６を含み得る。受信機１２０は共有バイパスキャパシタ整合ネットワーク１０８をも含み得る。集積回路１０４上の２つ以上の低雑音増幅器（ＬＮＡ）１０６が共有バイパスキャパシタ整合ネットワーク１０８に結合され得る。一構成では、集積回路１０４上の低雑音増幅器（ＬＮＡ）１０６のすべてが共有バイパスキャパシタ整合ネットワーク１０８に結合され得る。

[0031]受信機１２０は整合ネットワークを含み得る。整合ネットワークは、インピーダンス整合を使用して信号源の出力インピーダンスを電気負荷の入力インピーダンスに整合させ得る。インピーダンス整合は、電力伝達を最大化し、および／または負荷からの反射を最小化し得る。受信機１２０では、アンテナと低雑音増幅器（ＬＮＡ）１０６との間に整合ネットワークが必要とされ得る。

[0032]整合回路設計は、しばしば、複数のインダクタ構成要素を伴う。インダクタは受動デバイスであり、集積回路プロセスサイズが減少するとき、受動デバイスのサイズは同じままである。したがって、より小さい集積回路プロセスサイズでは、インダクタが、使用されるダイ面積を左右し得る。インダクタの大きいフォームファクタは、プレーナ技術への統合を実現不可能にする。したがって、（共有バイパスキャパシタ整合ネットワーク１０８などの）整合ネットワークは集積回路１０４上に含まれ得ない。整合ネットワークは、キャパシタとインダクタとを異なる組合せで使用して、ソースと負荷との間のインピーダンスを整合させ得る。

[0033]整合ネットワークは、差動エンド（ＤＥ：differential ended）である低雑音増幅器（ＬＮＡ）１０６と、シングルエンド（ＳＥ：single ended）である低雑音増幅器（ＬＮＡ）１０６とのために使用され得る。各差動エンド（ＤＥ）低雑音増幅器（ＬＮＡ）１０６のために、整合ネットワーク中に３つのインピーダンス整合構成要素があり得る。また、各シングルエンド（ＳＥ）低雑音増幅器（ＬＮＡ）１０６のために、整合ネットワーク中に３つのインピーダンス整合構成要素があり得る。いくつかの電子デバイス１０２は、１０個以上の低雑音増幅器（ＬＮＡ）１０６をもつ集積回路１０４を使用し得る。したがって、整合ネットワークは、多数のインダクタおよび／またはキャパシタを含み得る。たとえば、１０個の低雑音増幅器（ＬＮＡ）１０６をもつ集積回路１０４の場合、整合ネットワークは、３０個のインピーダンス整合構成要素を含み得る。整合ネットワーク中のインピーダンス整合構成要素の数を低減することによって、電子デバイス１０２のコストが低減され得る。整合ネットワーク中のインピーダンス整合構成要素の数を低減する１つのそのような方法は、共有バイパスキャパシタ整合ネットワーク１０８中で共有バイパスキャパシタ１１２を使用することである。共有バイパスキャパシタ１１２は、２つ以上の低雑音増幅器（ＬＮＡ）１０６の間で共有され得る。一構成では、共有バイパスキャパシタ１１２が集積回路１０４上のすべての低雑音増幅器（ＬＮＡ）１０６の間で共有され得る。共有バイパスキャパシタ整合ネットワーク１０８はまた、各低雑音増幅器（ＬＮＡ）１０６のためにシャントインダクタ１１０を含み得る。

[0034]図２は、本システムおよび方法において使用するためのワイヤレスデバイス２０２のブロック図である。図２のワイヤレスデバイス２０２は、図１の電子デバイス１０２の一構成であり得る。ワイヤレスデバイス２０２は基地局またはワイヤレス通信デバイスであり得る。

[0035]ワイヤレスデバイス２０２はアンテナ２１４を含み得る。ワイヤレスデバイス２０２は、アンテナ２１４を使用してマルチバンド信号を受信し得る。ワイヤレスデバイス２０２は複数のデュプレクサ２１６を含み得る。各デュプレクサ２１６は、異なる帯域のために使用され得る。（受信帯域に応じて）適切なデュプレクサ２１６がアンテナ２１４に結合されることを保証するために、デュプレクサ２１６とアンテナ２１４との間にスイッチ２１８が結合され得る。スイッチ２１８は、ワイヤレスデバイス２０２が、アンテナ２１４から出力された信号を、適切なデュプレクサ２１６とワイヤレスデバイス２０２上の集積回路２０４上の低雑音増幅器（ＬＮＡ）２０６とに切り替えることを可能にし得る。アンテナ２１４と低雑音増幅器（ＬＮＡ）２０６との間にインピーダンス整合ネットワークが必要とされ得る。

[0036]ワイヤレスデバイス２０２は、デュプレクサ２１６に結合された共有バイパスキャパシタ整合ネットワーク２０８を含み得る。共有バイパスキャパシタ整合ネットワーク２０８はインピーダンス整合ネットワークであり得る。共有バイパスキャパシタ整合ネットワーク２０８は、シャントインダクタ１１０と共有バイパスキャパシタ１１２とを含み得る。共有バイパスキャパシタ１１２を使用することによって、整合ネットワーク中のバイパスキャパシタの数が低減され、ワイヤレスデバイス２０２の総コストを低減し得る。たとえば、共有バイパスキャパシタ１１２を使用することによりバイパスキャパシタの数が４だけ低減した場合、達成されるコスト削減は、４つのバイパスキャパシタについての節約されるコストと、（構成要素のコストの約１０倍になり得る）節約されるボード面積とを含み得る。

[0037]共有バイパスキャパシタ整合ネットワーク２０８は、ワイヤレスデバイス２０２の集積回路２０４上の１つまたは複数の低雑音増幅器（ＬＮＡ）２０６に結合され得る。一構成では、低雑音増幅器（ＬＮＡ）２０６の各々は、異なる帯域のために使用され得る。低雑音増幅器（ＬＮＡ）２０６は集積回路２０４上のミキサ２２２に結合され得る。ミキサ２２２は、ＤＩＶ２／４段２２４から、低雑音増幅器（ＬＮＡ）２０６から受信した信号をベースバンド周波数にダウンコンバートするために使用されるダウンコンバート周波数を受信し得る。ミキサ２２２は、集積回路２０４上の受信機（Ｒｘ）ベースバンドフィルタ２２６に結合され得る。共有バイパスキャパシタ整合ネットワーク２０８、低雑音増幅器（ＬＮＡ）２０６、ミキサ２２２、ＤＩＶ２／４段２２４および受信機（Ｒｘ）ベースバンドフィルタ２２６は、ワイヤレスデバイス２０２上の受信機２２０の一部であり得る。

[0038]図３は、共有バイパスキャパシタ整合ネットワーク１０８を使用するインピーダンス整合のための方法３００の流れ図である。方法３００は電子デバイス１０２上で実行され得る。電子デバイス１０２は、３０２において、ソースから、ソースと負荷との間のインピーダンス整合を要求する信号を受信する。電子デバイス１０２は、３０４において、その信号を、複数の低雑音増幅器（ＬＮＡ）１０６のためのバイパスキャパシタ１１２を共有する共有バイパスキャパシタ整合ネットワーク１０８に与える。低雑音増幅器（ＬＮＡ）１０６のうちの１つは負荷であり得る。電子デバイス１０２は、次いで、３０６において、共有バイパスキャパシタ整合ネットワーク１０８の出力を低雑音増幅器（ＬＮＡ）１０６のうちの１つに与える。

[0039]図４は、集積回路４０４に結合された共有バイパスキャパシタ整合ネットワーク４０８の一構成を示すブロック図である。図４の共有バイパスキャパシタ整合ネットワーク４０８は、図１の共有バイパスキャパシタ整合ネットワーク１０８の一構成であり得る。図４の集積回路４０４は、図１の集積回路１０４の一構成であり得る。集積回路４０４は、第１のハイバンド低雑音増幅器（ＬＮＡ）４０６ａと、第２のハイバンド低雑音増幅器（ＬＮＡ）４０６ｂと、第３のハイバンド低雑音増幅器（ＬＮＡ）４０６ｃと、第１のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｄと、第２のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｅと、第３のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｆと、第１のローバンド低雑音増幅器（ＬＮＡ）４０６ｇと、第２のローバンド低雑音増幅器（ＬＮＡ）４０６ｈと、第３のローバンド低雑音増幅器（ＬＮＡ）４０６ｉとを含み得る。図示された構成では、ハイバンド低雑音増幅器（ＬＮＡ）４０６ａ〜ｃ、ミッドバンド低雑音増幅器（ＬＮＡ）４０６ｄ〜ｆおよびローバンド低雑音増幅器（ＬＮＡ）４０６ｇ〜ｉの各々は、単一の共有バイパスキャパシタ４１２を共有し得る。

[0040]第１のハイバンド低雑音増幅器（ＬＮＡ）４０６ａは第１のハイバンド入力４２８ａに結合され得る。第１のハイバンド入力４２８ａは、ハイバンドのためのデュプレクサ２１６に結合され得る。第１のハイバンド低雑音増幅器（ＬＮＡ）４０６ａはまた、インダクタ４１０ａに結合され得る。インダクタ４１０ａはシャントインダクタ１１０であり得る。インダクタ４１０ａと接地との間に共有バイパスキャパシタ４１２が結合され得る。第２のハイバンド低雑音増幅器（ＬＮＡ）４０６ｂは第２のハイバンド入力４２８ｂに結合され得る。第２のハイバンド入力４２８ｂは、ハイバンドのためのデュプレクサ２１６に結合され得る。第２のハイバンド低雑音増幅器（ＬＮＡ）４０６ｂはまた、インダクタ４１０ｂに結合され得る。インダクタ４１０ｂはシャントインダクタ１１０であり得る。インダクタ４１０ｂはまた、共有バイパスキャパシタ４１２に結合され得る。第３のハイバンド低雑音増幅器（ＬＮＡ）４０６ｃは第３のハイバンド入力４２８ｃに結合され得る。第３のハイバンド入力４２８ｃは、ハイバンドのためのデュプレクサ２１６に結合され得る。第３のハイバンド低雑音増幅器（ＬＮＡ）４０６ｃはまた、インダクタ４１０ｃに結合され得る。インダクタ４１０ｃはシャントインダクタ１１０であり得る。インダクタ４１０ｃはまた、共有バイパスキャパシタ４１２に結合され得る。一構成では、第１のハイバンド低雑音増幅器（ＬＮＡ）４０６ａ、第２のハイバンド低雑音増幅器（ＬＮＡ）４０６ｂおよび第３のハイバンド低雑音増幅器（ＬＮＡ）４０６ｃは、それぞれ、ハイバンドの異なる部分を表し得る。ハイバンド低雑音増幅器（ＬＮＡ）４０６ａ〜ｃの各々は、異なるデュプレクサ２１６に結合され得る。

[0041]第１のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｄは第１のミッドバンド入力４２８ｄに結合され得る。第１のミッドバンド入力４２８ｄは、ミッドバンドのためのデュプレクサ２１６に結合され得る。第１のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｄはまた、インダクタ４１０ｄに結合され得る。インダクタ４１０ｄはシャントインダクタ１１０であり得る。インダクタ４１０ｄは共有バイパスキャパシタ４１２に結合され得る。第２のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｅは第２のミッドバンド入力４２８ｅに結合され得る。第２のミッドバンド入力４２８ｅはまた、ミッドバンドのためのデュプレクサ２１６に結合され得る。第２のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｅはまた、インダクタ４１０ｅに結合され得る。インダクタ４１０ｅはシャントインダクタ１１０であり得る。インダクタ４１０ｅはまた、共有バイパスキャパシタ４１２に結合され得る。第３のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｆは第３のミッドバンド入力４２８ｆに結合され得る。第３のミッドバンド入力４２８ｆは、ミッドバンドのためのデュプレクサ２１６に結合され得る。第３のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｆはインダクタ４１０ｆに結合され得る。インダクタ４１０ｆはシャントインダクタ１１０であり得る。インダクタ４１０ｆはまた、共有バイパスキャパシタ４１２に結合され得る。一構成では、第１のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｄ、第２のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｅおよび第３のミッドバンド低雑音増幅器（ＬＮＡ）４０６ｆは、それぞれ、ミッドバンドの異なる部分を表し得る。ミッドバンド低雑音増幅器（ＬＮＡ）４０６ｄ〜ｆの各々は、異なるデュプレクサ２１６に結合され得る。

[0042]第１のローバンド低雑音増幅器（ＬＮＡ）４０６ｇは第１のローバンド入力４２８ｇに結合され得る。第１のローバンド入力４２８ｇは、ローバンドのためのデュプレクサ２１６に結合され得る。第１のローバンド低雑音増幅器（ＬＮＡ）４０６ｇはまた、インダクタ４１０ｇに結合され得る。インダクタ４１０ｇはシャントインダクタ１１０であり得る。インダクタ４１０ｇはまた、共有バイパスキャパシタ４１２に結合され得る。第２のローバンド低雑音増幅器（ＬＮＡ）４０６ｈは第２のローバンド入力４２８ｈに結合され得る。第２のローバンド入力４２８ｈはまた、ローバンドのためのデュプレクサ２１６に結合され得る。第２のローバンド低雑音増幅器（ＬＮＡ）４０６ｈはまた、インダクタ４１０ｈに結合され得る。インダクタ４１０ｈはシャントインダクタ１１０であり得る。インダクタ４１０ｈはまた、共有バイパスキャパシタ４１２に結合され得る。第３のローバンド低雑音増幅器（ＬＮＡ）４０６ｉは第３のローバンド入力４２８ｉに結合され得る。第３のローバンド入力４２８ｉは、ローのためのデュプレクサ２１６に結合され得る。第３のローバンド低雑音増幅器（ＬＮＡ）４０６ｉはインダクタ４１０ｉに結合され得る。インダクタ４１０ｉはシャントインダクタ１１０であり得る。インダクタ４１０ｉはまた、共有バイパスキャパシタ４１２に結合され得る。したがって、低雑音増幅器（ＬＮＡ）４０６の各々は、単一の共有バイパスキャパシタ４１２を共有し得る。一構成では、第１のローバンド低雑音増幅器（ＬＮＡ）４０６ｇ、第２のローバンド低雑音増幅器（ＬＮＡ）４０６ｈおよび第３のローバンド低雑音増幅器（ＬＮＡ）４０６ｉは、それぞれ、ローバンドの異なる部分を表し得る。ローバンド低雑音増幅器（ＬＮＡ）４０６ｇ〜ｉの各々は、異なるデュプレクサ２１６に結合され得る。

[0043]ノード４２８ａにおけるＤＣ電圧が、共有バイパスキャパシタ４１２を共有する低雑音増幅器（ＬＮＡ）４０６をバイアスするのを防ぐために、各低雑音増幅器（ＬＮＡ）４０６は、このＤＣバイアスを防ぐために使用され得る内部スイッチを含み得る。

[0044]図５は、集積回路５０４に結合された共有バイパスキャパシタ整合ネットワーク５０８の別の構成を示すブロック図である。図５の共有バイパスキャパシタ整合ネットワーク５０８は、図１の共有バイパスキャパシタ整合ネットワーク１０８の一構成であり得る。図５の集積回路５０４は、図１の集積回路１０４の一構成であり得る。集積回路５０４は、第１のハイバンド低雑音増幅器（ＬＮＡ）５０６ａと、第２のハイバンド低雑音増幅器（ＬＮＡ）５０６ｂと、第３のハイバンド低雑音増幅器（ＬＮＡ）５０６ｃと、第１のミッドバンド低雑音増幅器（ＬＮＡ）５０６ｄと、第２のミッドバンド低雑音増幅器（ＬＮＡ）５０６ｅと、第３のミッドバンド低雑音増幅器（ＬＮＡ）５０６ｆと、第１のローバンド低雑音増幅器（ＬＮＡ）５０６ｇと、第２のローバンド低雑音増幅器（ＬＮＡ）５０６ｈと、第３のローバンド低雑音増幅器（ＬＮＡ）５０６ｉとを含み得る。共有バイパスキャパシタ整合ネットワーク５０８は、第１の共有バイパスキャパシタ５１２ａと、第２の共有バイパスキャパシタ５１２ｂと、第３の共有バイパスキャパシタ５１２ｃとを含み得る。図示された構成では、ハイバンド低雑音増幅器（ＬＮＡ）５０６ａ〜ｃの各々は第１の共有バイパスキャパシタ５１２ａを共有し得、ミッドバンド低雑音増幅器（ＬＮＡ）５０６ｄ〜ｆの各々は第２の共有バイパスキャパシタ５１２ｂを共有し得、ローバンド低雑音増幅器（ＬＮＡ）５０６ｇ〜ｉの各々は第３の共有バイパスキャパシタ５１２ｃを共有し得る。

[0045]第１のハイバンド低雑音増幅器（ＬＮＡ）５０６ａと第１のハイバンド入力５２８ａとの間にインダクタ５３０ａが結合され得る。第１のハイバンド入力５２８ａはデュプレクサ２１６に結合され得る。第１のハイバンド入力５２８ａと第１の共有バイパスキャパシタ５１２ａとの間にシャントインダクタ５１０ａが結合され得る。第１の共有バイパスキャパシタ５１２ａはまた、接地に結合され得る。第２のハイバンド低雑音増幅器（ＬＮＡ）５０６ｂと第２のハイバンド入力５２８ｂとの間にインダクタ５３０ｂが結合され得る。第２のハイバンド入力５２８ｂはデュプレクサ２１６に結合され得る。第２のハイバンド入力５２８ｂと第１の共有バイパスキャパシタ５１２ａとの間にシャントインダクタ５１０ｂが結合され得る。第３のハイバンド低雑音増幅器（ＬＮＡ）５０６ｃと第３のハイバンド入力５２８ｃとの間にインダクタ５３０ｃが結合され得る。第３のハイバンド入力５２８ｃはデュプレクサ２１６に結合され得る。第３のハイバンド入力５２８ｃと第１の共有バイパスキャパシタ５１２ａとの間にシャントインダクタ５１０ｃが結合され得る。ハイバンド低雑音増幅器（ＬＮＡ）５０６ａ〜ｃの各々は、異なるデュプレクサ２１６に結合され得る。

[0046]第１のミッドバンド低雑音増幅器（ＬＮＡ）５０６ｄと第１のミッドバンド入力５２８ｄとの間にインダクタ５３０ｄが結合され得る。第１のミッドバンド入力５２８ｄはデュプレクサ２１６に結合され得る。第１のミッドバンド入力５２８ｄと第２の共有バイパスキャパシタ５１２ｂとの間にシャントインダクタ５１０ｄが結合され得る。第２の共有バイパスキャパシタ５１２ｂはまた、接地に結合され得る。第２のミッドバンド低雑音増幅器（ＬＮＡ）５０６ｅと第２のミッドバンド入力５２８ｅとの間にインダクタ５３０ｅが結合され得る。第２のミッドバンド入力５２８ｅはデュプレクサ２１６に結合され得る。第２のミッドバンド入力５２８ｅと第２の共有バイパスキャパシタ５１２ｂとの間にシャントインダクタ５１０ｅが結合され得る。第３のミッドバンド低雑音増幅器（ＬＮＡ）５０６ｆと第３のミッドバンド入力５２８ｆとの間にインダクタ５３０ｆが結合され得る。第３のミッドバンド入力５２８ｆはデュプレクサ２１６に結合され得る。第３のミッドバンド入力５２８ｆと第２の共有バイパスキャパシタ５１２ｂとの間にシャントインダクタ５１０ｆが結合され得る。ミッドバンド低雑音増幅器（ＬＮＡ）５０６ｄ〜ｆの各々は、異なるデュプレクサ２１６に結合され得る。

[0047]第１のローバンド低雑音増幅器（ＬＮＡ）５０６ｇと第１のローバンド入力５２８ｇとの間にインダクタ５３０ｇが結合され得る。第１のローバンド入力５２８ｇはデュプレクサ２１６に結合され得る。第１のローバンド入力５２８ｇと第３の共有バイパスキャパシタ５１２ｃとの間にシャントインダクタ５１０ｇが結合され得る。第３の共有バイパスキャパシタ５１２ｃはまた、接地に結合され得る。第２のローバンド低雑音増幅器（ＬＮＡ）５０６ｈと第２のローバンド入力５２８ｈとの間にインダクタ５３０ｈが結合され得る。第２のローバンド入力５２８ｈはデュプレクサ２１６に結合され得る。第２のローバンド入力５２８ｈと第３の共有バイパスキャパシタ５１２ｃとの間にシャントインダクタ５１０ｈが結合され得る。第３のローバンド低雑音増幅器（ＬＮＡ）５０６ｉと第３のローバンド入力５２８ｉとの間にインダクタ５３０ｉが結合され得る。第３のローバンド入力５２８ｉはデュプレクサ２１６に結合され得る。第３のローバンド入力５２８ｉと第３の共有バイパスキャパシタ５１２ｃとの間にシャントインダクタ５１０ｉが結合され得る。ローバンド低雑音増幅器（ＬＮＡ）５０６ｇ〜ｉの各々は、異なるデュプレクサ２１６に結合され得る。

[0048]図６は、集積回路６０４に結合された共有バイパスキャパシタ整合ネットワーク６０８のまた別の構成を示すブロック図である。図６の共有バイパスキャパシタ整合ネットワーク６０８は、図１の共有バイパスキャパシタ整合ネットワーク１０８の一構成であり得る。図６の集積回路６０４は、図１の集積回路１０４の一構成であり得る。集積回路６０４は、第１の低雑音増幅器（ＬＮＡ）６０６ａと第２の低雑音増幅器（ＬＮＡ）６０６ｂとを含み得る。共有バイパスキャパシタ整合ネットワーク６０８は、共有バイパスキャパシタ６１２と、第１のシャントインダクタ６１０ａと、第２のシャントインダクタ６１０ｂと、第１のインダクタ６３０ａと、第２のインダクタ６３０ｂとを含み得る。

[0049]第１のインダクタ６３０ａは、第１の低雑音増幅器（ＬＮＡ）入力６２８ａと第１の低雑音増幅器（ＬＮＡ）６０６ａとの間に結合され得る。第１のシャントインダクタ６１０ａは、第１の低雑音増幅器（ＬＮＡ）入力６２８ａと共有バイパスキャパシタ６１２との間に結合され得る。共有バイパスキャパシタ６１２はまた、接地に結合され得る。第２のインダクタ６３０ｂは、第２の低雑音増幅器（ＬＮＡ）入力６２８ｂと第２の低雑音増幅器（ＬＮＡ）６０６ｂとの間に結合され得る。第２のシャントインダクタ６１０ｂは、第２の低雑音増幅器（ＬＮＡ）入力６２８ｂと共有バイパスキャパシタ６１２との間に結合され得る。

[0050]図７に、基地局７０２内に含まれ得るいくつかの構成要素を示す。基地局は、アクセスポイント、ブロードキャスト送信機、ノードＢ、進化型ノードＢなどとも呼ばれることがあり、それらの機能の一部または全部を含み得る。基地局７０２はプロセッサ７０３を含む。プロセッサ７０３は、汎用シングルまたはマルチチップマイクロプロセッサ（たとえば、ＡＲＭ）、専用マイクロプロセッサ（たとえば、デジタル信号プロセッサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイなどであり得る。プロセッサ７０３は中央処理ユニット（ＣＰＵ）と呼ばれることがある。図７の基地局７０２中に単一のプロセッサ７０３のみを示しているが、代替構成では、プロセッサの組合せ（たとえば、ＡＲＭとＤＳＰ）が使用され得る。

[0051]基地局７０２はメモリ７０５をも含む。メモリ７０５は、電子情報を記憶することが可能な任意の電子的構成要素であり得る。メモリ７０５は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、磁気ディスク記憶メディア、光記憶メディア、ＲＡＭ中のフラッシュメモリデバイス、プロセッサに含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタなど、およびそれらの組合せとして実施され得る。

[0052]データ７０７ａおよび命令７０９ａがメモリ７０５に記憶され得る。命令７０９ａは、本明細書で開示する方法を実装するためにプロセッサ７０３によって実行可能であり得る。命令７０９ａを実行することは、メモリ７０５に記憶されたデータ７０７ａの使用を含み得る。プロセッサ７０３が命令７０９ａを実行すると、命令７０９ｂの様々な部分がプロセッサ７０３上にロードされ得、様々ないくつかのデータ７０７ｂがプロセッサ７０３上にロードされ得る。

[0053]基地局７０２はまた、基地局７０２との間での信号の送信および受信を可能にするために、送信機７１１と受信機７１３とを含み得る。送信機７１１と受信機７１３とはトランシーバ７１５と総称されることがある。アンテナ７１７はトランシーバ７１５に電気的に結合され得る。基地局７０２はまた、複数の送信機、複数の受信機、複数のトランシーバおよび／または複数のアンテナを含み得る（図示せず）。

[0054]基地局７０２はデジタル信号プロセッサ（ＤＳＰ）７２１を含み得る。基地局７０２は通信インターフェース７２３をも含み得る。通信インターフェース７２３は、ユーザが基地局７０２と対話することを可能にし得る。

[0055]基地局７０２の様々な構成要素は、電力バス、制御信号バス、ステータス信号バス、データバスなどを含み得る、１つまたは複数のバスによって互いに結合され得る。明快のために、図７では様々なバスはバスシステム７１９として示してある。

[0056]図８は、ワイヤレス通信デバイス８０２に含まれ得る特定の構成要素を示す。ワイヤレス通信デバイス８０２は、アクセス端末、移動局、ユーザ機器（ＵＥ）などであり得る。ワイヤレス通信デバイス８０２はプロセッサ８０３を含む。プロセッサ８０３は、汎用シングルまたはマルチチップマイクロプロセッサ（たとえば、ＡＲＭ）、専用マイクロプロセッサ（たとえば、デジタル信号プロセッサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイなどであり得る。プロセッサ８０３は中央処理ユニット（ＣＰＵ）と呼ばれることがある。図８のワイヤレス通信デバイス８０２中に単一のプロセッサ８０３のみが示されているが、代替構成では、プロセッサの組合せ（たとえば、ＡＲＭとＤＳＰ）が使用され得る。

[0057]ワイヤレス通信デバイス８０２はメモリ８０５をも含む。メモリ８０５は、電子情報を記憶することが可能な任意の電子的構成要素であり得る。メモリ８０５は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、磁気ディスク記憶媒体、光記憶媒体、ＲＡＭ中のフラッシュメモリデバイス、プロセッサに含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタなど、およびそれらの組合せとして実施され得る。

[0058]データ８０７ａおよび命令８０９ａがメモリ８０５に記憶され得る。命令８０９ａは、本明細書で開示する方法を実装するためにプロセッサ８０３によって実行可能であり得る。命令８０９ａを実行することは、メモリ８０５に記憶されたデータ８０７ａの使用を含み得る。プロセッサ８０３が命令８０９ａを実行すると、命令８０９ｂの様々な部分がプロセッサ８０３上にロードされ得、様々なデータ８０７ｂがプロセッサ８０３上にロードされ得る。

[0059]ワイヤレス通信デバイス８０２はまた、ワイヤレス通信デバイス８０２との間での信号の送信および受信を可能にするために、送信機８１１と受信機８１３とを含み得る。送信機８１１と受信機８１３とはトランシーバ８１５と総称されることがある。アンテナ８１７はトランシーバ８１５に電気的に結合され得る。ワイヤレス通信デバイス８０２はまた、複数の送信機、複数の受信機、複数のトランシーバおよび／または複数のアンテナを含み得る（図示せず）。

[0060]ワイヤレス通信デバイス８０２はデジタル信号プロセッサ（ＤＳＰ）８２１を含み得る。ワイヤレス通信デバイス８０２は通信インターフェース８２３をも含み得る。通信インターフェース８２３は、ユーザがワイヤレス通信デバイス８０２と対話することを可能にし得る。

[0061]ワイヤレス通信デバイス８０２様々な構成要素は、電力バス、制御信号バス、ステータス信号バス、データバスなどを含み得る、１つまたは複数のバスによって互いに結合され得る。明快のために、図８では様々なバスはバスシステム８１９として示してある。

[0062]本明細書で説明した技法は、直交多重化方式に基づく通信システムを含む様々な通信システムに使用され得る。そのような通信システムの例としては、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システムなどがある。ＯＦＤＭＡシステムは、全システム帯域幅を複数の直交サブキャリアに区分する変調技法である、直交周波数分割多重（ＯＦＤＭ）を利用する。これらのサブキャリアは、トーン、ビンなどと呼ばれることもある。ＯＦＤＭでは、各サブキャリアはデータで独立して変調され得る。ＳＣ−ＦＤＭＡシステムは、システム帯域幅にわたって分散されたサブキャリア上で送信するためのインターリーブＦＤＭＡ（ＩＦＤＭＡ）、隣接するサブキャリアのブロック上で送信するための局所ＦＤＭＡ（ＬＦＤＭＡ）、または隣接するサブキャリアの複数のブロック上で送信するための拡張ＦＤＭＡ（ＥＦＤＭＡ）を利用し得る。概して、変調シンボルは、ＯＦＤＭでは周波数領域で、ＳＣ−ＦＤＭＡでは時間領域で送られる。

[0063]上記の説明では、様々な用語とともに参照番号を時々使用した。用語が参照番号とともに使用されている場合、これは、図のうちの１つまたは複数に示された特定の要素を指すものとされ得る。用語が参照番号なしに使用されている場合、これは、概して特定の図に限定されない用語を指すものとされ得る。

[0064]「判断」という用語は、多種多様なアクションを包含し、したがって、「判断」は、計算、算出、処理、導出、調査、ルックアップ（たとえば、テーブル、データベースまたは別のデータ構造でのルックアップ）、確認などを含むことができる。また、「判断」は、受信（たとえば、情報を受信すること）、アクセス（たとえば、メモリ中のデータにアクセスすること）などを含むことができる。また、「判断」は、解決、選択、選定、確立などを含むことができる。

[0065]「に基づいて」という句は、別段に明示されていない限り、「のみに基づいて」を意味しない。言い換えれば、「に基づいて」という句は、「のみに基づいて」と「に少なくとも基づいて」の両方を表す。

[0066]本明細書で説明した機能は、１つまたは複数の命令としてプロセッサ可読媒体またはコンピュータ可読媒体上に記憶され得る。「コンピュータ可読媒体」という用語は、コンピュータまたはプロセッサによってアクセスされ得る任意の利用可能な媒体を指す。限定ではなく、例として、そのような媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを記憶するために使用され得、コンピュータまたはプロセッサによってアクセスされ得る、任意の他の媒体を備え得る。本明細書で使用されるディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）、およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。コンピュータ可読媒体は有形で非一時的であり得ることに留意されたい。「コンピュータプログラム製品」という用語は、コンピューティングデバイスまたはプロセッサによって実行、処理または計算され得るコードまたは命令（たとえば、「プログラム」）と組み合わせたコンピューティングデバイスまたはプロセッサを指す。本明細書で使用する「コード」という用語は、コンピューティングデバイスまたはプロセッサによって実行可能であるソフトウェア、命令、コードまたはデータを指すことがある。

[0067]ソフトウェアまたは命令はまた、伝送媒体を介して送信され得る。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、伝送媒体の定義に含まれる。

[0068]本明細書で開示した方法は、説明した方法を達成するための１つまたは複数のステップまたはアクションを備える。本方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、本明細書で説明した方法の適切な動作のためにステップまたはアクションの特定の順序が必要とされない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲を逸脱することなく修正され得る。

[0069]さらに、図３によって示されたものなど、本明細書で説明する方法および技法を実行するためのモジュールおよび／または他の適切な手段は、デバイスによってダウンロードされ、および／または他の方法で取得され得ることを諒解されたい。たとえば、デバイスは、本明細書で説明した方法を実行するための手段の転送を可能にするために、サーバに結合され得る。代替的に、本明細書で説明した様々な方法は、記憶手段をデバイスに結合するかまたは与えるときにデバイスが様々な方法を獲得し得るように、記憶手段（たとえば、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、コンパクトディスク（disc）（ＣＤ）またはフロッピーディスク（disk）などの物理的記憶媒体など）によって提供され得る。さらに、本明細書で説明した方法および技法をデバイスに与えるための任意の他の好適な技法が利用され得る。

[0070]特許請求の範囲は、上記に示した正確な構成および構成要素に限定されないことを理解されたい。特許請求の範囲から逸脱することなく、本明細書で説明されたシステム、方法、および装置の動作および詳細において、様々な修正、変更および変形が行われ得る。

[0071]いかなるクレーム要素も、その要素が「手段」という語句を使用して明確に具陳されていない限り、または方法クレームの場合には、その要素が「ステップ」という語句を使用して具陳されていない限り、米国特許法第１１２条第６項の規定の下で解釈されるべきではない。

Claims

集積回路上の第１の増幅器と、
前記集積回路上の第２の増幅器と、
前記第１の増幅器に結合された第１のインダクタと、
前記第２の増幅器に結合された第２のインダクタと、
前記第１のインダクタと前記第２のインダクタと接地とに結合された第１のキャパシタと、を備え、
前記第１のキャパシタが、前記第１の増幅器のための第１の整合ネットワークと前記第２の増幅器のための第２の整合ネットワークとの間で共有される、受信機。
前記第１のインダクタおよび前記第２のインダクタがシャントインダクタであり、前記第１のキャパシタが共有バイパスキャパシタである、請求項１に記載の受信機。
第１の入力が前記第１の増幅器に結合され、第２の入力が前記第２の増幅器に結合された、請求項１に記載の受信機。
前記第１の入力が第１のデュプレクサに結合され、前記第２の入力が第２のデュプレクサに結合された、請求項３に記載の受信機。
前記第１のデュプレクサおよび前記第２のデュプレクサがスイッチを介してアンテナに結合された、請求項４に記載の受信機。
第１の入力と前記第１の増幅器との間に結合された第３のインダクタと、
第１の入力と前記第２の増幅器との間に結合された第４のインダクタと
をさらに備える、請求項１に記載の受信機。
前記第１の増幅器が低雑音増幅器であり、前記第２の増幅器が低雑音増幅器である、請求項１に記載の受信機。
前記第１の増幅器が、ハイバンド低雑音増幅器と、ミッドバンド低雑音増幅器と、ローバンド低雑音増幅器とのうちの１つであり、前記第２の増幅器が、ハイバンド低雑音増幅器と、ミッドバンド低雑音増幅器と、ローバンド低雑音増幅器とのうちの１つである、請求項１に記載の受信機。
前記受信機が基地局の一部であり、前記受信機が、無線周波数信号を受信するために使用される、請求項１に記載の受信機。
前記受信機がワイヤレス通信デバイスの一部であり、前記受信機が、無線周波数信号を受信するために使用される、請求項１に記載の受信機。
前記第１のインダクタ、前記第２のインダクタおよび前記第１のキャパシタがインピーダンス整合ネットワークを形成する、請求項１に記載の受信機。
前記集積回路上の第３の増幅器と、
前記集積回路上の第４の増幅器と、
前記第３の増幅器に結合された第３のインダクタと、
前記第４の増幅器に結合された第４のインダクタと、
前記第３のインダクタと前記第４のインダクタと接地とに結合された第２のキャパシタと
をさらに備える、請求項１に記載の受信機。
ソースからの信号を受信することであって、前記信号が前記ソースと負荷との間のインピーダンス整合を必要とする、受信することと、
前記信号をインピーダンス整合ネットワークに与えることであって、前記インピーダンス整合ネットワークが複数の増幅器のための第１のキャパシタを共有する、与えることと、
前記インピーダンス整合ネットワークの出力を前記増幅器のうちの１つに与えることと
を備える、インピーダンス整合のための方法。
前記複数の増幅器が集積回路上にあり、前記第１のキャパシタが共有バイパスキャパシタである、請求項１３に記載の方法。
前記方法が電子デバイスによって実行される、請求項１３に記載の方法。
前記電子デバイスは、
集積回路上の第１の増幅器と、
前記集積回路上の第２の増幅器と、
前記第１の増幅器に結合された第１のインダクタと、
前記第２の増幅器に結合された第２のインダクタと
を備える受信機を備え、前記第１のキャパシタが、前記第１のインダクタと前記第２のインダクタと接地とに結合され、前記第１のキャパシタが、前記第１の増幅器のための第１の整合ネットワークと前記第２の増幅器のための第２の整合ネットワークとの間で共有される、請求項１５に記載の方法。
前記第１のインダクタおよび前記第２のインダクタがシャントインダクタである、請求項１６に記載の方法。
第１の入力が前記第１の増幅器に結合され、第２の入力が前記第２の増幅器に結合された、請求項１６に記載の方法。
前記第１の入力が第１のデュプレクサに結合され、前記第２の入力が第２のデュプレクサに結合された、請求項１８に記載の方法。
前記第１のデュプレクサおよび前記第２のデュプレクサがスイッチを介してアンテナに結合された、請求項１９に記載の方法。
前記受信機が、
第１の入力と前記第１の増幅器との間に結合された第３のインダクタと、
第１の入力と前記第２の増幅器との間に結合された第４のインダクタと
をさらに備える、請求項１６に記載の方法。
前記第１の増幅器が低雑音増幅器であり、前記第２の増幅器が低雑音増幅器である、請求項１６に記載の方法。
前記第１の増幅器が、ハイバンド低雑音増幅器と、ミッドバンド低雑音増幅器と、ローバンド低雑音増幅器とのうちの１つであり、前記第２の増幅器が、ハイバンド低雑音増幅器と、ミッドバンド低雑音増幅器と、ローバンド低雑音増幅器とのうちの１つである、請求項１６に記載の方法。
前記電子デバイスが基地局であり、前記受信機が、無線周波数信号を受信するために使用される、請求項１６に記載の方法。
前記電子デバイスがワイヤレス通信デバイスであり、前記受信機が、無線周波数信号を受信するために使用される、請求項１６に記載の方法。
前記第１のインダクタ、前記第２のインダクタおよび前記第１のキャパシタがインピーダンス整合ネットワークを形成する、請求項１６に記載の方法。
前記受信機が、
前記集積回路上の第３の増幅器と、
前記集積回路上の第４の増幅器と、
前記第３の増幅器に結合された第３のインダクタと、
前記第４の増幅器に結合された第４のインダクタと、
前記第３のインダクタと前記第４のインダクタと接地とに結合された第２のキャパシタと
をさらに備える、請求項１６に記載の方法。
ソースからの信号を受信するための手段であって、前記信号が前記ソースと負荷との間のインピーダンス整合を必要とする、受信するための手段と、
前記信号をインピーダンス整合ネットワークに与えるための手段であって、前記インピーダンス整合ネットワークが複数の増幅器のための第１のキャパシタを共有する、与えるための手段と、
前記インピーダンス整合ネットワークの出力を前記増幅器のうちの１つに与えるための手段と
を備える、装置。
前記複数の増幅器が集積回路上にあり、前記第１のキャパシタが共有バイパスキャパシタである、請求項２８に記載の装置。
前記装置は、
集積回路上の第１の増幅器と、
前記集積回路上の第２の増幅器と、
前記第１の増幅器に結合された第１のインダクタと、
前記第２の増幅器に結合された第２のインダクタと
を備える受信機を備え、前記第１のキャパシタが、前記第１のインダクタと前記第２のインダクタと接地とに結合され、前記第１のキャパシタが、前記第１の増幅器のための第１の整合ネットワークと前記第２の増幅器のための第２の整合ネットワークとの間で共有される、請求項２８に記載の装置。
インピーダンス整合のためのコンピュータプログラム製品であって、前記コンピュータプログラム製品が、その上に命令を有する非一時的コンピュータ可読媒体を備え、前記命令は、
電子デバイスに、ソースからの信号を受信させるためのコードであって、前記信号が前記ソースと負荷との間のインピーダンス整合を必要とする、受信させるためのコードと、
前記電子デバイスに、前記信号をインピーダンス整合ネットワークに与えさせるためのコードであって、前記インピーダンス整合ネットワークが複数の増幅器のための第１のキャパシタを共有する、与えさせるためのコードと、
前記電子デバイスに、前記インピーダンス整合ネットワークの出力を前記増幅器のうちの１つに与えさせるためのコードと
を備える、コンピュータプログラム製品。
前記複数の増幅器が集積回路上にあり、前記第１のキャパシタが共有バイパスキャパシタである、請求項３１に記載のコンピュータプログラム製品。
前記電子デバイスは、
集積回路上の第１の増幅器と、
前記集積回路上の第２の増幅器と、
前記第１の増幅器に結合された第１のインダクタと、
前記第２の増幅器に結合された第２のインダクタと
を備える受信機を備え、前記第１のキャパシタが、前記第１のインダクタと前記第２のインダクタと接地とに結合され、前記第１のキャパシタが、前記第１の増幅器のための第１の整合ネットワークと前記第２の増幅器のための第２の整合ネットワークとの間で共有される、請求項３１に記載のコンピュータプログラム製品。