JPWO2008114311A1 - 低雑音増幅器 - Google Patents

Abstract

低雑音増幅器は，ゲートに高周波入力信号が入力されるソース接地トランジスタ（Ｍ１）と，ソース接地トランジスタのドレインの高周波信号がソースに入力されるゲート接地トランジスタ（Ｍ２）と，ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷共振回路（ＬｏＣｏ）と，ソース接地トランジスタのドレインとゲート接地トランジスタのソースとの間に設けられ，直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメント（Ｃ１）と，ソース接地トランジスタのドレインと電源電圧との間に設けられソース接地トランジスタのドレインにバイアス電圧を供給するバイアス供給用インダクタ（Ｌｍ１）と，ゲート接地トランジスタのソースに接続されゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源（Ｉｍ２）とを有する。

Description

本発明は，低雑音増幅器に関し，特に，ＣＭＯＳプロセスにより製造され低電圧電源に対応した低雑音増幅器に関する。

近年のＣＭＯＳプロセスの微細化によりＣＭＯＳのＩＣはより高速化され，その適用分野はミリ波領域（〜１００ＧＨｚ）へと拡大している。ミリ波無線通信やミリ波レーダなどのアプリケーションでは，省電力信号を受信するために低雑音増幅器（以下ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）と称する。）を集積回路で提供することが必要になる。また，光通信においては，高速クロックを増幅するために低雑音増幅器を集積回路で提供することが必要になる。

図１は，従来のＬＮＡの回路図である。このＬＮＡは，ソース接地トランジスタＭ１と，トランジスタＭ１のドレインと電源ＶＯＤとの間に設けられたＬＣ共振回路Ｌｏ／Ｃｏからなる負荷回路と，入力ＶｉｎとトランジスタＭ１のゲートとの間に設けられた入力インピーダンス整合回路１０と，トランジスタＭ１のドレインＮｄと出力Ｖｏｕｔとの間に設けられた出力インピーダンス整合回路１２とを有する。これらは１つの集積回路装置ＩＣ内に形成される。Ｒｓはソースインピーダンス，ＲＬは負荷インピーダンスである。ソース接地トランジスタＭ１は，ゲートに入力される高周波の入力電圧Ｖｉｎを高周波のドレイン電流として増幅し，共振回路Ｌｏ／Ｃｏの共振周波数（ｆ０＝１／２π√ＬｏＣｏ）についてのみその増幅作用が働くため，狭帯域の高周波信号のみを増幅することができる。

ＬＮＡでは，最大の電力利得を得るために，ソース接地トランジスタＭ１におけるゲート部の入力インピーダンスＺｉｎのソースインピーダンスＲｓとの整合と，ドレイン部での出力インピーダンスＺｏｕｔの負荷インピーダンスＲＬとの整合とを同時に行う必要がある。しかし，高周波領域ではトランジスタＭ１のゲート・ドレイン間容量Ｃｇｄが低インピーダンスとなり，入力と出力のアイソレーション特性が悪化し，入力インピーダンスＺｉｎに出力インピーダンス整合回路の影響が及び，逆に出力インピーダンスＺｏｕｔに入力インピーダンス整合回路の影響が及び，入力と出力が相互に影響を及ぼしあう。そのため，電力利得を最大化するためには入出力インピーダンス整合回路の同時整合が必要になり，回路設計が困難になる。

図２は，従来のカスコード接続されたＬＮＡの回路図である。図１のＬＮＡの入出力間のアイソレーション特性を改善するために，図２のカスコード接続のＬＮＡは，共振回路Ｌｏ／Ｃｏとソース接地トランジスタＭ１のドレイン端子Ｎ１との間に，ゲート接地トランジスタＭ２を接続する。トランジスタＭ２のゲートには，固定電圧ＶＧ，通常は電源電圧ＶＤＤ，が接続されている。このようにカスコード増幅器は，ソース接地増幅トランジスタとゲート接地増幅トランジスタとを組み合わせた構成である。

このような構成のＬＮＡにおいて，トランジスタＭ２にもゲート・ソース間容量とゲート・ドレイン間容量とが存在し，それらの容量は高周波領域では低インピーダンス（短絡状態）になる。しかし，入力インピーダンスＺｉｎについては，トランジスタＭ１のゲート・ドレイン間容量を経由してトランジスタＭ２のゲート・ソース間容量までのインピーダンスの影響はあるが，トランジスタＭ２のゲート電圧ＶＧが固定電位ＶＤＤであるので，一点鎖線１４から先の出力回路のインピーダンスの影響は受けない。同様に，出力インピーダンスＺｏｕｔについても，トランジスタＭ２のゲート・ドレイン間容量までのインピーダンスの影響はあるが，トランジスタＭ２のゲート電圧ＶＧが固定電位であるので，一点鎖線１６から先の入力回路のインピーダンスの影響は受けない。つまり，ゲート接地トランジスタＭ２を追加したことで，入出力間のアイソレーション特性を改善することができ，入力インピーダンス整合回路１０と出力インピーダンス整合回路１２の設計を独立して行うことができ，最大電力利得を得るための回路設計が容易になる。

トランジスタＭ２を接続することで，入力側からみたトランジスタＭ２のインピーダンスＺ１は低くなり（理想的には短絡），出力側からみたトランジスタＭ２のインピーダンスＺ２は極めて高く（理想的には無限大）になる。つまり，トランジスタＭ２はインピーダンスＺ１，Ｚ２を変換する素子ともいえる。

図２のカスコード増幅回路は，例えば特許文献１に記載されている。特許文献１のカスコード増幅回路では，待機モード時の増幅回路の消費電力を低減するために，待機モード時にソース接地トランジスタのソース端子を電源電圧にするインバータ回路を設け，制御信号でインバータ回路を制御している。
特開２００６−１０１０５４号公報

上記の通り，カスコード接続のＬＮＡは，入力側と出力側のインピーダンス整合を独立して行うためには適した構成である。

しかしながら，近年のＣＭＯＳプロセスの微細化に伴い，ＭＯＳトランジスタのゲート酸化膜が薄くなりトランジスタの耐圧が低下し，集積回路の電源電圧ＶＤＤが例えば１Ｖと低下する傾向にある。その場合，カスコード接続の回路では，トランジスタＭ１の高周波特性が劣化する。この高周波特性の劣化は，最大発振周波数ｆｍａｘと遮断周波数ｆｔの低下として考えることができる。

この高周波特性の劣化の原因は，本発明者らの知見によれば，（１）電源電圧の低下に伴い，ゲート接地トランジスタＭ２での電圧降下によりソース接地トランジスタＭ１のドレイン電圧（＝ＶＤＤ−Ｖｇｓ（ＶｇｓはＭ２のゲート・ソース間電圧））がますます低下してトランジスタＭ１のドレイン・ソース間電圧Ｖｄｓが低下することと，（２）ゲート接地トランジスタＭ２の入力インピーダンスＺ１（≒１／ｇｍ（ｇｍは相互コンダクタンス））が付加されることにある。トランジスタＭ１のドレイン・ソース間電圧が不十分になると，十分な高周波特性が得られない。また，トランジスタＭ２の入力インピーダンスＺ１が高いと，トランジスタＭ１のドレイン電流が低下し相互コンダクタンスｇｍが低下する。

図３は，図１と図２のＬＮＡを構成するソース接地トランジスタ部およびカスコード接続トランジスタ（ソース接地トランジスタとゲート接地トランジスタ）の周波数特性を比較した図である。図３（Ａ）が図１のトランジスタＭ２を接続していないソース接地トランジスタ部の周波数特性であり，図３（Ｂ）が図２のトランジスタＭ２を接続したカスコード接続トランジスタ部の周波数特性である。いずれも横軸がトランジスタＭ１のゲート・ソース間電圧Ｖｇｓで，縦軸が最大発振周波数ｆｍａｘと遮断周波数ｆｔを示す。低電源電圧では，トランジスタＭ２を接続したカスコード接続の場合，最大発振周波数ｆｍａｘと遮断周波数ｆｔが，トランジスタＭ２を接続しない場合に比較して大きく低下している。また，ｆｍａｘ，ｆｔが高いＶｇｓの範囲も狭くなっている。

以上のとおり，回路設計を容易にするために入出力アイソレーションのためにゲート接地トランジスタＭ２を設けることは必要であるが，微細化プロセスのもとでは，このトランジスタＭ２を設けたことでトランジスタＭ１の高周波特性が劣化するという課題を招いている。

そこで，本発明の目的は，周波数特性を改善したカスコード接続の低雑音増幅器を提供することにある。

上記の目的を達成するために，本発明の第１の側面によれば，低雑音増幅器は，ゲートに高周波入力信号が入力されるソース接地トランジスタと，
前記ソース接地トランジスタのドレインの高周波信号がソースに入力されるゲート接地トランジスタと，
前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷共振回路と，
前記ソース接地トランジスタの前記ドレインとゲート接地トランジスタの前記ソースとの間に設けられ，直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと，
前記ソース接地トランジスタの前記ドレインと前記電源電圧との間に設けられ前記ソース接地トランジスタの前記ドレインにバイアス電圧を供給するバイアス供給用インダクタと，
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源とを有する。

上記の第１の側面において好ましい態様によれば，前記結合エレメントはキャパシタである。

上記の第１の側面において好ましい態様によれば，前記結合エレメントはトランスであり，当該トランスの一次側インダクタが前記バイアス供給用インダクタを兼用し，二次側インダクタを介して前記バイアス供給用電流源が前記ゲート接地トランジスタの前記ソースに接続されていることを特徴とする。

上記の第１の側面において好ましい態様によれば，前記バイアス供給用電流源は電流量が調整可能であり，当該電流量の調整に応じて利得が変化することを特徴とする。

上記の目的を達成するために，本発明の第２の側面によれば，ゲートに高周波入力信号が入力されるソース接地トランジスタと，前記ソース接地トランジスタのドレインの高周波信号がソースに入力されゲートが固定電位に接続されたゲート接地トランジスタと，前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷回路とを有し，前記ゲート接地トランジスタの前記ドレインの高周波信号を出力する低雑音増幅器において，
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源を有する。

上記の第２の側面において好ましい態様によれば，前記バイアス供給用電流源は電流量が可変制御可能であり，当該電流量の変化に応じて利得が変化することを特徴とする。

上記の目的を達成するために，本発明の第２の側面によれば，ゲートに高周波入力信号が入力されるソース接地トランジスタと，前記ソース接地トランジスタのドレインの高周波信号がソースに入力され，ゲートが固定電位に接続されたゲート接地トランジスタと，前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷回路とを有し，前記ゲート接地トランジスタの前記ドレインの高周波信号を出力する低雑音増幅器において，
前記ソース接地トランジスタの前記ドレインとゲート接地トランジスタの前記ソースとの間に設けられ，直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと，
前記ソース接地トランジスタの前記ドレインと電源電圧との間に設けられ前記ソース接地トランジスタにバイアス電圧を供給する第１のバイアス供給回路と，
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給する第２のバイアス供給回路とを有する。

本発明のＬＮＡによれば，低電圧電源による集積回路装置であっても，カスコード増幅器の周波数特性を改善することができる。

従来のＬＮＡの回路図である。 従来のカスコード接続されたＬＮＡの回路図である。 図１と図２のＬＮＡの周波数特性を比較した図である。 第１の実施の形態におけるＬＮＡの回路図である。 図４のＬＮＡの高周波特性の改善を示す図である。 第１の実施の形態におけるＬＮＡの変型例の回路図である。 第２の実施の形態におけるＬＮＡの回路図である。 第３の実施の形態におけるＬＮＡの回路図である。 第３の実施の形態におけるＬＮＡの利得可変制御の原理を別の側面から説明する図である。 本実施の形態のＬＮＡの適用例を示す図である。 本実施の形態のＬＮＡの別の適用例を示す図である。 入力，出力インピーダンス整合回路を示す図である。

符号の説明

Ｖｉｎ：高周波入力信号 Ｖｏｕｔ：高周波出力信号
Ｍ１：ソース接地トランジスタ Ｍ２：ゲート接地トランジスタ
Ｌｏ，Ｃｏ：負荷強震回路 Ｌｍ１：第１のバイアス供給回路，インダクタ
Ｉｍ２：第２のバイアス供給回路，電流源
Ｃ１，ＴＲ：結合エレメント

以下，図面にしたがって本発明の実施の形態について説明する。但し，本発明の技術的範囲はこれらの実施の形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。

図４は，第１の実施の形態におけるＬＮＡの回路図である。このＬＮＡは，１つの集積回路装置ＩＣ内に形成され，ソース接地トランジスタＭ１とゲート接地トランジスタＭ２とをカスコード接続したカスコード増幅器である。このカスコード増幅器は，図２と同様に，高周波入力信号Ｖｉｎがゲートに入力されソースがグランドなどの固定電位に接続されたＮチャネルＭＯＳトランジスタからなるソース接地トランジスタＭ１と，トランジスタＭ１のドレインＮ１の高周波信号をソースに入力しゲートが固定電位に接続されたＮチャネルＭＯＳトランジスタからなるゲート接地トランジスタＭ２と，ゲート接地トランジスタＭ２のドレインＮ３と電源ＶＤＤとの間に設けられたＬＣ共振回路Ｌｏ／Ｃｏとを有する。入力インピーダンス整合回路１０と出力インピーダンス整合回路１２も，図２と同様である。また，信号伝搬経路も，図２と同様に，入力信号Ｖｉｎ，トランジスタＭ１，Ｍ２，出力信号Ｖｏｕｔである。

図４のＬＮＡは，トランジスタＭ１のドレインＮ１とトランジスタＭ２のソースＮ２との間に結合容量Ｃ１を設け，さらに，トランジスタＭ１のドレインＮ１と電源ＶＤＤとの間にトランジスタＭ１のドレイン電圧を供給するバイアス供給用のインダクタＬｍ１を設けている。この結合容量Ｃ１は，直流成分には大きなインピーダンス（オープン）になり，また高周波成分には小さなインピーダンス（ショート）になる結合エレメントである。また，バイアス供給用インダクタＬｍ１は，直流成分には小さなインピーダンス（ショート）になり高周波成分には大きなインピーダンス（オープン）になる。よって，トランジスタＭ１のドレインＮ１の電圧は，電源電圧ＶＤＤ近くまで上昇することになる。これにより，高周波特性を劣化させた要因（１）を解決することができる。

すなわち，トランジスタＭ１のドレインＮ１へのバイアス電圧は，図１のＬＮＡと同等のレベルにすることができ，電源電圧ＶＤＤが低下してもトランジスタＭ１のドレインに必要なバイアス電圧を供給することができ，ドレイン・ソース間電圧は十分なレベルになり，適正な増幅動作を保証することができる。

さらに，図４のＬＮＡは，結合容量Ｃ１を設けたことに伴って，ゲート接地トランジスタＭ２のドレイン・ソース間直流電流のパスがなくなるので，トランジスタＭ２のソースＮ２にバイアス供給用の電流源Ｉｍ２を設けている。その結果，図４に示されるとおり，トランジスタＭ１に流れる直流電流Ｉｍ１は電源電圧ＶＤＤからインダクタＬｍ１を経由する電流パスになり，トランジスタＭ２を流れる直流電流Ｉｍ２は電源電圧ＶＤＤから共振回路Ｌｏ／Ｃｏを経由する電流パスになる。つまり，結合容量Ｃ１により両トランジスタＭ１，Ｍ２の電流Ｉｍ１，Ｉｍ２を独立して設計することが可能になる。そこで，トランジスタＭ２の入力インピーダンスＺｍ２がＺｍ２≒１／ｇｍであり，相互コンダクタンスｇｍはドレイン・ソース間電流Ｉｍ２が大きいほど大きくなることを利用して，電流源Ｉｍ２の電流値を大きくしてｇｍを大きくし，よってトランジスタＭ２の入力インピーダンスＺｍ２を小さくすることが可能になる。これにより，高周波特性を劣化させた要因（２）を抑制することができる。

図４のＬＮＡにおいて，高周波入力電圧Ｖｉｎは，ソース接地トランジスタＭ１により電圧・電流変換され，変換されたドレインＮ１の高周波電流は，ゲート接地トランジスタＭ２でも増幅され，そのドレインＮ３の高周波電流は，共振回路Ｌｏ／ＣｏによりノードＮ３の電圧変化に電流・電圧変換される。つまり，インダクタＬｍ１は高周波成分に対して高インピーダンス（実効的にオープン）であり，結合容量Ｃ１は高周波成分に対しては低インピーダンス（実効的にショート）である。そのため，結局，高周波信号の伝搬パスは，トランジスタＭ１から，結合容量Ｃ１，トランジスタＭ２，共振回路Ｌｏ／Ｃｏであり，高周波成分に対する増幅動作は図２と同等である。よって，カスコード接続のトランジスタＭ２を設けたことで，入出力アイソレーション特性が得られ，入出力インピーダンスの同時整合を容易に設計することができる。

図５は，図４のＬＮＡの高周波特性の改善を示す図である。図５（Ａ）は図２のＬＮＡの高周波特性であり，図３（Ｂ）と同じである。また，図５（Ｂ）は図４のＬＮＡの高周波特性である。いずれも，横軸がトランジスタＭ１のゲート・ソース間電圧Ｖｇｓで，縦軸が最大発振周波数ｆｍａｘと遮断周波数ｆｔを示す。

両者を比較すると明らかなとおり，図５（Ｂ）の高周波特性では，最大発振周波数ｆｍａｘが約２５％改善され，遮断周波数ｆｔが約５５％改善されている。図４で説明したとおり，図４のＬＮＡでは，高周波特性を劣化させた要因（１）は解決され，要因（２）は改善されている。よって，図３（Ａ）のように図１のＬＮＡほどは特性が改善されてはいないが，図２のカスケード接続のＬＮＡよりは大幅に改善されている。さらに，図５（Ｂ）の高周波特性では，広いゲート・ソース間電圧Ｖｇｓの範囲で高い最大発振周波数ｆｍａｘと遮断周波数ｆｔを得ることができる。なお，最大発振周波数ｆｍａｘと遮断周波数ｆｔが高いということは，入力のパワーに対する増幅動作の線形性が高い周波数帯域まで保証されることを意味する。

図６は，第１の実施の形態におけるＬＮＡの変型例の回路図である。この変型例は，図４のＬＮＡにおける結合容量Ｃ１とインダクタＬｍ１とに代えて，トランスＴＲをトランジスタＭ１とＭ２との間に設けている。そして，トランスＴＲの一次側インダクタＬｍ１が，トランジスタＭ１のドレインへのバイアス電圧を供給するインダクタを兼ねる。また，二次側インダクタＬｍ２には，トランジスタＭ２のソースにバイアス電流を供給する電流源Ｉｍ２が接続され，バイアス電流Ｉｍ２は，二次側トランスＬｍ２を介してトランジスタＭ２に流れる。

このトランスＴＲも，直流成分に対しては高いインピーダンス（実効的にオープン）になり，高周波成分に対しては低いインピーダンス（実効的にショート）になる結合エレメントである。このトランスＴＲを介して，トランジスタＭ１で電圧・電流変換されたドレインＮ１の電流変化が，トランジスタＭ２のソースＮ２の電流変化として伝達される。それ以外の動作原理は，図４のＬＮＡと同じである。

図７は，第２の実施の形態におけるＬＮＡの回路図である。図７のＬＮＡは，図２に示したカスコード接続のＬＮＡにおいて，ゲート接地トランジスタＭ２のソースＮ２にバイアス供給用の電流源Ｉｍ２を設けている。ただし，図４のＬＮＡのように結合容量Ｃ１とバイアス供給用インダクタＬｍ１は設けていない。よって，図７のＬＮＡは，高周波特性劣化の要因（２）を抑制するだけであり，要因（１）を解決するものではない。

図７のＬＮＡによれば，トランジスタＭ１のバイアス電流Ｉｍ１とは独立して，電流源Ｉｍ２を設けている。したがって，トランジスタＭ２のバイアス電流はＩｍ１＋Ｉｍ２となる。そこで，この電流原Ｉｍ２の電流値を高く設計することで，トランジスタＭ２の入力インピーダンスＺｍ２（≒１／ｇｍ）に影響を与える相互インダクタンスｇｍを大きくし，入力インピーダンスＺｍ２を小さくすることができる。それにより，図２の高周波特性劣化の要因（２）を抑制することができ，その分だけ高周波特性を改善することができる。

図８は，第３の実施の形態におけるＬＮＡの回路図である。このＬＮＡの回路構成は，図４のＬＮＡとほとんど同じであり，バイアス供給用電流源Ｉｍ２の電流値が可変であることが唯一異なる。このＬＮＡでは，電流源Ｉｍ２の電流値を可変制御することで，ＬＮＡの利得を可変制御することができる。

図８に示される電流ｉ１は，電源ＶＤＤから，共振回路Ｌｏ／Ｃｏ，トランジスタＭ２，トランジスタＭ１を流れる高周波増幅動作に寄与する電流の高周波成分である。この電流ｉ１が大きいほどＬＮＡの利得が高くなる。ところが，ＬＮＡが集積回路装置として構成されると，トランジスタＭ２のソース端子Ｎ２には必ず寄生容量Ｃｐが形成される。そして，トランジスタＭ２のソース端子Ｎ２から出力側をみた入力インピーダンスＺｍ２が大きいと，寄生容量Ｃｐへのリーク電流が大きくなり，電流ｉ１は小さくなり，増幅器の利得は低下する。一方，入力インピーダンスＺｍ２が小さいと，寄生容量Ｃｐへのリーク電流が小さくなり，電流ｉ１は大きくなり，利得は上昇する。

そこで，前述のとおり，トランジスタＭ２の入力インピーダンスＺｍ２は，相互インダクタンスｇｍの逆数に比例するので，バイアス電流Ｉｍ２を小さくすれば，相互インダクタンスｇｍも小さくなり，入力インピーダンスＺｍ２は大きくなり，寄生容量Ｃｐへのリーク電流が大きくなり，電流ｉ１は小さくなり，増幅器の利得は低下する。一方，バイアス電流Ｉｍ２を大きくすれば，相互インダクタンスｇｍも大きくなり，入力インピーダンスＺｍ２が小さくなり，寄生容量Ｃｐへのリーク電流が小さくなり，電流ｉ１は大きくなり，増幅器の利得は上昇する。よって，バイアス電流Ｉｍ２を可変制御することで，ＬＮＡの利得を可変制御することができる。

図９は，第３の実施の形態におけるＬＮＡ（図８）の利得可変制御の原理を別の側面から説明する図である。図９において，（Ａ）はＬＮＡ全体の利得特性を示す図である。つまり，特定の周波数帯（共振周波数）において高い利得を有する利得特性を有するが，前述のとおり，バイアス電流Ｉｍ２を小さくすると利得Ｇ＝Ｖｏｕｔ／Ｖｉｎも小さくなり，Ｉｍ２を大きくすると利得Ｇも大きくなる。その理由は以下の通りである。

ＬＮＡは，入力電圧Ｖｉｎに対して，ソース接地トランジスタＭ１は電圧・電流変換してドレイン電流ｉ１に変換する。つまり，トランジスタＭ１の利得は，ｉ１／Ｖｉｎである。これが図９（Ｃ）に示されている。一方，そのドレイン電流ｉ１に対して，共振回路Ｌｏ／Ｃｏは電流・電圧変換してノードＮ３の出力電圧Ｖｏｕｔに変換する。つまり，共振回路Ｌｏ／Ｃｏの利得は，Ｖｏｕｔ／ｉ１である。これが図９（Ｂ）に示されている。

そして，バイアス電流Ｉｍ２が小さくなると，トランジスタＭ２の相互コンダクタンスｇｍも小さくなり，入力インピーダンスＺｍ２は大きくなり，寄生容量Ｃｐへのリーク電流が多くなり，トランジスタＭ１の電流ｉ１は小さくなる。この電流ｉ１の低下によりトランジスタＭ１の相互コンダクタンスｇｍも減少して，トランジスタＭ１のカットオフ周波数が矢印のように低下する。よって，ＬＮＡの共振周波数帯での利得は低下することになる。バイアス電流Ｉｍ２が大きくなると，上記と逆の現象になりＬＮＡの共振周波数帯での利得は上昇することになる。

図７に示した第２の実施の形態のＬＮＡにおいても，上記と同様に，バイアス電流源Ｉｍ２を可変制御可能にすることで，増幅器の利得も可変制御可能になる。

図１０は，本実施の形態のＬＮＡの適用例を示す図である。図１０の例は，無線通信装置の送信機２０と受信機２２の構成を示している。送信機２０側では，送信信号ＢＢに発振器ＯＳＣによるキャリア周波数ｆｃを乗算器ｍｉｘ１で乗算し，パワーアンプＰＡで増幅し，アンテナＡＴから送出する。一方，受信機２２側では，アンテナＡＴで受信した高周波信号を本実施の形態のＬＮＡで所望の周波数帯の信号のみを増幅し，乗算器ｍｉｘ２でキャリア周波数ｆｃを乗算して中間周波数に変換し，増幅器ＩＦａｍｐで増幅し，さらに乗算器ｍｉｘ３が中間周波数ＩＦを乗算し，ローパスフィルタＬＰＦを通過させて，ベースバンドの受信信号ＢＢを生成する。アナログディジタルコンバータＡＤＣがこのベースバンドの信号をデジタル化し，ロジック回路２４が種々の信号処理を行う。上記のように，本実施の形態のＬＮＡは，受信機のアンテナで受信した高周波受信信号を増幅する増幅器として利用できる。

図１１は，本実施の形態のＬＮＡの別の適用例を示す図である。図１１の例は，光通信装置の光送信機３０と光受信機５０の構成を示している。光送信機３０では，複数の低周波の送信信号３２が，マルチプレクサＭＵＸで時分割多重される。送信信号３２がｘ個あれば，この多重化により周波数はｘ倍になる。マルチプレクサＭＵＸの多重化された高周波信号のクロックＣＫ１をクロックアンプ３４が増幅し，タイミング調整回路３６が増幅された高周波クロックＣＫ２で多重化信号Ｓ３２のタイミングを取り直し，ドライバ３８を介して光変調器４０に供給する。光変調器４０は，発光素子４２の発光光を多重化信号で変調し，光アンプ４４を経由して光ファイバ４６に出力する。

光受信機５０では，光ファイバ４６からの受信光を光りアンプ４８を経由して受光し，受光素子５１が電気信号に変換する。そして，増幅器５２で増幅された高周波信号からタイミング抽出回路５４が同期クロックＣＫ１０を抽出し，クロックアンプ５６が増幅する。クロックアンプで増幅された同期クロックＣＫ１２を利用して，信号識別回路５８が増幅器５２からの高周波信号から受信信号を識別し，デマルチプレクサ６０が多重化を元に戻してｘ個の受信信号６２を出力する。

上記のクロックアンプ３４，５６は，単一周波数の高周波クロックを増幅するものであり，本実施の形態のＬＮＡを適用することができる。

図１２は，入力，出力インピーダンス整合回路を示す図である。図１２は，図２のカスコード接続のＬＮＡを例にして，入力インピーダンス整合回路１０と出力インピーダンス整合回路１２の例が示されている。入力インピーダンス整合回路１０は，インダクタンスＬ１，Ｌ２で構成され，出力インピーダンス整合回路１２は，インダクタンスＬ３で構成されている。この整合回路１０，１２は，図４，６，７，８のＬＮＡにおいても同様に適用できる。

本発明のＬＮＡによれば，低電圧電源による集積回路装置であっても，カスコード増幅器の周波数特性を改善することができる。

Claims (12)

1. ゲートに高周波入力信号が入力されるソース接地トランジスタと，
   前記ソース接地トランジスタのドレインの高周波信号がソースに入力されるゲート接地トランジスタと，
   前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷共振回路と，
   前記ソース接地トランジスタの前記ドレインと前記ゲート接地トランジスタの前記ソースとの間に設けられ，直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと，
   前記ソース接地トランジスタの前記ドレインと前記電源電圧との間に設けられ前記ソース接地トランジスタの前記ドレインにバイアス電圧を供給するバイアス供給用インダクタと，
   前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源とを有する低雑音増幅器。
2. 請求項１において，
   前記結合エレメントはキャパシタであることを特徴とする低雑音増幅器。
3. 請求項１において，
   前記結合エレメントはトランスであり，
   当該トランスの一次側インダクタが前記バイアス供給用インダクタを兼用し，二次側インダクタを介して前記バイアス供給用電流源が前記ゲート接地トランジスタの前記ソースに接続されていることを特徴とする低雑音増幅器。
4. 請求項１において，
   前記バイアス供給用電流源は電流量が調整可能であり，当該電流量の調整に応じて利得が変化することを特徴とする低雑音増幅器。
5. 請求項１乃至４のいずれかにおいて，
   前記ソース接地トランジスタに接続された入力インピーダンス整合回路と，前記ゲート接地トランジスタの前記ドレインに接続された出力インピーダンス整合回路とを有することを特徴とする低雑音増幅器。
6. 請求項１乃至４のいずれかにおいて，
   前記負荷共振回路は，インダクタとキャパシタを有する共振回路であることを特徴とする低雑音増幅器。
7. ゲートに高周波入力信号が入力されるソース接地トランジスタと，
   前記ソース接地トランジスタのドレインの高周波信号がソースに入力されゲートが固定電位に接続されたゲート接地トランジスタと，
   前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷回路とを有し，
   前記ゲート接地トランジスタの前記ドレインの高周波信号を出力する低雑音増幅器において，
   前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源を有する低雑音増幅器。
8. 請求項７において，
   前記バイアス供給用電流源は電流量が可変制御可能であり，当該電流量の変化に応じて利得が変化することを特徴とする低雑音増幅器。
9. ゲートに高周波入力信号が入力されるソース接地トランジスタと，
   前記ソース接地トランジスタのドレインの高周波信号がソースに入力され，ゲートが固定電位に接続されたゲート接地トランジスタと，
   前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷回路とを有し，
   前記ゲート接地トランジスタの前記ドレインの高周波信号を出力する低雑音増幅器において，
   前記ソース接地トランジスタの前記ドレインとゲート接地トランジスタの前記ソースとの間に設けられ，直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと，
   前記ソース接地トランジスタの前記ドレインと前記電源電圧との間に設けられ前記ソース接地トランジスタにバイアス電圧を供給する第１のバイアス供給回路と，
   前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給する第２のバイアス供給回路とを有する低雑音増幅器。
10. 請求項９において，
    前記第１のバイアス供給回路は，インダクタを有することを特徴とする低雑音増幅器。
11. 請求項９において，
    前記第２のバイアス供給回路は，電流源を有することを特徴とする低雑音増幅器。
12. 請求項９において，
    前記バイアス供給用電流源は電流量が可変制御可能であり，当該電流量の変化に応じて利得が変化することを特徴とする低雑音増幅器。

Images