JPWO2008114311A1 - 低雑音増幅器 - Google Patents
低雑音増幅器 Download PDFInfo
- Publication number
- JPWO2008114311A1 JPWO2008114311A1 JP2009504904A JP2009504904A JPWO2008114311A1 JP WO2008114311 A1 JPWO2008114311 A1 JP WO2008114311A1 JP 2009504904 A JP2009504904 A JP 2009504904A JP 2009504904 A JP2009504904 A JP 2009504904A JP WO2008114311 A1 JPWO2008114311 A1 JP WO2008114311A1
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- common
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
低雑音増幅器は,ゲートに高周波入力信号が入力されるソース接地トランジスタ(M1)と,ソース接地トランジスタのドレインの高周波信号がソースに入力されるゲート接地トランジスタ(M2)と,ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷共振回路(LoCo)と,ソース接地トランジスタのドレインとゲート接地トランジスタのソースとの間に設けられ,直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメント(C1)と,ソース接地トランジスタのドレインと電源電圧との間に設けられソース接地トランジスタのドレインにバイアス電圧を供給するバイアス供給用インダクタ(Lm1)と,ゲート接地トランジスタのソースに接続されゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源(Im2)とを有する。
Description
本発明は,低雑音増幅器に関し,特に,CMOSプロセスにより製造され低電圧電源に対応した低雑音増幅器に関する。
近年のCMOSプロセスの微細化によりCMOSのICはより高速化され,その適用分野はミリ波領域(〜100GHz)へと拡大している。ミリ波無線通信やミリ波レーダなどのアプリケーションでは,省電力信号を受信するために低雑音増幅器(以下LNA(Low Noise Amplifier)と称する。)を集積回路で提供することが必要になる。また,光通信においては,高速クロックを増幅するために低雑音増幅器を集積回路で提供することが必要になる。
図1は,従来のLNAの回路図である。このLNAは,ソース接地トランジスタM1と,トランジスタM1のドレインと電源VODとの間に設けられたLC共振回路Lo/Coからなる負荷回路と,入力VinとトランジスタM1のゲートとの間に設けられた入力インピーダンス整合回路10と,トランジスタM1のドレインNdと出力Voutとの間に設けられた出力インピーダンス整合回路12とを有する。これらは1つの集積回路装置IC内に形成される。Rsはソースインピーダンス,RLは負荷インピーダンスである。ソース接地トランジスタM1は,ゲートに入力される高周波の入力電圧Vinを高周波のドレイン電流として増幅し,共振回路Lo/Coの共振周波数(f0=1/2π√LoCo)についてのみその増幅作用が働くため,狭帯域の高周波信号のみを増幅することができる。
LNAでは,最大の電力利得を得るために,ソース接地トランジスタM1におけるゲート部の入力インピーダンスZinのソースインピーダンスRsとの整合と,ドレイン部での出力インピーダンスZoutの負荷インピーダンスRLとの整合とを同時に行う必要がある。しかし,高周波領域ではトランジスタM1のゲート・ドレイン間容量Cgdが低インピーダンスとなり,入力と出力のアイソレーション特性が悪化し,入力インピーダンスZinに出力インピーダンス整合回路の影響が及び,逆に出力インピーダンスZoutに入力インピーダンス整合回路の影響が及び,入力と出力が相互に影響を及ぼしあう。そのため,電力利得を最大化するためには入出力インピーダンス整合回路の同時整合が必要になり,回路設計が困難になる。
図2は,従来のカスコード接続されたLNAの回路図である。図1のLNAの入出力間のアイソレーション特性を改善するために,図2のカスコード接続のLNAは,共振回路Lo/Coとソース接地トランジスタM1のドレイン端子N1との間に,ゲート接地トランジスタM2を接続する。トランジスタM2のゲートには,固定電圧VG,通常は電源電圧VDD,が接続されている。このようにカスコード増幅器は,ソース接地増幅トランジスタとゲート接地増幅トランジスタとを組み合わせた構成である。
このような構成のLNAにおいて,トランジスタM2にもゲート・ソース間容量とゲート・ドレイン間容量とが存在し,それらの容量は高周波領域では低インピーダンス(短絡状態)になる。しかし,入力インピーダンスZinについては,トランジスタM1のゲート・ドレイン間容量を経由してトランジスタM2のゲート・ソース間容量までのインピーダンスの影響はあるが,トランジスタM2のゲート電圧VGが固定電位VDDであるので,一点鎖線14から先の出力回路のインピーダンスの影響は受けない。同様に,出力インピーダンスZoutについても,トランジスタM2のゲート・ドレイン間容量までのインピーダンスの影響はあるが,トランジスタM2のゲート電圧VGが固定電位であるので,一点鎖線16から先の入力回路のインピーダンスの影響は受けない。つまり,ゲート接地トランジスタM2を追加したことで,入出力間のアイソレーション特性を改善することができ,入力インピーダンス整合回路10と出力インピーダンス整合回路12の設計を独立して行うことができ,最大電力利得を得るための回路設計が容易になる。
トランジスタM2を接続することで,入力側からみたトランジスタM2のインピーダンスZ1は低くなり(理想的には短絡),出力側からみたトランジスタM2のインピーダンスZ2は極めて高く(理想的には無限大)になる。つまり,トランジスタM2はインピーダンスZ1,Z2を変換する素子ともいえる。
図2のカスコード増幅回路は,例えば特許文献1に記載されている。特許文献1のカスコード増幅回路では,待機モード時の増幅回路の消費電力を低減するために,待機モード時にソース接地トランジスタのソース端子を電源電圧にするインバータ回路を設け,制御信号でインバータ回路を制御している。
特開2006−101054号公報
上記の通り,カスコード接続のLNAは,入力側と出力側のインピーダンス整合を独立して行うためには適した構成である。
しかしながら,近年のCMOSプロセスの微細化に伴い,MOSトランジスタのゲート酸化膜が薄くなりトランジスタの耐圧が低下し,集積回路の電源電圧VDDが例えば1Vと低下する傾向にある。その場合,カスコード接続の回路では,トランジスタM1の高周波特性が劣化する。この高周波特性の劣化は,最大発振周波数fmaxと遮断周波数ftの低下として考えることができる。
この高周波特性の劣化の原因は,本発明者らの知見によれば,(1)電源電圧の低下に伴い,ゲート接地トランジスタM2での電圧降下によりソース接地トランジスタM1のドレイン電圧(=VDD−Vgs(VgsはM2のゲート・ソース間電圧))がますます低下してトランジスタM1のドレイン・ソース間電圧Vdsが低下することと,(2)ゲート接地トランジスタM2の入力インピーダンスZ1(≒1/gm(gmは相互コンダクタンス))が付加されることにある。トランジスタM1のドレイン・ソース間電圧が不十分になると,十分な高周波特性が得られない。また,トランジスタM2の入力インピーダンスZ1が高いと,トランジスタM1のドレイン電流が低下し相互コンダクタンスgmが低下する。
図3は,図1と図2のLNAを構成するソース接地トランジスタ部およびカスコード接続トランジスタ(ソース接地トランジスタとゲート接地トランジスタ)の周波数特性を比較した図である。図3(A)が図1のトランジスタM2を接続していないソース接地トランジスタ部の周波数特性であり,図3(B)が図2のトランジスタM2を接続したカスコード接続トランジスタ部の周波数特性である。いずれも横軸がトランジスタM1のゲート・ソース間電圧Vgsで,縦軸が最大発振周波数fmaxと遮断周波数ftを示す。低電源電圧では,トランジスタM2を接続したカスコード接続の場合,最大発振周波数fmaxと遮断周波数ftが,トランジスタM2を接続しない場合に比較して大きく低下している。また,fmax,ftが高いVgsの範囲も狭くなっている。
以上のとおり,回路設計を容易にするために入出力アイソレーションのためにゲート接地トランジスタM2を設けることは必要であるが,微細化プロセスのもとでは,このトランジスタM2を設けたことでトランジスタM1の高周波特性が劣化するという課題を招いている。
そこで,本発明の目的は,周波数特性を改善したカスコード接続の低雑音増幅器を提供することにある。
上記の目的を達成するために,本発明の第1の側面によれば,低雑音増幅器は,ゲートに高周波入力信号が入力されるソース接地トランジスタと,
前記ソース接地トランジスタのドレインの高周波信号がソースに入力されるゲート接地トランジスタと,
前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷共振回路と,
前記ソース接地トランジスタの前記ドレインとゲート接地トランジスタの前記ソースとの間に設けられ,直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと,
前記ソース接地トランジスタの前記ドレインと前記電源電圧との間に設けられ前記ソース接地トランジスタの前記ドレインにバイアス電圧を供給するバイアス供給用インダクタと,
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源とを有する。
前記ソース接地トランジスタのドレインの高周波信号がソースに入力されるゲート接地トランジスタと,
前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷共振回路と,
前記ソース接地トランジスタの前記ドレインとゲート接地トランジスタの前記ソースとの間に設けられ,直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと,
前記ソース接地トランジスタの前記ドレインと前記電源電圧との間に設けられ前記ソース接地トランジスタの前記ドレインにバイアス電圧を供給するバイアス供給用インダクタと,
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源とを有する。
上記の第1の側面において好ましい態様によれば,前記結合エレメントはキャパシタである。
上記の第1の側面において好ましい態様によれば,前記結合エレメントはトランスであり,当該トランスの一次側インダクタが前記バイアス供給用インダクタを兼用し,二次側インダクタを介して前記バイアス供給用電流源が前記ゲート接地トランジスタの前記ソースに接続されていることを特徴とする。
上記の第1の側面において好ましい態様によれば,前記バイアス供給用電流源は電流量が調整可能であり,当該電流量の調整に応じて利得が変化することを特徴とする。
上記の目的を達成するために,本発明の第2の側面によれば,ゲートに高周波入力信号が入力されるソース接地トランジスタと,前記ソース接地トランジスタのドレインの高周波信号がソースに入力されゲートが固定電位に接続されたゲート接地トランジスタと,前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷回路とを有し,前記ゲート接地トランジスタの前記ドレインの高周波信号を出力する低雑音増幅器において,
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源を有する。
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源を有する。
上記の第2の側面において好ましい態様によれば,前記バイアス供給用電流源は電流量が可変制御可能であり,当該電流量の変化に応じて利得が変化することを特徴とする。
上記の目的を達成するために,本発明の第2の側面によれば,ゲートに高周波入力信号が入力されるソース接地トランジスタと,前記ソース接地トランジスタのドレインの高周波信号がソースに入力され,ゲートが固定電位に接続されたゲート接地トランジスタと,前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷回路とを有し,前記ゲート接地トランジスタの前記ドレインの高周波信号を出力する低雑音増幅器において,
前記ソース接地トランジスタの前記ドレインとゲート接地トランジスタの前記ソースとの間に設けられ,直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと,
前記ソース接地トランジスタの前記ドレインと電源電圧との間に設けられ前記ソース接地トランジスタにバイアス電圧を供給する第1のバイアス供給回路と,
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給する第2のバイアス供給回路とを有する。
前記ソース接地トランジスタの前記ドレインとゲート接地トランジスタの前記ソースとの間に設けられ,直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと,
前記ソース接地トランジスタの前記ドレインと電源電圧との間に設けられ前記ソース接地トランジスタにバイアス電圧を供給する第1のバイアス供給回路と,
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給する第2のバイアス供給回路とを有する。
本発明のLNAによれば,低電圧電源による集積回路装置であっても,カスコード増幅器の周波数特性を改善することができる。
Vin:高周波入力信号 Vout:高周波出力信号
M1:ソース接地トランジスタ M2:ゲート接地トランジスタ
Lo,Co:負荷強震回路 Lm1:第1のバイアス供給回路,インダクタ
Im2:第2のバイアス供給回路,電流源
C1,TR:結合エレメント
M1:ソース接地トランジスタ M2:ゲート接地トランジスタ
Lo,Co:負荷強震回路 Lm1:第1のバイアス供給回路,インダクタ
Im2:第2のバイアス供給回路,電流源
C1,TR:結合エレメント
以下,図面にしたがって本発明の実施の形態について説明する。但し,本発明の技術的範囲はこれらの実施の形態に限定されず,特許請求の範囲に記載された事項とその均等物まで及ぶものである。
図4は,第1の実施の形態におけるLNAの回路図である。このLNAは,1つの集積回路装置IC内に形成され,ソース接地トランジスタM1とゲート接地トランジスタM2とをカスコード接続したカスコード増幅器である。このカスコード増幅器は,図2と同様に,高周波入力信号Vinがゲートに入力されソースがグランドなどの固定電位に接続されたNチャネルMOSトランジスタからなるソース接地トランジスタM1と,トランジスタM1のドレインN1の高周波信号をソースに入力しゲートが固定電位に接続されたNチャネルMOSトランジスタからなるゲート接地トランジスタM2と,ゲート接地トランジスタM2のドレインN3と電源VDDとの間に設けられたLC共振回路Lo/Coとを有する。入力インピーダンス整合回路10と出力インピーダンス整合回路12も,図2と同様である。また,信号伝搬経路も,図2と同様に,入力信号Vin,トランジスタM1,M2,出力信号Voutである。
図4のLNAは,トランジスタM1のドレインN1とトランジスタM2のソースN2との間に結合容量C1を設け,さらに,トランジスタM1のドレインN1と電源VDDとの間にトランジスタM1のドレイン電圧を供給するバイアス供給用のインダクタLm1を設けている。この結合容量C1は,直流成分には大きなインピーダンス(オープン)になり,また高周波成分には小さなインピーダンス(ショート)になる結合エレメントである。また,バイアス供給用インダクタLm1は,直流成分には小さなインピーダンス(ショート)になり高周波成分には大きなインピーダンス(オープン)になる。よって,トランジスタM1のドレインN1の電圧は,電源電圧VDD近くまで上昇することになる。これにより,高周波特性を劣化させた要因(1)を解決することができる。
すなわち,トランジスタM1のドレインN1へのバイアス電圧は,図1のLNAと同等のレベルにすることができ,電源電圧VDDが低下してもトランジスタM1のドレインに必要なバイアス電圧を供給することができ,ドレイン・ソース間電圧は十分なレベルになり,適正な増幅動作を保証することができる。
さらに,図4のLNAは,結合容量C1を設けたことに伴って,ゲート接地トランジスタM2のドレイン・ソース間直流電流のパスがなくなるので,トランジスタM2のソースN2にバイアス供給用の電流源Im2を設けている。その結果,図4に示されるとおり,トランジスタM1に流れる直流電流Im1は電源電圧VDDからインダクタLm1を経由する電流パスになり,トランジスタM2を流れる直流電流Im2は電源電圧VDDから共振回路Lo/Coを経由する電流パスになる。つまり,結合容量C1により両トランジスタM1,M2の電流Im1,Im2を独立して設計することが可能になる。そこで,トランジスタM2の入力インピーダンスZm2がZm2≒1/gmであり,相互コンダクタンスgmはドレイン・ソース間電流Im2が大きいほど大きくなることを利用して,電流源Im2の電流値を大きくしてgmを大きくし,よってトランジスタM2の入力インピーダンスZm2を小さくすることが可能になる。これにより,高周波特性を劣化させた要因(2)を抑制することができる。
図4のLNAにおいて,高周波入力電圧Vinは,ソース接地トランジスタM1により電圧・電流変換され,変換されたドレインN1の高周波電流は,ゲート接地トランジスタM2でも増幅され,そのドレインN3の高周波電流は,共振回路Lo/CoによりノードN3の電圧変化に電流・電圧変換される。つまり,インダクタLm1は高周波成分に対して高インピーダンス(実効的にオープン)であり,結合容量C1は高周波成分に対しては低インピーダンス(実効的にショート)である。そのため,結局,高周波信号の伝搬パスは,トランジスタM1から,結合容量C1,トランジスタM2,共振回路Lo/Coであり,高周波成分に対する増幅動作は図2と同等である。よって,カスコード接続のトランジスタM2を設けたことで,入出力アイソレーション特性が得られ,入出力インピーダンスの同時整合を容易に設計することができる。
図5は,図4のLNAの高周波特性の改善を示す図である。図5(A)は図2のLNAの高周波特性であり,図3(B)と同じである。また,図5(B)は図4のLNAの高周波特性である。いずれも,横軸がトランジスタM1のゲート・ソース間電圧Vgsで,縦軸が最大発振周波数fmaxと遮断周波数ftを示す。
両者を比較すると明らかなとおり,図5(B)の高周波特性では,最大発振周波数fmaxが約25%改善され,遮断周波数ftが約55%改善されている。図4で説明したとおり,図4のLNAでは,高周波特性を劣化させた要因(1)は解決され,要因(2)は改善されている。よって,図3(A)のように図1のLNAほどは特性が改善されてはいないが,図2のカスケード接続のLNAよりは大幅に改善されている。さらに,図5(B)の高周波特性では,広いゲート・ソース間電圧Vgsの範囲で高い最大発振周波数fmaxと遮断周波数ftを得ることができる。なお,最大発振周波数fmaxと遮断周波数ftが高いということは,入力のパワーに対する増幅動作の線形性が高い周波数帯域まで保証されることを意味する。
図6は,第1の実施の形態におけるLNAの変型例の回路図である。この変型例は,図4のLNAにおける結合容量C1とインダクタLm1とに代えて,トランスTRをトランジスタM1とM2との間に設けている。そして,トランスTRの一次側インダクタLm1が,トランジスタM1のドレインへのバイアス電圧を供給するインダクタを兼ねる。また,二次側インダクタLm2には,トランジスタM2のソースにバイアス電流を供給する電流源Im2が接続され,バイアス電流Im2は,二次側トランスLm2を介してトランジスタM2に流れる。
このトランスTRも,直流成分に対しては高いインピーダンス(実効的にオープン)になり,高周波成分に対しては低いインピーダンス(実効的にショート)になる結合エレメントである。このトランスTRを介して,トランジスタM1で電圧・電流変換されたドレインN1の電流変化が,トランジスタM2のソースN2の電流変化として伝達される。それ以外の動作原理は,図4のLNAと同じである。
図7は,第2の実施の形態におけるLNAの回路図である。図7のLNAは,図2に示したカスコード接続のLNAにおいて,ゲート接地トランジスタM2のソースN2にバイアス供給用の電流源Im2を設けている。ただし,図4のLNAのように結合容量C1とバイアス供給用インダクタLm1は設けていない。よって,図7のLNAは,高周波特性劣化の要因(2)を抑制するだけであり,要因(1)を解決するものではない。
図7のLNAによれば,トランジスタM1のバイアス電流Im1とは独立して,電流源Im2を設けている。したがって,トランジスタM2のバイアス電流はIm1+Im2となる。そこで,この電流原Im2の電流値を高く設計することで,トランジスタM2の入力インピーダンスZm2(≒1/gm)に影響を与える相互インダクタンスgmを大きくし,入力インピーダンスZm2を小さくすることができる。それにより,図2の高周波特性劣化の要因(2)を抑制することができ,その分だけ高周波特性を改善することができる。
図8は,第3の実施の形態におけるLNAの回路図である。このLNAの回路構成は,図4のLNAとほとんど同じであり,バイアス供給用電流源Im2の電流値が可変であることが唯一異なる。このLNAでは,電流源Im2の電流値を可変制御することで,LNAの利得を可変制御することができる。
図8に示される電流i1は,電源VDDから,共振回路Lo/Co,トランジスタM2,トランジスタM1を流れる高周波増幅動作に寄与する電流の高周波成分である。この電流i1が大きいほどLNAの利得が高くなる。ところが,LNAが集積回路装置として構成されると,トランジスタM2のソース端子N2には必ず寄生容量Cpが形成される。そして,トランジスタM2のソース端子N2から出力側をみた入力インピーダンスZm2が大きいと,寄生容量Cpへのリーク電流が大きくなり,電流i1は小さくなり,増幅器の利得は低下する。一方,入力インピーダンスZm2が小さいと,寄生容量Cpへのリーク電流が小さくなり,電流i1は大きくなり,利得は上昇する。
そこで,前述のとおり,トランジスタM2の入力インピーダンスZm2は,相互インダクタンスgmの逆数に比例するので,バイアス電流Im2を小さくすれば,相互インダクタンスgmも小さくなり,入力インピーダンスZm2は大きくなり,寄生容量Cpへのリーク電流が大きくなり,電流i1は小さくなり,増幅器の利得は低下する。一方,バイアス電流Im2を大きくすれば,相互インダクタンスgmも大きくなり,入力インピーダンスZm2が小さくなり,寄生容量Cpへのリーク電流が小さくなり,電流i1は大きくなり,増幅器の利得は上昇する。よって,バイアス電流Im2を可変制御することで,LNAの利得を可変制御することができる。
図9は,第3の実施の形態におけるLNA(図8)の利得可変制御の原理を別の側面から説明する図である。図9において,(A)はLNA全体の利得特性を示す図である。つまり,特定の周波数帯(共振周波数)において高い利得を有する利得特性を有するが,前述のとおり,バイアス電流Im2を小さくすると利得G=Vout/Vinも小さくなり,Im2を大きくすると利得Gも大きくなる。その理由は以下の通りである。
LNAは,入力電圧Vinに対して,ソース接地トランジスタM1は電圧・電流変換してドレイン電流i1に変換する。つまり,トランジスタM1の利得は,i1/Vinである。これが図9(C)に示されている。一方,そのドレイン電流i1に対して,共振回路Lo/Coは電流・電圧変換してノードN3の出力電圧Voutに変換する。つまり,共振回路Lo/Coの利得は,Vout/i1である。これが図9(B)に示されている。
そして,バイアス電流Im2が小さくなると,トランジスタM2の相互コンダクタンスgmも小さくなり,入力インピーダンスZm2は大きくなり,寄生容量Cpへのリーク電流が多くなり,トランジスタM1の電流i1は小さくなる。この電流i1の低下によりトランジスタM1の相互コンダクタンスgmも減少して,トランジスタM1のカットオフ周波数が矢印のように低下する。よって,LNAの共振周波数帯での利得は低下することになる。バイアス電流Im2が大きくなると,上記と逆の現象になりLNAの共振周波数帯での利得は上昇することになる。
図7に示した第2の実施の形態のLNAにおいても,上記と同様に,バイアス電流源Im2を可変制御可能にすることで,増幅器の利得も可変制御可能になる。
図10は,本実施の形態のLNAの適用例を示す図である。図10の例は,無線通信装置の送信機20と受信機22の構成を示している。送信機20側では,送信信号BBに発振器OSCによるキャリア周波数fcを乗算器mix1で乗算し,パワーアンプPAで増幅し,アンテナATから送出する。一方,受信機22側では,アンテナATで受信した高周波信号を本実施の形態のLNAで所望の周波数帯の信号のみを増幅し,乗算器mix2でキャリア周波数fcを乗算して中間周波数に変換し,増幅器IFampで増幅し,さらに乗算器mix3が中間周波数IFを乗算し,ローパスフィルタLPFを通過させて,ベースバンドの受信信号BBを生成する。アナログディジタルコンバータADCがこのベースバンドの信号をデジタル化し,ロジック回路24が種々の信号処理を行う。上記のように,本実施の形態のLNAは,受信機のアンテナで受信した高周波受信信号を増幅する増幅器として利用できる。
図11は,本実施の形態のLNAの別の適用例を示す図である。図11の例は,光通信装置の光送信機30と光受信機50の構成を示している。光送信機30では,複数の低周波の送信信号32が,マルチプレクサMUXで時分割多重される。送信信号32がx個あれば,この多重化により周波数はx倍になる。マルチプレクサMUXの多重化された高周波信号のクロックCK1をクロックアンプ34が増幅し,タイミング調整回路36が増幅された高周波クロックCK2で多重化信号S32のタイミングを取り直し,ドライバ38を介して光変調器40に供給する。光変調器40は,発光素子42の発光光を多重化信号で変調し,光アンプ44を経由して光ファイバ46に出力する。
光受信機50では,光ファイバ46からの受信光を光りアンプ48を経由して受光し,受光素子51が電気信号に変換する。そして,増幅器52で増幅された高周波信号からタイミング抽出回路54が同期クロックCK10を抽出し,クロックアンプ56が増幅する。クロックアンプで増幅された同期クロックCK12を利用して,信号識別回路58が増幅器52からの高周波信号から受信信号を識別し,デマルチプレクサ60が多重化を元に戻してx個の受信信号62を出力する。
上記のクロックアンプ34,56は,単一周波数の高周波クロックを増幅するものであり,本実施の形態のLNAを適用することができる。
図12は,入力,出力インピーダンス整合回路を示す図である。図12は,図2のカスコード接続のLNAを例にして,入力インピーダンス整合回路10と出力インピーダンス整合回路12の例が示されている。入力インピーダンス整合回路10は,インダクタンスL1,L2で構成され,出力インピーダンス整合回路12は,インダクタンスL3で構成されている。この整合回路10,12は,図4,6,7,8のLNAにおいても同様に適用できる。
本発明のLNAによれば,低電圧電源による集積回路装置であっても,カスコード増幅器の周波数特性を改善することができる。
Claims (12)
- ゲートに高周波入力信号が入力されるソース接地トランジスタと,
前記ソース接地トランジスタのドレインの高周波信号がソースに入力されるゲート接地トランジスタと,
前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷共振回路と,
前記ソース接地トランジスタの前記ドレインと前記ゲート接地トランジスタの前記ソースとの間に設けられ,直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと,
前記ソース接地トランジスタの前記ドレインと前記電源電圧との間に設けられ前記ソース接地トランジスタの前記ドレインにバイアス電圧を供給するバイアス供給用インダクタと,
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源とを有する低雑音増幅器。 - 請求項1において,
前記結合エレメントはキャパシタであることを特徴とする低雑音増幅器。 - 請求項1において,
前記結合エレメントはトランスであり,
当該トランスの一次側インダクタが前記バイアス供給用インダクタを兼用し,二次側インダクタを介して前記バイアス供給用電流源が前記ゲート接地トランジスタの前記ソースに接続されていることを特徴とする低雑音増幅器。 - 請求項1において,
前記バイアス供給用電流源は電流量が調整可能であり,当該電流量の調整に応じて利得が変化することを特徴とする低雑音増幅器。 - 請求項1乃至4のいずれかにおいて,
前記ソース接地トランジスタに接続された入力インピーダンス整合回路と,前記ゲート接地トランジスタの前記ドレインに接続された出力インピーダンス整合回路とを有することを特徴とする低雑音増幅器。 - 請求項1乃至4のいずれかにおいて,
前記負荷共振回路は,インダクタとキャパシタを有する共振回路であることを特徴とする低雑音増幅器。 - ゲートに高周波入力信号が入力されるソース接地トランジスタと,
前記ソース接地トランジスタのドレインの高周波信号がソースに入力されゲートが固定電位に接続されたゲート接地トランジスタと,
前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷回路とを有し,
前記ゲート接地トランジスタの前記ドレインの高周波信号を出力する低雑音増幅器において,
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給するバイアス供給用電流源を有する低雑音増幅器。 - 請求項7において,
前記バイアス供給用電流源は電流量が可変制御可能であり,当該電流量の変化に応じて利得が変化することを特徴とする低雑音増幅器。 - ゲートに高周波入力信号が入力されるソース接地トランジスタと,
前記ソース接地トランジスタのドレインの高周波信号がソースに入力され,ゲートが固定電位に接続されたゲート接地トランジスタと,
前記ゲート接地トランジスタのドレインと電源電圧との間に設けられた負荷回路とを有し,
前記ゲート接地トランジスタの前記ドレインの高周波信号を出力する低雑音増幅器において,
前記ソース接地トランジスタの前記ドレインとゲート接地トランジスタの前記ソースとの間に設けられ,直流成分には実効的にオープンで高周波成分には実効的にショートになる結合エレメントと,
前記ソース接地トランジスタの前記ドレインと前記電源電圧との間に設けられ前記ソース接地トランジスタにバイアス電圧を供給する第1のバイアス供給回路と,
前記ゲート接地トランジスタの前記ソースに接続され前記ゲート接地トランジスタにバイアス電流を供給する第2のバイアス供給回路とを有する低雑音増幅器。 - 請求項9において,
前記第1のバイアス供給回路は,インダクタを有することを特徴とする低雑音増幅器。 - 請求項9において,
前記第2のバイアス供給回路は,電流源を有することを特徴とする低雑音増幅器。 - 請求項9において,
前記バイアス供給用電流源は電流量が可変制御可能であり,当該電流量の変化に応じて利得が変化することを特徴とする低雑音増幅器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/000242 WO2008114311A1 (ja) | 2007-03-16 | 2007-03-16 | 低雑音増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2008114311A1 true JPWO2008114311A1 (ja) | 2010-06-24 |
Family
ID=39765432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504904A Pending JPWO2008114311A1 (ja) | 2007-03-16 | 2007-03-16 | 低雑音増幅器 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2008114311A1 (ja) |
WO (1) | WO2008114311A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5704051B2 (ja) | 2011-02-24 | 2015-04-22 | 富士通株式会社 | 増幅回路 |
WO2014144919A1 (en) * | 2013-03-15 | 2014-09-18 | Forrest James Brown | Power combiner and fixed/adjustable cpl antennas |
US11018643B2 (en) * | 2016-08-23 | 2021-05-25 | Sony Semiconductor Solutions Corporation | Signal amplifier device |
CN112290893B (zh) * | 2020-11-07 | 2024-05-28 | 山西大学 | 低噪声宽带高压放大器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6351709A (ja) * | 1986-08-21 | 1988-03-04 | Matsushita Electric Ind Co Ltd | 電子回路基板 |
JPH05102765A (ja) * | 1991-10-09 | 1993-04-23 | Matsushita Electric Ind Co Ltd | 利得制御回路 |
JPH05259748A (ja) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | ビデオ出力回路 |
US5966051A (en) * | 1998-04-21 | 1999-10-12 | Conexant Systems, Inc. | Low voltage medium power class C power amplifier with precise gain control |
JP2005072735A (ja) * | 2003-08-20 | 2005-03-17 | Sharp Corp | 受信装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61121504A (ja) * | 1984-11-16 | 1986-06-09 | Matsushita Electric Ind Co Ltd | 周波数変換器 |
-
2007
- 2007-03-16 WO PCT/JP2007/000242 patent/WO2008114311A1/ja active Application Filing
- 2007-03-16 JP JP2009504904A patent/JPWO2008114311A1/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6351709A (ja) * | 1986-08-21 | 1988-03-04 | Matsushita Electric Ind Co Ltd | 電子回路基板 |
JPH05102765A (ja) * | 1991-10-09 | 1993-04-23 | Matsushita Electric Ind Co Ltd | 利得制御回路 |
JPH05259748A (ja) * | 1992-03-13 | 1993-10-08 | Hitachi Ltd | ビデオ出力回路 |
US5966051A (en) * | 1998-04-21 | 1999-10-12 | Conexant Systems, Inc. | Low voltage medium power class C power amplifier with precise gain control |
JP2005072735A (ja) * | 2003-08-20 | 2005-03-17 | Sharp Corp | 受信装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2008114311A1 (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10305533B2 (en) | Semiconductor device | |
US7804361B2 (en) | Low noise amplifier | |
JP5389818B2 (ja) | 低ノイズ及び低入力容量の差動mdslna | |
US8482351B2 (en) | Power amplifier and method for amplifying signal based on power amplifier | |
US8704597B2 (en) | Amplifiers and related receiver systems | |
US9203349B2 (en) | Ultra-wideband low-noise amplifier circuit with low power consumption | |
KR100748721B1 (ko) | 저잡음 증폭을 위한 푸시-풀 증폭기 및 방법 | |
US10326410B2 (en) | Amplifier adapted for noise suppression | |
CN104779919A (zh) | 一种自偏置的超宽带低功耗低噪声放大器 | |
CN110034738B (zh) | 一种基于改进型阻抗匹配网络的超宽带低噪声放大器 | |
JP5267407B2 (ja) | 増幅回路及び通信装置 | |
CN109391236B (zh) | 一种信号放大电路及毫米波信号放大电路 | |
CN103633947A (zh) | 一种无电感高增益cmos宽带低噪声放大器 | |
JPWO2008114311A1 (ja) | 低雑音増幅器 | |
US20080074194A1 (en) | Amplifying circuit utilizing nonlinear gate capacitance for enhancing linearity and related method thereof | |
KR101590605B1 (ko) | 무선 송수신기용 선형 전력증폭기 | |
CN109302152B (zh) | 一种基于衬底偏置的超低耗电流复用低噪声放大器 | |
US9509258B2 (en) | Signal amplifier having inverted topology in stacked common gate structure | |
US10911007B2 (en) | High-frequency amplifier circuitry and semiconductor device | |
JP2012004777A (ja) | 高周波増幅器 | |
Nguyen | A low-power, wide-range variable gain CMOS RF transmitter for 900 MHz wireless communications | |
KR101060937B1 (ko) | 푸쉬-풀 구조의 광대역 파워 증폭기 | |
US8688063B2 (en) | Signal converting apparatus and receiving apparatus for supporting concurrent dual bands in wireless communication system | |
KR101017275B1 (ko) | 광대역 무선통신 시스템의 다운 컨버전 장치 | |
CN116346045A (zh) | 基于噪声抵消与体偏置技术的超宽带低噪声放大器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120221 |