JPH05259748A - ビデオ出力回路 - Google Patents

ビデオ出力回路

Info

Publication number
JPH05259748A
JPH05259748A JP5474792A JP5474792A JPH05259748A JP H05259748 A JPH05259748 A JP H05259748A JP 5474792 A JP5474792 A JP 5474792A JP 5474792 A JP5474792 A JP 5474792A JP H05259748 A JPH05259748 A JP H05259748A
Authority
JP
Japan
Prior art keywords
voltage
transistor
emitter
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5474792A
Other languages
English (en)
Inventor
Toshimitsu Watanabe
敏光 渡邊
Michitaka Osawa
通孝 大沢
Eiji Takagi
栄治 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5474792A priority Critical patent/JPH05259748A/ja
Publication of JPH05259748A publication Critical patent/JPH05259748A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】ディスプレイの様々な動作条件により、ビデオ
出力回路に供給される電源電圧が変化した場合であって
も、ビデオ出力回路の負荷において、直流値を一定に保
ち、黒レベル再現の安定性に優れた画像表示装置を提供
する。 【構成】カスケード接続方式の増幅器が、エミッタ接地
トランジスタ1と、ベース接地トランジスタ2、負荷抵
抗3、バイアス電源5から構成され、更に、抵抗10〜
13、基準電圧源14、トランジスタ15によって構成
された電流引き抜き回路が、トランジスタ2のエミッタ
に接続されている。 【効果】ブラウン管を駆動する黒レベルの電圧値が常に
一定値に制御できるので、表示画像の黒浮き現象がな
く、コントラストに優れた画像表示を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ブラウン管等を用いて
構成された画像表示装置におけるビデオ出力回路に関す
るものである。
【0002】
【従来の技術】従来より、カラーテレビジョン受像機や
ディスプレイ装置等のビデオ出力回路として、トランジ
スタをカスケード接続した回路が一般的に用いられてい
る。従来例を図6に示す。図6は、従来のカラーテレビ
ジョン受像機に用いられているビデオ出力回路の実用例
を表す。
【0003】ビデオ出力回路は、エミッタ接地トランジ
スタ91とベース接地トランジスタ92とのカスケード
接続方式の増幅回路を構成している。また、93は増幅
器の負荷インピーダンス、94はエミッタ抵抗、95は
トランジスタ92のバイアス電源、96は信号電圧源、
97は該増幅器の電源、98はブラウン管駆動用出力端
子である。従来例では、信号電圧源96の出力するビデ
オ信号が、トランジスタ91のベースに入力されること
により、トランジスタ91のエミッタ電位、すなわちエ
ミッタ抵抗94の両端の電位差が前記のビデオ信号によ
り変化する。抵抗94の両端の電位差の変化はトランジ
スタ91のエミッタ電流の変化となり、ほぼトランジス
タ91のコレクタ電流の変化となる。トランジスタ91
のコレクタ電流の変化はトランジスタ92のエミッタ電
流と等しくなるが、トランジスタ92はベース接地で使
用しているため、トランジスタ92のエミッタ電流はト
ランジスタ92のコレクタ電流とほぼ等しくなってい
る。従って、出力端子98には、トランジスタ92のコ
レクタ電流の変化に相当した信号をインピーダンス素子
93により電圧変換した出力を得ることができる。イン
ピーダンス素子93は、基本的には抵抗を用いれば良い
が、出力端子98に接続される負荷としてはブラウン管
の電極となるため、容量性の負荷となることから、周波
数特性を広帯域化する必要があり、コイル等のインダク
ターを直列に接続することが一般的である。
【0004】尚、この様な回路構成を持つビデオ出力回
路の一例としては、テレビ技術教科書(平1、日本放送
出版協会)p189,実開昭63−181017号公報
などがあげられる。
【0005】
【発明が解決しようとする課題】従来例の場合、バイア
ス電圧源95は十数ボルト程度の低電圧であり、比較的
高安定な電圧源とすることが多い。しかし、電源97は
200V前後の電圧が必要である為、高圧発生用のフラ
イバックトランスあるいは水平出力トランスの2次巻線
から供給することが多い。従って、電源97の電圧の安
定性は、フライバックトランスから出力される高圧の安
定性や、水平偏向回路の偏向電流の安定性などへの依存
度が大きく、また、電源としての出力インピーダンスが
十分低くないことなどから、高い電圧安定度を得ること
が困難である。この様な場合においては電源97の電圧
は10〜20V程度変化し、高安定な電圧供給を行うこ
とは難しい。
【0006】図6の従来例のビデオ出力回路の構成の場
合には、電圧源97における電圧が例えばΔVだけ変化
すれば、出力端子98の電圧もΔVだけ変化する。電圧
源97の電圧が10V低下すると、画像の黒レベルが1
0V低下することになり、ブラウン管上に再生される画
像は全体的に白っぽくなり、コントラストの低下した画
像となる。一方、電圧源97の電圧が10V高くなると
画像の黒レベルが10V高くなり、ブラウン管上に再生
される画像は暗い部分の階調が無くなり、いわゆる「黒
つぶれ」が生ずると言う問題点がある。
【0007】
【課題を解決するための手段】1.前記の問題を解決す
るために、電源97の電圧を分圧し検出する回路(電圧
検出回路)、該電圧検出回路の変動する電圧値を電流に
変換するV−I変換回路を設けを、カスケード接続方式
の増幅器を構成するベース接地トランジスタ92のエミ
ッタに、該V−I変換回路の出力を接続する構成となっ
ている。
【0008】2.前記の問題を解決するために、カスケ
ード接続方式の増幅器を構成するベース接地トランジス
タ92のベースに供給する電圧を、バイアス電源95の
代わりに電源97の電圧を分圧して加える方式とし、前
記トランジスタ92のエミッタに電流を引き抜くための
素子(例えば抵抗と電圧源を直列に接続した素子など)
を接続する構成となっている。
【0009】3.前記の問題を解決するために、出力端
子98の電圧を分圧し検出する回路(電圧検出回路)、
該電圧検出回路の変動する電圧値を電流に変換するV−
I変換回路を設けを、カスケード接続方式の増幅器を構
成するベース接地トランジスタ92のエミッタに、該V
−I変換回路の出力を接続する構成となっている。特
に、該V−I変換回路は、エミッタ接地トランジスタ9
1が、カットオフする期間に、該電圧検出回路の出力電
圧をサンプリングする手段(標本化回路)、サンプリン
グした電圧値と基準電圧とを比較する手段(比較回
路)、該比較回路の比較結果を前記エミッタ接地トラン
ジスタ91がカットオフする以外の期間においてホール
ド動作を行う手段(電圧保持回路)と、電圧保持回路の
電圧を電流に変換する手段(電流変換回路)による構成
となっている。
【0010】
【作用】1.前記の[手段1,2]とすることにより、
電源97の電圧が変動した場合に、例えば電源電圧が上
昇(低下)するように変化した場合に、ベース接地トラ
ンジスタ92のエミッタ電流を増加(減少)させる向き
に変化する。従って、ベース接地トランジスタ92のコ
レクタ電流はほぼエミッタ電流に等しいため、インピー
ダンス素子93の電圧降下作用により、出力端子98に
おける黒レベル電圧を常に一定値に抑えることができ
る。
【0011】2.前記の[手段3]とすることにより、
電源97の電圧が変動した場合に、例えば電源電圧が上
昇(低下)するように変化した場合に、エミッタ接地ト
ランジスタ91がカットオフ期間においては出力端子9
8の電圧値は電源97と同一の電圧値となっている。従
って、エミッタ接地トランジスタ91がカットオフする
期間において、出力端子98の電圧値を標本化し、基準
の設定電圧と比較することにより電源97の電圧の変動
を検出することができる。この電圧変動量を電流変化量
に変換し、ベース接地トランジスタ92のエミッタ電流
を増加(減少)させる向きに制御し、インピーダンス素
子93の電圧降下作用により、エミッタ接地トランジス
タ91のカットオフ期間において、出力端子98の電圧
値を一定値に抑えることができる。また、エミッタ接地
トランジスタ91がカットオフしない期間においても、
同様の作用を得るために、該電圧変動量を電圧保持回路
において保持し、出力端子98における黒レベル電圧を
常に一定値に抑えることができる。
【0012】
【実施例】1.以下、本発明の第一の実施例を図1によ
り説明する。図1は、本発明をテレビジョン装置に適用
した例を示す図である。
【0013】同実施例の構成は、トランジスタ1、2、
抵抗3、4、バイアス電源5、信号電圧源6、電源端子
7、ブラウン管駆動出力端子8、電流引き抜き回路ブロ
ック9より構成されている。電流引き抜き回路ブロック
9は、本発明の中心部分であり、抵抗10、11、1
2、13、基準電圧源14、トランジスタ15、コンデ
ンサ16、制御端子17より構成されている。
【0014】次に動作について説明する。信号電圧源6
より入力された信号は、トランジスタ1のエミッタに接
続された抵抗4によりトランジスタ1のエミッタ電流に
変換される。トランジスタ1のエミッタ電流は、ほぼト
ランジスタ2のコレクタ電流に等しく、抵抗3により電
圧に変換され出力端子8に出力として取り出すことがで
きる。ここまでは、従来技術のカスケード接続の増幅器
の動作である。信号電圧源6の電圧振幅をVi+ΔV
i、トランジスタ1のベースエミッタ間電圧をVBE
1、抵抗3、4の抵抗値をR3、R4、電源7の電圧を
VBとすれば、出力端子8の電圧振幅Voは、
【0015】
【数1】Vo=[VB-(Vi-VBE1)*R3/R4]-ΔVi*R3/R4
【0016】である。
【数1】式の右辺第1項は直流を表す項であり、第2項
は交流を表す項である。電圧源7の電圧がΔVBだけ変
化したとすると、電圧振幅Vo’は、
【0017】
【数2】 Vo'=ΔVB+[VB-(Vi-VBE1)*R3/R4]-ΔVi*R3/R4=ΔVB+Vo
【0018】となる。電流引き抜き回路ブロック9は、
【数2】式におけるΔVBの変化分を補正するために設
けた回路ブロックである。抵抗10、11で電源電圧V
Bを分圧し、トランジスタ15のベースに加えることに
より、トランジスタ15にエミッタ電流が流れる。トラ
ンジスタ15のエミッタ電流はほぼトランジスタ15の
コレクタ電流に等しいいが、抵抗13を通して、トラン
ジスタ2のエミッタより電流を引き抜くことになる。こ
の引き抜き電流を、Ic1とする。抵抗13は原理的に
は必要ないが、Ic1を制限する為に設けている。トラ
ンジスタ15のベースエミッタ間電圧をVBE15、抵
抗10、11、12の抵抗値をR10、R11、R1
2、基準電圧源14の電圧をVrefとすれば、引き抜
き電流Ic1は、VBの変化がないときに、
【0019】
【数3】Ic1=[VB*{R11/(R11+R10)}-VBE15-Vref]/R12 である。設計の一例として、VBの電圧値が最も低くな
るときに、Ic1=0と
【0020】なるようにすれば、
【数3】式より、
【0021】
【数4】VBE15+Vref=VB*{R11/(R11+R10)} なる条件を満足するように設定する。次に、VBが変化
したとき、すなわちVBがΔVB上昇したときの引き抜
き電流をIc1’とすれば、
【0022】
【数5】 Ic1'=[(VB+ΔVB)*{R11/(R11+R10)}-VBE15-Vref]/R12
【0023】である。
【数4】式を代入して、
【0024】
【数6】 Ic1'=ΔVB*[R11/{R12*(R11+R10)}]=ΔVB*{(VBE15+Vref)/(R12*VB)} となる。このIc1’が引き抜く電流がトランジスタ2
のコレクタに接続されて
【0025】いる抵抗3において電圧降下を生じる。従
って、
【数2】式における出力端子8の電圧変化量を補正する
ためには、Vo'-Vo=Ic1'*R3と設定すれば良い。すなわ
ち、
【0026】
【数7】ΔVB=(R3/R12)*ΔVB*{(VBE15+Vref)/VB} 従って、
【0027】
【数8】R12=R3*{(VBE15+Vref)/VB} となるように、設定することにより電源7における電圧
変化を出力端子8において抑制することができるため、
黒レベル電圧の変化がなく、常にコントラストに優れた
画像を再生することができる。
【0028】尚、制御端子17は電源7の電圧が変化す
る以外の条件による黒レベルの変化などを外部の制御信
号により補正するための回路である。例えば電源7の電
圧値変化に対しては以上に説明した回路の動作により補
正できるが、ブラウン管のスクリーン電圧が信号源6の
垂直周期に対応して変化したような場合においては、ブ
ラウン管のカットオフ電圧が垂直周期で変化するため
に、やはり、画像の黒レベルが変化する。この様な場合
においては、スクリーン電圧の変化を検出し、瀬御端子
17に加えることにより補正することが可能である。
【0029】また、第一の実施例において、カラーディ
スプレ装置、カラーテレビジョン装置の場合には、ビデ
オ出力回路は、R,G,Bの3回路が必要であるが、電
流引き抜き回路9は、ビデオ出力回路のそれぞれに対し
て独立に設ける必要は無く、例えば図2に示すように電
流引き抜き回路18を、設けることにより同様の効果を
得ることができる。同実施例の構成は、トランジスタ1
R,1G,1B,2R,2G,2B、抵抗3R,3G,
3B、4R,4G,4B、バイアス電源5、信号電圧源
6R,6G,6B、電源端子7、ブラウン管駆動出力端
子8R,8G,8B、電流引き抜き回路ブロック18よ
り構成されている。電流引き抜き回路ブロック18は、
本発明の中心部分であり、抵抗10、11、12、13
R,13G,13B、基準電圧源14、トランジスタ1
5R,15G,15B、コンデンサ16、制御端子17
より構成されている。基本的な回路の動作は第一の実施
例と同一である。トランジスタ15は、R,G,Bのビ
デオ出力回路ごとに、15R,15G,15Bとして独
立して設け、電流の引き抜きを行うことにより、実
【0030】現できる。但し、抵抗12の抵抗値R12
は、
【数8】式で設定した値に比べ1/3とする必要があ
る。
【0031】次に、本発明の第二の実施例を図3により
説明する。図3は、本発明をテレビジョン装置に適用し
た例を示す図である。
【0032】同実施例の構成は、トランジスタ21、2
2、抵抗23〜27、信号電圧源28、電源端子7、ブ
ラウン管駆動出力端子29、基準電圧源30、コンデン
サ31より構成されている。
【0033】次に動作について説明する。電源7の電圧
が一定値であるとき、信号電圧源6より入力された信号
は、トランジスタ21のエミッタに接続された抵抗24
によりトランジスタ21のエミッタ電流に変換される。
トランジスタ21のエミッタ電流とコレクタ電流はほぼ
等しくなっており、Ic21と表記する。トランジスタ
22のベース電位は、抵抗25、26により分圧された
電圧値に保持されており、ベース接地増幅器を構成して
おり、トランジスタ22のエミッタに接続された抵抗2
7、基準電圧源30により、適当なエミッタ電流が流れ
ている。トランジスタ21が、カットオフした状態で
は、トランジスタ22を流れるエミッタ電流は全て抵抗
27に流れることになる。このエミッタ電流をIsと表
記する。従って、トランジスタ22のコレクタ電流は、
トランジスタ21のコレクタ電流Ic21と、抵抗27
を流れる電流Isとの和にほぼ等しくなっており、Ic
22と表記する。抵抗23において、トランジスタ22
のコレクタ電流が電圧に変換され、出力端子29に、電
圧出力として得ることができる。一方、電源7の電圧が
上昇(減少)した場合、トランジスタ22のベース電位
は上昇(減少)し、トランジスタ22のエミッタ電位も
上昇(減少)する。従って、基準電圧源30の基準電位
(Vrefとする)と、トランジスタ22のエミッタ電
位との電圧差が大きくなり、抵抗27を流れる電流Is
が増加する。この、Isが増加する効果により、トラン
ジスタ22のコレクタ電流Ic22が増加し、抵抗23
の電圧降下が大きくなり、出力端子29における直流電
位を一定値に抑えることができる。また、コンデンサ3
1は、信号電圧源28より入力された信号の周波数が高
くなると、トランジスタ22のベース電流も高い周波数
で変化するため、この様な場合にベース電位を安定化す
る為の素子である。本実施例における各抵抗25、2
6、27の抵抗値R25、R26、R27、基準電圧V
refの設定例としては、トランジスタ22のベースエ
ミッタ間電圧をVBE22、出力端子9の電圧値をVo
とすれば、VBが一定の場合に、
【0034】
【数9】Vo=VB-(Is+Ic21)*R23 但し、
【0035】
【数10】Is=[{R25/(R25+R26)}*VB-VBE22-Vref]/R27 である。VBがVB+ΔVBと変化した場合の出力端子
9の電圧値Vo’は、
【0036】
【数11】Vo'=Vo+ΔVB-VB*(R23/R27)*{R25/(R25+R26)}
【0037】となる。
【数11】式より、電圧VBの変化を吸収するために
は、Vo=Vo'とすればよいから
【0038】
【数12】R27=(VB/ΔVB)*R23*{R25/(R26+R25)} なる条件を満足するように設定すれば良い。
【0039】次に、本発明の第三の実施例を図4により
説明する。図4は、本発明をテレビジョン装置に適用し
た例を示す図である。
【0040】同実施例の構成は、トランジスタ41、4
2、抵抗43、44、バイアス電源5、信号電圧源6、
電源端子7、ブラウン管駆動出力端子8、出力電圧安定
化回路ブロック49より構成されている。出力電圧安定
化回路ブロック49は、本発明の中心部分であり、抵抗
50〜56、トランジスタ57、58、59、スイッチ
素子60、61、誤差増幅器62、基準電圧源64、コ
ンデンサ65、66、電源端子67、サンプリングパル
ス入力端子68より構成されている。
【0041】次に動作について説明する。トランジスタ
41、42、抵抗43、44、バイアス電源5、信号電
圧源6、電源端子7、ブラウン管駆動出力端子8までの
構成におけるカスケード接続の増幅回路の動作は、第1
の実施例と同一である。本実施例の主要部分である出力
電圧安定化回路49について、図5を併用し、動作を説
明する。図5は図4における回路ブロックの各部の動作
を表す波形図を示した図である。波形71は電源端子7
の、波形72は出力端子8の、波形73は信号電圧源6
の、波形74はサンプリングパルス入力端子68の、波
形75は波形74の反転信号を表している。信号電圧源
6の信号波形としては、波形73に示すように、ブラン
キング期間においては、トランジスタ41、42がカッ
トオフするように、ブランキングパルスが挿入された波
形となっていることが一般的である。従って、出力端子
8における電圧波形は、波形72に示すようにブランキ
ング期間においてはほぼ電源端子7から供給される電圧
値、すなわち波形71に示す電圧レベルまで達する。ブ
ランキング期間において、トランジスタ57のエミッタ
において、抵抗50、51により出力端子8の電圧を適
当な比率で分圧した電圧値(Vdet)を得る。入力端
子68には、波形74が入力され、ブランキング期間に
はスイッチ素子60が導通し、コンデンサ66をVde
tの電位に充電する。誤差増幅器62は、基準電圧源6
4の電圧値VrefとVdetを比較し、その、差電圧
を増幅して出力(Vn;差電圧が0、Vdet=Vre
fのときにVncであるとすると、Vdet>Vref
のときVn>Vncとなる)し、スイッチ素子61も導
通しているためコンデンサ65をVnの電位に充電する
トランジスタ58と抵抗54によりエミッタフォロワ回
路を構成し、差電圧Vnはトランジスタ59のエミッタ
に発生する。差電圧Vnは、抵抗55により電流変換さ
れ、トランジスタ59のコレクタ、抵抗56、トランジ
スタ42のエミッタを通して、電流を引き抜き、抵抗4
3の電圧降下により、出力端子8の電圧値を低くなるよ
うに制御する。この時、フィードバックループを形成す
るため、出力端子8の電圧値が低くなりすぎるとVre
f>Vdetとなり、Vn<Vncとなり、トランジス
タ59のエミッタ電流は減少する方向に動作するので抵
抗43による電圧降下は少なくなり、出力電圧は高くな
るように制御を行い、結局、Vrefに対応した出力電
圧値に保たれる。次に、画像表示期間においては、スイ
ッチ素子60、61が開放状態となるが、電圧を保持す
るためのコンデンサ65により、一定値を保持している
ために、同一の直流電圧を維持することが可能である。
【0042】以上説明したように、本実施例によれば、
電源電圧の変動に対しても、負荷における出力電圧を一
定値に保つことができる。又、実施例1、2と異なる実
施例3の特有の効果としては、ブランキング期間にフィ
ードバックループを形成しているため、回路定数の設定
に対して動作が敏感にならないこと、補正誤差が少ない
ことがあげられる。
【0043】
【発明の効果】以上説明したように、本実施例によれ
ば、ビデオ出力回路に供給される電源電圧値が変動して
もカスケード接続方式の増幅器においてベース接地トラ
ンジスタのエミッタから、補正電流を引きぬくことによ
り出力電圧の直流値を一定に保つことができる。従っ
て、ブラウン管を駆動する黒レベルの電圧値が常に一定
値に制御できるので、表示画像の「黒浮き」や「黒つぶ
れ」現象がなく、コントラストに優れた画像表示を行う
ことができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すビデオ出力回路の
第1の構成図である。
【図2】本発明の第1の実施例を示すビデオ出力回路の
第2の構成図である。
【図3】本発明の第2の実施例を示すビデオ出力回路の
構成図である。
【図4】本発明の第3の実施例を示すビデオ出力回路の
構成図である。
【図5】図5におけるビデオ出力回路の動作を示す図で
ある。
【図6】従来のビデオ出力回路の構成例を示す図であ
る。
【符号の説明】
1、2、15…トランジスタ、 3、4、10、11、12、13…抵抗、 5…バイアス電源、 6…信号電圧源、 7…電源端子、 8…ブラウン管駆動用出力端子、 9…電流引き抜き回路ブロック、 14…基準電圧源、 16…コンデンサ、 17…制御端子、 18…電流引き抜き回路ブロック、 21、22…トランジスタ、 23、24、25、26、27…抵抗、 28…信号電圧源、 29…ブラウン管駆動用出力端子、 30…基準電圧源、 41、42…トランジスタ、 43、44…抵抗、 5…バイアス電源、 49…出力電圧安定化回路、 71、72、73、74…信号波形。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】入力信号がベースに印加されたエミッタ接
    地の第1トランジスタと前記第1トランジスタのコレク
    タとエミッタとが接続され、ベースはバイアス電源を介
    して接地され、コレクタは負荷インピーダンスと電源と
    の直列回路を介し接地されたベース接地形第2トランジ
    スタとのカスケード接続からなる増幅器において、前記
    第2トランジスタのエミッタと接地の間に電流を引き抜
    く回路を設けたことを特徴とするビデオ出力回路。
  2. 【請求項2】電源に第1の抵抗と第2の抵抗を直列に接
    続した素子を介して接地し、第1の抵抗と第2の抵抗の
    接続点に電圧電流変換回路を接続し、該電圧電流変換回
    路の引き抜き電流点を前記第2のトランジスタのエミッ
    タに接続することを特徴とする請求項1記載のビデオ出
    力回路。
  3. 【請求項3】請求項2記載のカスケード接続の増幅器を
    赤、緑、青の3回路設け、それぞれの第2のトランジス
    タのエミッタから引き抜く電流を制御する回路の制御素
    子を並列に接続することを特徴とするビデオ出力回路。
  4. 【請求項4】前記電源から第3の抵抗と第4の抵抗を直
    列に接続した素子を介して接地し、第3の抵抗と第4の
    抵抗の接続点に、第2のベース接地トランジスタのベー
    ス端子を接続し、第2のベース接地トランジスタのエミ
    ッタに第5の抵抗を介して低インピーダンスの電源に接
    続することを特徴とする請求項1記載のビデオ出力回
    路。
  5. 【請求項5】前記第2のベース接地トランジスタの負荷
    インピーダンスの出力端子に、電圧の変化を検出する機
    能を持った素子(例えば抵抗を2本直列に接続した素子
    など)を接続し、該素子の電圧変化の情報から前記第2
    のトランジスタのエミッタからの引き抜き電流を決定す
    る回路を設けたことを特徴とする請求項1記載のビデオ
    出力回路。
JP5474792A 1992-03-13 1992-03-13 ビデオ出力回路 Pending JPH05259748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5474792A JPH05259748A (ja) 1992-03-13 1992-03-13 ビデオ出力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5474792A JPH05259748A (ja) 1992-03-13 1992-03-13 ビデオ出力回路

Publications (1)

Publication Number Publication Date
JPH05259748A true JPH05259748A (ja) 1993-10-08

Family

ID=12979367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5474792A Pending JPH05259748A (ja) 1992-03-13 1992-03-13 ビデオ出力回路

Country Status (1)

Country Link
JP (1) JPH05259748A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006050074A (ja) * 2004-08-02 2006-02-16 New Japan Radio Co Ltd 利得可変型増幅器
JP2008283555A (ja) * 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 可変トランスコンダクタ、可変ゲインアンプ、及びフィルタ回路
JPWO2008114311A1 (ja) * 2007-03-16 2010-06-24 富士通株式会社 低雑音増幅器
JP4765036B2 (ja) * 1999-07-16 2011-09-07 エスティー‐エリクソン、ソシエテ、アノニム 改善された線形性を有する可変利得増幅器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765036B2 (ja) * 1999-07-16 2011-09-07 エスティー‐エリクソン、ソシエテ、アノニム 改善された線形性を有する可変利得増幅器
JP2006050074A (ja) * 2004-08-02 2006-02-16 New Japan Radio Co Ltd 利得可変型増幅器
JPWO2008114311A1 (ja) * 2007-03-16 2010-06-24 富士通株式会社 低雑音増幅器
JP2008283555A (ja) * 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 可変トランスコンダクタ、可変ゲインアンプ、及びフィルタ回路

Similar Documents

Publication Publication Date Title
JPH0145276B2 (ja)
JPS60117880A (ja) 直流回復回路
JPS6031427B2 (ja) 映像信号処理装置
KR910009882B1 (ko) 비데오 신호 처리 시스템
JPH05259748A (ja) ビデオ出力回路
US4035840A (en) Television display apparatus having a video amplifier
JPH0532948B2 (ja)
KR920003724B1 (ko) 자동 영상관 바이어스 제어장치
JP2000196973A (ja) ディスプレイ・システムにおけるパルス補正装置
KR910006855B1 (ko) 신호 샘플링 회로
US4308555A (en) Television picture display device
US4513322A (en) Switching network with suppressed switching transients
US3956668A (en) Vertical deflection circuit
JPH06261228A (ja) ガンマ補正回路
JPH01166672A (ja) 画像表示装置用回路配置
JPH0419750B2 (ja)
JPH0666897B2 (ja) 映像信号処理装置
JPS5610781A (en) Automatic brightness correcting circuit of television receiver
JPH0227655Y2 (ja)
JPH0753105Y2 (ja) 垂直ラスタセンタリング回路
KR930004832B1 (ko) 영상관 바이어스 감지회로
US4651062A (en) Beam current compensation for vertical size in a digital TV
KR800000858B1 (ko) 칼라 키네스코프 구동증폭기
KR940005075Y1 (ko) 플라이백 트랜스의 고압 안정화 회로
JPH08710Y2 (ja) 映像出力回路