JP6492062B2 - パワーアンプ制御回路 - Google Patents

Description

本開示は、概して電子回路に関し、より詳細には、パワーアンプ制御回路に関する。

ワイヤレス通信は、人々の通信の仕方やデバイス間のデータ転送の仕方を変えてきている。より多くの電子デバイスがワイヤレス通信や移動体通信を行えるようになるにつれ、このようなデバイスの動作電力効率を高くすることがますます重要になっている。或る例では、トランスミッタ回路要素が、このような通信システムにおけるエネルギー要件に大きく関与している。例えば、無線周波数（ＲＦ）送信では多大な電力が消費されるが、このような電力消費の要因となっているのは、ＲＦトランスミッタ回路要素における非効率なパワーアンプ動作である。一例では、エネルギーの大半がＲＦトランスミッタ回路要素におけるパワーアンプによって使われる。ワイヤレス通信可能な電子デバイスにおける電力効率を最適化することの潜在的な利点を鑑みて、パワーアンプを用いるトランスミッタのエネルギー効率ができる限り高いことが有益である。

記載の例では、結合回路が、１次巻線、第１の２次巻線、及び第２の２次巻線を含む。第１の２次巻線及び第２の２次巻線は、１次巻線に誘導的に関連する。結合回路は、１次巻線において受け取られる入力信号に応答して、第１の２次巻線及び第２の２次巻線の出力端子において信号を提供するように構成される。第１のパワーアンプ回路が第１の２次巻線の出力端子に結合され、第２のパワーアンプ回路が第２の２次巻線の出力端子に結合される。各パワーアンプ回路は、対応する２次巻線において印加されるバイアス電圧に基づいて、イネーブルされる（例えば、オンに切り替えられる）か又はディセーブルされる（例えば、オフに切り替えられる）ように構成される。

第１の例に従った、トランスミッタにおけるパワーアンプの電力制御のために構成される回路の回路図である。

第２の例に従った、トランスミッタにおけるパワーアンプの電力制御のために構成される回路の回路図である。

或る実施形態に従った、トランスミッタにおけるパワーアンプ回路の電力制御のために構成される回路の回路図である。

或る実施形態に従った、パワーアンプ回路の電力制御のために構成されるトランスミッタ回路の回路図である。

或る実施形態に従った、電力制御のために構成される回路の結合回路の例の例示平面視レイアウトである。

一例では、トランスミッタが、アンテナから送信される信号を生成する複数のパワーアンプを含む。或る場合には、レシーバがトランスミッタに極めて近接しており、必要とされる信号強度を少数のパワーアンプのみが生成し得る。しかし、様々な場合に、トランスミッタにおけるすべてのパワーアンプがオンにされ、そのため不必要な電力消費が生じる。図１を参照すると、２つのパワーアンプがパワーアンプドライバなどのドライバ回路に結合回路を介して結合される第１の例が示されている。図１に示すように、回路１００が、パワーアンプドライバ１０２及び結合回路１１０を有する。結合回路１１０は、パワーアンプドライバ１０２の出力に結合されるドライバ巻線１１２（すなわち、入力端子１０６と１０８との間に結合される１次巻線）を含む。結合回路１１０の端子１０６と１０８との間に同調回路１０４が結合される。結合回路１１０は、パワーアンプ１２２ａ及び１２２ｂに結合されるパワーアンプ巻線１１４（すなわち、端子１０７と１０９との間に結合される２次巻線）を含む。ドライバ巻線１１２は、パワーアンプ巻線１１４に誘導的に関連する。ドライバ巻線１１２は、ＶＤＤドライバ１１１から受け取られる電圧信号に接続されるセンタータップ１０５を含む。第１のパワーアンプ１２２ａが、コンデンサ１２０ａ及び１２０ｂによってパワーアンプ巻線１１４に結合される。第２のパワーアンプ１２２ｂが、コンデンサ１２０ｃ及び１２０ｄによってパワーアンプ巻線１１４に結合される。第１のバイアス電圧１１６ａ（例えば、Ｖｂｉａｓ１）が、レジスタ１１８ａ及び１１８ｂによって第１のパワーアンプ１２２ａに提供される。同様に、レジスタ１１８ｃ及び１１８ｄによって第２のバイアス電圧１１６ｂ（例えば、Ｖｂｉａｓ２）が第２のパワーアンプ１２２ｂに提供される。パワーアンプ１２２ａ及び１２２ｂは、抵抗性ネットワーク又はフィルタネットワークなどの整合ネットワーク１２４に結合される。整合ネットワーク１２４の出力が、ダイポールアンテナなどのアンテナ１２６に供給される。整合ネットワーク１２４の出力と接地１２３との間にコンデンサ１２５が結合されて、回路１００によって生成される高調波放射をフィルタリング除去する。

第１のバイアス電圧（Ｖｂｉａｓ１）１１６ａ及び第２のバイアス電圧（Ｖｂｉａｓ２）１１６ｂなどのバイアス電圧は、アンテナ１２６から放射される信号強度の要件に応じて、それぞれ、第１のパワーアンプ１２２ａ又は第２のパワーアンプ１２２ｂのいずれかを一時的にオフにするために用いられる。幾つかの応用例では、アンテナ１２６から信号を送信するために必要とされる電力は小さく、そのため、必要とされる電力は、第１のパワーアンプ１２２ａ又は第２のパワーアンプ１２２ｂのいずれかをオンにすることによって生成される。信号が遠くのレシーバに送信される場合、その電力要件を満足するためにパワーアンプ１２２ａ及び１２２ｂ両方がイネーブルされる。バイアス電圧（例えば、Ｖｂｉａｓ１、Ｖｂｉａｓ２）は、パワーアンプ１２２ａ又は１２２ｂのいずれかを電源オフにするために選択的にゼロボルト（Ｖ）に設定される。

図１の例では、パワーアンプ巻線１１４とパワーアンプ１２２ａ及び１２２ｂとの間に静電容量１２０ａ〜１２０ｄを介して交流電流（ＡＣ）結合が存在する。このようなＡＣ結合により寄生静電容量が導入され、それによってパワーアンプ１２２ａ及び１２２ｂの電力消費が増大する。パワーアンプドライバ１０２によって消費される電流は、静電容量１２０ａ〜１２０ｄに起因して増加する。静電容量１２０ａ〜１２０ｄによって導入される大きな寄生静電容量は、結合回路１１０のインダクタンスを減少させる。巻線１１２及び１１４の等価並列抵抗は、結合回路１１０のインダクタンスが減少するに従い減少する。パワーアンプドライバ１０２のゲインは、パワーアンプドライバ１０２のトランスコンダクタンスが同じ場合、巻線１１２及び１１４の等価並列抵抗が減少するに従い減少する。パワーアンプドライバ１０２によるこのような電力消費の増加は、ワイヤレスモデム、携帯電話、及びラップトップ機器などのワイヤレス通信デバイスにおいて重大な懸念である。

パワーアンプ回路における電力制御のための第２の例示の回路が図２に示されている。図２に示すように、電力制御のための回路２００が、パワーアンプドライバ回路２０２、同調回路２０４、第１のドライバ巻線２０８と第１のパワーアンプ巻線２１０とを含む第１の結合回路２０６、第２のドライバ巻線２１４と第２のパワーアンプ巻線２１６とを含む第２の結合回路２１２、第１のパワーアンプ２２２ａ、第２のパワーアンプ２２２ｂ、整合ネットワーク２３０、コンデンサ２３５、及びアンテナ２４０を含む。

パワーアンプドライバ回路２０２は、第１の結合回路２０６の第１のドライバ巻線２０８及び第２の結合回路２１２の第２のドライバ巻線２１４に信号を提供する。この信号は、第１の結合回路２０６の第１のドライバ巻線２０８から第１の結合回路２０６の第１のパワーアンプ巻線２１０に誘導的に結合される。第２のドライバ巻線２１４は、この信号を第２の結合回路２１２の第２のパワーアンプ巻線２１６に誘導的に結合する。ＶＤＤドライバ２０７から受け取られる電圧信号が、それぞれ、ドライバ巻線２０８及び２１４のセンタータップ２０３及び２０５において印加される。第１のパワーアンプ巻線２１０の出力端子からの信号が第１のパワーアンプ２２２ａに提供され、第２のパワーアンプ２２２ｂは、第２のパワーアンプ巻線２１６から信号を受け取る。パワーアンプ２２２ａ及び２２２ｂからの増幅された信号が、アンテナ２４０に結合される整合ネットワーク２３０に提供される。アンテナ２４０と接地２３７との間に結合されるコンデンサ２３５は、回路２００によって導入される高調波放射を減少させる。第１のパワーアンプ２２２ａのための第１のバイアス電圧２１８（例えば、Ｖｂｉａｓ１）が、第１のパワーアンプ巻線２１０のセンタータップにおいて提供される。第２のパワーアンプ２２２ｂには、第２のバイアス電圧２２０（例えば、Ｖｂｉａｓ２）が第２のパワーアンプ巻線２１６のセンタータップにおいて提供される。この例では、対応するパワーアンプ２２２ａ及びパワーアンプ２２２ｂをオフに切り替えるために、それぞれ、パワーアンプ巻線２１０及び２１６のセンタータップにゼロバイアス電圧（例えば、Ｖｂｉａｓ１、Ｖｂｉａｓ２）が提供される。送信アンテナ２４０がレシーバに近接し、電力を節約するためにパワーアンプ２２２ａ及び２２２ｂのいずれかの電源がオフであるとき、第１のパワーアンプ２２２ａ又は第２のパワーアンプ２２２ｂが機能している必要はない。このようにパワーアンプ２２２ａ及び２２２ｂの電源オフにすることが、パワーアンプドライバ回路の電力消費を低減する助けとなる。

パワーアンプドライバ回路２０２をパワーアンプ２２２ａ及び２２２ｂと結合するために２つの異なる結合回路２０６及び２１０を用いることによって、回路２００の受動面積が大きくなる。パワーアンプドライバ回路２０２が第１のドライバ巻線２０８及び第２のドライバ巻線２１４に結合される結果、ドライバ巻線２０８及び２１４の入力端子において信号損失が生じる。これは、ドライバ巻線２０８及び２１４の正負の交差に因るものである。

図３〜図５に関連して説明される本技術の様々な実施形態により、トランスミッタ回路要素におけるパワーアンプに関連する電力消費を低減し得る解決策が提供され、これらの解決策により、様々な制限が克服され、様々な利益が得られる。

図３は、或る実施形態に従った、トランスミッタにおけるパワーアンプ回路の電力制御のための回路３００を示す。回路３００は、結合回路３１０、第１のパワーアンプ回路３４０ａ（ＰＡ１）、及び第２のパワーアンプ回路３４０ｂ（ＰＡ２）を含む。回路３００はトランスミッタ回路を表す。結合回路３１０は、結合回路３１０の入力端子３１４及び３１６から結合回路３１０の出力端子に入力信号を結合するように構成される。或る例では、結合回路３１０は、１次巻線３１２と、第１の２次巻線３２０ａ及び第２の２次巻線３２０ｂなどの２本の２次巻線とを含む。或る例では、結合回路３１０は、コアの周りに巻かれて１次巻線３１２、第１の２次巻線３２０ａ、及び第２の２次巻線３２０ｂを形成するコイルを有するバランを用いて構成される。結合回路３１０は、コアに巻かれる誘導コイル（例えば、１次巻線３１２並びに２次巻線３２０ａ及び３２０ｂ）を含むトランスとしても構成される。１次巻線３１２は、１次巻線３１２の入力端子（すなわち、正の入力端子３１４及び負の入力端子３１６）から第１の２次巻線３２０ａの出力端子（すなわち、正の端子３２２及び負の端子３２４）に誘導的に入力信号を結合する。１次巻線３１２はまた、１次巻線３１２の入力端子（すなわち、正の入力端子３１４及び負の入力端子３１６）から第２の２次巻線３２０ｂの出力端子（すなわち、正の端子３２６及び負の端子３２８）に誘導的に入力信号を結合する。いくつかの例では、出力端子（第１の２次巻線３２０ａの出力端子３２２及び３２４、並びに第２の２次巻線３２０ｂの出力端子３２６及び３２８）における信号は異なる電圧レベルにあるが、１次にとっては同じ信号になる。１次巻線３１２は、ＶＤＤドライバ３１１から電圧信号が提供されるセンタータップ３０９を有する。ＶＤＤドライバ３１１は、１次巻線３１２の正の入力端子３１４及び負の入力端子３１６において位相がずれた信号を提供する。結合回路３１０は例示のみを目的としており、結合回路３１０は、例えば、特定の回路要素、又は回路要素（例えば、アンプ、ダイオード、コンデンサ、レジスタなど）の組合せを用いることによるなど、様々な他の方式で構成される。

図２の回路２００と比較すると、電力制御のための回路３００は、単一の結合回路３１０を用いて１次巻線３１２の入力端子（すなわち、正の入力端子３１４及び負の入力端子３１６）から２次巻線３２０ａ及び３２０ｂの出力端子（すなわち、正の端子３２２及び３２６、負の端子３２４、３２８）に信号を結合するので、結合回路３１０が占める受動領域が小さくなる。１次巻線３１２と２次巻線３２０ａ及び３２０ｂとを有する結合回路３１０を用いることによって、複数の結合回路２０６及び２１２（図２）によって導入される回路２００の複雑さが低減される。

ＰＡ１及びＰＡ２は、無線周波数（ＲＦ）パワーアンプであり、結合回路３１０の出力端子に接続される。例えば、ＰＡ１の入力端子（第１の端子３３０及び第２の端子３３２）が、第１の２次巻線３２０ａの出力端子（正の端子３２２及び負の端子３２４）に結合される。同様に、ＰＡ２の入力端子（第１の端子３３４及び第２の端子３３６）が、第２の２次巻線３２０ｂの出力端子（正の端子３２６及び負の端子３２８）に結合される。様々な実施形態において、ＰＡ１及びＰＡ２は、例えば、特定の回路要素、或いはトランジスタアンプ、オペアンプ、差動アンプ、真空アンプ、マイクロ波アンプ、又は回路要素（例えば、アンプ、ダイオード、コンデンサ、レジスタなど）の組合せなどの、回路要素の組合せを用いることによるなど、様々な方式で構成される。ＰＡ１及びＰＡ２は、低電力無線周波数信号（それぞれ、２次巻線３２０ａ及び３２０ｂから受け取られる）を大きな電力の増幅された信号に変換するように構成される。ＰＡ１及びＰＡ２は、トランジスタバイアス電圧及び入力信号に基づいて、クラスＡ、クラスＢ、クラスＡＢ、クラスＣ、クラスＤ、又はクラスＨの動作モードのいずれかで動作される。ＰＡ１及びＰＡ２は、ＰＡ１及びＰＡ２に供給されるバイアス電圧に基づいてイネーブル／ディセーブル（オン／オフ切替え）される。

図１の回路１００を参照して説明したように、結合回路３１０の２次巻線（３２０ａ及び３２０ｂ）をＰＡ１及びＰＡ２と直流電流（ＤＣ）結合することにより、回路３００の寄生静電容量が低減される。回路３００における寄生静電容量の低減により、回路３００のゲインが増加する。１次巻線３１２から２次巻線３２０ａ及び３２０ｂへの信号の誘導結合は、回路３００における静電容量（図１の静電容量１２０ａ〜１２０ｄなど）がなくなるので、大きく増強される。

一実施形態では、回路３００は、ドライバ回路３０２及びバイアス回路３５０を含む。ドライバ回路３０２は、正の出力端子３０４及び負の出力端子３０６を有する。正の出力端子３０４は、１次巻線３１２の正の入力端子３１４に結合され、負の出力端子３０６は、１次巻線３１２の負の入力端子３１６に結合される。ドライバ回路３０２は、信号を受け付け、さらなる送信のためＰＡ１及びＰＡ２に信号を提供する、電気回路又は電子的構成要素である。ドライバ回路３０２は、例えば、特定の回路要素、又は回路要素（例えば、アンプ、ダイオード、インダクタ、コンデンサ、レジスタなど）の組合せを用いることによるなど、様々な方式で構成される。或る実施形態では、ドライバ回路３０２は、信号強度を増大し、それを１次巻線３１２に提供する、パワーアンプドライバである。２次巻線（３２０ａ及び３２０ｂ）のＰＡ１及びＰＡ２とのＤＣ結合により、ドライバ回路３０２の電流消費が減少する。

回路３００はまた、ドライバ回路３０２の正の出力端子３０４と負の出力端子３０６との間に結合される同調回路３０８を含む。同調回路３０８は、ドライバ回路３０２のＰＡ１及びＰＡ２との結合に関連するノイズ性能を向上させるように構成される。図３に示す実施形態では、同調回路３０８はコンデンサ（Ｃ）として示されている。また、同調回路３０８は、レジスタ、インダクタ、及び他の共振回路などの他の種類の電子構成要素を用いて実装される。

バイアス回路３５０は、ＰＡ１及びＰＡ２のオン／オフを制御するため２次巻線３２０ａ及び３２０ｂにバイアス電圧を選択的に提供するように構成される。例えば、バイアス回路３５０は、ＰＡ１をイネーブル及びディセーブルする（オン／オフ制御する）ため第１のバイアス電圧（図３のＶｂｉａｓ１）を提供し、ＰＡ２をイネーブル及びディセーブルする（オン／オフ制御する）ため第２のバイアス電圧（図３のＶｂｉａｓ２）を提供する。或る実施形態では、第１のバイアス電圧は、ＰＡ１のための第１の２次巻線３２０ａのセンタータップにおいて印加され、第２のバイアス電圧は、ＰＡ２のための第２の２次巻線３２０ｂのセンタータップにおいて印加される。バイアス回路３５０は、第１の２次巻線３２０ａ及び第２の２次巻線３２０ｂのセンタータップにおいて所定の電圧を確立するようにバイアス電圧を提供する。

いくつかの実施形態では、バイアス電圧は制御回路３５２によって制御される。制御回路３５２はバイアス回路３５０に結合され、制御回路３５２は、第１の２次巻線３２０ａに提供される第１のバイアス電圧、及び第２の２次巻線３２０ｂに提供される第２のバイアス電圧を制御するように構成される。第１の２次巻線３２０ａのセンタータップにおいて印加される第１のバイアス電圧がゼロ電圧であるときＰＡ１がディセーブルされる（オフに切り替えられる）。同様に、第２の２次巻線３２０ｂのセンタータップにおいて印加されるＶｂｉａｓ２がゼロ電圧であるときＰＡ２がオフに切り替えられる。ゼロ電圧の代わりに、負電源などの他の電圧が、ＰＡ１及びＰＡ２をオフに切り替えるためのＶｂｉａｓ１及びＶｂｉａｓ２として用いられる。様々な実施形態において、制御回路３５２は、例えば、回路要素（例えば、アンプ、ダイオード、コンデンサ、レジスタなど）の組合せ、又は様々な回路の組合せを用いることによるなど、様々な方式で構成される。

いくつかの実施形態では、回路３００はまた、整合ネットワーク３６０と、コンデンサ３６５などのフィルタ回路と、アンテナ３７０とを含む。整合ネットワーク３６０の例には、抵抗性ネットワーク、容量性ネットワーク、及びフィルタネットワークが含まれるが、これらに限定されない。ＰＡ１及びＰＡ２の出力が整合ネットワーク３６０に結合され、そのため、整合ネットワーク３６０は、（ＰＡ１及びＰＡ２から受け取られる）増幅された信号をアンテナ３７０の入力端子に提供するように構成される。整合ネットワーク３６０は、例えば、特定の回路要素、又は回路要素（例えば、インダクタ、コンデンサ、レジスタなど）の組合せを用いることによるなど、様々な方式で構成される。アンテナ３７０と接地３６７との間に結合されるコンデンサ３６５は、回路３００によって導入される高調波放射を低減する。コンデンサ３６５は、回路３００の高調波放射を低減することによって、情報の喪失なしに送信される増幅された信号の帯域幅を狭くする。アンテナ３７０は、増幅された信号を電波に変換し、電磁波の形式でエネルギーを放射する。アンテナ３７０の例には、ワイヤアンテナ、マイクロストリップアンテナ、リフレクタアンテナ、進行波アンテナ、開口アンテナ、及び対数周期アンテナが含まれるが、これらに限定されない。

極めて近接するレシーバに入力信号が送信されるとき、ＰＡ１又はＰＡ２のいずれかによって提供される増幅で充分であり得る。例えば、ＰＡ１によって提供される電力が入力信号を送信するために充分であるとき、ＰＡ２は電源オフにされて、パワーアンプ回路（ＰＡ１及びＰＡ２）の電力消費が低減される。第２のバイアス電圧（Ｖｂｉａｓ２）は、２次巻線３２０ｂのセンタータップにおいてゼロ電圧に設定されて、ＰＡ２がオフに切り替えられる。例えば、アンテナ３７０から１００ｍの距離にあるノードに入力信号が送信される場合、アンテナ３７０が必要とする電力は１３ｄＢｍ（デジベルデシベル−ミリワット）であり、これはＰＡ１によって提供される。そのためには、制御回路３５２が、Ｖｂｉａｓ１を０．５Ｖ（単に示すための数）として２次巻線３２０ａのセンタータップに提供し、Ｖｂｉａｓ２としてゼロ電圧を提供する必要がある。Ｖｂｉａｓ１は、送信される入力信号を増幅するためＰＡ１を電源オンにし、ＰＡ２を電源オフにする。このように、ＰＡ２をオフに切り替えることによってパワーアンプ回路の電力消費が低減される。バイアス回路３５０及び制御回路３５２は、電圧コンバータ、電圧レギュレータ、トランジスタ、アンプ、ダイオード、及び他の受動デバイスなどを用いる様々な方式で構成される。

離れたノードへの入力信号の送信がより多くの電力を必要とする場合、ＰＡ１及びＰＡ２両方によって増幅が提供され、そのため、ＰＡ１及びＰＡ２両方がオンに切り替えられる。例えば、ノードがアンテナ３７０から１００キロメートルの距離にある場合、必要とされる電力は２５０ｄＢｍである。制御回路３５２は、バイアス回路３５０に、０．５ＶのＶｂｉａｓ１及び０．５ＶのＶｂｉａｓ２をＰＡ２に提供させる。パワーアンプ回路（ＰＡ１及びＰＡ２）は、バイアス回路３５０によってそれぞれの２次巻線（３２０ａ及び３２０ｂ）を介してイネーブルされ（オンに切り替えられ）、ＰＡ１及びＰＡ２は、離れたノードに送信される入力信号のために必要な電力を提供する。

ドライバ回路３０２、結合回路３１０、パワーアンプ回路３４０ａ及び３４０ｂ、整合ネットワーク３６０、並びにアンテナ３７０は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）など、電子要素及び回路及びモジュールの相互接続として実装される。２つ以上のパワーアンプが、トランスミッタ回路に存在し、これらは、様々な実施形態を用いることによって、その回路における電力消費を低減するために制御される。別のこのような例示の実施形態を図４に関連して説明する。

図４を参照すると、回路４００（例えば、トランスミッタ回路４００）が、トランスミッタにおける電力制御のためパワーアンプ回路（４４０ａ〜４４０ｎ）に結合される結合回路４１０を示す。結合回路４１０は、１次巻線４１２と、１次巻線４１２に誘導的に結合される２次巻線４２０ａ〜４２０ｎとを含む。結合回路４１０は、１次巻線４１２の正の入力端子４１４及び負の入力端子４１６における入力信号に応答して、２次巻線４２０ａ〜４２０ｎの出力端子において信号を提供するように構成される。結合回路４１０の例にはバラン又はトランスが含まれる。

パワーアンプ回路４４０ａ〜４４０ｎは、オーディオパワーアンプ又はビデオパワーアンプである。パワーアンプ回路４４０ａ〜４４０ｎは、２次巻線４２０ａ〜４２０ｎの出力端子に結合される。例えば、第１のパワーアンプ回路４４０ａの端子４３０及び４３２が、２次巻線４２０ａ〜４２０ｎのうちの第１の２次巻線４２０ａの出力端子（正の端子４２２及び負の端子４２４）に結合され、第２のパワーアンプ回路４４０ｂの端子４３４及び４３６が、第２の２次巻線４２０ｂの出力端子（正の端子４２６及び負の端子４２８）に結合され、以下同様である。

回路４００はまた、結合回路４１０の入力端子に結合されるドライバ回路４０２を含む。例えば、ドライバ回路４０２の出力端子（正の出力端子４０４及び負の出力端子４０６）が、１次巻線４１２の入力端子（正の入力端子４１４及び負の入力端子４１６）に結合される。ドライバ回路４０２の例には、オーディオパワーアンプドライバ及びＲＦパワーアンプドライバが含まれるが、これらに限定されない。１次巻線４１２は、ＶＤＤドライバ４１１を備えるセンタータップ４０９を有する。電圧信号は、１次巻線４１２の正の入力端子４１４及び負の入力端子４１６において大きさが同じで位相がずれた信号を提供する。回路４００はまた、ドライバ回路４０２をパワーアンプ回路４４０ａ〜４４０ｎと結合するための同調回路４０８を含む。同調回路４０８は、ドライバ回路４０２の出力端子（正の出力端子４０４及び負の出力端子４０６）の間に結合される。同調回路４０８の例には、図４に示すようなコンデンサ（Ｃ）、又はインダクタとコンデンサの並列結合が含まれる。

パワーアンプ回路４４０ａ〜４４０ｎの各パワーアンプ回路は、送信される入力信号の電力要件に基づいてオン／オフが切り替えられる。例えば、極めて近接するレシーバに入力信号が送信されるとき、パワーアンプドライバ回路４４０ａのみがイネーブルされ、そのため、パワーアンプ回路４４０ｂ〜４４０ｎは電源オフにされる。バイアス回路４５０が、パワーアンプ回路４４０ａ〜４４０ｎの電源オン／オフを制御するバイアス電圧を提供する。バイアス回路４５０は、各２次巻線のセンタータップにおいて２次巻線４２０ａ〜４２０ｎの各２次巻線にバイアス電圧を選択的に提供する。例えば、バイアス回路４５０は、パワーアンプ回路４４０ａのオン／オフを制御するため２次巻線４２０ａのセンタータップにおいてパワーアンプ回路４４０ａのためのバイアス電圧を提供し、以下同様である。バイアス回路４５０は、バイアス回路４５０によってバイアス電圧が選択的に提供されるように構成される制御回路４５２を含む。例えば、制御回路４５２が、パワーアンプ回路４４０ａを電源オフにするためバイアス回路４５０に２次巻線４２０ａのセンタータップにおいてゼロバイアス電圧を提供するよう指示するとき、パワーアンプ回路４４０ａはオフに切り替えられる。近接するノードに入力信号が送信されるとき、パワーアンプ回路４４０ａ〜４４０ｎのうちｍ個のパワーアンプが電源オフにされ、ここで、ｎ＞ｍ＞１である。離れたノードは、パワーアンプ回路４４０ａ〜４４０ｎのうち、最大でｐ個のパワーアンプ回路が電源オフにされることを必要とし、ここで、ｎ＞ｍ＞ｐ≧１である。

回路４００は、整合ネットワーク４６０と、コンデンサ４６５を含むフィルタ回路と、アンテナ４７０とを含む。整合ネットワーク４６０（例えば、抵抗性ネットワーク、フィルタなど）は、パワーアンプ回路４４０ａ〜４４０ｎの出力端子に結合される。この実施形態では、整合ネットワーク４６０は、パワーアンプ回路４４０ａ〜４４０ｎの出力端子からの増幅された信号を受け取るように構成される。整合ネットワーク４６０は、増幅された信号を送信のためアンテナ４７０に提供するように構成される。コンデンサ４６５は、アンテナ４７０と接地４６７との間に結合され，回路４００によって導入される高調波放射を低減する。コンデンサ４６５は、回路４００の高調波放射を低減することによって、情報の喪失なしに送信される増幅された信号の帯域幅を狭くする。アンテナ４７０は、パワーアンプ回路４４０ａ〜４４０ｎからの増幅された信号を受け取り、増幅された信号をワイヤレス送信のため電波に変換する。

図５を参照すると、レイアウト５００が、或る実施形態に従った、１次巻線３１２と２次巻線３２０ａ及び３２０ｂとを含む結合回路３１０の詳細を示している。図５のレイアウト５００を結合回路３１０（図３）の接続に関して説明する。ドライバ回路３０２の正の出力端子３０４は、１次巻線３１２の正の入力端子３１４（ＭＩＸ＿Ｐ）に結合され、ドライバ回路３０２の負の出力端子３０６は、１次巻線３１２の負の入力端子３１６（ＭＩＸ＿Ｍ）に結合される。２次巻線３２０ａは、１次巻線３１２内の同心形状として示されている。２次巻線３２０ａの正の端子３２２（ＰＡ１＿Ｐ）及び負の端子３２４（ＰＡ１＿Ｍ）は、ＰＡ１の第１の端子３３０及び第２の端子３３２に結合される。２次巻線３２０ｂは、１次巻線３１２内の別の同心形状として示されている。２次巻線３２０ｂの正の端子３２６（ＰＡ２＿Ｐ）及び負の端子３２８（ＰＡ２＿Ｍ）は、ＰＡ２の第１の端子３３４及び第２の端子３３６に結合される。Ｖｂｉａｓ１は２次巻線３２０ａのセンタータップ（５０２）において提供され、Ｖｂｉａｓ２は２次巻線３２０ｂのセンタータップ（５０４）において提供される。１次巻線３１２並びに２次巻線３２０ａ及び３２０ｂは、図２の従来の方式と比較して、面積が減少したレイアウトにおいて同心円で配置される。同心巻線を用いることにより、結合回路２０６及び２１２において、ドライバ回路２０２の出力端子（正の端子及び負の端子）の、ドライバ巻線２０８及び２１４の端子（正の端子及び負の端子）との重なりが避けられる。

例示の１つ又は複数の実施形態において、回路が、トランスミッタにおけるパワーアンプの電力制御を面積の削減とともに提供し得る。この回路では、結合回路のパワーアンプ回路とのＤＣ結合により、電力消費が少なくなる。この回路実装は、１次巻線と、同心形状／同心円で配される複数の２次巻線とを有する単一の結合回路を用い、それにより、結合回路が占める面積を低減し、また、正負の交差を避ける。２次巻線のパワーアンプ回路との結合のための静電容量がなくなるために、回路のゲインは極めて大きくなる。この回路は、従来の方式と比較して複雑さが減少している。この回路は、重なり合う端子がないため、信号の損失が小さい。

特許請求の範囲内で、説明した実施形態において改変が可能であり、他の実施形態が可能である。

Claims (18)

1. パワーアンプ回路の電力制御のための回路であって、
   １次巻線と、第１及び第２の出力端子を含む第１の２次巻線と、第１及び第２の出力端子を含む第２の２次巻線とを含む結合回路であって、前記第１の２次巻線と前記第２の２次巻線とが前記１次巻線に誘導的に関連付けられ、前記１次巻線において受け取られる入力信号に応答して前記第１の２次巻線の前記第１及び第２の出力端子と前記第２の２次巻線の前記第１及び第２の出力端子とにおいて信号を提供するように構成される、前記結合回路と、
   前記第１の２次巻線の前記第１及び第２の出力端子にそれぞれ結合される第１及び第２の入力端子を含む第１のパワーアンプ回路であって、前記第１の２次巻線において選択的に印加される第１のバイアス電圧に基づいてイネーブル及びディセーブルされるように構成される、前記第１のパワーアンプ回路と、
   前記第２の２次巻線の前記第１及び第２の出力端子にそれぞれ結合される第１及び第２の入力端子を含む第２のパワーアンプ回路であって、前記第２の２次巻線において選択的に印加される第２のバイアス電圧に基づいてイネーブル及びディセーブルされるように構成される、前記第２のパワーアンプ回路と、
   を含む、回路。
2. 請求項１に記載の回路であって、
   前記１次巻線が正の入力端子と負の入力端子とを含み、
   前記回路が、正の出力端子と負の出力端子とを有するドライバ回路を更に含み、
   前記正の出力端子が前記正の入力端子に結合され、前記負の出力端子が前記負の入力端子に結合され、そのため、前記ドライバ回路が、前記１次巻線に電子的に結合されて前記入力信号を前記１次巻線に提供するように構成されるようになっている、回路。
3. 請求項２に記載の回路であって、
   前記ドライバ回路の前記正の出力端子と前記負の出力端子との間に結合される同調回路を更に含む、回路。
4. 請求項１に記載の回路であって、
   前記第１の２次巻線と前記第２の２次巻線とに結合されるバイアス回路を更に含み、
   前記バイアス回路が、前記第１の２次巻線に前記第１のバイアス電圧を、前記第２の２次巻線に前記第２のバイアス電圧を選択的に提供するように構成される、回路。
5. 請求項４に記載の回路であって、
   前記バイアス回路に結合される制御回路を更に含み、
   前記制御回路が、前記第１のバイアス電圧と前記第２のバイアス電圧とを提供するように構成される、回路。
6. 請求項４に記載の回路であって、
   前記第１の２次巻線と前記第２の２次巻線との各々がセンタータップを更に含み、前記第１のバイアス電圧が第１の２次巻線の前記センタータップにおいて印加され、前記第２のバイアス電圧が前記第２の２次巻線の前記センタータップにおいて印加される、回路。
7. 請求項６に記載の回路であって、
   前記第１の２次巻線において印加される前記第１のバイアス電圧がゼロのときに前記第１のパワーアンプ回路がディセーブルされるように構成され、前記第２の２次巻線において印加される前記第２のバイアス電圧がゼロのときに前記第２のパワーアンプ回路がディセーブルされるように構成される、回路。
8. 請求項１に記載の回路であって、
   前記第１のパワーアンプ回路と前記第２のパワーアンプ回路とに結合される整合ネットワークを更に含み、
   前記整合ネットワークが、前記第１のパワーアンプ回路と前記第２のパワーアンプ回路とからの増幅された信号を受け取るように構成される、回路。
9. 請求項８に記載の回路であって、
   前記整合ネットワークに結合されるアンテナを更に含み、
   前記アンテナが、前記整合ネットワークから前記増幅された信号を受け取り、前記増幅された信号をワイヤレス送信するように構成される、回路。
10. トランスミッタ回路であって、
    １次巻線と、前記１次巻線に誘導的に関連付けられる複数の２次巻線とを含む結合回路であって、前記複数の２次巻線の各々が第１及び第２の出力端子を含み、前記１次巻線において受け取られる入力信号に応答して前記複数の２次巻線の前記第１及び第２の出力端子において信号を提供するように構成される、前記結合回路と、
    前記複数の２次巻線の前記第１及び第２の出力端子にそれぞれ結合される複数のパワーアンプ回路であって、各パワーアンプ回路が、対応する２次巻線において選択的に印加されるバイアス電圧に基づいてイネーブル及びディセーブルされるように構成される、前記複数のパワーアンプ回路と、
    を含む、トランスミッタ回路。
11. 請求項１０に記載の回路であって、
    前記１次巻線が正及び負の入力端子を含み、
    前記回路が、正の出力端子と負の出力端子とを有するドライバ回路を更に含み、
    前記正の出力端子が前記正の入力端子に結合され、前記負の出力端子が前記負の入力端子に結合され、そのため、前記ドライバ回路が、前記１次巻線に電子的に結合されて前記入力信号を前記１次巻線に提供するように構成されるようになっている、回路。
12. 請求項１１に記載の回路であって、
    前記ドライバ回路の前記正の出力端子と前記負の出力端子との間に結合される同調回路を更に含む、回路。
13. 請求項１０に記載の回路であって、
    前記複数の２次巻線に結合されるバイアス回路を更に含み、
    前記バイアス回路が、前記複数の２次巻線に前記バイアス電圧を選択的に提供するように構成され、
    各バイアス電圧が、対応するパワーアンプ回路を制御するように構成される、回路。
14. 請求項１３に記載の回路であって、
    前記バイアス回路に結合される制御回路を更に含み、
    前記制御回路が前記バイアス電圧を提供するように構成される、回路。
15. 請求項１３に記載の回路であって、
    前記複数の２次巻線がセンタータップを含み、前記バイアス電圧が前記対応する２次巻線の前記センタータップにおいて印加される、回路。
16. 請求項１５に記載の回路であって、
    前記パワーアンプ回路の前記対応する２次巻線において提供される前記バイアス電圧がゼロのときに前記複数のパワーアンプ回路の或るパワーアンプ回路がディセーブルされる、回路。
17. 請求項１０に記載の回路であって、
    前記複数のパワーアンプ回路に結合される整合ネットワークを更に含み、
    前記整合ネットワークが、前記パワーアンプ回路からの増幅された信号を受け取るように構成される、回路。
18. 請求項１７に記載の回路であって、
    前記整合ネットワークに結合されるアンテナを更に含み、
    前記アンテナが、前記整合ネットワークから前記増幅された信号を受け取り、前記増幅された信号をワイヤレス送信するように構成される、回路。

Images