JP3853612B2 - 減衰器 - Google Patents
減衰器 Download PDFInfo
- Publication number
- JP3853612B2 JP3853612B2 JP2001171433A JP2001171433A JP3853612B2 JP 3853612 B2 JP3853612 B2 JP 3853612B2 JP 2001171433 A JP2001171433 A JP 2001171433A JP 2001171433 A JP2001171433 A JP 2001171433A JP 3853612 B2 JP3853612 B2 JP 3853612B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- bias
- source
- variable
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Attenuators (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号の増幅や減衰などを行う半導体集積回路装置に関するものであり、特に通信・映像等の高周波信号の制御を行う半導体集積回路装置に関する技術に属し、この中の高周波信号の減衰を行う減衰器に関するものである。
【０００２】
【従来の技術】
携帯電話など、通信・映像等の分野では、高周波信号の伝送制御において電力利得等の利得制御のばらつきを所定範囲に抑えるために、ＧａＡｓ等の化合物半導体からなる高周波用ＦＥＴが用いられている。
【０００３】
図２は従来の減衰器の構成例を示す回路図である。この減衰器は、図２に示すように、信号入力部である高周波信号入力端子１と信号出力部である高周波信号出力端子２とを接続する直列（シリーズ）の可変減衰用ＦＥＴ（電界効果トランジスタ）５を有している。
【０００４】
可変減衰用ＦＥＴ５は、ドレインが結合容量６を介して高周波信号入力端子１に接続され、ソースが結合容量７を介して高周波信号出力端子２に接続されている。また、制御電圧印加部となる制御電圧印加端子３が、可変減衰用ＦＥＴ５のゲートに抵抗９を介して接続され、基準電圧印加部となる基準電圧印加端子４が、可変減衰用ＦＥＴ５のソースに抵抗８を介して接続されている。
【０００５】
各結合容量６，７は直流電圧の印加を阻止し、各抵抗８，９は高周波信号の侵入を阻止する役割をそれぞれ果たしており、例えば１０ｋΩのような抵抗値の高いものが使用される。
【０００６】
ＩＮは入力信号、ＯＵＴは出力信号、Ｖｃｏｎｔは制御電圧、Ｖｒｅｆは固定の基準電圧である。
【０００７】
図２の構成において、可変減衰用ＦＥＴ５のしきい値電圧をＶｔｈとし、可変減衰用ＦＥＴ５がちょうどオフとなる状態のゲート・ソース間電位をＶｇｓ（ＯＦＦ）とすると、ゲート・ソース間電位Ｖｇｓ（ＯＦＦ）としきい値電圧Ｖｔｈとの関係はつぎのようになる。なお、Ｖｇは可変減衰用ＦＥＴ５のゲート電位、Ｖｓは可変減衰用ＦＥＴ５のソース電位である。
【０００８】
Ｖｔｈ＝Ｖｇｓ（ＯＦＦ）
＝Ｖｇ−Ｖｓ ・・・（１）
可変減衰用ＦＥＴ５のゲートには、高い抵抗値を有する抵抗９が接続されていて、電流がほとんど流れないので、制御電圧Ｖｃｏｎｔをゲート電位Ｖｇとみなすことができる。
【０００９】
また、可変減衰用ＦＥＴ５のソースには、高い抵抗値を有する抵抗８が接続されており、上記と同じ原理がソースにも言えるので、基準電圧Ｖｒｅｆをソース電位Ｖｓとみなすことができる。
【００１０】
したがって、可変減衰用ＦＥＴ５がちょうどオフとなる状態の制御電圧ＶｃｏｎｔをＶｃｏｎｔ（ＯＦＦ）とすると、（１）式は、つぎのようになる。
【００１１】
Ｖｔｈ＝Ｖｃｏｎｔ（ＯＦＦ）−Ｖｒｅｆ
上式を変形すると、以下のような、しきい値電圧と制御電圧および基準電圧との関係式になる。
【００１２】
Ｖｃｏｎｔ（ＯＦＦ）＝Ｖｒｅｆ＋Ｖｔｈ ・・・（２）
【００１３】
【発明が解決しようとする課題】
図２の構成では、基準電圧Ｖｒｅｆ（固定）に対して、制御電圧Ｖｃｏｎｔを変化させること、つまり、ゲート・ソース間の電位Ｖｇｓを変化させることで、可変減衰用ＦＥＴ５のオン抵抗を変化させ、これによって減衰量をコントロールしている。図２と式（２）からわかるように、基準電圧Ｖｒｅｆが一定ならば、可変減衰用ＦＥＴ５がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、可変減衰用ＦＥＴ５のしきい値電圧Ｖｔｈにより変化する。
【００１４】
ここで、可変減衰用ＦＥＴ５がちょうどオフとなる状態の制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、可変減衰用ＦＥＴ５のしきい値電圧Ｖｔｈにより変化することを、図７を参照して説明する。図７は、温度変化による制御電圧Ｖｃｏｎｔ（ＯＦＦ）、基準電圧Ｖｒｅｆおよびしきい値電圧Ｖｔｈの変化を示している。
【００１５】
この従来例では、基準電圧Ｖｒｅｆを一定としているため、式（２）の３つのパラメータの関係を図示すると、図７のようになる。図７より、しきい値電圧Ｖｔｈが製造プロセスのばらつきや温度変化により変化すると、それに伴い、可変減衰用ＦＥＴ５がちょうどオフとなる状態の制御電圧Ｖｃｏｎｔ（ＯＦＦ）の値も変化してしまい、しきい値電圧Ｖｔｈの影響を受けてしまう。
【００１６】
一方、化合物半導体の製造プロセスは、シリコン半導体の製造プロセスと比較すると、安定性や均一性の面で十分に確立しているとはいえない。このため、化合物半導体からなるＭＥＳＦＥＴ等のＦＥＴとして、しきい値電圧Ｖｔｈなどの特性が同等のものを生産することは困難であるのが現状である。
【００１７】
したがって、基準電圧Ｖｒｅｆとして同一電位を与えた場合、可変減衰用ＦＥＴ５がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、そのしきい値電圧Ｖｔｈの値に応じて半導体集積回路装置ごとに異なることになる。これは、動作特性が半導体集積回路装置ごとにばらつくことを意味する。
【００１８】
併せて図４（ａ）に示すように、可変減衰用ＦＥＴ５では、通常、制御電圧Ｖｃｏｎｔが０．３Ｖの変化範囲でオン抵抗が最小値から最大値まで変化する。なお、図４（ａ）には制御電圧と減衰量の関係を示しており、傾斜部分の傾きＧＳが６０ｄＢ／Ｖとなっている。図４（ｂ）には、しきい値電圧Ｖｔｈが異なる場合（３種類）の制御電圧と減衰量の関係の違いを示している。
【００１９】
図３は、後述の実施の形態でも説明するが、制御電圧Ｖｃｏｎｔが０．６Ｖの変化範囲でオン抵抗が最小値から最大値まで変化するときの、制御電圧と減衰量の関係を示しており、傾斜部分の傾きＧＳが３０ｄＢ／Ｖとなっている。図３（ｂ）には、制御電圧と減衰量の関係の違いを示している。
【００２０】
上記したように、従来例では、制御電圧の変化範囲が０．３Ｖと狭く、したがって制御感度が高い。制御感度とは、図３および図４に示すような制御カーブの傾きを示す。制御感度が高いということは、制御カーブの傾きが大きいことを意味する。したがって、可変減衰用ＦＥＴ５がちょうどオンとなる制御電圧Ｖｃｏｎｔ（ＯＮ）は次式で表される。
【００２１】
Ｖｃｏｎｔ（ＯＮ）＝Ｖｒｅｆ＋Ｖｔｈ＋０．３ ・・・（３）
制御感度が高いと、制御電圧Ｖｃｏｎｔの変化量に対するアッテネーションの変化量（減衰量）も大きいため、さらに細かなレベルでの高精度な制御が困難である。その様子を図５に示す。ＧＳ＝１５０ｄＢ／Ｖの場合（制御感度：大）は、制御電圧Ｖｃｏｎｔを０．００８Ｖ変化させると、減衰量が１．２ｄＢ変化する。また、ＧＳ＝７５ｄＢ／Ｖの場合（制御感度：小）は、制御電圧Ｖｃｏｎｔを０．００８Ｖ変化させると、減衰量が０．６ｄＢ変化する。
【００２２】
制御できる電圧の幅は決められているので、制御感度が大きいと制御感度を小さくしたときに比べ、減衰量が大きくなる。制御感度を小さくすれば、減衰量も小さくなるため、より細かなレベルで減衰量が制御できるようになる。
【００２３】
したがって、本発明の目的は、製造プロセスおよび温度変化に起因するＦＥＴのしきい値電圧のばらつきを補償して減衰器用ＦＥＴがちょうどオフとなる制御電圧およびちょうどオンとなる制御電圧のばらつきを少なくすることができる減衰器を提供することである。
【００２４】
また、本発明の他の目的は、減衰量が変化する制御電圧の変化範囲を大きくすることにより制御感度を小さくして細かい精度で可変減衰動作を行うことができる減衰器を提供することである。
【００２５】
【課題を解決するための手段】
上記課題を解決するために、本発明の減衰器は、高周波信号入力端子が第１の結合容量を介してドレインに接続され、ソースが第２の結合容量を介して高周波信号出力端子に接続される可変減衰用ＦＥＴを有し、ゲートに与えられる制御電圧とソースに与えられるソースバイアスとの変化による可変減衰用ＦＥＴの可変抵抗動作によって信号入力部から入力される入力信号を減衰させて信号出力部より出力する減衰動作部と、可変減衰用ＦＥＴに前記ソースバイアスを与えるためのソースバイアス回路とを備えている。
【００２６】
ソースバイアス回路は、ドレインに基準電圧が印加されるとともにゲートに制御電圧が印加される第１のバイアス用ＦＥＴと、ドレインに基準電圧が印加されるとともにゲートに第１のバイアス用ＦＥＴのソースが接続される第２のバイアス用ＦＥＴと、第１のバイアス用ＦＥＴのソースとグランド端子との間に接続された第１および第２の抵抗の直列回路と、第２のバイアス用ＦＥＴのソースと第１および第２の抵抗の接続点との間に接続された第３および第４の抵抗の直列回路と、第２のバイアス用ＦＥＴと第３および第４の直列回路との直列回路に並列に接続された第５の抵抗とからなり、可変減衰用ＦＥＴと第１および第２のバイアス用ＦＥＴのしきい値電圧が同一であって、第３および第４の抵抗の接続点の電位を前記可変減衰用ＦＥＴにソースバイアスとして与える。
【００２７】
本発明の減衰器においては、可変減衰用ＦＥＴのソースに与えられる第２のバイアス用ＦＥＴの電位印加部での電位は、第２のバイアス用ＦＥＴのドレイン電流によってソース抵抗に生じる電圧降下分を、第２のバイアス用ＦＥＴのソース電位から減じて得られる電位である。すなわち、可変減衰用ＦＥＴのソースバイアスは、第２のバイアス用ＦＥＴのしきい値電圧に応じて変化する。また、この第２のバイアス用ＦＥＴのソース電位は、第１のバイアス用ＦＥＴのソース電位がそのまま与えられる。すなわち、第１のバイアス用ＦＥＴのしきい値電圧によって変化するので、可変減衰用ＦＥＴのソースバイアスは、第１および第２のバイアス用ＦＥＴのしきい値電圧に応じて変化する。可変減衰用ＦＥＴおよびバイアス用ＦＥＴの特性がほぼ同様であるとすると、可変減衰用ＦＥＴのしきい値電圧が設計値からずれている時には、第１および第２のバイアス用ＦＥＴのしきい値電圧もこれと同様にずれており、これに応じて可変減衰用ＦＥＴのソースバイアスも変わることになる。このため、製造プロセスや温度変化に起因するＦＥＴのしきい値電圧のばらつきをソースバイアス回路によって補償することが可能になる。
【００２８】
また、本発明の減衰器では、制御電圧が変化することにより、第１のバイアス用ＦＥＴのゲート電位が変化する。また、ソース電位もゲート電位の変化の影響を受けるため変化する。第１のバイアス用ＦＥＴのソース電位が変化するため、第２のバイアス用ＦＥＴのゲート電位も変化し、第１のバイアス用ＦＥＴと同様にソース電位はゲート電位の変化の影響を受けて変化する。第２のバイアス用ＦＥＴのソース電位が可変減衰用ＦＥＴのソースに印加されるので、可変減衰用ＦＥＴのソース電位は、制御電圧の変化に応じて変化させることができ、制御感度の低減が可能である。
【００２９】
そして、上記減衰動作部は、入力信号の減衰を行い、出力部から増幅用ＦＥＴへ出力信号を送り出す。
【００３０】
また、上記第１のバイアス用ＦＥＴは、ゲートに制御電圧、ドレインに基準電圧が印加され、ソース電位が前記第２のバイアス用ＦＥＴのゲートに与えられる構成を有し、ゲート・ソース間電圧が第１のバイアス用ＦＥＴのしきい値電圧付近にバイアスされるように、ソース抵抗に４０ｋΩ以上の抵抗が接続されている。上記のように、第１のバイアス用ＦＥＴのゲート・ソース間電圧を第１のバイアス用ＦＥＴのしきい値電圧付近にバイアスしているのは、可変減衰用ＦＥＴのしきい値電圧の変動を適切に補償することができるようにするためである。このバイアス状態は、第１のバイアス用ＦＥＴのソース・ドレイン間には電流が流れない状態である。
【００３１】
また、上記第２のバイアス用ＦＥＴは、ソースに抵抗（ソース抵抗）を介して接続された電位印加部を備え、ドレインに基準電圧が印加されたものであり、上記電位印加部での電位が可変減衰用ＦＥＴのソースに与えられている。第２のバイアス用ＦＥＴについても第１のバイアス用ＦＥＴと同様にゲート・ソース間電圧が第２のバイアス用ＦＥＴのしきい値電圧付近にバイアスされるように、ソース抵抗の抵抗値が設定されている。上記のように、第２のバイアス用ＦＥＴのゲート・ソース間電圧を第２のバイアス用ＦＥＴのしきい値電圧付近にバイアスしているのは、可変減衰用ＦＥＴのしきい値電圧の変動を適切に補償することができるようにするためである。このバイアス状態は、第２のバイアス用ＦＥＴのソース・ドレイン間には電流が流れない状態である。
【００３２】
また、上記可変減衰用ＦＥＴと第１および第２のバイアス用ＦＥＴはワンチップで形成されている。
【００３３】
また、上記可変減衰用ＦＥＴは、そのゲートには制御電圧が印加され、第２のバイアス用ＦＥＴによってソースに与えられる電位との電位差により、可変減衰用ＦＥＴのオン抵抗を変化させることで高周波信号の減衰量を制御している。つまり、ゲート・ソース間の電位を変化させることで減衰量をコントロールしている。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３５】
図１は本発明の実施の形態に係る半導体集積回路装置で構成された減衰器の構成を示す回路図である。この減衰器は、図１に示すように、信号入力部である高周波信号入力端子１０と信号出力部である高周波信号出力端子１１とを接続する直列（シリーズ）の可変減衰用ＦＥＴ（電界効果トランジスタ）１３を有している。
【００３６】
可変減衰用ＦＥＴ１３は、ドレインが結合容量１４を介して高周波信号入力端子１０に接続され、ソースが結合容量１５を介して高周波信号出力端子１１に接続されている。また、制御電圧印加部となる制御電圧印加端子１２が、可変減衰用ＦＥＴ１３のゲートに抵抗１６を介して接続されている。
【００３７】
各結合容量１４，１５は直流電圧の印加を阻止し、抵抗１６は高周波信号の侵入を阻止する役割を果たしており、例えば１０ｋΩのような抵抗値の高いものが使用される。以上の構成で減衰動作を行う減衰動作部２７が構成されている。この部分は図２の従来例と略同じである。
【００３８】
ＩＮは入力信号、ＯＵＴは出力信号、Ｖｃｏｎｔは制御電圧である。
【００３９】
また、本実施の形態に係る減衰器では、従来例のように可変減衰用ＦＥＴ５のソースに抵抗８を介して固定の基準電圧Ｖｒｅｆを印加する代わりに、可変減衰用ＦＥＴ１３にソースバイアスを与えるためのソースバイアス回路２６を設けている。
【００４０】
このソースバイアス回路２６は、第１および第２のバイアス用ＦＥＴ１８，１９と抵抗２０，２１，２２,２３,２４および基準電圧印加端子１７とＧＮＤ端子２５とから構成されていて、可変減衰用ＦＥＴ１３のしきい値電圧のばらつきを補償する機能を有するものである。つまり、可変減衰用ＦＥＴ１３のしきい値電圧がばらついても、それにかかわらず、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）が一定となるようにするものである。そのためには、第１および第２のバイアス用ＦＥＴ１８，１９をしきい値電圧Ｖｔｈ付近にバイアスすることが必要である。
【００４１】
具体的に説明すると、基準電圧印加端子１７とＧＮＤ端子２５の間に、第１のバイアス用ＦＥＴ１８および抵抗２２，２３が直列に接続されている。また、第１のバイアス用ＦＥＴ１８および抵抗２２の直列回路に対して、第２のバイアス用ＦＥＴ１９および抵抗２０，２１の直列回路と、抵抗２４とが各々並列に接続されている。そして、第１のバイアス用ＦＥＴ１８のゲートに制御電圧印加端子１２が接続され、第１のバイアス用ＦＥＴ１８のソースが第２のバイアス用ＦＥＴ１９のゲートに接続されている。
【００４２】
また、第２のバイアス用ＦＥＴ１９のソースは抵抗（ソース抵抗）２０を介して可変減衰用ＦＥＴ１３のソースと接続されており、ｂ点（電圧印加部）での電位が可変減衰用ＦＥＴ１３のソースに印加されている。
【００４３】
以上のように構成された本実施の形態に係る減衰器について、その動作を説明する。
【００４４】
ただし、バイアス回路の各バイアス用ＦＥＴ１８，１９にはしきい値電圧付近の電圧がバイアスとして与えられるように、抵抗値が設計されていて、バイアス用ＦＥＴ１８，１９はオフの状態である。
【００４５】
ソースバイアス回路２６は、第１のバイアス用ＦＥＴ１８のソース電位が第２のバイアス用ＦＥＴ１９のゲートに与えられ、第２のバイアス用ＦＥＴ１９のソース電位が可変減衰用ＦＥＴ１３のソースに与えられる。
【００４６】
この減衰器においては、可変減衰用ＦＥＴ１３のソースに与えられる第２のバイアス用ＦＥＴ１９の電位印加部（ｂ点）での電位は、第２のバイアス用ＦＥＴ１９のドレイン電流によってソース抵抗２０に生じる電圧降下分を、第２のバイアス用ＦＥＴ１９のソース電位から減じて得られる電位である。すなわち、可変減衰用ＦＥＴ１３のソースバイアスは、第２のバイアス用ＦＥＴ１９のしきい値電圧に応じて変化する。また、この第２のバイアス用ＦＥＴ１９のソース電位は、第１のバイアス用ＦＥＴ１８のソース電位から第２のバイアス用ＦＥＴ１９のしきい値電圧を減じて得られる。そして、第１のバイアス用ＦＥＴ１８のソース電位は、第１のバイアス用ＦＥＴ１８のしきい値電圧によって変化するので、可変減衰用ＦＥＴ１３のソースバイアスは、第１および第２のバイアス用ＦＥＴ１８，１９のしきい値電圧に応じて変化する。
【００４７】
可変減衰用ＦＥＴ１３および第１および第２のバイアス用ＦＥＴ１８，１９の特性がほぼ同じであるとすると、可変減衰用ＦＥＴ１３のしきい値電圧が設計値からずれている時には、第１および第２のバイアス用ＦＥＴのしきい値電圧もこれと同様にずれており、これに応じて可変減衰用ＦＥＴ１３のソースバイアスも変わることになる。このため、製造プロセスや温度変化に起因する可変減衰用ＦＥＴ１３のしきい値電圧のばらつきをソースバイアス回路２６によって補償することが可能になる。
【００４８】
また、この減衰器では、制御電圧Ｖｃｏｎｔが変化することにより、第１のバイアス用ＦＥＴ１８のゲート電位が変化する。また、第１のバイアス用ＦＥＴ１８のソース電位もゲート電位の変化の影響を受けるため変化する。第１のバイアス用ＦＥＴ１８のソース電位が変化するため、第２のバイアス用ＦＥＴ１９のゲート電位も変化し、第１のバイアス用ＦＥＴ１８と同様にソース電位はゲート電位の変化の影響を受けて変化する。第２のバイアス用ＦＥＴ１８のソース電位が可変減衰用ＦＥＴ１３のソースに印加されるので、可変減衰用ＦＥＴ１３のソース電位は、制御電圧Ｖｃｏｎｔの変化に応じて変化させることができ、制御感度の低減が可能である。
【００４９】
そして、上記減衰動作部２６は、入力信号の減衰を行い、出力部から後段の増幅用ＦＥＴ（図示せず）へ出力信号を送り出す。
【００５０】
また、上記第１のバイアス用ＦＥＴ１８は、ゲートに制御電圧Ｖｃｏｎｔ、ドレインに基準電圧Ｖｒｅｆが印加され、ソース電位が第２のバイアス用ＦＥＴ１９のゲートに与えられる構成を有し、ゲート・ソース間電圧が第１のバイアス用ＦＥＴのしきい値電圧付近にバイアスされるように、ソース抵抗に４０ｋΩ以上の抵抗が接続されている。このとき、第１および第２のバイアス用ＦＥＴ１８はそれぞれオフとなる状態である。
【００５１】
以下、数式を用いてさらに詳しく説明する。
【００５２】
図１より、制御電圧をＶｃｏｎｔ、可変減衰用ＦＥＴ１３および第１および第２のバイアス用ＦＥＴ１８，１９のしきい値電圧をすべてＶｔｈ（同一の値）とすると、ａ点の電位つまり第１のバイアス用ＦＥＴ１８のソース電位Ｖｓ１８は、
Ｖｓ１８＝Ｖｃｏｎｔ−Ｖｔｈ ・・・（４）
と表される。
【００５３】
つぎに、第２のバイアス用ＦＥＴ１９のソース電位Ｖｓ１９を求めると、
となる。
【００５４】
ここで、抵抗２０の抵抗値をＲ２０、抵抗２１の抵抗値をＲ２１、ｃ点の電位をＶｓｓとして、可変減衰用ＦＥＴのソースに与えられるｂ点の電位Ｖｓｃを求めると、
Ｖｓｃ＝｛Ｒ２１/（Ｒ２０＋Ｒ２１）｝×（Ｖｓ１９−Ｖｓｓ）＋Ｖｓｓ
となる。ここで、電圧Ｖｓｓは次式で表され、しきい値電圧Ｖｔｈの影響を受けない。
【００５５】
Ｖｓｓ＝｛（Ｒ２３／（Ｒ２３＋Ｒ２４）｝・Ｖｒｅｆ
ここで、基準電圧Ｖｒｅｆが可変減衰用ＦＥＴ１３に対して与える影響について説明する。同じ制御電圧Ｖｃｏｎｔで考えた場合、基準電圧Ｖｒｅｆが変化すれば、基準電圧Ｖｒｅｆの変化前と比べて減衰量が変化する。これは、基準電圧Ｖｒｅｆに対してオン抵抗が略Ｓ字状に変化するからである。基準電圧Ｖｒｅｆとオン抵抗との関係については、基準電圧Ｖｒｅｆを上げると、可変減衰用ＦＥＴ１３のオン抵抗も上がり、減衰量が増加し、逆に基準電圧Ｖｒｅｆを下げると、オン抵抗も下がり、減衰量が減少する。
【００５６】
ここで、例として、Ｒ２０＝Ｒ２１であるとすると、
となる。つまり、ｂ点の電位はしきい値電圧Ｖｔｈのばらつきに応じて変化する。したがって、可変減衰用ＦＥＴ１３のしきい値電圧Ｖｔｈのばらつきを補償することができる。その結果、可変減衰用ＦＥＴ１３がちょうどオフになる電圧およびちょうどオンとなる電圧のばらつきを小さく抑えることができる。
【００５７】
可変減衰用ＦＥＴ１３には、上記（２）式を用いることができ、いま、（２）式のＶｒｅｆに相当する電位が、図１の状態の電位Ｖｓｃである。したがって、（２）式は、
となる。これを変形すると、
Ｖｃｏｎｔ（ＯＦＦ）＝Ｖｓｓ ・・・（７）
となる。
【００５８】
（７）式では、右辺にＶｔｈの項がない。このことは、可変減衰用ＦＥＴ１３と第１および第２のバイアス用ＦＥＴ１８，１９のしきい値電圧Ｖｔｈが変化しても、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、その影響を受けないことを意味する。すなわち、製造プロセスや温度変化に起因する可変減衰用ＦＥＴ１３のしきい値電圧Ｖｔｈがばらついても、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、各半導体集積回路装置において均一になる。
【００５９】
ここで、可変減衰用ＦＥＴ１３のしきい値電圧Ｖｔｈがばらついても、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、各半導体集積回路装置において均一になることを図６を参照して説明する。図６は、温度変化による制御電圧Ｖｃｏｎｔ（ＯＦＦ）、電圧Ｖｓｃおよびしきい値電圧Ｖｔｈの変化を示している。電圧Ｖｓｃは（６）式より、しきい値電圧Ｖｔｈの影響を受ける。しかしながら、このときの電圧Ｖｓｃはしきい値電圧Ｖｔｈの動きをキャンセルする方向にバイアスされる。それを図示したものが図６である。このようなしきい値電圧補償を可能にするためには、バイアス用ＦＥＴ１８，１９をそれぞれしきい値電圧付近にバイアスしておくことが必要となる。このようなバイアスを与えることができるように、抵抗２０，２１，２２の抵抗値が設定されている。
【００６０】
以上の動作により、しきい値電圧Ｖｔｈの変化によるＶｃｏｎｔ（ＯＦＦ）の値が補償され、一定となる。これを数式で表したのが、式（７）である。
【００６１】
また、同様にして、（３）式においても、（６）式を用いて書き換えると、
Ｖｃｏｎｔ（ＯＮ）＝Ｖｓｓ＋０．６ ・・・（８）
となる。
【００６２】
（８）式においても、（７）式と同様に右辺にＶｔｈの項がない。したがって、可変減衰用ＦＥＴ１３がちょうどオンとなる制御電圧Ｖｃｏｎｔ（ＯＮ）も、しきい値電圧Ｖｔｈの影響を受けず各半導体集積回路装置において均一になる。
【００６３】
また、図３に示すように、可変減衰用ＦＥＴ１３のオン抵抗が変化する制御電圧Ｖｃｏｎｔの範囲も０．６Ｖと大きくなり、制御感度を小さくすることができる。これは、制御電圧が可変減衰用ＦＥＴ１３のゲート電位だけでなく、ソース電位にも影響を与えるからである。図３は、しきい値電圧のばらつきの制御電圧への影響がないことも示している。つまりしきい値電圧Ｖｔｈの変化にかかわらず、電圧Ｖｃｏｎｔ（ＯＦＦ）が同一であることを示している。
【００６４】
なお、オン抵抗が変化する制御電圧Ｖｃｏｎｔの範囲は、上記の実施の形態では、従来例の２倍の０．６Ｖであったが、抵抗２０，２１の分圧比を変えると、それに伴って変化する。しかし、これは、制御電圧Ｖｃｏｎｔの範囲が従来例の２倍まである。
【００６５】
つぎに、制御電圧の範囲について説明する。減衰量は変わらないので、制御電圧の範囲は、カーブの傾きで決まる。制御カーブの動き出しのポイントを変化させるのであれば、抵抗Ｒ２３，Ｒ２４の分割比を変えるか、基準電圧Ｖｒｅｆを変えるかのいずれかである。しかし、この場合は、制御の始点を変えるだけで制御範囲としては変わらない。
【００６６】
上記の説明では、可変減衰用ＦＥＴ１３のしきい値電圧ＶｔｈがΔＶｔｈだけ変化したとき、第１および第２のバイアス用ＦＥＴ１８，１９のしきい値電圧Ｖｔｈも同じΔＶｔｈだけ変化するものとして（７），（８）式を導出している。実際には、第１および第２のバイアス用ＦＥＴ１８，１９を可変減衰用ＦＥＴ１３と同一プロセスによってワンチップに製造し、かつ、レイアウト上において可変増幅用ＦＥＴ１３の近傍に設ければ、可変減衰用ＦＥＴ１３と第１および第２のバイアス用ＦＥＴ１８，１９の特性をほぼ同一にすることができ、最良の状態とすることが可能である。
【００６７】
そして、ソースバイアス回路２６によって大きな補償効果を得るためには、抵抗２０の抵抗値Ｒ２０と抵抗２１の抵抗値Ｒ２１とをほぼ等しくすればよい。従って、大きな補償効果を得るための抵抗値の設定が容易である。また、この二つの抵抗値は、消費電力の面から１０ｋΩ以上が好ましい。
【００６８】
上記の抵抗Ｒ２３，Ｒ２４については、電圧Ｖｓｓとして必要な電位に応じて分割比が変わる。大前提として、電圧Ｖｓｓがあまり変化しないことが好ましいので、抵抗Ｒ２３については抵抗Ｒ２２からの電流の流れ込みを考えると小さい方がよい。これは電流一定と考えた場合、抵抗が小さい方が電圧変化量も小さいからである。値としては、抵抗Ｒ２３は、抵抗Ｒ２２の１／４〜１／２程度であり、差が大きいほど好ましい。
【００６９】
以上のように、本実施の形態によると、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）およびちょうどオンとなる制御電圧Ｖｃｏｎｔ（ＯＮ）は、そのしきい値電圧Ｖｔｈの影響を受けない。また、オン抵抗が変化する制御電圧Ｖｃｏｎｔの範囲も大きくすることができ、制御感度を小さくすることができる。この結果、通信・映像等の高周波信号の制御を行う際に、製造プロセスや温度変化に起因するしきい値電圧の影響を受けず、かつ、より細かな精度での可変減衰動作が可能となる。
【００７０】
【発明の効果】
以上のように、本発明の減衰器によれば、製造プロセスおよび温度変化に起因するしきい値電圧のばらつきを、ソースバイアス回路によって補償することが可能になる。したがって、減衰動作部の動作特性を一定にすることができる。
【００７１】
また、制御感度を低くして、より細かな精度で可変減衰動作が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る減衰器の構成を示す回路図である。
【図２】従来の減衰器の構成を示す回路図である。
【図３】本発明の実施の形態に係る減衰器の動作を示す特性図である。
【図４】従来の減衰器の動作を示す特性図である。
【図５】減衰器の制御感度を説明する特性図である。
【図６】本発明の実施の形態における電圧Ｖｃｏｎｔ（ＯＦＦ），Ｖｓｃ，Ｖｔｈの温度特性図である。
【図７】従来例における電圧Ｖｃｏｎｔ（ＯＦＦ），Ｖｒｅｆ，Ｖｔｈの温度特性図である。
【符号の説明】
１ 高周波信号入力端子
２ 高周波信号出力端子
３ 制御電圧印加端子
４ 基準電圧印加端子
５ 可変減衰用ＦＥＴ
６ 結合容量
７ 結合容量
８ 抵抗
９ 抵抗
１０ 高周波信号入力端子
１１ 高周波信号出力端子
１２ 制御電圧印加端子
１３ 可変減衰用ＦＥＴ
１４ 結合容量
１５ 結合容量
１６ 抵抗
１７ 基準電圧印加端子
１８ 第１のバイアス用ＦＥＴ
１９ 第２のバイアス用ＦＥＴ
２０ 抵抗
２１ 抵抗
２２ 抵抗
２３ 抵抗
２４ 抵抗
２５ ＧＮＤ端子
２６ ソースバイアス回路
２７ 減衰動作部
【発明の属する技術分野】
本発明は、信号の増幅や減衰などを行う半導体集積回路装置に関するものであり、特に通信・映像等の高周波信号の制御を行う半導体集積回路装置に関する技術に属し、この中の高周波信号の減衰を行う減衰器に関するものである。
【０００２】
【従来の技術】
携帯電話など、通信・映像等の分野では、高周波信号の伝送制御において電力利得等の利得制御のばらつきを所定範囲に抑えるために、ＧａＡｓ等の化合物半導体からなる高周波用ＦＥＴが用いられている。
【０００３】
図２は従来の減衰器の構成例を示す回路図である。この減衰器は、図２に示すように、信号入力部である高周波信号入力端子１と信号出力部である高周波信号出力端子２とを接続する直列（シリーズ）の可変減衰用ＦＥＴ（電界効果トランジスタ）５を有している。
【０００４】
可変減衰用ＦＥＴ５は、ドレインが結合容量６を介して高周波信号入力端子１に接続され、ソースが結合容量７を介して高周波信号出力端子２に接続されている。また、制御電圧印加部となる制御電圧印加端子３が、可変減衰用ＦＥＴ５のゲートに抵抗９を介して接続され、基準電圧印加部となる基準電圧印加端子４が、可変減衰用ＦＥＴ５のソースに抵抗８を介して接続されている。
【０００５】
各結合容量６，７は直流電圧の印加を阻止し、各抵抗８，９は高周波信号の侵入を阻止する役割をそれぞれ果たしており、例えば１０ｋΩのような抵抗値の高いものが使用される。
【０００６】
ＩＮは入力信号、ＯＵＴは出力信号、Ｖｃｏｎｔは制御電圧、Ｖｒｅｆは固定の基準電圧である。
【０００７】
図２の構成において、可変減衰用ＦＥＴ５のしきい値電圧をＶｔｈとし、可変減衰用ＦＥＴ５がちょうどオフとなる状態のゲート・ソース間電位をＶｇｓ（ＯＦＦ）とすると、ゲート・ソース間電位Ｖｇｓ（ＯＦＦ）としきい値電圧Ｖｔｈとの関係はつぎのようになる。なお、Ｖｇは可変減衰用ＦＥＴ５のゲート電位、Ｖｓは可変減衰用ＦＥＴ５のソース電位である。
【０００８】
Ｖｔｈ＝Ｖｇｓ（ＯＦＦ）
＝Ｖｇ−Ｖｓ ・・・（１）
可変減衰用ＦＥＴ５のゲートには、高い抵抗値を有する抵抗９が接続されていて、電流がほとんど流れないので、制御電圧Ｖｃｏｎｔをゲート電位Ｖｇとみなすことができる。
【０００９】
また、可変減衰用ＦＥＴ５のソースには、高い抵抗値を有する抵抗８が接続されており、上記と同じ原理がソースにも言えるので、基準電圧Ｖｒｅｆをソース電位Ｖｓとみなすことができる。
【００１０】
したがって、可変減衰用ＦＥＴ５がちょうどオフとなる状態の制御電圧ＶｃｏｎｔをＶｃｏｎｔ（ＯＦＦ）とすると、（１）式は、つぎのようになる。
【００１１】
Ｖｔｈ＝Ｖｃｏｎｔ（ＯＦＦ）−Ｖｒｅｆ
上式を変形すると、以下のような、しきい値電圧と制御電圧および基準電圧との関係式になる。
【００１２】
Ｖｃｏｎｔ（ＯＦＦ）＝Ｖｒｅｆ＋Ｖｔｈ ・・・（２）
【００１３】
【発明が解決しようとする課題】
図２の構成では、基準電圧Ｖｒｅｆ（固定）に対して、制御電圧Ｖｃｏｎｔを変化させること、つまり、ゲート・ソース間の電位Ｖｇｓを変化させることで、可変減衰用ＦＥＴ５のオン抵抗を変化させ、これによって減衰量をコントロールしている。図２と式（２）からわかるように、基準電圧Ｖｒｅｆが一定ならば、可変減衰用ＦＥＴ５がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、可変減衰用ＦＥＴ５のしきい値電圧Ｖｔｈにより変化する。
【００１４】
ここで、可変減衰用ＦＥＴ５がちょうどオフとなる状態の制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、可変減衰用ＦＥＴ５のしきい値電圧Ｖｔｈにより変化することを、図７を参照して説明する。図７は、温度変化による制御電圧Ｖｃｏｎｔ（ＯＦＦ）、基準電圧Ｖｒｅｆおよびしきい値電圧Ｖｔｈの変化を示している。
【００１５】
この従来例では、基準電圧Ｖｒｅｆを一定としているため、式（２）の３つのパラメータの関係を図示すると、図７のようになる。図７より、しきい値電圧Ｖｔｈが製造プロセスのばらつきや温度変化により変化すると、それに伴い、可変減衰用ＦＥＴ５がちょうどオフとなる状態の制御電圧Ｖｃｏｎｔ（ＯＦＦ）の値も変化してしまい、しきい値電圧Ｖｔｈの影響を受けてしまう。
【００１６】
一方、化合物半導体の製造プロセスは、シリコン半導体の製造プロセスと比較すると、安定性や均一性の面で十分に確立しているとはいえない。このため、化合物半導体からなるＭＥＳＦＥＴ等のＦＥＴとして、しきい値電圧Ｖｔｈなどの特性が同等のものを生産することは困難であるのが現状である。
【００１７】
したがって、基準電圧Ｖｒｅｆとして同一電位を与えた場合、可変減衰用ＦＥＴ５がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、そのしきい値電圧Ｖｔｈの値に応じて半導体集積回路装置ごとに異なることになる。これは、動作特性が半導体集積回路装置ごとにばらつくことを意味する。
【００１８】
併せて図４（ａ）に示すように、可変減衰用ＦＥＴ５では、通常、制御電圧Ｖｃｏｎｔが０．３Ｖの変化範囲でオン抵抗が最小値から最大値まで変化する。なお、図４（ａ）には制御電圧と減衰量の関係を示しており、傾斜部分の傾きＧＳが６０ｄＢ／Ｖとなっている。図４（ｂ）には、しきい値電圧Ｖｔｈが異なる場合（３種類）の制御電圧と減衰量の関係の違いを示している。
【００１９】
図３は、後述の実施の形態でも説明するが、制御電圧Ｖｃｏｎｔが０．６Ｖの変化範囲でオン抵抗が最小値から最大値まで変化するときの、制御電圧と減衰量の関係を示しており、傾斜部分の傾きＧＳが３０ｄＢ／Ｖとなっている。図３（ｂ）には、制御電圧と減衰量の関係の違いを示している。
【００２０】
上記したように、従来例では、制御電圧の変化範囲が０．３Ｖと狭く、したがって制御感度が高い。制御感度とは、図３および図４に示すような制御カーブの傾きを示す。制御感度が高いということは、制御カーブの傾きが大きいことを意味する。したがって、可変減衰用ＦＥＴ５がちょうどオンとなる制御電圧Ｖｃｏｎｔ（ＯＮ）は次式で表される。
【００２１】
Ｖｃｏｎｔ（ＯＮ）＝Ｖｒｅｆ＋Ｖｔｈ＋０．３ ・・・（３）
制御感度が高いと、制御電圧Ｖｃｏｎｔの変化量に対するアッテネーションの変化量（減衰量）も大きいため、さらに細かなレベルでの高精度な制御が困難である。その様子を図５に示す。ＧＳ＝１５０ｄＢ／Ｖの場合（制御感度：大）は、制御電圧Ｖｃｏｎｔを０．００８Ｖ変化させると、減衰量が１．２ｄＢ変化する。また、ＧＳ＝７５ｄＢ／Ｖの場合（制御感度：小）は、制御電圧Ｖｃｏｎｔを０．００８Ｖ変化させると、減衰量が０．６ｄＢ変化する。
【００２２】
制御できる電圧の幅は決められているので、制御感度が大きいと制御感度を小さくしたときに比べ、減衰量が大きくなる。制御感度を小さくすれば、減衰量も小さくなるため、より細かなレベルで減衰量が制御できるようになる。
【００２３】
したがって、本発明の目的は、製造プロセスおよび温度変化に起因するＦＥＴのしきい値電圧のばらつきを補償して減衰器用ＦＥＴがちょうどオフとなる制御電圧およびちょうどオンとなる制御電圧のばらつきを少なくすることができる減衰器を提供することである。
【００２４】
また、本発明の他の目的は、減衰量が変化する制御電圧の変化範囲を大きくすることにより制御感度を小さくして細かい精度で可変減衰動作を行うことができる減衰器を提供することである。
【００２５】
【課題を解決するための手段】
上記課題を解決するために、本発明の減衰器は、高周波信号入力端子が第１の結合容量を介してドレインに接続され、ソースが第２の結合容量を介して高周波信号出力端子に接続される可変減衰用ＦＥＴを有し、ゲートに与えられる制御電圧とソースに与えられるソースバイアスとの変化による可変減衰用ＦＥＴの可変抵抗動作によって信号入力部から入力される入力信号を減衰させて信号出力部より出力する減衰動作部と、可変減衰用ＦＥＴに前記ソースバイアスを与えるためのソースバイアス回路とを備えている。
【００２６】
ソースバイアス回路は、ドレインに基準電圧が印加されるとともにゲートに制御電圧が印加される第１のバイアス用ＦＥＴと、ドレインに基準電圧が印加されるとともにゲートに第１のバイアス用ＦＥＴのソースが接続される第２のバイアス用ＦＥＴと、第１のバイアス用ＦＥＴのソースとグランド端子との間に接続された第１および第２の抵抗の直列回路と、第２のバイアス用ＦＥＴのソースと第１および第２の抵抗の接続点との間に接続された第３および第４の抵抗の直列回路と、第２のバイアス用ＦＥＴと第３および第４の直列回路との直列回路に並列に接続された第５の抵抗とからなり、可変減衰用ＦＥＴと第１および第２のバイアス用ＦＥＴのしきい値電圧が同一であって、第３および第４の抵抗の接続点の電位を前記可変減衰用ＦＥＴにソースバイアスとして与える。
【００２７】
本発明の減衰器においては、可変減衰用ＦＥＴのソースに与えられる第２のバイアス用ＦＥＴの電位印加部での電位は、第２のバイアス用ＦＥＴのドレイン電流によってソース抵抗に生じる電圧降下分を、第２のバイアス用ＦＥＴのソース電位から減じて得られる電位である。すなわち、可変減衰用ＦＥＴのソースバイアスは、第２のバイアス用ＦＥＴのしきい値電圧に応じて変化する。また、この第２のバイアス用ＦＥＴのソース電位は、第１のバイアス用ＦＥＴのソース電位がそのまま与えられる。すなわち、第１のバイアス用ＦＥＴのしきい値電圧によって変化するので、可変減衰用ＦＥＴのソースバイアスは、第１および第２のバイアス用ＦＥＴのしきい値電圧に応じて変化する。可変減衰用ＦＥＴおよびバイアス用ＦＥＴの特性がほぼ同様であるとすると、可変減衰用ＦＥＴのしきい値電圧が設計値からずれている時には、第１および第２のバイアス用ＦＥＴのしきい値電圧もこれと同様にずれており、これに応じて可変減衰用ＦＥＴのソースバイアスも変わることになる。このため、製造プロセスや温度変化に起因するＦＥＴのしきい値電圧のばらつきをソースバイアス回路によって補償することが可能になる。
【００２８】
また、本発明の減衰器では、制御電圧が変化することにより、第１のバイアス用ＦＥＴのゲート電位が変化する。また、ソース電位もゲート電位の変化の影響を受けるため変化する。第１のバイアス用ＦＥＴのソース電位が変化するため、第２のバイアス用ＦＥＴのゲート電位も変化し、第１のバイアス用ＦＥＴと同様にソース電位はゲート電位の変化の影響を受けて変化する。第２のバイアス用ＦＥＴのソース電位が可変減衰用ＦＥＴのソースに印加されるので、可変減衰用ＦＥＴのソース電位は、制御電圧の変化に応じて変化させることができ、制御感度の低減が可能である。
【００２９】
そして、上記減衰動作部は、入力信号の減衰を行い、出力部から増幅用ＦＥＴへ出力信号を送り出す。
【００３０】
また、上記第１のバイアス用ＦＥＴは、ゲートに制御電圧、ドレインに基準電圧が印加され、ソース電位が前記第２のバイアス用ＦＥＴのゲートに与えられる構成を有し、ゲート・ソース間電圧が第１のバイアス用ＦＥＴのしきい値電圧付近にバイアスされるように、ソース抵抗に４０ｋΩ以上の抵抗が接続されている。上記のように、第１のバイアス用ＦＥＴのゲート・ソース間電圧を第１のバイアス用ＦＥＴのしきい値電圧付近にバイアスしているのは、可変減衰用ＦＥＴのしきい値電圧の変動を適切に補償することができるようにするためである。このバイアス状態は、第１のバイアス用ＦＥＴのソース・ドレイン間には電流が流れない状態である。
【００３１】
また、上記第２のバイアス用ＦＥＴは、ソースに抵抗（ソース抵抗）を介して接続された電位印加部を備え、ドレインに基準電圧が印加されたものであり、上記電位印加部での電位が可変減衰用ＦＥＴのソースに与えられている。第２のバイアス用ＦＥＴについても第１のバイアス用ＦＥＴと同様にゲート・ソース間電圧が第２のバイアス用ＦＥＴのしきい値電圧付近にバイアスされるように、ソース抵抗の抵抗値が設定されている。上記のように、第２のバイアス用ＦＥＴのゲート・ソース間電圧を第２のバイアス用ＦＥＴのしきい値電圧付近にバイアスしているのは、可変減衰用ＦＥＴのしきい値電圧の変動を適切に補償することができるようにするためである。このバイアス状態は、第２のバイアス用ＦＥＴのソース・ドレイン間には電流が流れない状態である。
【００３２】
また、上記可変減衰用ＦＥＴと第１および第２のバイアス用ＦＥＴはワンチップで形成されている。
【００３３】
また、上記可変減衰用ＦＥＴは、そのゲートには制御電圧が印加され、第２のバイアス用ＦＥＴによってソースに与えられる電位との電位差により、可変減衰用ＦＥＴのオン抵抗を変化させることで高周波信号の減衰量を制御している。つまり、ゲート・ソース間の電位を変化させることで減衰量をコントロールしている。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３５】
図１は本発明の実施の形態に係る半導体集積回路装置で構成された減衰器の構成を示す回路図である。この減衰器は、図１に示すように、信号入力部である高周波信号入力端子１０と信号出力部である高周波信号出力端子１１とを接続する直列（シリーズ）の可変減衰用ＦＥＴ（電界効果トランジスタ）１３を有している。
【００３６】
可変減衰用ＦＥＴ１３は、ドレインが結合容量１４を介して高周波信号入力端子１０に接続され、ソースが結合容量１５を介して高周波信号出力端子１１に接続されている。また、制御電圧印加部となる制御電圧印加端子１２が、可変減衰用ＦＥＴ１３のゲートに抵抗１６を介して接続されている。
【００３７】
各結合容量１４，１５は直流電圧の印加を阻止し、抵抗１６は高周波信号の侵入を阻止する役割を果たしており、例えば１０ｋΩのような抵抗値の高いものが使用される。以上の構成で減衰動作を行う減衰動作部２７が構成されている。この部分は図２の従来例と略同じである。
【００３８】
ＩＮは入力信号、ＯＵＴは出力信号、Ｖｃｏｎｔは制御電圧である。
【００３９】
また、本実施の形態に係る減衰器では、従来例のように可変減衰用ＦＥＴ５のソースに抵抗８を介して固定の基準電圧Ｖｒｅｆを印加する代わりに、可変減衰用ＦＥＴ１３にソースバイアスを与えるためのソースバイアス回路２６を設けている。
【００４０】
このソースバイアス回路２６は、第１および第２のバイアス用ＦＥＴ１８，１９と抵抗２０，２１，２２,２３,２４および基準電圧印加端子１７とＧＮＤ端子２５とから構成されていて、可変減衰用ＦＥＴ１３のしきい値電圧のばらつきを補償する機能を有するものである。つまり、可変減衰用ＦＥＴ１３のしきい値電圧がばらついても、それにかかわらず、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）が一定となるようにするものである。そのためには、第１および第２のバイアス用ＦＥＴ１８，１９をしきい値電圧Ｖｔｈ付近にバイアスすることが必要である。
【００４１】
具体的に説明すると、基準電圧印加端子１７とＧＮＤ端子２５の間に、第１のバイアス用ＦＥＴ１８および抵抗２２，２３が直列に接続されている。また、第１のバイアス用ＦＥＴ１８および抵抗２２の直列回路に対して、第２のバイアス用ＦＥＴ１９および抵抗２０，２１の直列回路と、抵抗２４とが各々並列に接続されている。そして、第１のバイアス用ＦＥＴ１８のゲートに制御電圧印加端子１２が接続され、第１のバイアス用ＦＥＴ１８のソースが第２のバイアス用ＦＥＴ１９のゲートに接続されている。
【００４２】
また、第２のバイアス用ＦＥＴ１９のソースは抵抗（ソース抵抗）２０を介して可変減衰用ＦＥＴ１３のソースと接続されており、ｂ点（電圧印加部）での電位が可変減衰用ＦＥＴ１３のソースに印加されている。
【００４３】
以上のように構成された本実施の形態に係る減衰器について、その動作を説明する。
【００４４】
ただし、バイアス回路の各バイアス用ＦＥＴ１８，１９にはしきい値電圧付近の電圧がバイアスとして与えられるように、抵抗値が設計されていて、バイアス用ＦＥＴ１８，１９はオフの状態である。
【００４５】
ソースバイアス回路２６は、第１のバイアス用ＦＥＴ１８のソース電位が第２のバイアス用ＦＥＴ１９のゲートに与えられ、第２のバイアス用ＦＥＴ１９のソース電位が可変減衰用ＦＥＴ１３のソースに与えられる。
【００４６】
この減衰器においては、可変減衰用ＦＥＴ１３のソースに与えられる第２のバイアス用ＦＥＴ１９の電位印加部（ｂ点）での電位は、第２のバイアス用ＦＥＴ１９のドレイン電流によってソース抵抗２０に生じる電圧降下分を、第２のバイアス用ＦＥＴ１９のソース電位から減じて得られる電位である。すなわち、可変減衰用ＦＥＴ１３のソースバイアスは、第２のバイアス用ＦＥＴ１９のしきい値電圧に応じて変化する。また、この第２のバイアス用ＦＥＴ１９のソース電位は、第１のバイアス用ＦＥＴ１８のソース電位から第２のバイアス用ＦＥＴ１９のしきい値電圧を減じて得られる。そして、第１のバイアス用ＦＥＴ１８のソース電位は、第１のバイアス用ＦＥＴ１８のしきい値電圧によって変化するので、可変減衰用ＦＥＴ１３のソースバイアスは、第１および第２のバイアス用ＦＥＴ１８，１９のしきい値電圧に応じて変化する。
【００４７】
可変減衰用ＦＥＴ１３および第１および第２のバイアス用ＦＥＴ１８，１９の特性がほぼ同じであるとすると、可変減衰用ＦＥＴ１３のしきい値電圧が設計値からずれている時には、第１および第２のバイアス用ＦＥＴのしきい値電圧もこれと同様にずれており、これに応じて可変減衰用ＦＥＴ１３のソースバイアスも変わることになる。このため、製造プロセスや温度変化に起因する可変減衰用ＦＥＴ１３のしきい値電圧のばらつきをソースバイアス回路２６によって補償することが可能になる。
【００４８】
また、この減衰器では、制御電圧Ｖｃｏｎｔが変化することにより、第１のバイアス用ＦＥＴ１８のゲート電位が変化する。また、第１のバイアス用ＦＥＴ１８のソース電位もゲート電位の変化の影響を受けるため変化する。第１のバイアス用ＦＥＴ１８のソース電位が変化するため、第２のバイアス用ＦＥＴ１９のゲート電位も変化し、第１のバイアス用ＦＥＴ１８と同様にソース電位はゲート電位の変化の影響を受けて変化する。第２のバイアス用ＦＥＴ１８のソース電位が可変減衰用ＦＥＴ１３のソースに印加されるので、可変減衰用ＦＥＴ１３のソース電位は、制御電圧Ｖｃｏｎｔの変化に応じて変化させることができ、制御感度の低減が可能である。
【００４９】
そして、上記減衰動作部２６は、入力信号の減衰を行い、出力部から後段の増幅用ＦＥＴ（図示せず）へ出力信号を送り出す。
【００５０】
また、上記第１のバイアス用ＦＥＴ１８は、ゲートに制御電圧Ｖｃｏｎｔ、ドレインに基準電圧Ｖｒｅｆが印加され、ソース電位が第２のバイアス用ＦＥＴ１９のゲートに与えられる構成を有し、ゲート・ソース間電圧が第１のバイアス用ＦＥＴのしきい値電圧付近にバイアスされるように、ソース抵抗に４０ｋΩ以上の抵抗が接続されている。このとき、第１および第２のバイアス用ＦＥＴ１８はそれぞれオフとなる状態である。
【００５１】
以下、数式を用いてさらに詳しく説明する。
【００５２】
図１より、制御電圧をＶｃｏｎｔ、可変減衰用ＦＥＴ１３および第１および第２のバイアス用ＦＥＴ１８，１９のしきい値電圧をすべてＶｔｈ（同一の値）とすると、ａ点の電位つまり第１のバイアス用ＦＥＴ１８のソース電位Ｖｓ１８は、
Ｖｓ１８＝Ｖｃｏｎｔ−Ｖｔｈ ・・・（４）
と表される。
【００５３】
つぎに、第２のバイアス用ＦＥＴ１９のソース電位Ｖｓ１９を求めると、
【００５４】
ここで、抵抗２０の抵抗値をＲ２０、抵抗２１の抵抗値をＲ２１、ｃ点の電位をＶｓｓとして、可変減衰用ＦＥＴのソースに与えられるｂ点の電位Ｖｓｃを求めると、
Ｖｓｃ＝｛Ｒ２１/（Ｒ２０＋Ｒ２１）｝×（Ｖｓ１９−Ｖｓｓ）＋Ｖｓｓ
となる。ここで、電圧Ｖｓｓは次式で表され、しきい値電圧Ｖｔｈの影響を受けない。
【００５５】
Ｖｓｓ＝｛（Ｒ２３／（Ｒ２３＋Ｒ２４）｝・Ｖｒｅｆ
ここで、基準電圧Ｖｒｅｆが可変減衰用ＦＥＴ１３に対して与える影響について説明する。同じ制御電圧Ｖｃｏｎｔで考えた場合、基準電圧Ｖｒｅｆが変化すれば、基準電圧Ｖｒｅｆの変化前と比べて減衰量が変化する。これは、基準電圧Ｖｒｅｆに対してオン抵抗が略Ｓ字状に変化するからである。基準電圧Ｖｒｅｆとオン抵抗との関係については、基準電圧Ｖｒｅｆを上げると、可変減衰用ＦＥＴ１３のオン抵抗も上がり、減衰量が増加し、逆に基準電圧Ｖｒｅｆを下げると、オン抵抗も下がり、減衰量が減少する。
【００５６】
ここで、例として、Ｒ２０＝Ｒ２１であるとすると、
【００５７】
可変減衰用ＦＥＴ１３には、上記（２）式を用いることができ、いま、（２）式のＶｒｅｆに相当する電位が、図１の状態の電位Ｖｓｃである。したがって、（２）式は、
Ｖｃｏｎｔ（ＯＦＦ）＝Ｖｓｓ ・・・（７）
となる。
【００５８】
（７）式では、右辺にＶｔｈの項がない。このことは、可変減衰用ＦＥＴ１３と第１および第２のバイアス用ＦＥＴ１８，１９のしきい値電圧Ｖｔｈが変化しても、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、その影響を受けないことを意味する。すなわち、製造プロセスや温度変化に起因する可変減衰用ＦＥＴ１３のしきい値電圧Ｖｔｈがばらついても、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、各半導体集積回路装置において均一になる。
【００５９】
ここで、可変減衰用ＦＥＴ１３のしきい値電圧Ｖｔｈがばらついても、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）は、各半導体集積回路装置において均一になることを図６を参照して説明する。図６は、温度変化による制御電圧Ｖｃｏｎｔ（ＯＦＦ）、電圧Ｖｓｃおよびしきい値電圧Ｖｔｈの変化を示している。電圧Ｖｓｃは（６）式より、しきい値電圧Ｖｔｈの影響を受ける。しかしながら、このときの電圧Ｖｓｃはしきい値電圧Ｖｔｈの動きをキャンセルする方向にバイアスされる。それを図示したものが図６である。このようなしきい値電圧補償を可能にするためには、バイアス用ＦＥＴ１８，１９をそれぞれしきい値電圧付近にバイアスしておくことが必要となる。このようなバイアスを与えることができるように、抵抗２０，２１，２２の抵抗値が設定されている。
【００６０】
以上の動作により、しきい値電圧Ｖｔｈの変化によるＶｃｏｎｔ（ＯＦＦ）の値が補償され、一定となる。これを数式で表したのが、式（７）である。
【００６１】
また、同様にして、（３）式においても、（６）式を用いて書き換えると、
Ｖｃｏｎｔ（ＯＮ）＝Ｖｓｓ＋０．６ ・・・（８）
となる。
【００６２】
（８）式においても、（７）式と同様に右辺にＶｔｈの項がない。したがって、可変減衰用ＦＥＴ１３がちょうどオンとなる制御電圧Ｖｃｏｎｔ（ＯＮ）も、しきい値電圧Ｖｔｈの影響を受けず各半導体集積回路装置において均一になる。
【００６３】
また、図３に示すように、可変減衰用ＦＥＴ１３のオン抵抗が変化する制御電圧Ｖｃｏｎｔの範囲も０．６Ｖと大きくなり、制御感度を小さくすることができる。これは、制御電圧が可変減衰用ＦＥＴ１３のゲート電位だけでなく、ソース電位にも影響を与えるからである。図３は、しきい値電圧のばらつきの制御電圧への影響がないことも示している。つまりしきい値電圧Ｖｔｈの変化にかかわらず、電圧Ｖｃｏｎｔ（ＯＦＦ）が同一であることを示している。
【００６４】
なお、オン抵抗が変化する制御電圧Ｖｃｏｎｔの範囲は、上記の実施の形態では、従来例の２倍の０．６Ｖであったが、抵抗２０，２１の分圧比を変えると、それに伴って変化する。しかし、これは、制御電圧Ｖｃｏｎｔの範囲が従来例の２倍まである。
【００６５】
つぎに、制御電圧の範囲について説明する。減衰量は変わらないので、制御電圧の範囲は、カーブの傾きで決まる。制御カーブの動き出しのポイントを変化させるのであれば、抵抗Ｒ２３，Ｒ２４の分割比を変えるか、基準電圧Ｖｒｅｆを変えるかのいずれかである。しかし、この場合は、制御の始点を変えるだけで制御範囲としては変わらない。
【００６６】
上記の説明では、可変減衰用ＦＥＴ１３のしきい値電圧ＶｔｈがΔＶｔｈだけ変化したとき、第１および第２のバイアス用ＦＥＴ１８，１９のしきい値電圧Ｖｔｈも同じΔＶｔｈだけ変化するものとして（７），（８）式を導出している。実際には、第１および第２のバイアス用ＦＥＴ１８，１９を可変減衰用ＦＥＴ１３と同一プロセスによってワンチップに製造し、かつ、レイアウト上において可変増幅用ＦＥＴ１３の近傍に設ければ、可変減衰用ＦＥＴ１３と第１および第２のバイアス用ＦＥＴ１８，１９の特性をほぼ同一にすることができ、最良の状態とすることが可能である。
【００６７】
そして、ソースバイアス回路２６によって大きな補償効果を得るためには、抵抗２０の抵抗値Ｒ２０と抵抗２１の抵抗値Ｒ２１とをほぼ等しくすればよい。従って、大きな補償効果を得るための抵抗値の設定が容易である。また、この二つの抵抗値は、消費電力の面から１０ｋΩ以上が好ましい。
【００６８】
上記の抵抗Ｒ２３，Ｒ２４については、電圧Ｖｓｓとして必要な電位に応じて分割比が変わる。大前提として、電圧Ｖｓｓがあまり変化しないことが好ましいので、抵抗Ｒ２３については抵抗Ｒ２２からの電流の流れ込みを考えると小さい方がよい。これは電流一定と考えた場合、抵抗が小さい方が電圧変化量も小さいからである。値としては、抵抗Ｒ２３は、抵抗Ｒ２２の１／４〜１／２程度であり、差が大きいほど好ましい。
【００６９】
以上のように、本実施の形態によると、可変減衰用ＦＥＴ１３がちょうどオフとなる制御電圧Ｖｃｏｎｔ（ＯＦＦ）およびちょうどオンとなる制御電圧Ｖｃｏｎｔ（ＯＮ）は、そのしきい値電圧Ｖｔｈの影響を受けない。また、オン抵抗が変化する制御電圧Ｖｃｏｎｔの範囲も大きくすることができ、制御感度を小さくすることができる。この結果、通信・映像等の高周波信号の制御を行う際に、製造プロセスや温度変化に起因するしきい値電圧の影響を受けず、かつ、より細かな精度での可変減衰動作が可能となる。
【００７０】
【発明の効果】
以上のように、本発明の減衰器によれば、製造プロセスおよび温度変化に起因するしきい値電圧のばらつきを、ソースバイアス回路によって補償することが可能になる。したがって、減衰動作部の動作特性を一定にすることができる。
【００７１】
また、制御感度を低くして、より細かな精度で可変減衰動作が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る減衰器の構成を示す回路図である。
【図２】従来の減衰器の構成を示す回路図である。
【図３】本発明の実施の形態に係る減衰器の動作を示す特性図である。
【図４】従来の減衰器の動作を示す特性図である。
【図５】減衰器の制御感度を説明する特性図である。
【図６】本発明の実施の形態における電圧Ｖｃｏｎｔ（ＯＦＦ），Ｖｓｃ，Ｖｔｈの温度特性図である。
【図７】従来例における電圧Ｖｃｏｎｔ（ＯＦＦ），Ｖｒｅｆ，Ｖｔｈの温度特性図である。
【符号の説明】
１ 高周波信号入力端子
２ 高周波信号出力端子
３ 制御電圧印加端子
４ 基準電圧印加端子
５ 可変減衰用ＦＥＴ
６ 結合容量
７ 結合容量
８ 抵抗
９ 抵抗
１０ 高周波信号入力端子
１１ 高周波信号出力端子
１２ 制御電圧印加端子
１３ 可変減衰用ＦＥＴ
１４ 結合容量
１５ 結合容量
１６ 抵抗
１７ 基準電圧印加端子
１８ 第１のバイアス用ＦＥＴ
１９ 第２のバイアス用ＦＥＴ
２０ 抵抗
２１ 抵抗
２２ 抵抗
２３ 抵抗
２４ 抵抗
２５ ＧＮＤ端子
２６ ソースバイアス回路
２７ 減衰動作部
Claims (2)
- 高周波信号入力端子が第１の結合容量を介してドレインに接続され、ソースが第２の結合容量を介して高周波信号出力端子に接続される可変減衰用ＦＥＴを有し、ゲートに与えられる制御電圧とソースに与えられるソースバイアスとの変化による前記可変減衰用ＦＥＴの可変抵抗動作によって前記信号入力部から入力される入力信号を減衰させて前記信号出力部より出力する減衰動作部と、前記可変減衰用ＦＥＴに前記ソースバイアスを与えるためのソースバイアス回路とを備え、
前記ソースバイアス回路は、ドレインに基準電圧が印加されるとともにゲートに前記制御電圧が印加される第１のバイアス用ＦＥＴと、ドレインに前記基準電圧が印加されるとともにゲートに前記第１のバイアス用ＦＥＴのソースが接続される第２のバイアス用ＦＥＴと、前記第１のバイアス用ＦＥＴのソースとグランド端子との間に接続された第１および第２の抵抗の直列回路と、前記第２のバイアス用ＦＥＴのソースと前記第１および第２の抵抗の接続点との間に接続された第３および第４の抵抗の直列回路と、前記第２のバイアス用ＦＥＴと前記第３および第４の直列回路との直列回路に並列に接続された第５の抵抗とからなり、
前記可変減衰用ＦＥＴと前記第１および第２のバイアス用ＦＥＴのしきい値電圧が同一であって、
前記第３および第４の抵抗の接続点の電位を前記可変減衰用ＦＥＴにソースバイアスとして与えることを特徴とする減衰器。 - 可変減衰用ＦＥＴと第１および第２のバイアス用ＦＥＴはワンチップで形成されている請求項１記載の減衰器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171433A JP3853612B2 (ja) | 2001-06-06 | 2001-06-06 | 減衰器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001171433A JP3853612B2 (ja) | 2001-06-06 | 2001-06-06 | 減衰器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002368562A JP2002368562A (ja) | 2002-12-20 |
| JP3853612B2 true JP3853612B2 (ja) | 2006-12-06 |
Family
ID=19013201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001171433A Expired - Fee Related JP3853612B2 (ja) | 2001-06-06 | 2001-06-06 | 減衰器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3853612B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4223350B2 (ja) | 2003-08-19 | 2009-02-12 | パナソニック株式会社 | 補聴器 |
| US7340229B2 (en) * | 2004-08-20 | 2008-03-04 | Matsushita Electric Industrial Co., Ltd. | High frequency amplification circuit and mobile communication terminal using the same |
| WO2007125895A1 (ja) * | 2006-04-27 | 2007-11-08 | Nec Corporation | 増幅回路 |
| JP2008078898A (ja) * | 2006-09-20 | 2008-04-03 | Matsushita Electric Ind Co Ltd | 可変減衰回路 |
| JP4899992B2 (ja) * | 2007-03-30 | 2012-03-21 | ソニー株式会社 | フロントエンド集積回路 |
| WO2016147243A1 (ja) * | 2015-03-13 | 2016-09-22 | 株式会社日立製作所 | パワーモジュール，電力変換装置，および車両用駆動装置 |
| KR102422519B1 (ko) * | 2019-04-10 | 2022-07-19 | 클로스드-업 조인트-스톡 컴파니 드라이브 | 전자 제어 저항기 |
-
2001
- 2001-06-06 JP JP2001171433A patent/JP3853612B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002368562A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279998B2 (en) | Voltage-controlled oscillator | |
| US7567126B2 (en) | Variable gain amplifier and control method thereof | |
| US20050088153A1 (en) | Constant voltage power supply circuit | |
| US7573322B2 (en) | Line regulator with high bandwidth (BW) and high power supply rejection ratio (PSRR) and wide range of output current | |
| WO2006019486A2 (en) | Voltage regulator with adaptive frequency compensation | |
| JPH09260957A (ja) | 半導体増幅回路 | |
| US20060208802A1 (en) | Amplifier circuit with reduced temperature dependence of the gain | |
| US7224230B2 (en) | Bias circuit with mode control and compensation for voltage and temperature | |
| US10353421B2 (en) | Current mirror device and related amplifier circuit | |
| US5675290A (en) | Microwave amplifier circuit | |
| JP3853612B2 (ja) | 減衰器 | |
| US8183914B2 (en) | Constant Gm circuit and methods | |
| US7495939B2 (en) | Ripple filter circuit | |
| US7068090B2 (en) | Amplifier circuit | |
| JP4401776B2 (ja) | 自動バイアス供給源調節機構を有する可変利得増幅器 | |
| US10771056B2 (en) | Switch circuit and high-speed multiplexer-demultiplexer | |
| JP2004304330A (ja) | 周波数特性可変増幅回路及び半導体集積回路装置 | |
| JP3790704B2 (ja) | 高周波信号用トランジスタの位相調整回路、及び、半導体集積回路 | |
| US6657507B2 (en) | Active on-die integrated resistance circuit for real time clock (RTC) oscillators | |
| JP3216808B2 (ja) | 可変減衰器 | |
| KR100983124B1 (ko) | 문턱전압 조절형 전압 제어 발진기 | |
| US7852967B2 (en) | Automatic power output control circuit | |
| CN111466079A (zh) | 场效应晶体管组件以及用于调整场效应晶体管的漏极电流的方法 | |
| KR200211739Y1 (ko) | 전력증폭용 에프이티(fet)의 게이트 바이어스 회로 | |
| JP5566583B2 (ja) | 電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060906 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |