CN115412034A - 一种启动电路装置、滤波器以及接收机 - Google Patents

一种启动电路装置、滤波器以及接收机 Download PDF

Info

Publication number
CN115412034A
CN115412034A CN202110646900.3A CN202110646900A CN115412034A CN 115412034 A CN115412034 A CN 115412034A CN 202110646900 A CN202110646900 A CN 202110646900A CN 115412034 A CN115412034 A CN 115412034A
Authority
CN
China
Prior art keywords
transistor
comparator
comparison module
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110646900.3A
Other languages
English (en)
Other versions
CN115412034B (zh
Inventor
徐利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dixin Technology Co ltd
Original Assignee
Hangzhou Dixin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dixin Technology Co ltd filed Critical Hangzhou Dixin Technology Co ltd
Publication of CN115412034A publication Critical patent/CN115412034A/zh
Application granted granted Critical
Publication of CN115412034B publication Critical patent/CN115412034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1018—Means associated with receiver for limiting or suppressing noise or interference noise filters connected between the power supply and the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种启动电路装置、滤波器以及接收机，启动电路装置包括应用于滤波器，滤波器包括顺次连接的全差分运算放大器和共模反馈电路装置，其特征在于，启动电路装置包括第一启动输入端、第二启动输入端、第一启动输出端以及第二启动输出端；第一启动输入端与全差分运算放大器的第一放大输入端连接，第二启动输入端与全差分运算放大器的第二放大输入端连接，第一启动输出端与第一放大输入端连接，第二启动输出端与第二放大输入端连接；启动电路装置用于在全差分运算放大器启动期间，将接收到的输入电压调整至目标电压，输出目标电压至全差分运算放大器，以使全差分运算放大器在目标电压中工作。有效提高了全差分运算放大器启动期间的稳定性。

Description

一种启动电路装置、滤波器以及接收机
技术领域
本申请涉及通信技术领域，具体涉及一种启动电路装置、滤波器以及接收机。
背景技术
传统的接收机从天线接收射频信号，射频信号可以依次经过印刷电路板(PCB)上的带通滤波器或低通滤波器、匹配网络(MN)、低噪声放大器(LNA)、混频器、带通滤波器、模数转换器(ADC)以及数字解调器，得到所需要的信号。其中，带通滤波器包括全差分运算放大器和共模反馈。通常情况下，希望全差分运算放大器工作在静态工作点，例如，放大器的输入电压和输出电压的值固定在预设值。利用共模反馈电路来稳定全差分运算放大器的静态工作点，即将放大器输入的共模电压和输出的共模电压的值固定在预设值。然而，共模反馈电路不仅耗电量大，而且在上电时共模反馈电路导致全差分运算放大器工作的静态工作点并不能很好的稳定在预设值，可能高于或低于预设值，此时全差分运算放大器处于不工作的状态，导致全差分运算放大器的工作稳定性较差。
发明内容
本申请提供一种启动电路装置、滤波器以及接收机，以解决现有技术中的一个或多个技术问题。
第一方面，本实施方式提供了一种启动电路装置，应用于滤波器，滤波器包括顺次连接的全差分运算放大器和共模反馈电路装置，启动电路装置包括第一启动输入端、第二启动输入端、第一启动输出端以及第二启动输出端；第一启动输入端与全差分运算放大器的第一放大输入端连接，第二启动输入端与全差分运算放大器的第二放大输入端连接，第一启动输出端与第一放大输入端连接，第二启动输出端与第二放大输入端连接；
启动电路装置用于在全差分运算放大器启动期间，将接收到的输入电压调整至目标电压，输出目标电压至全差分运算放大器，以使全差分运算放大器在目标电压中工作。
在一种实施方式中，启动电路装置包括第一电阻器、第二电阻器、比较器、第一晶体管以及第二晶体管；
第一电阻器的一端作为第一启动输入端，第二电阻器的一端作为第二启动输入端，第一电阻器的另一端和第二电阻器的另一端相连于比较器的输入端，比较器的输出端连接至第一晶体管的栅极以及第二晶体管的栅极；
第一晶体管的栅极以及第二晶体管的栅极相互连接，第一晶体管的漏极作为第一启动输出端，第二晶体管的漏极作为第二启动输出端，第二晶体管的源极和第一晶体管的源极接地或VDD；
比较器的输入端用于接收输入电压的平均值，输入电压的平均值是输入电压经过第一电阻器和第二电阻器分压之后得到的；比较器的输出端用于根据输入电压的平均值和阈值电压的比较结果，输出高电平或低电平；
第一晶体管和第二晶体管，用于根据高电平或低电平将输入电压的平均值上拉或下拉至目标电压；其中，阈值电压大于或等于目标电压。
在一种实施方式中，比较器的输出端用于在比较结果为输入电压的平均值大于阈值电压的情况下，输出高电平；
第一晶体管和第二晶体管均为NMOS管，用于接收高电平之后导通，将输入电压的平均值下拉至目标电压。
在一种实施方式中，比较器的输出端用于在输入电压的平均值下拉至目标电压，且输入电压的平均值小于或等于阈值电压的情况下，输出低电平；
第一晶体管和第二晶体管用于接收低电平后关断，以使全差分运算放大器工作在目标电压。
在一种实施方式中，比较器的输出端用于在输入电压的平均值小于阈值电压的情况下，输出低电平；
第一晶体管和第二晶体管均为PMOS管，用于接收低电平后导通，将输入电压的平均值上拉至目标电压。
在一种实施方式中，比较器包括：第三晶体管、第四晶体管、第五晶体管以及第六晶体管；
比较器的第三晶体管的栅极和比较器的第四晶体管的栅极相连，作为比较器的输入端；比较器的第三晶体管的漏极与比较器的第四晶体管的漏极相连至第一连接点；比较器的第三晶体管的源极与比较器的第五晶体管的源极连接；比较器的第四晶体管的源极接地；
比较器的第五晶体管的栅极和比较器的第六晶体管的栅极相连至第二连接点，第一连接点与第二连接点连接；比较器的第五晶体管的漏极与比较器的第六晶体管的漏极相连，作为比较器的输出端；比较器的第六晶体管的源极接地。
在一种实施方式中，比较器包括比较模块和参考电压源，参考电压源提供阈值电压；
比较模块包括第一比较输入端和第二比较输入端；第一比较输入端作为比较器的输入端，第二比较输入端与参考电压源的一端连接，参考电压源的另一端接地；比较模块的输出端作为比较器的输出端，比较模块的输出端分别与第一晶体管的栅极、第二晶体管的栅极连接。
在一种实施方式中，比较模块包括第七晶体管、第八晶体管、第九晶体管、第十晶体管以及第十一晶体管；
比较模块的第七晶体管的栅极作为第一比较输入端，比较模块的第八晶体管的栅极作为第二比较输入端，比较模块的第七晶体管的源极与比较模块的第八晶体管的源极相连并接地；
比较模块的第七晶体管的漏极与比较模块的第九晶体管的漏极连接，比较模块的第八晶体管的漏极与比较模块的第十晶体管的漏极连接，比较模块的第九晶体管的漏极与比较模块的第九晶体管的栅极连接，比较模块的第九晶体管的栅极与比较模块的第十晶体管的栅极连接；
比较模块的第九晶体管的源极、比较模块的第十晶体管的源极、比较模块的第十一晶体管的源极连接，比较模块的第十一晶体管的栅极与比较模块的第十晶体管的漏极连接，比较模块的第十一晶体管的漏极作为比较模块的输出端，且比较模块的第十一晶体管的漏极接地。
第二方面，本实施方式提供了一种滤波器，包括至少一个如上所述的启动电路装置。
第三方面，本实施方式提供了一种接收机，包括至少一个如上所述的滤波器。
本申请采用上述技术方案，具有如下优点：在全差分运算放大器启动期间，共模反馈电路装置处于低功耗，无法将全差分运算放大的工作电压固定在目标电压的情况下，通过启动电路装置接收输入电压，并将输入电压调整至目标电压，使得全差分运算放大器工作在目标电压，有效提高了全差分运算放大器启动期间的稳定性。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本申请进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本申请公开的一些实施方式，而不应将其视为是对本申请范围的限制。附图用于更好地理解本方案，不构成对本申请的限定。其中：
图1绘示本申请实施例提供的一种滤波器的结构示意图；
图2绘示本申请实施例提供的一种全差分运算放大器的结构示意图；
图3绘示本申请实施例提供的一种启动电路装置的结构示意图；
图4绘示本申请实施例提供的另一种启动电路装置的结构示意图；
图5绘示本申请实施例提供的一种比较器的结构示意图；
图6绘示本申请实施例提供的另一种比较器的结构示意图；
图7绘示本申请实施例提供的一种比较模块的结构示意图；
图8绘示本申请实施例提供的一种接收机示意图。
附图标记说明：
图1：
启动电路装置10：
第一启动输入端110、第二启动输入端120、第一启动输出端130、第二启动输出端140；
全差分运算放大器20：
第一放大输入端210、第二放大输入端220、第一放大输出端230、第二放大输出端240；
共模反馈电路装置30：
第一反馈电阻器310、第二反馈电阻器320、共模反馈比较器330。
图3，启动电路装置10包括：
第一电阻器11、第二电阻器12；
比较器13、比较器的输入端131、比较器的输出端132；
第一晶体管14、第二晶体管15。
图4，启动电路装置10包括：
第一电阻器11、第二电阻器12；
比较器13、比较器的输入端131、比较器的输出端132；
第一晶体管14’、第二晶体管15’。
图5，比较器13包括：
第三晶体管133、第四晶体管134、第五晶体管135、第六晶体管136；
第一连接点A、第二连接点B。
图6，比较器13包括：
比较模块137、第一比较输入端138、第二比较输入端138’、参考电压源139。
图7，比较模块137包括：
第七晶体管1371、第八晶体管1372、第九晶体管1373、第十晶体管1374、第十一晶体管1375。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本申请的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示，滤波器包括全差分运算放大器20和共模反馈电路装置30。
全差分运算放大器20包括第一放大输入端210、第二放大输入端220、第一放大输出端230以及第二放大输出端240。在第一放大输入端210和第一放大输出端230的两端并联一电阻，同时可以在此电阻的两端并联一电容，第二放大输入端220和第二放大输出端240的两端并联另一电阻，同时可以在此电阻的两端并联另一电容。第一放大输出端230和第二放大输出端240连接共模反馈电路装置30。
共模反馈电路装置30包括第一反馈电阻器310、第二反馈电阻器320以及共模反馈比较器330。第一反馈电阻器310的一端连接第一放大输出端230，第二反馈电阻器320的一端连接第二放大输出端240，第一反馈电阻器310的另一端和第二反馈电阻器320的另一端相连于共模反馈比较器330的正输入端，共模反馈比较器330的负输入端用于输入目标电压，共模反馈比较器330的输出端与全差分运算放大器20的一个控制端连接，控制端用于将全差分运算放大器20的工作电压稳定在目标电压。
第一放大输入端210和第二放大输入端220接收的输入电压为共模输入电压，第一放大输出端230和第二放大输出端240得到的输出电压为共模输出电压，共模输出电压等于共模输入电压。当共模反馈电路装置30的功能较强(耗电量较大)的情况下，通过共模反馈电路装置30能够将共模输入电压稳定在目标电压。然而，当滤波器启动(上电)期间，即全差分运算放大器20在启动(上电)期间时，共模反馈电路装置30的功能较差(耗电量较小)，共模反馈电路装置30不能将共模输入电压稳定在目标电压，导致全差分运算放大器20的工作稳定性较差。
为了解决上述问题，本实施例提出了在全差分运算放大器20的输入端连接启动电路装置10，利用启动电路装置10将共模输入电压调整至目标电压，以使全差分运算放大器20稳定工作在目标电压中，有效提高全差分运算放大器20的工作稳定性。
在一种具体实施方式中，如图1所示，提供了一种启动电路装置10，应用于滤波器，启动电路装置10包括：第一启动输入端110、第二启动输入端120、第一启动输出端130以及第二启动输出端140；第一启动输入端110与全差分运算放大器20的第一放大输入端210连接，第二启动输入端120与全差分运算放大器20的第二放大输入端220连接，第一启动输出端130与第一放大输入端210连接，第二启动输出端140与第二放大输入端220连接；
启动电路装置10用于在全差分运算放大器20启动期间，将接收到的输入电压调整至目标电压，输出目标电压至全差分运算放大器，以使全差分运算放大器20在目标电压中工作。
一种示例中，第一启动输入端110和第二启动输入端120均用于接收输入电压；第一启动输出端130和第二启动输出端140均用于将输入电压调整后得到的目标电压输出至全差分运算放大器20。
图2示出了全差分运算放大器20的内部结构，如果全差分运算放大器20的内部结构中，第一放大输入端210和第二放大输入端220均为PMOS管的栅极的情况下，全差分运算放大器20在启动期间，输入电压为1v时，PMOS管关断，全差分运算放大器20中无电流通过，导致全差分运算放大器20停止工作，不再具有运放功能。利用启动电路装置10将输入电压下拉至目标电压0.5v。目标电压0.5v输入至第一放大输入端210和第二放大输入端220时，PMOS管打开，全差分运算放大器20中有电流通过，使得全差分运算放大器20稳定工作在目标电压0.5v。利用全差分运算放大器20能够得到较大的增益。类似的，如果全差分运算放大器20的内部结构中，第一放大输入端210和第二放大输入端220均为NMOS管的栅极(并未有附图示出)，当全差分运算放大器20在启动期间，输入电压为0.2v时，NMOS管关断，全差分运算放大器20中无电流通过，导致全差分运算放大器20停止工作。利用启动电路装置10将0.2v的输入电压上拉至目标电压0.5v。将0.5v的目标电压输入至全差分运算放大器20的第一放大输入端210和第二放大输入端220，NMOS管打开，全差分运算放大器20中有电流通过，使得全差分运算放大器20稳定工作在目标电压0.5v，利用全差分运算放大器20能够得到较大的增益。
本实施方式中，在全差分运算放大器20启动期间，共模反馈电路装置30处于低功耗，无法将全差分运算放大器20的工作电压稳定在目标电压的情况下，通过启动电路装置10将接收的输入电压调整至目标电压，使得全差分运算放大器20工作在目标电压，有效提高了全差分运算放大器20启动期间的稳定性。
在一种实施方式中，如图3所示，启动电路装置10包括第一电阻器11、第二电阻器12、比较器13、第一晶体管14以及第二晶体管15；
第一电阻器11的一端作为第一启动输入端110，第二电阻器12的一端作为第二启动输入端120，第一电阻器11的另一端和第二电阻器12的另一端相连于比较器的输入端131，比较器的输出端132连接至第一晶体管14的栅极以及第二晶体管15的栅极；
第一晶体管14的栅极以及第二晶体管15的栅极相互连接，第一晶体管14的漏极作为第一启动输出端130，第二晶体管15的漏极作为第二启动输出端140，第一晶体管14的源极和第二晶体管15的源极接地或VDD；
比较器的输入端131用于接收输入电压的平均值，输入电压的平均值是输入电压经过第一电阻器11和第二电阻器12分压之后得到的；比较器的输出端132用于根据输入电压的平均值和阈值电压的比较结果，输出高电平或低电平；
第一晶体管14和第二晶体管15，用于根据高电平或低电平将输入电压的平均值上拉或下拉至目标电压；其中，阈值电压大于或等于目标电压。
一种示例中，启动电路装置10中，输入电压经过第一电阻器11和第二电阻器12分压后，得到输入电压的平均值。输入电压的平均值输入至比较器13中，比较器13可以将输入电压的平均值与阈值电压进行比较。如果比较结果为输入电压的平均值(如，1v)大于阈值电压(如，0.6v)，则启动电路装置10将输入电压的平均值下拉至目标电压(如，0.5v)。如果比较结果为输入电压的平均值(如，0.2v)小于阈值电压(如，0.6v)，则启动电路装置10将输入电压的平均值上拉至目标电压(如，0.5v)。然后，第一启动输出端130和第二启动输出端140将目标电压输出至全差分运算放大器20中，使得全差分运算放大器20稳定工作在目标电压。
目标电压是全差分运算放大器20的稳定工作电压。考虑到角偏差(cornervariation)和温度偏差(temprature variation)对全差分运算放大器20中晶体管的影响，全差分运算放大器20的实际电压可能会大于目标电压，因此，考虑到实际情况，阈值电压可以设置为大于目标电压，提高启动电路装置10对输入电压调整的准确性。例如，设置目标电压为0.5v，在角偏差和温度偏差的影响下，全差分运算放大器20的实际电压可能为0.6v，所以，阈值电压可以设置为0.6v。
需要指出的是，附图3中，第一晶体管14和第二晶体管15可以是NMOS晶体管，也可以将NMOS晶体管替换为PMOS晶体管，如图4所示，第一晶体管14’和第二晶体管15’可以是PMOS晶体管，均在本实施例的保护范围内。
在一种实施方式中，比较器的输出端132用于在比较结果为输入电压的平均值大于阈值电压的情况下，输出高电平；
第一晶体管14和第二晶体管15均为NMOS管，用于接收高电平之后导通，将输入电压的平均值下拉至目标电压。
在一种实施方式中，比较器的输出端132用于在输入电压的平均值下拉至目标电压，且输入电压的平均值小于或等于阈值电压的情况下，输出低电平；
第一晶体管14和第二晶体管15用于接收所述低电平后关断，以使全差分运算放大器20工作在目标电压。
一种示例中，如图3所示，输入电压的平均值大于阈值电压时，比较器13输出高电平。第一晶体管14和第二晶体管15均为NMOS管，第一晶体管14和第二晶体管15接收高电平后导通，将输入电压的平均值下拉至目标电压。在输入电压的平均值下拉至目标电压，且输入电压的平均值小于或等于阈值电压时，比较器的输出端132输出低电平。第一晶体管14和第二晶体管15接收低电平后关断，以使全差分运算放大器20工作在目标电压。
在一种实施方式中，比较器的输出端132用于在输入电压的平均值小于阈值电压的情况下，输出低电平；
第一晶体管14’和第二晶体管15’均为PMOS管，用于接收低电平后导通，将输入电压的平均值上拉至目标电压。
一种示例中，如图4所示，输入电压的平均值小于阈值电压时，比较器13输出低电平。第一晶体管14’和第二晶体管15’均为PMOS管，第一晶体管14’和第二晶体管15’接收低电平后导通，将输入电压的平均值上拉至目标电压。当输入电压的平均值上拉至目标电压后，比较器13输出高电平，第一晶体管14’和第二晶体管15’接收高电平后关断，使得全差分运算放大器20稳定工作在目标电压。
在一种具体实施方式中，如图5所示，比较器13包括：第三晶体管133、第四晶体管134、第五晶体管135以及第六晶体管136；
比较器13的第三晶体管133的栅极和比较器13的第四晶体管134的栅极相连，作为比较器的输入端131；比较器13的第三晶体管133的漏极与比较器13的第四晶体管134的漏极相连至第一连接点A；比较器13的第三晶体管133的源极与比较器13的第五晶体管135的源极连接；比较器13的第四晶体管134的源极接地；
比较器13的第五晶体管135的栅极和比较器13的第六晶体管136的栅极相连至第二连接点B，第一连接点A与第二连接点B连接；比较器13的第五晶体管135的漏极与比较器13的第六晶体管136的漏极相连，作为比较器的输出端132；第六晶体管136的源极接地。
一种示例中，第三晶体管133可以为PMOS晶体管，第四晶体管134可以为NMOS晶体管，第五晶体管135可以为PMOS晶体管，第六晶体管136可以为NMOS晶体管。第三晶体管133和第四晶体管134以及二者的连接关系构成了第一反相器，第五晶体管135和第六晶体管136以及二者的连接关系构成了第二反相器。
第三晶体管133的栅极与第四晶体管134的栅极相连形成的比较器的输入端131(第一反相器的输入端)用于接收输入电压的平均值，当输入电压的平均值由0升高到阈值电压(例如，0.6v)之前，第三晶体管133打开，第四晶体管134关断，第一连接点A(第一反相器的输出端)输出高电平。第二连接点B(第二反相器的输入端)输入高电平，第五晶体管135的漏极与第六晶体管136的漏极相连形成比较器的输出端132(第二反相器的输出端)输出低电平。比较器输出低电平，第一晶体管14和第二晶体管15接收低电平后关断，以使全差分运算放大器20工作在目标电压。
当输入电压的平均值升高为0.6(阈值电压)甚至大于(阈值电压)的时候，第三晶体管133关断，第四晶体管134打开，第一连接点A(第一反相器的输出端)输出低电平。第二连接点B(第二反相器的输入端)输入低电平，第五晶体管135的漏极与第六晶体管136的漏极相连形成的比较器的输出端132(第二反相器的输出端)，输出高电平。第一晶体管14和第二晶体管15接收高电平后导通，将大于或等于阈值电压的输入电压下拉至目标电压，使得全差分运算放大器20工作在目标电压。
本实施方式中，比较器13的结构简单，缩小启动电路装置10的整体面积，静止状态下无电流通过，无需提供额外的阈值电压，降低了启动电路装置10的功耗。
在另一种具体实施方式中，比较器13包括比较模块137和参考电压源139，参考电压源139提供的参考电压为阈值电压；
比较模块137包括第一比较输入端138和第二比较输入端138’；第一比较输入端138作为比较器的输入端131，第二比较输入端138’与参考电压源139的一端连接，参考电压源139的另一端接地；比较模块137的输出端作为比较器的输出端132，比较模块137的输出端分别与第一晶体管14/14’的栅极、第二晶体管15/15’的栅极连接。
一种示例中,如图6所示，比较模块137的第一比较输入端138(比较器的输入端131)用于接收输入电压，并将输入电压和参考电压源139提供的阈值电压进行比较，输入电压大于阈值电压的情况下，输出高电平，第一晶体管14和第二晶体管15接收高电平后导通，以使第一晶体管14和第二晶体管15将输入电压下拉至目标电压。在输入电压下拉至目标电压的情况下，输入电压小于或等于阈值电压，输出低电平，第一晶体管14和第二晶体管15接收低电平后关断，以使全差分运算放大器20工作在目标电压。
在一种实施方式中，如图7所示，比较模块137包括第七晶体管1371、第八晶体管1372、第九晶体管1373、第十晶体管1374以及第十一晶体管1375；
第七晶体管1371的栅极作为第一比较输入端138，第八晶体管1372的栅极作为第二比较输入端138’，第七晶体管1371的源极与第八晶体管1372的源极相连并接地；
第七晶体管1371的漏极与第九晶体管1373的漏极连接，第八晶体管1372的漏极与第十晶体管1374的漏极连接，第九晶体管1373的漏极与第九晶体管1373的栅极连接，第九晶体管1373的栅极与第十晶体管1374的栅极连接；
第九晶体管1373的源极、第十晶体管1374的源极、第十一晶体管1375的源极连接，第十一晶体管1375的栅极与第十晶体管1374的漏极连接，第十一晶体管1375的漏极作为比较模块137的输出端，且第十一晶体管1375的漏极接地。
当然，比较模块137还可以是其它类型的具有比较功能的模块，均在本实施方式的保护范围内。
在一种实施方式中，提供了一种滤波器，包括如上述实施例提供的启动电路装置。当滤波器中多个全差分运算放大器串联时，可以在适应性的选择在各个全差分运算放大器的输入端设置启动电路装置，使得各个全差分运算放大器在启动期间也能够稳定工作在目标电压。
如图8所示，接收机包括一次串联的第一个带通滤波器或低通滤波器、MN(Matching-Network，匹配网络)、LNA(Low Noise Amplifier，低噪声放大器)、混频器、第二个带通滤波器或低通滤波器、模数转换器以及数字解调器。利用本实施例提供的启动电路装置，使得滤波器的工作稳定性有效提升，进而提高了接收机的工作稳定性，同时有效降低了功耗。
上述具体实施方式，并不构成对本申请保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本申请的精神和原则之内所作的修改、等同替换和改进等，均应包含在本申请保护范围之内。

Claims (10)

1.一种启动电路装置，应用于滤波器，所述滤波器包括顺次连接的全差分运算放大器和共模反馈电路装置，其特征在于，所述启动电路装置包括第一启动输入端、第二启动输入端、第一启动输出端以及第二启动输出端；所述第一启动输入端与所述全差分运算放大器的第一放大输入端连接，所述第二启动输入端与所述全差分运算放大器的第二放大输入端连接，所述第一启动输出端与所述第一放大输入端连接，所述第二启动输出端与所述第二放大输入端连接；
所述启动电路装置用于在所述全差分运算放大器启动期间，将接收到的输入电压调整至目标电压，输出所述目标电压至所述全差分运算放大器，以使所述全差分运算放大器在所述目标电压中工作。
2.根据权利要求1所述的电路装置，其特征在于，所述启动电路装置包括第一电阻器、第二电阻器、比较器、第一晶体管以及第二晶体管；
所述第一电阻器的一端作为所述第一启动输入端，所述第二电阻器的一端作为所述第二启动输入端，所述第一电阻器的另一端和所述第二电阻器的另一端相连于所述比较器的输入端，所述比较器的输出端连接至所述第一晶体管的栅极以及所述第二晶体管的栅极；
所述第一晶体管的栅极以及所述第二晶体管的栅极相互连接，所述第一晶体管的漏极作为所述第一启动输出端，所述第二晶体管的漏极作为所述第二启动输出端，所述第二晶体管的源极和所述第一晶体管的源极接地或VDD；
所述比较器的输入端用于接收所述输入电压的平均值，所述输入电压的平均值是所述输入电压经过所述第一电阻器和所述第二电阻器分压之后得到的；所述比较器的输出端用于根据所述输入电压的平均值和阈值电压的比较结果，输出高电平或低电平；
所述第一晶体管和所述第二晶体管，用于根据所述高电平或所述低电平将所述输入电压的平均值上拉或下拉至所述目标电压；其中，所述阈值电压大于或等于所述目标电压。
3.根据权利要求2所述的电路装置，其特征在于，所述比较器的输出端用于在所述比较结果为所述输入电压的平均值大于所述阈值电压的情况下，输出所述高电平；
所述第一晶体管和所述第二晶体管均为NMOS管，用于接收所述高电平之后导通，将所述输入电压的平均值下拉至所述目标电压。
4.根据权利要求3所述的电路装置，其特征在于，所述比较器的输出端用于在所述输入电压的平均值下拉至所述目标电压，且所述输入电压的平均值小于或等于所述阈值电压的情况下，输出所述低电平；
所述第一晶体管和所述第二晶体管用于接收所述低电平后关断，以使所述全差分运算放大器工作在所述目标电压。
5.根据权利要求2所述的电路装置，其特征在于，所述比较器的输出端用于在所述输入电压的平均值小于所述阈值电压的情况下，输出所述低电平；
所述第一晶体管和所述第二晶体管均为PMOS管，用于接收所述低电平后导通，将所述输入电压的平均值上拉至所述目标电压。
6.根据权利要求2所述的电路装置，其特征在于，所述比较器包括：第三晶体管、第四晶体管、第五晶体管以及第六晶体管；
所述比较器的第三晶体管的栅极和所述比较器的第四晶体管的栅极相连，作为所述比较器的输入端；所述比较器的第三晶体管的漏极与所述比较器的第四晶体管的漏极相连至第一连接点；所述比较器的第三晶体管的源极与所述比较器的第五晶体管的源极连接；所述比较器的第四晶体管的源极接地；
所述比较器的第五晶体管的栅极和所述比较器的第六晶体管的栅极相连至第二连接点，所述第一连接点与所述第二连接点连接；所述比较器的第五晶体管的漏极与所述比较器的第六晶体管的漏极相连，作为所述比较器的输出端；所述比较器的第六晶体管的源极接地。
7.根据权利要求2所述的电路装置，其特征在于，所述比较器包括比较模块和参考电压源，所述参考电压源提供所述阈值电压；
所述比较模块包括第一比较输入端和第二比较输入端；所述第一比较输入端作为所述比较器的输入端，所述第二比较输入端与所述参考电压源的一端连接，所述参考电压源的另一端接地；所述比较模块的输出端作为所述比较器的输出端，所述比较模块的输出端分别与所述第一晶体管的栅极、所述第二晶体管的栅极连接。
8.根据权利要求7所述的电路装置，其特征在于，所述比较模块包括第七晶体管、第八晶体管、第九晶体管、第十晶体管以及第十一晶体管；
所述比较模块的第七晶体管的栅极作为所述第一比较输入端，所述比较模块的第八晶体管的栅极作为所述第二比较输入端，所述比较模块的第七晶体管的源极与所述比较模块的第八晶体管的源极相连并接地；
所述比较模块的第七晶体管的漏极与所述比较模块的第九晶体管的漏极连接，所述比较模块的第八晶体管的漏极与所述比较模块的第十晶体管的漏极连接，所述比较模块的第九晶体管的漏极与所述比较模块的第九晶体管的栅极连接，所述比较模块的第九晶体管的栅极与所述比较模块的第十晶体管的栅极连接；
所述比较模块的第九晶体管的源极、所述比较模块的第十晶体管的源极、所述比较模块的第十一晶体管的源极连接，所述比较模块的第十一晶体管的栅极与所述比较模块的第十晶体管的漏极连接，所述比较模块的第十一晶体管的漏极作为所述比较模块的输出端，且所述比较模块的第十一晶体管的漏极接地。
9.一种滤波器，其特征在于，包括如权利要求1至8中任一项所述的启动电路装置。
10.一种接收机，其特征在于，包括如权利要求9所述的滤波器。
CN202110646900.3A 2021-05-26 2021-06-10 一种启动电路装置、滤波器以及接收机 Active CN115412034B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/331,053 2021-05-26
US17/331,053 US11405062B1 (en) 2021-05-26 2021-05-26 Startup circuit device, filter and receiver

Publications (2)

Publication Number Publication Date
CN115412034A true CN115412034A (zh) 2022-11-29
CN115412034B CN115412034B (zh) 2023-04-11

Family

ID=82652383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110646900.3A Active CN115412034B (zh) 2021-05-26 2021-06-10 一种启动电路装置、滤波器以及接收机

Country Status (2)

Country Link
US (1) US11405062B1 (zh)
CN (1) CN115412034B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202100003350A1 (it) * 2021-02-15 2022-08-15 St Microelectronics Srl Circuiti e procedimenti di amplificatore multistadio

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081919A (ja) * 1998-06-25 2000-03-21 Matsushita Electric Works Ltd 起動回路
CN103401411A (zh) * 2013-07-19 2013-11-20 电子科技大学 一种适用于开关电源的软启动电路
CN104079156A (zh) * 2014-05-26 2014-10-01 徐州市恒源电器有限公司 一种电源软启动电路
US20170331432A1 (en) * 2016-02-19 2017-11-16 Shenzhen Goodix Technology Co., Inc. Amplifying circuit
CN109687832A (zh) * 2018-12-26 2019-04-26 上海贝岭股份有限公司 带有启动电路的全差分运算放大器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129782B2 (en) * 2004-03-30 2006-10-31 Intel Corporation Fully differential amplifier with start up circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081919A (ja) * 1998-06-25 2000-03-21 Matsushita Electric Works Ltd 起動回路
CN103401411A (zh) * 2013-07-19 2013-11-20 电子科技大学 一种适用于开关电源的软启动电路
CN104079156A (zh) * 2014-05-26 2014-10-01 徐州市恒源电器有限公司 一种电源软启动电路
US20170331432A1 (en) * 2016-02-19 2017-11-16 Shenzhen Goodix Technology Co., Inc. Amplifying circuit
CN109687832A (zh) * 2018-12-26 2019-04-26 上海贝岭股份有限公司 带有启动电路的全差分运算放大器

Also Published As

Publication number Publication date
US11405062B1 (en) 2022-08-02
CN115412034B (zh) 2023-04-11

Similar Documents

Publication Publication Date Title
CN106026932B (zh) 功率放大模块
US9614481B2 (en) Apparatus and methods for chopping ripple reduction in amplifiers
US7956682B2 (en) Amplifier
JPWO2015002294A1 (ja) 電力増幅モジュール
US20060176115A1 (en) Operational amplifier circuit
CN106100590B (zh) 功率放大电路
US8248163B2 (en) Saturation protection of a regulated voltage
CN115412034B (zh) 一种启动电路装置、滤波器以及接收机
JP2013038603A (ja) 全差動増幅器
CN102045034A (zh) 可变增益放大电路
US20070032215A1 (en) Circuit current generation apparatus and method thereof, and singal processing apparatus
JP2007325212A (ja) 半導体装置
US8031002B2 (en) Buffer amplifier
JP2010074501A (ja) 増幅回路及び受信装置
EP3197048B1 (en) Power amplifier system and associated control circuit and control method
CN113098402B (zh) 一种中心频率自校准的低功耗带通放大电路
US9692471B2 (en) Wireless receiver with high linearity
US8503966B2 (en) Semiconductor integrated circuit and receiving apparatus
US7180369B1 (en) Baseband filter start-up circuit
EP3244533A1 (en) Input feed-forward technique for class ab amplifier
US9510288B1 (en) Concurrent, reconfigurable, low power harmonic wake-up and main radio receiver
CN110380698B (zh) 一种线性放大器
US9367073B2 (en) Voltage regulator
CN113938150B (zh) 信号放大电路装置及接收机
US10567017B2 (en) Saw-less design in low supply voltage and single-ended receiver and associated signal processing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A startup circuit device, filter, and receiver

Granted publication date: 20230411

Pledgee: Guotou Taikang Trust Co.,Ltd.

Pledgor: Hangzhou Dixin Technology Co.,Ltd.

Registration number: Y2024980011364

PE01 Entry into force of the registration of the contract for pledge of patent right