JP3774031B2

JP3774031B2 - 電圧発生器

Info

Publication number: JP3774031B2
Application number: JP12060097A
Authority: JP
Inventors: 直司鈴木
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1997-05-12
Filing date: 1997-05-12
Publication date: 2006-05-10
Anticipated expiration: 2017-05-12
Also published as: JPH10313221A

Description

【０００１】
【発明の属する技術分野】
この発明は、電圧の発生範囲（レンジ）をスイッチで切換可能な電圧発生器であり、特にレンジの切換時に発生する無用な発生電圧を低減した電圧発生器に関する。
【０００２】
【従来の技術】
図７及び図８に従来の電圧発生器の構成ブロック図を示す。図７は電圧の発生範囲をスイッチで切換可能な電圧発生器の基本的な構成ブロック図であり、図８は図７の構成を改良した構成ブロック図である。同一部分には同一符号を付す。先ず図７について説明する。図中、１はツェナーダイオードやツェナーダイオードを用いたデジタル・アナログ変換器等によって構成された基準電圧発生器であり、特定の基準電圧Ｅを発生している。２は演算増幅器であり、６と７はスイッチ（以下［Ｓ」と表現する）でＦＥＴ半導体スイッチあるいはリードスイッチ等が用いられる。Ｒ１とＲ２は演算増幅器２の入力抵抗であり、基準電圧ＥをＳ６と抵抗（以下［Ｒ」と表現する）Ｒ１若しくはＳ７とＲ２を介して演算増幅器２の逆相入力端子に接続している。演算増幅器２の逆相入力端子には出力端子１１の出力電圧Ｖｏからの帰還抵抗Ｒ３も接続されており、正相入力端子は接地されて、全体のシステム系としては反転増幅器が構成されている。
【０００３】
図７の構成において、Ｓ６とＳ７はいずれかがオン（接続）状態で他方はオフ（遮断）状態である。出力端子１１の出力電圧Ｖｏは、Ｓ６とＳ７の切換により次式のように変化し、出力範囲が切換えられる。
Ｓ６がオン、Ｓ７がオフのとき；Ｖｏ＝−Ｒ３・Ｅ／Ｒ１
Ｓ７がオン、Ｓ６がオフのとき；Ｖｏ＝−Ｒ３・Ｅ／Ｒ２
例えば、Ｅ＝−０．０１Ｖ、Ｒ１＝１０ｋΩ、Ｒ２＝１ｋΩ、Ｒ３＝１０ｋΩとすると、Ｓ６がオンの時は、Ｖｏ＝０．０１Ｖとなり、Ｓ７がオンの時はＶｏ＝０．１Ｖとなるので、出力電圧Ｖｏを１０倍にレンジを切換ることができる。
【０００４】
このように出力電圧Ｖｏを０．０１Ｖから０．１Ｖに切換えるとき、Ｓ６とＳ７を瞬時に完全一致して切換することは不可能であるので、そのシーケンスとして、一般的に次の２通りが考えられる。▲１▼Ｓ６がオンの状態からＳ６とＳ７とが共にオンになり、その後Ｓ６がオフになる場合と、▲２▼Ｓ６がオンの状態からＳ６とＳ７とが共にオフになり、その後Ｓ７がオンになる場合とである。
【０００５】
ところで、上記の▲１▼の場合、Ｓ６とＳ７とが共にオンのときに入力抵抗はＲ１とＲ２の並列接続となるので、前述の例でＶｏは、
Ｖｏ＝−（Ｒ１＋Ｒ２）・Ｒ３・Ｅ／Ｒ１・Ｒ２＝０．１１Ｖ
の電圧が発生する。つまり、０．０１Ｖから０．１へ切換えようとするときに、０．０１Ｖから一度０．１１Ｖとなりその後に０．１Ｖになるので、一時期には過大な電圧が発生し負荷のデバイス等に破損を生じる等の支障が生じることがある。また上記の▲２▼の場合にＳ６とＳ７とが共にオフのときには、出力電圧Ｖｏは０．００Ｖとなるので、０．０１Ｖから０．１Ｖへ切り換えるときに、０．０１Ｖから一度０．００Ｖとなりその後に０．１Ｖになり、一時期に過小な電圧が発生するので、ヒステりシスを有する材料の試験では支障を生ずることがある。
【０００６】
そこで、このような問題を解決するために図８の構成が考えられた。
図８の構成は、演算増幅器２の正相入力端子に基準電圧ＥがＳ６とＲ１若しくはＳ７とＲ２を介して帰還抵抗Ｒ３と共に接続され、逆相入力端子は接地されている。演算増幅器２の出力電圧Ｖ１はＲ４及びスイッチＳ８を介して演算増幅器３の逆相入力端子に位相補償用抵抗Ｒ５と共に接続されている。
【０００７】
位相補償用抵抗Ｒ５の他端は電圧ホールド（保持）用コンデンサＣ１の一端に接続され、電圧ホールド用コンデンサＣ１の他端は演算増幅器３の出力端子に接続されている。演算増幅器３の正相入力端子は接地され、演算増幅器３と電圧ホールド用コンデンサＣ１と位相補償用抵抗Ｒ５とでもって電圧ホールド回路１０が形成されている。Ｃ１の値は数１００ｐＦから数μＦ程度であり、Ｒ５の値は１００Ω前後である。また、演算増幅器３の出力端子には帰還抵抗Ｒ３の他端が接続されていて、システム系としては反転増幅器の構成となっている。
【０００８】
この図８の回路では、スイッチ８は通常オン状態であるが、Ｓ６とＳ７の切換時にＳ８をオフ状態にし、出力電圧Ｖｏを電圧ホールド用コンデンサＣ１に保持し、切換動作が完了した後にスイッチ８をオンするものである。つまり、図９に示すように、Ｓ６とＳ７の切換時前後の一定時間ｔ_Hの間はＳ８をオフにし、出力電圧ＶｏをコンデンサＣ１に保持し、そのままＶｏを出力して図７の基本回路での問題点を解決し、結果として、出力電圧Ｖｏを図９Ｄに示すように０．０１Ｖから０．１Ｖに切り換えるものである。
【０００９】
【発明が解決しようとする課題】
図８の回路構成による電圧発生器を用いることにより、図７の回路構成によるＳ６及びＳ７の切換時における過大電圧あるいは過小電圧の発生を無くすことができた。しかしながら、従来の図８による電圧発生器にも問題が生じる場合があった。それは、図９Ｅでのｔ_Hの間、出力電圧ＶｏをコンデンサＣ１で保持しているが、この間Ｓ８がオフ状態であるからシステムの系はオープン状態になっている。そのために電圧ホールド回路１０の演算増幅器である演算増幅器２の出力電圧Ｖ１は飽和状態になる。この飽和電圧は、例えば演算増幅器２の駆動電圧が±１５Ｖのときは±１３Ｖ程度である。そこで、切換期間ｔ_Hが終了し、Ｓ８をオンした瞬間の系の出力電圧Ｖｏは、Ｖｏ＝−Ｒ５・Ｖ１／Ｒ４の電圧が発生し、これが図１０Ｅに示すＰのようなスパイク状のノイズＰを発生する。
【００１０】
スパイク状のノイズＰの大きさは、抵抗Ｒ４やＲ５と演算増幅器２の飽和電圧Ｖ１の大きさに関係するが、例えばＲ４が１ｋΩ、Ｒ５が１００Ω、Ｖ１が１０ＶとするとＶｏに１Ｖ程度のスパイク状のノイズが発生する。この値は切り換る出力電圧Ｖｏが１Ｖ以上のときは、さほど問題にならないが、前述の例のように０．１Ｖに切り換るときには、１Ｖという１０倍の電圧のノイズとなり、デバイス等を破損したり種々の支障が生じる。この発明は、この切換時のスパイク状のノイズＰを低減することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明はＳ８をオフ状態にしたｔ_Hの間はシステム系の出力電圧を保持した状態で、電圧ホールド回路の演算増幅器の出力電圧Ｖ１の飽和を防止し、出力電圧Ｖ１を零にするように負帰還回路を演算増幅器の入出力間に設けるものである。そのために、負帰還回路をスイッチＳを介して接続し、ｔ_Hの間このスイッチＳをオン又はオフにして負帰還回路を構成し、演算増幅器の出力電圧Ｖ１を零に保持し、電圧ホールド解除後のスパイク電圧の発生を抑制する。このシステムの構成では各種の回路構成が考案された。
【００１２】
この明細書では数種の回路構成を説明し、解り易いように全て反転増幅器システムで説明する。しかしながら、非反転増幅器のシステムでも従来技術で容易に適用でき、この発明は実施例のみでなく、従来技術による反転増幅器システム及び非反転増幅器システムを用いた電圧発生器に及ぶものである。
【００１３】
【発明の実施の形態】
発明の実施の形態を実施例に基づき図面を参照して説明する。図１に本発明の基本的な一実施例の構成図を、図２に図１の回路のタイミングチャート図を、図３、図４、図５及び図６に他の実施例を示す。図７及び図８との同一部分には同一符号を付す。先ず、図１の構成図について、図２のタイミングチャート図と共に説明する。
【００１４】
図１の電圧ホールド回路１０の演算増幅器２の入出力端子間にＳ（スイッチ）９を介して負帰還回路１２を接続する。負帰還回路１２は反転増幅器で構成され、増幅度は数倍から１００倍程度でよい。例えば、Ｒ６を１ｋΩとし、Ｒ７を５０ｋΩとすると増幅度は５０倍となる。負帰還回路１２の入力はＳ９を介して演算増幅器２の出力側に接続される。Ｒ４の前段あるいは後段のどちらでもよい。負帰還回路１２の出力はダイオードＤ１及びＤ２を介して演算増幅器２の入力側に接続する。ダイオードＤ１とＤ２とは極性をそれぞれ逆極性にして平列に接続する。それぞれの逆極性とはダイオード電流の順方向と逆方向ともいう。
【００１５】
切換前（図２Ｈ）の通常状態では、Ｓ８がオン（図２Ｃ）、Ｓ９はオフ（図２Ｄ）であり、負帰還回路１２の増幅器４の出力電圧Ｖ２は０Ｖ（図２Ｆ）となっている。従って、ダイオードＤ１及びＤ２はオフ状態であり、Ｓ６がオンのときのシステムの出力電圧Ｖｏは、Ｖｏ＝−Ｒ３・Ｅ／Ｒ１となる。前述の例では、Ｖｏ＝０．０１Ｖである。
【００１６】
切換時ｔ_H（図２Ｈ）は、先ずＳ８をオフにする（図２Ｃ）と、システムの系の出力電圧ＶｏはコンデンサＣ１にホールドされてＶｏの電圧を出力し続け（図２Ｇ）、系はオープンになるので演算増幅器２の出力電圧Ｖ１は飽和しかかる（図２Ｅ）。続いてＳ９をオンにする（図２Ｄ）と負帰還回路１２が作動し始めて増幅器４の出力電圧Ｖ２が動き、ダイオードＤ１又はＤ２をオンにする。これにより演算増幅器２に負帰還がかかりＶ１は再び０Ｖに戻る。その後にＳ６をオフ（図２Ａ）、Ｓ７をオン（図２Ｂ）にすることにより増幅器２の入力抵抗を切換え、出力範囲を変更する。
【００１７】
その後にＳ８をオン（図２Ｃ）、Ｓ９をオフ（図２Ｄ）にすると、演算増幅器２の出力電圧Ｖ１は０ＶであるためにＳ８をオンにした瞬間の電圧はほぼ０Ｖであって、従来の図１０Ｅに示すようなスパイク状のノイズＰの発生を防ぎ、システムの系の出力電圧は、Ｖｏ＝−Ｒ３・Ｅ／Ｒ２で与えられる電圧を出力する（図２Ｇ）ようになる。前述の例では、Ｖｏ＝０．１Ｖに切り換えられる。
【００１８】
図３は、この電圧ホールド回路１０と負帰還回路１２とを有してシステム系の最大出力電圧が１００Ｖ以上の電圧発生器に適した回路構成である。電圧ホールド回路１０の出力電圧Ｖ３は１０Ｖ程度でよいので、電圧ホールド用コンデンサＣ１の耐圧電圧は、数１０Ｖのものでよい。そして電圧ホールド回路１０の出力電圧Ｖ３を高電圧演算増幅器１５に入力させる。高電圧演算増幅器１５の駆動電源は、数１００Ｖ以上であるので、ＩＣ（集積回路）は使用できないので、個別のトランジスタ回路で構成するとよい。そして出力電圧Ｖｏを初段の演算増幅器２に帰還抵抗Ｒ３で帰還させる回路構成とする。
【００１９】
図４の構成は、系の出力電圧の発生範囲切換を入力抵抗Ｒ１とＲ２とを切換えるのではなく、入力抵抗はＲ１のみとし、帰還抵抗Ｒ３１とＲ３２とを切換えるものである。出力電圧Ｖｏは、Ｖｏ＝−Ｒ３１・Ｅ／Ｒ１とＶｏ＝−Ｒ３２・Ｅ／Ｒ１との切換えとなる。この明細書の請求項では、Ｒ３１やＲ３２及び複数のＲ３ｉを総称してＲ３ということにする。
また、負帰還回路１２をオン・オフさせるスイッチＳ９を演算増幅器４の帰還抵抗Ｒ７に並列に接続して作動させることもできる。Ｓ９をオンにすると電圧フォロアとなりダイオードＤ１及びＤ２はオフ状態である。Ｓ９をオフにすると負帰還回路１２は入力電圧を数１０倍に増幅してＤ１又はＤ２をオンにし、負帰還回路１２を構成する。
【００２０】
図５は増幅段を演算増幅器２と演算増幅器５と演算増幅器３と３段にした例の構成図である。この場合は、演算増幅器２も演算増幅器５も演算増幅器３も反転増幅器の構成でよいが、このときは、負帰還回路１２の演算増幅器４は非反転増幅器の構成となる。電圧ホールド回路１０の演算増幅器は５となる。
また、負帰還回路１２をオン・オフさせるスイッチＳ９を演算増幅器４の入力端子の接地側に接続して作動させることもできる。Ｓ９をオフにすると電圧フォロアとなりダイオードＤ１及びＤ２はオフ状態である。Ｓ９をオンにすると負帰還回路１２は入力電圧を増幅してＤ１又はＤ２をオンにし、負帰還回路１２を構成する。
【００２１】
図６は、図５の演算増幅器５及び抵抗Ｒ４をトランジスタＴ１及びＴ２と複数の抵抗で構成される反転系の電圧−電流変換器に置き換えた例の構成図である。出力は電流であるので抵抗Ｒ４は無い。一般的に増幅器の設計は、Ｏｐアンプと呼ばれる演算増幅器のＩＣで構成するのが容易であり性能もよいが、ＩＣのＯｐアンプのみではシステムの構成を満足することができないことがあり、このときには個別のトランジスタ回路を用いて構成する場合が多々ある。その場合でもこの発明は有効である。
【００２２】
今まで、出力電圧（Ｖｏ）を切り換える複数のスイッチ（Ｓ６、Ｓ７）及び抵抗（Ｒ１、Ｒ２、Ｒ３ｉ）を２種類で説明してきたが、これに限るものでなく、３種類以上の複数のスイッチと抵抗で幅広いレンジを切り換えてもよい。
【００２３】
【発明の効果】
以上詳細に説明したように、この発明は出力電圧Ｖｏの発生範囲をスイッチで切り換える際に、システム内の演算増幅器３と電圧ホールド用コンデンサＣ１と位相補償用抵抗Ｒ５による電圧ホールド回路１０によって出力電圧Ｖｏの過大電圧や過小電圧の防ぐ電圧発生器において発生するスパイク状のノイズＰを低減することができた。
【００２４】
その手段として、電圧発生範囲の切換時ｔ_Hのみ駆動する負帰還回路１２を電圧ホールド回路１０の演算増幅器の入出端子間に設けた。それに加えて、この電圧ホールド回路１０を使用し易い電圧で駆動し、後段に数１００Ｖ以上の高電圧演算増幅器１５を設けて高電圧の発生範囲を切り換えることもできた。
【００２５】
つまり、１台の電圧発生器で、数ｍＶから１０００Ｖに及ぶ電圧範囲を過大電圧や過小電圧やスパイク状のノイズＰの発生を無くしてレンジ切換ができるようになった。よって、この発明の効果は大である。
【図面の簡単な説明】
【図１】本発明の基本的な一実施例の構成図である。
【図２】図１の回路のタイミングチャート図である。
【図３】本発明の他の実施例の構成図である。
【図４】本発明のその他の一実施例の構成図である。
【図５】本発明のその他の実施例の構成図である。
【図６】本発明のその他の実施例の構成図である。
【図７】従来例の基本的な構成図である。
【図８】従来例の図７の構成を改良した構成図である。
【図９】図８の回路の理想的なタイミングチャート図である。
【図１０】図８の回路の現実の波形図である。
【符号の説明】
１基準電圧発生器
２、３、４、５演算増幅器
６、７、８、９スイッチ
１０電圧ホールド回路
１１出力端子
１２負帰還回路
１５高電圧演算増幅器
Ｓスイッチ
Ｒ抵抗
Ｒ１、Ｒ２、Ｒ４、Ｒ６、Ｒ９入力抵抗
Ｒ３、Ｒ３１、Ｒ３２、Ｒ７、Ｒ１０帰還抵抗
Ｒ５位相補償用抵抗
Ｃ１電圧ホールド用コンデンサ
Ｄ１、Ｄ２ダイオード

Claims

出力電圧（Ｖｏ）を帰還抵抗（Ｒ３）を介して初段の演算増幅器（２）の入力端子に帰還するシステム系であって、出力電圧（Ｖｏ）の発生範囲を複数のスイッチ（Ｓ６、Ｓ７）で切換可能な電圧発生器において、
電圧発生範囲の切換時（ｔ_H）にシステム系のスイッチ（Ｓ８）をオフにして出力電圧（Ｖｏ）を保持する、演算増幅器（３）と電圧ホールド用コンデンサ（Ｃ１）と位相補償用抵抗（Ｒ５）とから成る電圧ホールド回路（１０）と、
上記電圧ホールド回路（１０）の演算増幅器の入出力端子間に、電圧発生範囲の切換時（ｔ_H）のみ上記電圧ホールド回路（１０）の演算増幅器の出力電圧（Ｖ１）を零にする負帰還回路（１２）と、
を具備することを特徴とする電圧発生器。
負帰還回路（１２）は、スイッチ（Ｓ９）、入力抵抗（Ｒ６）、帰還抵抗（Ｒ７）、演算増幅器（４）及び上記演算増幅器（４）の出力端子と電圧ホールド回路（１０）の演算増幅器の入力端子との間に接続された１対のそれぞれ逆極性に接続したダイオード（Ｄ１、Ｄ２）から成り、電圧発生範囲を複数のスイッチで切り換える切換時（ｔ_H）のみ上記Ｓ９をオンすることにより増幅度をもたせた負帰還回路を構成し、切換時（ｔ_H）以外の通常時はＳ９をオフすることにより電圧フォロア回路となり上記ダイオード（Ｄ１）及びダイオード（Ｄ２）を共にオフ状態にしている負帰還回路（１２）であることを特徴とする請求項１記載の電圧発生器。
請求項１又は２記載の電圧発生器において、電圧ホールド回路（１０）の後段に数１００Ｖ以上の高電圧演算増幅器（１５）を設け、上記高電圧演算増幅器（１５）の出力電圧（Ｖｏ）を帰還抵抗（Ｒ３）を介して演算増幅器（２）の入力端子に帰還することを特徴とする電圧発生器。