CN111919382A - 采样电路和电子设备 - Google Patents

采样电路和电子设备 Download PDF

Info

Publication number
CN111919382A
CN111919382A CN201880091852.2A CN201880091852A CN111919382A CN 111919382 A CN111919382 A CN 111919382A CN 201880091852 A CN201880091852 A CN 201880091852A CN 111919382 A CN111919382 A CN 111919382A
Authority
CN
China
Prior art keywords
sampling
signal
period
input
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201880091852.2A
Other languages
English (en)
Inventor
中本英一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111919382A publication Critical patent/CN111919382A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45601—Indexing scheme relating to differential amplifiers the IC comprising one or more passive resistors by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45618—Indexing scheme relating to differential amplifiers the IC comprising only one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明的目的在于对放大模拟信号并进行采样的电路中的信号质量进行改善。将输入信号输入至输入端电阻的一端。运算放大器放大输入信号，并且从输出端将信号作为放大的信号输出。允许从输入信号中传输规定的频率分量的滤波电容器具有连接至运算放大器的输入端的一端。采样电容器在规定的采样时段期间采集放大信号并且在规定的保持时段期间保持放大信号。采样开关在采样时段期间将运算放大器的输出端连接至采样电容器的一端，并且在保持时段期间将运算放大器的输出端与采样电容器的一端断开。切断电路在采样时段期间将输入端电阻与滤波电容器的一端断开，并且在保持时段期间将输入端电阻与滤波电容器的一端连接。

Description

采样电路和电子设备
技术领域
本发明技术涉及采样电路和电子设备。具体地，本发明涉及对模拟信号采样的采样电路和电子设备。
背景技术
在多种设备(如声学设备和压力传感器)中通常使用了用于采样模拟信号的采样电路。例如，已提出了采样电路中的开关电容器。在采样电路中，将一对开关连接至采样电容器的一端。将开关交替打开和关闭(例如，参见专利文献1)。此外，在其中模拟信号较弱的情况下，可以将滤波电容器所连接的运算放大器同时布置在开关电容器的前阶段以放大信号。
引文列表
非专利文献
非专利文献1：Kuwano Masahiko.“开关电容器电路单元的操作原则”.晶体管技术.CQ Publishing Co.,Ltd.8月2004.p.268-269。
发明内容
本发明要解决的问题
在上述现有技术中，可以通过打开和关闭与采样时钟同步的开关来采样和保持模拟信号。然而，在其中布置了运算放大器的构造中，如果在进行开关时运算放大器输出端的电压波动，则电压波动可能会波动在滤波电容器中积累的电荷量。电荷量的波动不是由输入信号波动引起的。因此，来自运算放大器的输出信号的波形不同于放大输入信号所获得的理想波形。不幸地，该偏差使输出信号的信号质量变差。
考虑到这种情况作出了本发明技术，并且其目标是改善采样和放大模拟信号的电路中的信号质量。
问题的解决方法
实施本发明技术以解决上述问题，并且第一方面为采样电路，其包括：输入端电阻，向其一端输入输入信号；运算放大器，放大输入信号并从输出端将输入信号作为放大信号输出；滤波电容器，一端连接至运算放大器的输入端，输入信号的预定频率分量通过滤波电容器；采样电容器，在预定采样时段期间输入放大信号并且在预定保持时段期间保持放大信号；采样开关,在采样时段期间将运算放大器的输出端连接至采样电容器的一端并且在保持时段期间将运算放大器的输出端与采样电容器的一端断开；以及切断电路，在采样时段期间将输入端电阻与滤波电容器的一端断开并且在保持时段期间将输入端电阻与滤波电容器的一端连接。这使得产生了在采样时段期间滤波电容器一端断开并且保持了电荷量的效果。
此外，在第一方面中，输入端电阻可以包括串联连接的第一输入端电阻和第二输入端电阻，第二输入端电阻的一端可以连接至运算放大器的输出端，滤波电容器的一端可以连接至运算放大器的反相输入端，并且另一端可以连接至运算放大器的输出端，并且切断电路可以在采样时段期间使第一输入端电阻和第二输入端电阻的连接点与滤波电容器的一端断开，并且在保持时段期间将连接点与滤波电容器的一端连接。这使得产生了使输入信号反相并放大的效果。
此外，在第一方面中，可以在运算放大器的输出端和预定基准端之间提供串联连接的第一输出端电阻和第二输出端电阻，第一输出端电阻和第二输出端电阻的连接点可以连接至运算放大器的反相输入端，并且滤波电容器的一端可以连接至运算放大器的非反相输入端。这使得产生了使输入信号放大但不反相的效果。
此外，在第一方面中，输入端电阻可以包括串联连接的第一输入端电阻和第二输入端电阻，滤波电容器可以包括：第一滤波电容器，一端连接至运算放大器的非反相输入端；以及第二滤波电容器，一端连接至运算放大器的输出端，切断电路可以包括：第一切断开关，在采样时段期间使输入端电阻与第一滤波电容器的一端断开并且在保持时段期间使输入端电阻与第一滤波电容器的一端连接；以及第二切断开关，在采样时段期间使第一输入端电阻和第二输入端电阻的连接点与第二滤波电容器的另一端断开，并且在保持时段期间使所述连接点与第二滤波电容器的另一端连接。这使得产生了在第二低通滤波器中第一滤波电容器和第二滤波电容器中每一个的一端断开的效果。
此外，本发明技术的第二方面是电子装置，其包括：输入端电阻，向其一端输入输入信号；运算放大器，放大输入信号并从输出端将输入信号作为放大信号输出；滤波电容器，一端连接至运算放大器的输入端，输入信号的预定频率分量通过滤波电容器；采样电容器，在预定采样时段期间输入放大信号并且在预定保持时段期间保持放大信号；采样开关，在采样时段期间将运算放大器的输出端连接至采样电容器的一端并且在保持时段期间将运算放大器的输出端与采样电容器的一端断开；切断电路，在采样时段期间将输入端电阻与滤波电容器的一端断开并且在保持时段期间将输入端电阻与滤波电容器的一端连接；以及控制单元，控制采样开关和切断电路。这使得产生了在采样时段期间滤波电容器一端断开并且受控制单元控制来保持电荷量的效果。
此外，在第二方面，还可以提供积分器，对放大信号和反馈信号之间的差分进行积分并且输出作为要量化的信号的差分；量化器，对要量化的信号进行量化并将该信号作为数字信号进行输出；以及数模转换器，将数字信号转化为模拟信号并将模拟信号作为反馈信号进行输出，采样开关可以包括：第一采样开关，在采样时段期间将输出端与采样电容器的一端连接并且在保持时段期间将输出端与采样电容器的一端断开；以及第二采样开关，在采样时段期间将数模转换器与采样电容器的一端断开并且在保持时段期间将数模转换器与采样电容器的一端连接，并且采样电容器可以将所述差分输出至积分器。这使得产生了实施△-Σ(delta-sigma)调制的效果。
此外，在第二方面，还可以提供逐次比较控制电路(successive approximationcontrol circuit)，基于放大信号和反馈信号之间的比较结果，更新反馈信号并产生数字信号；以及数模转换器，在逐次比较控制电路的控制下产生并输出反馈信号，采样开关可以包括：第一采样开关，在采样时段期间将输出端与采样电容器的一端连接并且在保持时段期间将输出端与采样电容器的一端断开；以及第二采样开关，在采样时段期间将数模转换器与采样电容器的一端断开并且在保持时段期间将数模转换器与采样电容器的一端连接，并且采样电容器可以将比较结果输出至逐次比较控制电路。这使得产生了实施逐次比较控制的效果。
此外，在第二方面，控制单元可以将指示采样时段或保持时段的第一采样时钟信号提供给采样开关，并将通过对第一采样时钟信号进行反相而获得的信号作为第二采样时钟信号提供给切断电路。这使得产生了通过相位彼此相反的第一采样时钟信号和第二采样时钟信号来实施开关的效果。
此外，在第二方面，控制单元可以将指示采样时段或保持时段第一采样时钟信号输出至采样开关，并且将指示作为断开输入端电阻的时段的不与采样时段重叠的时段的信号，作为第二采样时钟信号提供给切断电路。这使得产生了通过相位彼此不重叠的第一采样时钟信号和第二采样时钟信号来实施开关的效果。
发明效果
根据本发明的技术，可以在放大和采集模拟信号的电路中显示出可以改善信号质量的优良效果。注意，不必需限制本文所述的效果，并且可以显示本发明公开中所述的任一种效果。
附图说明
[图1]是示出本发明技术的第一实施方式中的电子装置的一个构造实例的框图。
[图2]是示出本发明技术的第一实施方式中的采样控制单元的一个构造实例的框图。
[图3]示出了本发明技术的第一实施方式中的采样时钟信号的波形实例。
[图4]是示出本发明技术的第一实施方式中的采样电路的一个构造实例的电路图。
[图5]是示出本发明技术的第一实施方式中的开关电容电路的一个构造实例的电路图。
[图6]示出了本发明技术的第一实施方式中的跳变电压的波形的一个实例。
[图7]是示出在保持时段期间，本发明技术的第一实施方式中的采样电路状态的一个实例的电路图。
[图8]是示出在采样时段期间，本发明技术的第一实施方式中的采样电路状态的一个实例的电路图。
[图9]是示出本发明技术的第一实施方式的变形中的采样控制单元的一个构造实例的框图。
[图10]示出了本发明技术的第一实施方式的变形中的采样时钟信号的波形实例。
[图11]是示出本发明技术的第二实施方式中的电子装置的一个构造实例的框图。
[图12]是示出本发明技术的第二实施方式中的delta-sigma模-数转换器(ADC)的一个构造实例的框图。
[图13]是示出本发明技术的第二实施方式中的采样电路的一个构造实例的电路图。
[图14]是示出本发明技术的第三实施方式中的电子装置的一个构造实例的框图。
[图15]是示出本发明技术的第三实施方式中的逐次比较寄存器ADC(SAR ADC)的一个构造实例的框图。
[图16]是示出本发明技术的第三实施方式中的采样电路的一个构造实例的电路图。
[图17]是示出本发明技术的第四实施方式中的前置放大器的一个构造实例的电路图。
[图18]示出了可以应用根据本发明公开的技术的IoT系统9000的示意性构造的一个实例。
具体实施方式
以下将描述用于实施本发明技术的实施方式(在下文中称为实施方式)。将以下列顺序进行描述。
1.第一实施方式(其中滤波电容器一端断开的实例)
2.第二实施方式(其中滤波电容器一端断开并且实施delta-sigma调制的实例)
3.第三实施方式(其中滤波电容器一端断开并且实施逐次比较控制的实例)
4.第四实施方式(其中滤波电容器一端断开并且实施放大但不反相的实例)
5.应用
<1.第一实施方式>
[电子设备的构造实例]
图1是示出本发明技术的第一实施方式中的电子装置100的一个构造实例的框图。电子装置100采样模拟信号，并且包括模拟信号产生单元110、采样电路200、ADC 120、采样控制单元130和数字信号处理单元150。采取设置有压力传感器和位置传感器的声学设备和测量设备作为电子装置100。
模拟信号产生单元110产生作为模拟信号AIN的模拟电压信号。例如，采取将声音转化为模拟电信号的麦克风作为模拟信号产生单元110。模拟信号产生单元110通过信号线路119将所产生的模拟信号AIN提供给采样电路200。
采样电路200根据采样时钟信号P1和P2放大并采集模拟信号AIN。采样电路200通过信号线路209将所采集的模拟信号作为采样信号SMP提供给ADC 120。
ADC 120将采样信号SMP转化为数字信号DOUT。ADC 120通过信号线路129将数字信号DOUT提供给数字信号处理单元150。
采样控制单元130控制采样电路200的采样定时。采样控制单元130产生了相位彼此相差180度的两个时钟信号，并且通过信号线路139将时钟信号作为采样时钟信号P1和P2提供给采样电路200。注意，采样控制单元130是权利要求中的控制单元的一个实例。
数字信号处理单元150对数字信号DOUT实施预定的信号处理。例如，数字信号处理单元150实施压缩数据的压缩处理，并根据需要实施信号处理，如格式转换处理。
[采样控制单元的构造实例]
图2是示出本发明技术的第一实施方式中的采样控制单元130的一个构造实例的框图。采样控制单元130包括时钟信号产生单元131以及反相器132和133。
时钟信号产生单元131产生了具有预定采样频率的时钟信号CLK。时钟信号产生单元131将时钟信号CLK提供给反相器132。
反相器132对时钟信号CLK进行反相。反相器132将反相的信号作为采样时钟信号P2提供给采样电路200和反相器133。
反相器133对采样时钟信号P2进行反相。反相器133将反相信号作为采样时钟信号P1提供给采样电路200。
图3示出了本发明技术的第一实施方式中的采样时钟信号P1和P2的波形实例。如图所示，采样时钟信号P1和P2具有彼此相差180度的相位。也就是说，在其中采样时钟信号P1处于高电平时段间，采样时钟信号P2处于低电平，并且在其中采样时钟信号P1处于低电平期间，采样时钟信号P2处于高电平。
[采样电路的构造实例]
图4是示出本发明技术的第一实施方式中的采样电路200的一个构造实例的电路图。采样电路200包括前置放大器210和开关电容电路250。
前置放大器210反相并放大模拟信号AIN(即电压信号)。前置放大器210包括电阻211和212、滤波电容器213、切断开关214和运算放大器215。
将来自模拟信号产生单元110的模拟信号AIN输入至电阻211的一端。此外，电阻211和212在模拟信号产生单元110和运算放大器215的输出端之间串联连接。注意，电阻211是权利要求中的第一输入端电阻的一个实例，并且电阻212是权利要求中的第二输入端电阻的一个实例。
滤波电容器213是使模拟信号AIN的预定频率分量通过的电容器。滤波电容器213的两端连接至运算放大器215的反相输入端(-)和运算放大器215的输出端。
切断开关214根据采样时钟信号P2打开和关闭电阻211和212的连接点与运算放大器215的反相输入端(即滤波电容器213的一端)之间的路径。例如，在其中采样时钟信号P2处于高电平的情况下，切断开关214切换至关闭状态，并且将滤波电容器213的一端与电阻211和212的连接点连接。相反，在其中采样时钟信号P2处于低电平的情况下，切断开关214切换至打开状态，并且使滤波电容器213的一端与电阻211和212的连接点断开。注意，切断开关214是权利要求中的切断电路的一个实例。
运算放大器215将信号输入反相并放大至反相输入端(-)。将运算放大器215的非反相输入端(+)连接至预定基准端(例如，接地端)。
上述连接构造使得包括电阻211和212和运算放大器215的电路起到使模拟信号AIN反相并放大的反相放大器电路的作用。将反相并放大的信号作为放大信号AMP输入至开关电容电路250。在本文中，通过以下表达式表示反相放大器电路的增益A。
A＝-R2/R1
在以上表达式中，R1是电阻211的阻抗值，并且R2是电阻212的阻抗值。这些阻抗值的单位是(例如)欧姆(Ω)。
此外，包括电阻212和滤波电容器213的电路起到通过其使低于预定截止频率的分量通过的低通滤波器的作用。低通滤波器可以降低模拟信号AIN的噪音。在本文中，例如，通过以下表达式表示截止频率fc。
Fc＝1/(2πR2Cf)
在以上表达式中，Cf是滤波电容器213的电容值，并且其单位是(例如)法拉(F)。截止频率fc的单位是(例如)赫兹(Hz)。
在其中还将前置放大器210用作抗混叠滤波器(anti-aliasing filter)的情况下，将截止频率fc设置为比采样时钟信号P1的采样频率足够小的值。此外，滤波电容器213还有助于高频带中前置放大器210的输出阻抗的减小。前置放大器210可以通过绕过电阻212并通过滤波电容器213反馈运算放大器来快速响应前置放大器210输出的快速电压变化。
[开关电容器的构造实例]
图5是示出本发明技术的第一实施方式中的开关电容电路250的一个构造实例的电路图。开关电容电路250包括采样开关251、252、254和255、采样电容器253、运算放大器257和滤波电容器256。
采样开关251根据采样时钟信号P1打开和关闭采样电容器253位于输入端的一端和前置放大器210之间的路径。例如，在其中采样时钟信号P1处于高电平的情况下，采样开关251切换至关闭状态并且将前置放大器210的输出端连接至采样电容器253的一端。这使得将放大信号AMP输入至采样电容器253。在下文中，将其中采样时钟信号P1处于高电平的时段称为“采样时段”。
相反，在其中采样时钟信号P1处于低电平的情况下，采样开关251切换至打开状态，并且使前置放大器210的输出端与采样电容器253的一端断开。这使得将采样信号(放大信号AMP)保持在采样电容器253中。在下文中，将其中采样时钟信号P1处于高电平的时段称为“保持时段”。
采样开关252根据采样时钟信号P2打开和关闭采样电容器253位于输入端的一端和预定基准端(例如，接地端)之间的路径。例如，在其中采样时钟信号P2处于高电平的情况下，采样开关252切换至关闭状态并且将采样电容器253的一端连接至基准端。相反，在其中采样时钟信号P2处于低电平的情况下，采样开关252切换至打开状态，并且使采样电容器253的一端与基准端断开。
在其中采样时钟信号P1处于高电平时段的期间(即采样时段)，采样电容器253输入放大信号AMP，并且在低电平时段期间(即保持时段)保持放大信号AMP。
采样开关254根据采样时钟信号P2打开和关闭采样电容器253位于输入端的一端和运算放大器257的反相输入端(-)之间的路径。例如，在其中采样时钟信号P2处于高电平的情况下，采样开关254切换至关闭状态并且将采样电容器253的一端连接至运算放大器257的反相输入端(-)。相反，在其中采样时钟信号P2处于低电平的情况下，采样开关254切换至打开状态，并且使采样电容器253的一端与反相输入端(-)断开。
采样开关255根据采样时钟信号P1打开和关闭采样电容器253位于输出端的一端和基准端之间的路径。例如，在其中采样时钟信号P1处于高电平的情况下，采样开关255切换至关闭状态并且将采样电容器253的一端连接至基准端。相反，在其中采样时钟信号P1处于低电平的情况下，采样开关255切换至打开状态，并且使采样电容器253的一端与基准端断开。
上述连接构造使得包括采样开关251、252、254和255和采样电容器253的电路起到开关电容器的作用。
此外，将滤波电容器256的两端连接至运算放大器257的反相输入端(-)和输出端。
运算放大器257反相并放大来自开关电容器的信号。运算放大器257将反相并放大的信号作为采样信号SMP提供至ADC 120。
在本文中，如果采样开关251通过处于高电平的采样时钟信号P1而切换至关闭状态，则前置放大器210中的运算放大器215的输出端的电压瞬时降低。其中由于开关而造成的电压波动的这种现象被称为“跳变”。在下文中将跳变中波动的量称为“跳变电压”。
图6示出了本发明技术的第一实施方式中的跳变电压的波形的一个实例。图中纵轴表示跳变电压，并且横轴表示时间。通过图中的a示出了要采样的电压(即放大信号AMP的电压)高于预定值时的跳变电压的波形的一个实例。通过图中的b示出了要采样的电压小于预定值时的跳变电压的波形的一个实例。另外，实线表示对输出电流无限制的理想运算放大器的特性，并且实线示出了对输出电流有限制的实际运算放大器的特性。
如图所示，在理想运算放大器中，电压波动是瞬时的。为此，作为运算放大器(在本文中，运算放大器215)的运算速度的转换速率是相对快速的，并且运算放大器的输出电压的波形接近于通过将运算放大器的输入电压反相并放大所获得的波形。因此，保持了线性度。相反，由于对输出电流的限制，在实际运算放大器中采样电容器253的充电电流较小，因此需要时间来转换电压。为此，运算放大器(在本文中，运算放大器215)的转换速率降低并且不可以保持线性度。具体地，要采样的电压越高，则理想运算放大器和实际运算放大器之间的特性差分越显著。注意，实际运算放大器不具有如图所示的简单波形，因为除由于电流限制所造成的那些之外，实际运算放大器包括多种非线性操作。
图7是示出在本发明技术的第一实施方式中在保持时段期间的采样电路200的状态的一个实例的电路图。在其中采样时钟信号P1处于低电平(即保持时段)期间，采样时钟信号P2处于高电平。这些信号使得切断开关214和采样开关252和254切换至关闭状态，并且使得另一个开关切换至打开状态。然后，采样电容器253保持通过反相并放大模拟信号AIN(电压信号)而获得的放大信号AMP。
图8是示出在本发明技术的第一实施方式中在采样时段期间的采样电路200的状态的一个实例的电路图。图中箭头表示电流方向。在其中采样时钟信号P1处于高电平(即采样时段)期间，采样时钟信号P2处于高电平。这些信号使得采样开关251和255切换至关闭状态，并且使得另一个开关切换至打开状态。
在其中采样开关251切换至关闭状态的情况下，如上所述产生了跳变电压。这使得相对于运算放大器215的输入电压的输出电压(即响应)是非线性的。
在本文中，设想了对比例。在对比例中，未提供切断开关214，并且滤波电容器213的一端直接连接至电阻211和212的连接点。在对比例中，在其中产生跳变电压的情况下，跳变电压使通过电阻212和滤波电容器213中每一个的电流波动。电流波动使滤波电容器213中积累的电荷量轻微波动。然后，随着重复采样，积累了波动量。积累的波动量不是由模拟信号AIN的波动引起的。为此，与通过反相并放大输入信号(模拟信号AIN)而获得的理想波形相比，前置放大器210的输出信号(放大信号AMP)的波形失真，并且输出信号的信号质量变差。
注意，尽管如果降低滤波电容器213，不需考虑跳变电压的影响，但是在没有滤波电容器213的情况下，不能够实现低通滤波器。因此，滤波电容器213的降低不是优选的。
相反，在设置有切断开关214的采样电路200中，切断开关214在其中产生跳变电压的保持时段期间切换至打开状态。因此，无电流通过滤波电容器213，并且可以截留滤波电容器213中的电荷。这可以防止由于跳变电压，前置放大器210的响应变为非线性的，并且改善输出信号的信号质量。
此外，切断开关214的布置还具有不通过开关操作改变前置放大器210的输入电阻值的效果。即使在其中切断开关214处于打开状态的情况下，电阻211和212保持直流，从而从前置放大器210的输入端所观察到的阻抗值相对于电阻211明显无变化。
此外，通过定期处于打开状态的切断开关214产生了低通滤波器的截止频率fc切换至低频带的副作用。这是因为无电流通过滤波电容器213，同时切断开关214处于打开状态，并且就直流等效(direct equivalent)来说，电容出现升高。
以这种方式，根据本发明技术的第一实施方式，切断开关214在保持时段期间断开了滤波电容器213的一端，从而即使在开关时电压波动，电流也不流过滤波电容器213。这可以防止滤波电容器213中积累的电荷量由于电压波动而波动，并且改善了信号质量。
[变形]
在上述第一实施方式中，将通过反相采样时钟信号P1而获得的信号用作采样时钟信号P2。在所述构造中，尽管有采样时钟信号P1已过渡至高电平的事实，但是存在以下可能性：由于(例如)信号延迟，产生了其中采样时钟信号P2不过渡至低电平的时段。在此期间，跳变电压降低信号质量。第二实施方式的变形中的电子装置100不同于第一实施方式中的电子装置，其中产生了高电平时段不重叠的采样时钟信号P1和P2。
图9是示出本发明技术的第一实施方式的变形中的采样控制单元130的一个构造实例的框图。第一实施方式的变形中的采样控制单元130不同于第一实施方式中的采样控制单元，其中提供了非重叠信号产生单元140而不是反相器132和133。
非重叠信号产生单元140产生了其高电平时段彼此不重叠的采样时钟信号P1和P2。非重叠信号产生单元140包括反相器141、146和147、与非(NAND)门142和145以及延迟电路143和144。
反相器141使时钟信号CLK反相以产生反相信号，并将所述反相信号提供给NAND门145。
NAND门142将来自延迟电路144的延迟信号的与非(negative AND)和时钟信号CLK输出至反相器146和延迟电路143。NAND门145将来自延迟电路143的延迟信号的与非和来自反相器141的反相信号输出至反相器147和延迟电路144。
延迟电路143使来自NAND门142的信号延迟，并将所述信号作为延迟信号提供给NAND门145。延迟电路144使来自NAND门145的信号延迟，并将所述信号作为延迟信号提供给NAND门142。
反相器146使来自NAND门142的信号反相，并将所述信号作为采样时钟信号P1提供给采样电路200。反相器147使来自NAND门145的信号反相，并将所述信号作为采样时钟信号P2提供给采样电路200。
图10示出了在本发明技术的第一实施方式的变形中的采样时钟信号P1和P2的波形实例。如图所示，例如，由于采样时钟信号P1降低，因此在过去dt之后，采样时钟信号P2升高。
以这种方式，采样时钟信号P1的高电平时段(即采样时段)和采样时钟信号P2的高电平时段(即其中切断开关214处于关闭状态的期间)不重叠。因此，尽管是采样时段，但是能够防止切断开关214处于关闭状态。
以这种方式，根据本发明技术的第一实施方式的变形，采样控制单元130产生了两个彼此不重叠的时钟信号P1和P2，从而能够防止切断开关214在采样时段期间处于关闭状态。因此，能够可靠地抑制由于跳变电压所造成的信号质量变差。
<2.第二实施方式>
尽管在上述第一实施方式中，ADC 140设置在开关电容电路250的外部，但是可以通过在ADC中作为加法器使用开关电容电路来降低电子装置100的电路规模。第二实施方式的电子装置100不同于第一实施方式中的电子装置，其中在ADC中将开关电容电路用作加法器。
图11是示出本发明技术的第二实施方式中的电子装置100的一个构造实例的框图。第二实施方式的电子装置100不同于第一实施方式中的电子装置，其中提供前置放大器210和△-Σ(delta-sigma)ADC 300，而不是提供采样电路200和ADC 120。
第二实施方式的前置放大器210将放大信号AMP提供给delta-sigma ADC 300。delta-sigma ADC 300将放大信号AMP转化为数字信号DOUT并将所述数字信号DOUT提供给数字信号处理单元150。
图12是示出本发明技术的第二实施方式中的delta-sigma ADC 300的一个构造实例的框图。delta-sigma ADC 300包括加法器310、积分器320、量化器330和数模转换器(DAC)340。
加法器310确定来自前置放大器210的放大信号AMP与来自DAC340的反馈信号FB之间的差分，并且将所述差分提供给积分器320。积分器320对来自加法器310的差分进行积分，并将所述差分作为要量化的信号提供给量化器330。
量化器330对来自积分器320的要量化的信号进行量化，并将要量化的信号作为数字信号DOUT提供给数字信号处理单元150和DAC 340。
DAC 340将数字信号DOUT转化为模拟信号，并将模拟信号作为反馈信号FB反馈给加法器310。
利用上述构造，通过delta-sigma调制将模拟放大信号AMP转化为数字信号DOUT。
图13是示出本发明技术的第二实施方式中的采样电路的一个构造实例的电路图。第二实施方式的加法器310包括采样开关311、312、314和315、采样电容器313、滤波电容器316和运算放大器317。其电路的连接构造类似于第一实施方式的开关电容电路250的构造。采样开关312打开和关闭采样电容器313的一端与DAC 340输出之间的路径。
上述连接构造使得在采样时段期间通过放大信号AMP的电压对采样电容器313充电，并且在保持时段期间通过反馈信号FB的电压进行充电。然后，在滤波电容器316中积累根据它们之间的差分的电荷量。以这种方式，加法器310(即开关电容电路)起到用于确定放大信号AMP和反馈信号FB之间差分的电路的作用。
注意，包括前置放大器210和加法器310的电路是权利要求中的采样电路的一个实例。此外，采样开关311是权利要求中的第一采样开关的一个实例，并且采样开关312是权利要求中的第二采样开关的一个实例。
在从保持时段向采样时段过渡时，提供了由放大信号AMP和反馈信号FB之间的差分所引起的电荷。此时，产生了非线性跳变电压。如果根据跳变电压的电流流过前置放大器210的滤波电容器213，则失真性能变差。此外，在delta-sigma ADC 300中，差分是由于高频量化噪声所造成的，从而跳变电压可以使得量化噪声降采样并且提高基底噪声(floornoise)。相反，在前置放大器210中，切断开关214在采样时段期间断开滤波电容器213的一端，从而可以降低其副作用，并且可以改善失真性能和抗噪性能。
注意，在第二实施方式中，采样控制单元130可以产生如在变形中高电平时段不重叠的采样时钟信号P1和P2。
以这种方式，根据本发明技术的第二实施方式，开关电容电路确定ADC中放大信号AMP和反馈信号FB之间的差分，从而与其中将开关电容电路置于ADC外部的构造相比，可以降低电路规模。
<3.第三实施方式>
尽管在上述第一实施方式中，将ADC 120设置在开关电容电路250的外部，但是可以通过在ADC中作为比较器使用开关电容电路来降低电子装置100的电路规模。第三实施方式的电子装置100不同于第一实施方式中的电子装置，其中在ADC中将开关电容电路用作比较器。
图14是示出本发明技术的第三实施方式中的电子装置100的一个构造实例的框图。第三实施方式的电子装置100不同于第一实施方式中的电子装置，其中提供前置放大器210和SAR ADC 400，而不是提供采样电路200和ADC 120。
第三实施方式的前置放大器210将放大信号AMP提供给SAR ADC400。SAR ADC 400将放大信号AMP转化为数字信号DOUT并将数字信号DOUT提供给数字信号处理单元150。
图15是示出本发明技术的第三实施方式中的SAR ADC 400的一个构造实例的框图。SAR ADC 400包括比较器410、SAR逻辑电路420和DAC430。
比较器410比较来自前置放大器210的放大信号AMP和来自DAC430的反馈信号FB。比较器410将比较结果提供给SAR逻辑电路420。
SAR逻辑电路420在逐次比较控制下，基于来自比较器410的比较结果更新反馈信号FB并产生数字信号DOUT。
在逐次比较控制的初始状态中，将反馈信号FB的水平设置为例如将预定基准电压定义为VREF的初始值VREF/2。然后，比较器410比较初始值时的放大信号AMP和反馈信号FB。在其中放大信号AMP大于反馈信号FB的情况下，SAR逻辑电路420将数字信号DOUT的最高有效位(MSB)设置为“1”。然后，SAR逻辑电路420控制DAC 430以将反馈信号FB提高VREF/4。
相反，在其中放大信号AMP等于或小于反馈信号FB的情况下，SAR逻辑电路420将数字信号DOUT的MSB设置为“0”。然后，SAR逻辑电路420将反馈信号FB降低VREF/4。
然后，比较器410实施下一次比较。在其中放大信号AMP大于反馈信号FB的情况下，SAR逻辑电路420将MSB的下一个数位设置为“1”。然后，SAR逻辑电路420将反馈信号FB提高VREF/8。
相反，在其中放大信号AMP等于或小于反馈信号FB的情况下，SAR逻辑电路420将MSB的下一个数位设置为“0”。然后，SAR逻辑电路420将反馈信号FB降低VREF/8。
在下文中，继续类似的程序直至最低有效位(LSB)。这使得将模拟放大信号AMP AD转化为数字信号DOUT。在AD转化结束时，SAR逻辑电路420将数字信号DOUT输出至数字信号处理单元150。
图16是示出本发明技术的第三实施方式中的采样电路的一个构造实例的电路图。第三实施方式的比较器410包括采样开关411和412、采样电容器413、短路开关415和运算放大器416。其电路的连接构造类似于第一实施方式的开关电容电路250，除了所述开关未设置在采样电容器413的输出端，并且设置了短路开关415而不是滤波电容器256。
在其中采样时钟信号P1处于高电平的情况下，短路开关415使运算放大器416的反相输入端(-)和输出端短路。此外，第三实施方式的采样开关412打开和关闭采样电容器413的一端与DAC 430输出之间的路径。所述构造使得比较器410(即开关电容电路)起到用于比较放大信号AMP和反馈信号FB的电路的作用。
不同于delta-sigma ADC 300的情况，在保持时段期间保持了采样电容器413的电荷。在从保持时段切换至采样时段时，通过前置放大器210提供通过电流输入电压(放大信号AMP)与上述采样时的输入电压之间的差分所引起的电荷。此时，产生了非线性跳变电压。如果根据跳变电压的电流流过前置放大器210的滤波电容器213，则失真性能变差。由于跳变电压幅度是由来自先前采样信号的电压值的差分所引起的，因此在其中输入模拟信号AIN的频率分量较高的情况下，所述特性更显著变差。相反，切断开关214在采样时段期间断开滤波电容器213的一端，从而可以降低其副作用，并且可以改善失真性能等。
注意，包括前置放大器210和比较器410的电路是权利要求中的采样电路的一个实例。此外，采样开关411是权利要求中的第一采样开关的一个实例，并且采样开关412是权利要求中的第二采样开关的一个实例。
此外，在第三实施方式中，采样控制单元130可以产生如在变形中高电平时段不重叠的采样时钟信号P1和P2。
以这种方式，根据本发明技术的第三实施方式，开关电容电路比较ADC中的放大信号AMP和反馈信号FB，从而与其中将开关电容电路置于ADC外部的构造相比，可以降低电路规模。
<4.第四实施方式>
尽管在上述第一实施方式中前置放大器210反相并放大模拟信号AIN，但是反相和放大构造可能在提高输入阻抗中具有困难。第四实施方式的前置放大器不同于第一实施方式的前置放大器，其中放大模拟信号AIN但不反相。
图17是示出本发明技术的第四实施方式中的前置放大器220的一个构造实例的电路图。在第四实施方式中，设置前置放大器220而不是前置放大器210。前置放大器220包括电阻221、222、228和229、切断开关223和224、滤波电容器225和226和运算放大器227。
串联连接电阻221和222。将模拟信号AIN输入电阻221的一端。将滤波电容器225插入切断开关223和运算放大器227的输出端之间。将滤波电容器226的一端连接至运算放大器227的非反相输入端(+)。将另一端连接至预定基准端(例如，接地端)。电阻228和229在运算放大器227的输出端和基准端之间串联连接。将运算放大器227的反相输入端(-)连接至电阻228和229的连接点。
此外，切断开关223根据采样时钟信号P2打开和关闭电阻221和222的连接点和滤波电容器225的一端之间的路径。例如，在其中采样时钟信号P2处于高电平的情况下，切断开关223切换至关闭状态并且将电阻221和222的连接点连接至滤波电容器225的一端。相反，在其中采样时钟信号P2处于低电平的情况下，切断开关223切换至打开状态，并且使电阻221和212的连接点与滤波电容器225的一端断开。
切断开关224根据采样时钟信号P2打开和关闭电阻222和滤波电容器226的一端之间的路径。例如，在其中采样时钟信号P2处于高电平的情况下，切断开关224切换至关闭状态并且将电阻222连接至滤波电容器226的一端。相反，在其中采样时钟信号P2处于低电平的情况下，切断开关224切换至打开状态，并且使电阻222与滤波电容器226的一端断开。
注意，包括切断开关223和224的电路是权利要求中的切断电路的一个实例。此外，切断开关224是权利要求中的第一切断开关的一个实例，并且切断开关223是权利要求中的第二切断开关的一个实例。此外，滤波电容器226是权利要求中的第一滤波电容器的一个实例，并且滤波电容器225是权利要求中的第二滤波电容器的一个实例。
上述构造使得模拟信号AIN放大但不反相，并作为放大信号AMP输出。此外，前置放大器220是Sallen-Key型低通滤波器，并且还起到第二低通滤波器的作用。在前置放大器220中，切断开关223和224在采样时段期间切换至打开状态，从而可以通过断开滤波电容器225和226的末端来防止在滤波电容器225和226中积累的电荷量的波动。
注意，尽管在前置放大器220中提供了第二低通滤波器，但是可以作为替代提供第一低通滤波器。在这种情况下，电阻221、切断开关223和滤波电容器225不是必需的。
此外，尽管在非反相放大器电路中提供了第二低通滤波器，但是可以在第一实施方式的反相放大器电路(前置放大器210)中提供第二低通滤波器。在这种情况下，需要在前置放大器210中逐一添加电阻、切断开关和滤波电容器，并且需要将两个滤波电容器中每一个的一端断开。
此外，在第四实施方式中，采样控制单元130可以产生如在变形中高电平时段不重叠的采样时钟信号P1和P2。
此外，在第四实施方式中，可以如第二和第三实施方式，将delta-sigma ADC 300和SAR ADC 400设置在前置放大器220的后续阶段。
以这种方式，根据本发明技术的第四实施方式，因为将信号输入运算放大器227的非反相输入端(+)，因此前置放大器220可以放大输入信号而不反相。与其中反相并放大输入信号的情况相比，这可以容易地提高输入阻抗。
<5.应用>
可以将根据本发明公开的技术应用于被称为“物联网(IoT)”的技术。IoT是其中将作为“物”的IoT装置9100连接至其它IoT装置9003、因特网、云9005等并通过交换信息来实施交互控制的机构。可以在多种行业中使用IoT，如农业、家庭、汽车、制造、分销和能源。
图18示出了可以应用根据本发明公开的技术的IoT系统9000的示意性构造的一个实例。
IoT装置9001包括(例如)多种传感器，如温度传感器、湿度传感器、照度传感器、加速度传感器、距离传感器、图像传感器、气体传感器和人传感器。此外，IoT装置9001可以包括终端，如智能电话、移动电话、可穿戴终端和游戏装置。通过(例如)AC电源、DC电源、电池、无接触电源和所谓的能量收集驱动IoT装置9001。可以通过(例如)有线、无线或近距离无线通信来使IoT装置9001通信。优选地使用通信系统，如3G/LTE、WiFi、IEEE802.15.4、蓝牙、Zigbee(注册商标)和Z-波。IoT装置9001可以通过切换多种这些通信方法来通信。
IoT装置9001可以形成一对一、星形、树状或网状网络。IoT装置9001可以直接或通过网关9002连接至外部的云9005。通过(例如)IPv4、IPv6或6LoWPAN为IoT装置9001提供地址。将从IoT装置9001收集的数据传输至(例如)其它IoT装置9003、服务器9004和云9005。优选地，调整传输数据的IoT装置9001的时间和频率，并且可以将数据压缩并传输。可以按照原样使用这些数据。计算机9008可以通过多种方法，如统计分析、机器学习、数据挖掘、聚类分析、辨别分析、组合分析和时序分析来分析数据。使用这些数据使得能够进行多种服务，如控制、警告、监测、可视化、自动化和优化。
还可以将根据本发明公开的技术应用于与家庭有关的装置和服务。家用IoT装置9001包括(例如)洗衣机、烘干机、烘干器、微波炉、洗碗机、冰箱、烘箱、电饭锅、炊具、煤气用具、消防警报、恒温装置、空调器、电视、录像机、音响、照明设备、热水器、热水加热器、真空吸尘器、风扇、空气净化器、摄像头、锁、门/百叶窗开/关装置、洒水器、卫生间、温度计、天平和血压监测器。IoT装置9001还可以包括太阳能电池、燃料电池、蓄电池、煤气表、电功率表和配电盘。
优选地，以低电耗型通信系统使用家用IoT装置9001。此外，IoT装置9001在室内可以通过WiFi并且在室外可以通过3G/LTE通信。可以通过提供用于控制云9005上的IoT装置的外部服务器9006来控制IoT装置9001。IoT装置9001传输(例如)家庭装置状态、温度、湿度、用电量和屋内/外人/动物的存在/不存在的数据。通过云9005，在外部服务器9006中积累从家庭装置传输的数据。基于这些数据提供新的服务。可以通过使用语音识别技术，通过语音控制上述IoT装置9001。
此外，可以通过将来自多个家庭装置的信息直接发送至电视来显示多个家庭装置的状态。此外，可以通过确定居民在/不在并将数据发送至空调器和灯的多种传感器来关闭空调器和灯的电源。此外，可以通过因特网在设置在多种家庭装置上的显示器上显示广告。
以上已描述了可以对其应用根据本发明公开的技术的IoT系统9000的一个实例。在上述构造中，可以优选地将根据本发明公开的技术应用于IoT装置9001。具体地，可以将图1中的电子装置100应用于IoT装置9001。可以通过对IoT装置9001应用根据本发明公开的技术来改善采样信号的信号质量。
注意，上述实施方式是用于体现本发明技术的实例，并且说明权利要求中的事物的实施方式和发明中的事物具有相应关系。类似地，在权利要求中说明事物的发明和与该事物具有相同名称的本发明技术的实施方式中的事物具有相应关系。然而，注意本发明技术不局限于实施方式，并且可以通过在不背离其精神的情况下对实施方式做出多种改变来体现。
注意，本文所述的效果仅是说明性的并且不进行限制，并且可以示出其它效果。
注意，本发明技术还可以具有以下构造。
(1)采样电路，其包括：
输入端电阻，向所述输入端电阻的一端输入输入信号；
运算放大器，放大所述输入信号并且从输出端输出将输入信号作为放大信号输出；
滤波电容器，一端连接至所述运算放大器的输入端，所述输入信号的预定频率分量通过所述滤波电容器；
采样电容器，在预定采样时段期间输入所述放大信号并且在预定保持时段期间保持所述放大信号；
采样开关，在采样时段期间将所述运算放大器的输出端连接至所述采样电容器的一端，并且在保持时段期间将所述运算放大器的输出端与所述采样电容器的一端断开；以及
切断电路，在采样时段期间将所述输入端电阻与所述滤波电容器的一端断开，并且在保持时段期间将所述输入端电阻与所述滤波电容器的一端连接。
(2)根据(1)所述的采样电路，
其中，所述输入端电阻包括串联连接的第一输入端电阻和第二输入端电阻，
所述第二输入端电阻的一端连接至所述运算放大器的输出端，
所述滤波电容器的一端连接至所述运算放大器的反相输入端，并且所述滤波电容器的另一端连接至所述运算放大器的输出端，并且
所述切断电路在采样时段期间将所述第一输入端电阻和所述第二输入端电阻的连接点与所述滤波电容器的一端断开，并且在保持时段期间将所述连接点与所述滤波电容器的一端连接。
(3)根据(1)所述的采样电路，还包括
第一输出端电阻和第二输出端电阻，在所述运算放大器的输出端和预定基准端之间串联连接，
其中，所述第一输出端电阻和所述第二输出端电阻的连接点连接至所述运算放大器的反相输入端，并且
所述滤波电容器的一端连接至所述运算放大器的非反相输入端。
(4)根据(3)所述的采样电路，
其中，所述输入端电阻包括串联连接的第一输入端电阻和第二输入端电阻，
所述滤波电容器包括：
第一滤波电容器，一端连接至所述运算放大器的非反相输入端；以及
第二滤波电容器，一端连接至所述运算放大器的输出端，并且
所述切断电路包括：
第一切断开关，在采样时段期间将所述输入端电阻与所述第一滤波电容器的一端断开，并且在保持时段期间将所述输入端电阻与所述第一滤波电容器的一端连接；以及
第二切断开关，在采样时段期间将所述第一输入端电阻和所述第二输入端电阻的连接点与所述第二滤波电容器的另一端断开，并且在保持时段期间将所述连接点与所述第二滤波电容器的另一端连接。
(5)电子装置，其包括：
输入端电阻，向所述输入端电阻的一端输入输入信号；
运算放大器，放大所述输入信号并且从输出端输出将输入信号作为放大信号输出；
滤波电容器，一端连接至所述运算放大器的输入端，所述输入信号的预定频率分量通过所述滤波电容器；
采样电容器，在预定采样时段期间输入所述放大信号并且在预定保持时段期间保持所述放大信号；
采样开关，在采样时段期间将所述运算放大器的输出端连接至所述采样电容器的一端，并且在保持时段期间将所述运算放大器的输出端与所述采样电容器的一端断开；
切断电路，在采样时段期间将所述输入端电阻与所述滤波电容器的一端断开，并且在保持时段期间将所述输入端电阻与所述滤波电容器的一端连接；以及
控制单元，控制所述采样开关和所述切断电路。
(6)根据(5)所述的电子装置，还包括：
积分器，对所述放大信号和反馈信号之间的差分进行积分，并且将所述差分作为要量化的信号进行输出；
量化器，对要量化的信号进行量化并且将该信号作为数字信号进行输出；以及
数模转换器，将所述数字信号转化为模拟信号并且将所述模拟信号作为反馈信号进行输出，
其中，所述采样开关包括：
第一采样开关，在采样时段期间将所述输出端连接至所述采样电容器的一端，并且在保持时段期间将所述输出端与所述采样电容器的一端断开；以及
第二采样开关，在采样时段期间将所述数模转换器与所述采样电容器的一端断开，并且在保持时段期间将所述数模转换器与所述采样电容器的一端连接，并且
所述采样电容器将所述差分输出至所述积分器。
(7)根据(5)所述的电子装置，还包括：
逐次比较控制电路，基于放大信号和反馈信号之间的比较结果来更新反馈信号并产生数字信号；以及
数模转换器，在所述逐次比较控制电路的控制下产生并输出反馈信号，
其中，所述采样开关包括：
第一采样开关，在采样时段期间将所述输出端连接至所述采样电容器的一端，并且在保持时段期间将所述输出端与所述采样电容器的一端断开；以及
第二采样开关，在采样时段期间将所述数模转换器与所述采样电容器的一端断开，并且在保持时段期间将所述数模转换器与所述采样电容器的一端连接，并且
所述采样电容器将比较结果输出至所述逐次比较控制电路。
(8)根据(5)至(7)中任一项所述的电子装置，
其中，所述控制单元将指示所述采样时段或所述保持时段第一采样时钟信号提供给采样开关，并且将通过对所述第一采样时钟信号进行反相而获得的信号作为第二采样时钟信号提供给所述切断电路。
(9)根据(5)至(7)中任一项所述的电子装置，
其中，所述控制单元将指示所述采样时段或所述保持时段第一采样时钟信号输出至所述采样开关，并且将指示作为断开所述输入端电阻的时段的不与所述采样时段重叠的时段的信号，作为所述第二采样时钟信号提供给所述切断电路。
附图标记列表
100 电子装置
110 模拟信号产生单元
120 ADC
130 采样控制单元
131 时钟信号产生单元
132、133、141、146、147 反相器
140 非重叠信号产生单元
142、145 与非(NAND)门
143、144 延迟电路
150 数字信号处理单元
200 采样电路
210、220 前置放大器
211、212、221、222、228、229 电阻
213、225、226、256、316 滤波电容器
214、223、224 切断开关
215、227、257、317、416 运算放大器
250 开关电容电路
251、252、254、255、311、312、314、315、411、412 采样开关
253、313、413 采样电容器
300 △-ΣADC
310 加法器
320 积分器
330 量化器
340、430 DAC
400 SAR ADC
410 比较器
415 短路开关
420 SAR逻辑电路
9001 IoT装置。

Claims (9)

1.一种采样电路，包括：
输入端电阻，向所述输入端电阻的一端输入输入信号；
运算放大器，放大所述输入信号并且从输出端将所述输入信号作为放大信号输出；
滤波电容器，一端连接至所述运算放大器的输入端，所述输入信号的预定频率分量通过所述滤波电容器；
采样电容器，在预定采样时段期间输入所述放大信号并且在预定保持时段期间保持所述放大信号；
采样开关，在采样时段期间将所述运算放大器的输出端连接至所述采样电容器的一端，并且在保持时段期间将所述运算放大器的输出端与所述采样电容器的一端断开；以及
切断电路，在采样时段期间将所述输入端电阻与所述滤波电容器的一端断开，并且在保持时段期间将所述输入端电阻与所述滤波电容器的一端连接。
2.根据权利要求1所述的采样电路，
其中，所述输入端电阻包括串联连接的第一输入端电阻和第二输入端电阻，
所述第二输入端电阻的一端连接至所述运算放大器的输出端，
所述滤波电容器的一端连接至所述运算放大器的反相输入端，并且所述滤波电容器的另一端连接至所述运算放大器的输出端，并且
所述切断电路在采样时段期间将所述第一输入端电阻和所述第二输入端电阻的连接点与所述滤波电容器的一端断开，并且在保持时段期间将所述连接点与所述滤波电容器的一端连接。
3.根据权利要求1所述的采样电路，还包括
第一输出端电阻和第二输出端电阻，在所述运算放大器的输出端和预定基准端之间串联连接，
其中，所述第一输出端电阻和所述第二输出端电阻的连接点连接至所述运算放大器的反相输入端，并且
所述滤波电容器的一端连接至所述运算放大器的非反相输入端。
4.根据权利要求3所述的采样电路，
其中，所述输入端电阻包括串联连接的第一输入端电阻和第二输入端电阻，
所述滤波电容器包括：
第一滤波电容器，一端连接至所述运算放大器的非反相输入端；以及
第二滤波电容器，一端连接至所述运算放大器的输出端，并且
所述切断电路包括：
第一切断开关，在采样时段期间将所述输入端电阻与所述第一滤波电容器的一端断开，并且在保持时段期间将所述输入端电阻与所述第一滤波电容器的一端连接；以及
第二切断开关，在采样时段期间将所述第一输入端电阻和所述第二输入端电阻的连接点与所述第二滤波电容器的另一端断开，并且在保持时段期间将所述连接点与所述第二滤波电容器的另一端连接。
5.一种电子装置，包括：
输入端电阻，向所述输入端电阻的一端输入输入信号；
运算放大器，放大所述输入信号并且从输出端将所述输入信号作为放大信号输出；
滤波电容器，一端连接至所述运算放大器的输入端，所述输入信号的预定频率分量通过所述滤波电容器；
采样电容器，在预定采样时段期间输入所述放大信号并且在预定保持时段期间保持所述放大信号；
采样开关，在采样时段期间将所述运算放大器的输出端连接至所述采样电容器的一端，并且在保持时段期间将所述运算放大器的输出端与所述采样电容器的一端断开；
切断电路，在采样时段期间将所述输入端电阻与所述滤波电容器的一端断开，并且在保持时段期间将所述输入端电阻与所述滤波电容器的一端连接；以及
控制单元，控制所述采样开关和所述切断电路。
6.根据权利要求5所述的电子装置，还包括：
积分器，对所述放大信号和反馈信号之间的差分进行积分，并且将所述差分作为要量化的信号进行输出；
量化器，对要量化的信号进行量化并且将该信号作为数字信号进行输出；以及
数模转换器，将所述数字信号转化为模拟信号并且将所述模拟信号作为反馈信号进行输出，
其中，所述采样开关包括：
第一采样开关，在采样时段期间将所述输出端连接至所述采样电容器的一端，并且在保持时段期间将所述输出端与所述采样电容器的一端断开；以及
第二采样开关，在采样时段期间将所述数模转换器与所述采样电容器的一端断开，并且在保持时段期间将所述数模转换器与所述采样电容器的一端连接，并且
所述采样电容器将所述差分输出至所述积分器。
7.根据权利要求5所述的电子装置，还包括：
逐次比较控制电路，基于放大信号和反馈信号之间的比较结果来更新反馈信号并产生数字信号；以及
数模转换器，在所述逐次比较控制电路的控制下产生并输出反馈信号，
其中，所述采样开关包括：
第一采样开关，在采样时段期间将所述输出端连接至所述采样电容器的一端，并且在保持时段期间将所述输出端与所述采样电容器的一端断开；以及
第二采样开关，在采样时段期间将所述数模转换器与所述采样电容器的一端断开，并且在保持时段期间将所述数模转换器与所述采样电容器的一端连接，并且
所述采样电容器将比较结果输出至所述逐次比较控制电路。
8.根据权利要求5所述的电子装置，
其中，所述控制单元将指示所述采样时段或所述保持时段的第一采样时钟信号提供给采样开关，并且将通过对所述第一采样时钟信号进行反相而获得的信号作为第二采样时钟信号提供给所述切断电路。
9.根据权利要求5所述的电子装置，
其中，所述控制单元将指示所述采样时段或所述保持时段的第一采样时钟信号输出至所述采样开关，并且将指示作为断开所述输入端电阻的时段的不与所述采样时段重叠的时段的信号，作为第二采样时钟信号提供给所述切断电路。
CN201880091852.2A 2018-04-04 2018-12-19 采样电路和电子设备 Withdrawn CN111919382A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-072036 2018-04-04
JP2018072036 2018-04-04
PCT/JP2018/046722 WO2019193789A1 (ja) 2018-04-04 2018-12-19 サンプリング回路および電子機器

Publications (1)

Publication Number Publication Date
CN111919382A true CN111919382A (zh) 2020-11-10

Family

ID=68100700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880091852.2A Withdrawn CN111919382A (zh) 2018-04-04 2018-12-19 采样电路和电子设备

Country Status (3)

Country Link
US (1) US11043957B2 (zh)
CN (1) CN111919382A (zh)
WO (1) WO2019193789A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111147076B (zh) * 2019-12-31 2021-10-29 清华大学 可抵消采样噪声的模数转换器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3774031B2 (ja) 1997-05-12 2006-05-10 株式会社アドバンテスト 電圧発生器
US6243034B1 (en) * 1998-10-29 2001-06-05 National Instruments Corporation Integrating analog to digital converter with improved resolution
JP2006109059A (ja) 2004-10-05 2006-04-20 Rohm Co Ltd 電子回路
JP6305089B2 (ja) 2014-02-10 2018-04-04 三菱電機株式会社 スイッチトキャパシタ回路
JP2016213641A (ja) 2015-05-07 2016-12-15 株式会社東芝 増幅回路

Also Published As

Publication number Publication date
US20210091777A1 (en) 2021-03-25
US11043957B2 (en) 2021-06-22
WO2019193789A1 (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
CN101090262B (zh) 复数滤波器、调谐系统、接收器和调谐方法
CN105530010A (zh) 具有大输入阻抗的甚高动态范围开关电容器adc
AU2009345576B2 (en) Input converter for an EEG monitoring system, signal conversion method and monitoring system
JP5214820B2 (ja) 補聴器用入力変換器および信号変換方法
CN103138695A (zh) 音频放大电路
CN101917195A (zh) 一种高精度低失调电荷比较器电路
CN108712172A (zh) 一种增量型Sigma-Delta数模转换器
KR20150084267A (ko) 델타-시그마 변조기
US20130214948A1 (en) Single-ended to differential buffer circuit and method for coupling at least a single-ended input analog signal to a receiving circuit with differential inputs
US11043957B2 (en) Sampling circuit and electronic equipment
CN104950165A (zh) 检测电路和检测方法
US20120249239A1 (en) Correlated-double-sampling switched-capacitor gain stages, systems implementing the gain stages, and methods of their operation
CN107872229A (zh) 模数转换器的方法和设备
CN108696279B (zh) 电压信号到时间信号的转换器
JP6986020B2 (ja) アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法
KR20190021634A (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
CN109255430A (zh) 一种神经元编码电路
CN106068539B (zh) Sc放大器电路
CN204807622U (zh) 检测电路
CN204859152U (zh) 基于信号自相关性的逐次逼近型模数转换电路
CN204906363U (zh) 一种Flash模数转换电路
GB2617004A (en) System-level chopping in coulomb counter circuit
TW201409947A (zh) 三角積分調變器及其校正方法
CN106571828A (zh) 一种连续时间Sigma-Delta调制器
CN110798221A (zh) 信号调制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201110