JP6986020B2 - アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 - Google Patents

アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 Download PDF

Info

Publication number
JP6986020B2
JP6986020B2 JP2018538253A JP2018538253A JP6986020B2 JP 6986020 B2 JP6986020 B2 JP 6986020B2 JP 2018538253 A JP2018538253 A JP 2018538253A JP 2018538253 A JP2018538253 A JP 2018538253A JP 6986020 B2 JP6986020 B2 JP 6986020B2
Authority
JP
Japan
Prior art keywords
signal line
signal
pair
negative
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018538253A
Other languages
English (en)
Other versions
JPWO2018047457A1 (ja
Inventor
大輝 井口
慎一郎 江藤
洋介 植野
大輔 廣野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018047457A1 publication Critical patent/JPWO2018047457A1/ja
Application granted granted Critical
Publication of JP6986020B2 publication Critical patent/JP6986020B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本技術は、アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法に関する。詳しくは、シングルエンド信号をＡＤ（Analog to Digital）変換するアナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法に関する。
従来より、測定や無線通信を行う各種の電子機器において、センサやアンテナからのアナログ信号をデジタル信号に変換する目的でアナログデジタル変換器（ＡＤＣ：Analog to Digital Converter）が設けられている。このＡＤＣには様々な種類のものがあるが、消費電力や回路規模が小さいことから、逐次比較型ＡＤＣ（ＳＡＲＡＤＣ：Successive Approximation Register type ADC）が広く用いられている。
そして、ＳＡＲＡＤＣは、差動信号をＡＤ変換する差動型と、シングルエンド信号をＡＤ変換するシングルエンド型とに分類することができる。これらのうち差動型のＳＡＲＡＤＣは、シングルエンド型と比較して正側の回路と負側の回路との対称性が高く、ノイズや電源電圧変動を抑制することができる。このため、差動型のＳＡＲＡＤＣを用いてＡＤ変換することが望ましい。ただし、差動型を用いてシングルエンド信号をＡＤ変換する際には、シングル差動変換回路により予めシングルエンド信号を差動信号に変換しておく必要がある。例えば、２段のオペアンプや抵抗などを設けた回路により、差動信号への変換を行うシングル差動変換回路が提案されている（例えば、非特許文献１参照。）。
"シングル・エンド入力、差動出力への変換回路のリファレンス・デザイン"、［online］、テキサスインスツルメンツ株式会社、［平成２８年８月１０日検索］、インターネット(URL:http://www.tij.co.jp/tool/jp/TIPD131)
上述のシングル差動変換回路を差動型のＳＡＲＡＤＣの前段に追加することにより、比較的特性の良い差動型のＳＡＲＡＤＣを用いてシングルエンド信号をＡＤ変換することができる。しかしながら、上述のシングル差動変換回路の追加により、追加前よりも消費電力が増大してしまうという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、シングルエンド信号をＡＤ変換するＡＤＣにおいて、消費電力を低減することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、シングルエンド信号をサンプリングする一対のサンプリングコンデンサと、上記シングルエンド信号がサンプリングされると上記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と上記一対のサンプリングコンデンサの他方の両端を負側信号線と上記所定の端子との間に接続する負側接続制御とを行う接続制御部と、上記正側接続制御および上記負側接続制御が行われた上記正側信号線および上記負側信号線からの差動信号をデジタル信号に変換する変換部とを具備するアナログデジタル変換器、および、その制御方法である。これにより、シングルエンド信号が差動信号に変換されるという作用をもたらす。
また、この第１の側面において、所定の内部電位により充電された一対のコモン電圧生成コンデンサをさらに具備し、上記一対のサンプリングコンデンサは、上記正側信号線と上記負側信号線との間に並列に接続された状態において上記シングルエンド信号をサンプリングし、上記正側接続制御は、上記一対のサンプリングコンデンサの上記一方の一端の接続先を上記負側信号線から上記所定の端子に切り替えるとともに上記一対のコモン電圧生成コンデンサの一方の一端の接続先を上記所定の内部電位から上記正側信号線に切り替える制御であり、上記負側接続制御は、上記一対のサンプリングコンデンサの上記他方の一端の接続先を上記正側信号線から上記所定の端子に切り替えるとともに上記一対のコモン電圧生成コンデンサの他方の一端の接続先を上記所定の内部電位から上記負側信号線に切り替える制御であってもよい。これにより、正側と負側とで対称な回路によりシングルエンド信号が差動信号に変換されるという作用をもたらす。
また、この第１の側面において、上記接続制御部は、上記一対のサンプリングコンデンサの上記他方の上記一端の接続先を上記一対のサンプリングコンデンサの上記一方と異なるタイミングにおいて切り替えてもよい。これにより、一対のサンプリングコンデンサの接続先が異なるタイミングで切り替えられるという作用をもたらす。
また、この第１の側面において、上記負側信号線の電位により充電された一対のコモン電圧生成コンデンサをさらに具備し、上記一対のサンプリングコンデンサの上記一方は、上記正側信号線と上記所定の端子とに両端が接続された状態において上記シングルエンド信号をサンプリングし、上記一対のサンプリングコンデンサの上記他方は、上記正側信号線と上記所定の内部電位とに両端が接続された状態において上記シングルエンド信号をサンプリングし、上記正側接続制御は、上記一対のコモン電圧生成コンデンサの一方の一端の接続先を上記負側信号線から上記正側信号線に切り替える制御であり、上記負側接続制御は、上記一対のサンプリングコンデンサの上記他方の一端の接続先を上記正側信号線から上記所定の端子に切り替えるとともに上記他方の他端の接続先を上記所定の内部電位から上記負側信号線に切り替える制御であってもよい。これにより、比較的スイッチの少ない回路によりシングルエンド信号が差動信号に変換されるという作用をもたらす。
また、この第１の側面において、所定の基準電位より高い参照電位を参照信号線を介して供給するデカップリングコンデンサと、上記一対のサンプリングコンデンサのいずれかの一端の接続先を上記参照電位および基準電位の一方から他方に切り替える旨を指示する制御信号を上記デジタル信号に基づいて生成するデジタルアナログ変換器制御部と、上記制御信号が生成された場合には上記デカップリングコンデンサおよび上記参照信号線の少なくとも一方を充電した後に上記制御信号を出力する充電制御部と、上記出力された制御信号に従って上記一対のサンプリングコンデンサのいずれかの上記一端の接続先を切り替えるスイッチとをさらに具備してもよい。これにより、上記制御信号の出力前に、デカップリングコンデンサおよび上記参照信号線の少なくとも一方が充電されるという作用をもたらす。
また、この第１の側面において、上記充電制御部は、上記デカップリングコンデンサおよび上記参照信号線の少なくとも一方を一定の充電量により充電してもよい。これにより、一定の充電量によって充電されるという作用をもたらす。
また、この第１の側面において、上記充電制御部は、上記デカップリングコンデンサおよび上記参照信号線の少なくとも一方を充電する際の充電量を上記デジタル信号に基づいて制御してもよい。これにより、充電量がデジタル信号に基づいて制御されるという作用をもたらす。
また、この第１の側面において、上記一対のサンプリングコンデンサのトッププレートに上記シングルエンド信号が入力されてもよい。これにより、トッププレートサンプリングが行われるという作用をもたらす。
また、この第１の側面において、上記一対のサンプリングコンデンサのボトムプレートに上記シングルエンド信号が入力されてもよい。これにより、ボトムプレートサンプリングが行われるという作用をもたらす。
また、本技術の第２の側面は、シングルエンド信号をサンプリングする一対のサンプリングコンデンサと、上記シングルエンド信号がサンプリングされると上記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と上記一対のサンプリングコンデンサの他方の両端を負側信号線と上記所定の端子との間に接続する負側接続制御とを行う接続制御部と、上記正側接続制御および上記負側接続制御が行われた上記正側信号線および上記負側信号線からの差動信号をデジタル信号に変換する変換部と、上記デジタル信号を処理するデジタル信号処理部とを具備する電子装置である。これにより、シングルエンド信号が差動信号に変換されて、その差動信号を変換したデジタル信号が処理されるという作用をもたらす。
本技術によれば、シングルエンド信号をＡＤ変換するＡＤＣにおいて、消費電力を低減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における電子装置の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるアナログデジタル変換器の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるデジタルアナログ変換部の一構成例を示すブロック図である。 本技術の第１の実施の形態における回路ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態におけるアナログデジタル変換器の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態におけるサンプリング期間内のサンプリングスイッチおよび回路ブロックの状態の一例を示す図である。 本技術の第１の実施の形態におけるシングル差動変換直前のサンプリングスイッチおよび回路ブロックの状態の一例を示す図である。 本技術の第１の実施の形態におけるシングル差動変換後のサンプリングスイッチおよび回路ブロックの状態の一例を示す図である。 本技術の第１の実施の形態におけるシングル差動変換前後のコンデンサの接続構成の一例を示す図である。 本技術の第１の実施の形態におけるコンパレータ入力電圧の変動の一例を示すグラフである。 本技術の第１の実施の形態におけるアナログデジタル変換器の動作の一例を示すフローチャートである。 本技術の第１の実施の形態の第１の変形例におけるアナログデジタル変換器の一構成例を示すブロック図である。 本技術の第１の実施の形態の第１の変形例における回路ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態の第１の変形例におけるアナログデジタル変換器の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態の第２の変形例におけるアナログデジタル変換器の一構成例を示すブロック図である。 本技術の第１の実施の形態の第２の変形例における回路ブロックの一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例におけるアナログデジタル変換器の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態の第２の変形例におけるシングル差動変換前後のコンデンサの接続構成の一例を示す図である。 本技術の第２の実施の形態におけるアナログデジタル変換器の一構成例を示すブロック図である。 本技術の第２の実施の形態におけるプリチャージ制御部の一構成例を示すブロック図である。 本技術の第２の実施の形態における制御信号生成部の一構成例を示す回路図である。 本技術の第２の実施の形態における制御信号生成部の動作の一例を示す図である。 本技術の第２の実施の形態における逐次比較制御部およびＤＡＣ制御部の動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態におけるプリチャージ制御部の動作の一例を示すタイミングチャートである。 本技術の第２の実施の形態の変形例におけるスイッチおよび回路ブロックの状態の一例を示す図である。 本技術の第３の実施の形態におけるプリチャージ制御部の一構成例を示ブロック図である。 本技術の第３の実施の形態における第（Ｎ−３）ビットに対応するプリチャージ制御回路の一構成例を示す回路図である。 本技術の第３の実施の形態における第（Ｎ−３）ビットに対応する制御信号生成部の動作の一例を示す図である。 本技術の第３の実施の形態における第（Ｎ−４）ビットに対応するプリチャージ制御回路の一構成例を示す回路図である。 本技術の第３の実施の形態における第（Ｎ−４）ビットに対応する制御信号生成部の動作の一例を示す図である。 本技術の第３の実施の形態におけるＤＯＵＴ７までの電荷の変動量の一例を示すグラフである。 本技術の第３の実施の形態におけるＤＯＵＴ6以降の電荷の変動量の一例を示すグラフである。 住宅用の蓄電システムの一構成例を示すブロック図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（シングル差動変換する例）
２．第２の実施の形態（シングル差動変換し、プリチャージする例）
３．第３の実施の形態（シングル差動変換し、デジタル信号に応じた充電量によりプリチャージする例）
＜１．第１の実施の形態＞
［電子装置の構成例］
図１は、本技術の第１の実施の形態における電子装置１００の一構成例を示すブロック図である。電子装置１００は、デジタル信号を処理する装置であり、シングルエンド信号供給部１１０と、サンプリングクロック生成回路１２０と、デジタル信号処理部１３０と、抵抗１４１および１４２と、アナログデジタル変換器２００とを備える。電子装置１００としては、センシング用途で使用される装置が想定される。なお、センシング用途のほか、無線信号を受信する受信装置や、画像信号を撮像する撮像装置などにアナログデジタル変換器２００を設けてもよい。
シングルエンド信号供給部１１０は、アナログのシングルエンド信号を生成してアナログデジタル変換器２００に信号線１１９を介して供給するものである。このシングルエンド信号供給部１１０としては、例えば、センサーなどが想定される。
抵抗１４１および１４２は、電源端子と、接地端子との間において直列に接続される。これらの抵抗１４１および１４２の接続点はアナログデジタル変換器２００に信号線１４９を介して接続される。
サンプリングクロック生成回路１２０は、所定の周波数のクロック信号をサンプリングクロックＣＬＫ0として生成するものである。このサンプリングクロック生成回路１２０は、生成したサンプリングクロックＣＬＫ0を信号線１２９を介してアナログデジタル変換器２００に供給する。
アナログデジタル変換器２００は、サンプリングクロックＣＬＫ0に同期して、シングルエンド信号をデジタル信号ＤＯＵＴにＡＤ変換するものである。このアナログデジタル変換器２００は、変換したデジタル信号ＤＯＵＴをデジタル信号処理部１３０に信号線２０９を介して供給する。
デジタル信号処理部１３０は、デジタル信号ＤＯＵＴを処理するものである。例えば、センサーからのデジタル信号の解析などが実行される。
［アナログデジタル変換器の構成例］
図２は、本技術の第１の実施の形態におけるアナログデジタル変換器２００の一構成例を示すブロック図である。このアナログデジタル変換器２００は、サンプリングスイッチ２１１および２１２と、リファレンスバッファ２２１と、デカップリングコンデンサ２２２と、デジタルアナログ変換部３００とを備える。また、アナログデジタル変換器２００は、コンパレータ２３０と、逐次比較制御部２４０と、ＤＡＣ制御部２５０とを備える。
サンプリングスイッチ２１１は、サンプリングクロックＣＬＫ0に同期して、信号線１１９と正側信号線２１８との間の経路を開閉するものである。サンプリングスイッチ２１２は、サンプリングクロックＣＬＫ０に同期して、信号線１４９と負側信号線２１９との間の経路を開閉するものである。これらのサンプリングスイッチ２１１および２１２は、例えば、サンプリングクロックＣＬＫ０がハイレベルの場合に閉状態に移行し、ローレベルの場合に開状態に移行する。
リファレンスバッファ２２１は、所定のバイアス電圧Ｖｂｉａｓから正側の参照電圧Ｖｒｅｆｐを生成するものである。このリファレンスバッファ２２１の非反転入力端子（＋）には、バイアス電圧Ｖｂｉａｓが入力される。また、リファレンスバッファ２２１の出力端子は、自身の反転入力端子（−）とデカップリングコンデンサ２２２の一端とデジタルアナログ変換部３００とに接続される。このリファレンスバッファ２２１は、バイアス電圧Ｖｂｉａｓから参照電圧Ｖｒｅｆｐを生成して出力端子から出力する。
デカップリングコンデンサ２２２は、参照電圧Ｖｒｅｆｐを保持し、その保持電圧を参照信号線２２９を介してデジタルアナログ変換部３００に供給するものである。このデカップリングコンデンサ２２２は、例えば、参照電圧Ｖｒｅｆｐの変動を抑制する目的で設けられる。
デジタルアナログ変換部３００は、制御信号ＤＡＣＰおよびＤＡＣＮに従って正側信号線２１８および負側信号線２１９のいずれかの電圧を制御するものである。このデジタルアナログ変換部３００には、シングルエンド信号と、制御信号ＤＡＣＰおよびＤＡＣＮと、切替制御クロックＣＬＫ１およびＣＬＫ２とが入力される。デジタルアナログ変換部３００は、切替制御クロックＣＬＫ１およびＣＬＫ２に同期して、シングルエンド信号を差動信号に変換し、コンパレータ２３０に供給する。変換方法の詳細については後述する。
そして、デジタルアナログ変換部３００は、制御信号ＤＡＣＰに従って差動信号の正側電圧を増減する。また、デジタルアナログ変換部３００は、制御信号ＤＡＣＮに従って差動信号の負側電圧を増減する。
コンパレータ２３０は、差動信号の正側電圧と負側電圧とを比較するものである。このコンパレータ２３０は、逐次比較制御クロックＣＬＫ３に同期して、正側電圧と負側電圧とを比較し、比較結果を逐次比較制御部２４０に供給する。例えば、正側電圧の方が負側電圧より高いか否かにより、ハイレベルまたはローレベルの比較結果が生成される。なお、コンパレータ２３０は、特許請求の範囲に記載の変換部の一例である。
逐次比較制御部２４０は、サンプリングクロックＣＬＫ０に同期して切替制御クロックＣＬＫ１およびＣＬＫ２と逐次比較制御クロックＣＬＫ３とを生成するものである。この逐次比較制御部２４０は、切替制御クロックＣＬＫ１およびＣＬＫ２をデジタルアナログ変換部３００に供給し、逐次比較制御クロックＣＬＫ３をコンパレータ２３０に供給する。また、逐次比較制御部２４０は、コンパレータ２３０の比較結果ＣＯＭＰをＤＡＣ制御部２５０に供給する。
ＤＡＣ制御部２５０は、比較結果ＣＯＭＰに基づいて制御信号ＤＡＣＰおよびＤＡＣＮを生成するものである。また、ＤＡＣ制御部２５０は、Ｎ（Ｎは整数）個の比較結果ＣＯＭＰからなるデジタル信号ＤＯＵＴを生成してデジタル信号処理部１３０に供給する。
［デジタルアナログ変換部の構成例］
図３は、本技術の第１の実施の形態におけるデジタルアナログ変換部３００の一構成例を示すブロック図である。このデジタルアナログ変換部３００は、Ｎ−１個の回路ブロック３１０と、コンデンサ３９１および３９２とを備える。また、制御信号ＤＡＣＰおよびＤＡＣＮのそれぞれは、Ｎ−１ビットのデジタル信号である。制御信号ＤＡＣＰのｎ番目のビットＤＡＣＰｎ（ｎは０乃至Ｎ−２の整数）は、ｎ番目の回路ブロック３１０に入力され、制御信号ＤＡＣＮのｎ番目のビットＤＡＣＮｎは、ｎ番目の回路ブロック３１０に入力される。また、切替制御クロックＣＬＫ１およびＣＬＫ２と参照電圧Ｖｒｅｆｐとは、全ての回路ブロック３１０に入力される。
コンデンサ３９１の両端は、正側信号線２１８と所定の基準電位の接地端子とに接続される。また、コンデンサ３９２の両端は、負側信号線２１９と接地端子とに接続される。
回路ブロック３１０は、ビットＤＡＣＰｎおよびＤＡＣＮｎに従って正側信号線２１８および負側信号線２１９のいずれかの電圧を増減するものである。
［回路ブロックの構成例］
図４は、本技術の第１の実施の形態における回路ブロック３１０の一構成例を示す回路図である。この回路ブロック３１０は、スイッチ３１１、３１３、３１４、３１５、３１６、３２１、３２３、３２４、３２５および３２６を備える。これらのスイッチは、例えば、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタにより実現される。
また、回路ブロック３１０は、コモン電圧生成コンデンサ３１２および３２２と、サンプリングコンデンサ３１７および３２７を備える。一般的な構造のＳＡＲＡＤＣでは、Ｎ−１桁の桁ごとに一対のサンプリングコンデンサが設けられるが、回路ブロック３１０では、桁ごとにさらに一対のコモン電圧生成コンデンサ３１２および３２２が設けられる。
コモン電圧生成コンデンサ３１２および３２２と、サンプリングコンデンサ３１７および３２７との４つのコンデンサのそれぞれの容量は同一である。また、Ｎ−１個の回路ブロック３１０のそれぞれのコンデンサの容量は異なる。例えば、第ｎビットに対応する回路ブロック３１０のコンデンサの容量をＣｎとすると、容量Ｃｎは、例えば、容量Ｃｎ−１の２倍である。
スイッチ３１１は、制御信号ＤＡＣＰｎに従って、コモン電圧生成コンデンサ３１２およびスイッチ３１３に共通の端子に、負側の参照電圧Ｖｒｅｆｎが印加された負側の参照信号線と、参照電圧Ｖｒｅｆｐの正側の参照信号線とのいずれかを接続するものである。例えば、制御信号ＤＡＣＰｎがローレベルである場合に負側の参照信号線が接続され、ハイレベルである場合に正側の参照信号線が接続される。なお、負側の参照信号線の代わりに、グランドに接続された接地線を設けてもよい。
スイッチ３２１は、制御信号ＤＡＣＮｎに従って、コモン電圧生成コンデンサ３２２およびスイッチ３２３に共通の端子に、負側の参照信号線と正側の参照信号線とのいずれかを接続するものである。例えば、制御信号ＤＡＣＮｎがローレベルである場合に負側の参照信号線が接続され、ハイレベルである場合に正側の参照信号線が接続される。
コモン電圧生成コンデンサ３１２の一端は、スイッチ３１１に接続され、他端はスイッチ３１４および３１５に共通に接続される。コモン電圧生成コンデンサ３２２の一端は、スイッチ３２１に接続され、他端はスイッチ３２４および３２５に共通に接続される。
スイッチ３１４は、切替制御クロックＣＬＫ１に従って、所定の内部電圧Ｖｃｐの電源端子とコンデンサ３１２との間の経路を開閉するものである。このスイッチ３１４は、例えば、切替制御クロックＣＬＫ１がハイレベルの場合に閉状態に移行し、ローレベルの場合に開状態に移行する。他のスイッチ３１３、３１５、３１６、３２３、３２４、３２５および３２６も同様に、切替制御クロックがハイレベルの場合に閉状態に移行し、ローレベルの場合に開状態に移行する。
スイッチ３２４は、切替制御クロックＣＬＫ１に従って、所定の内部電圧Ｖｃｎの電源端子とコモン電圧生成コンデンサ３２２との間の経路を開閉するものである。
スイッチ３１５は、切替制御クロックＣＬＫ２に従って、正側信号線２１８とコモン電圧生成コンデンサ３１２との間の経路を開閉するものである。スイッチ３２５は、切替制御クロックＣＬＫ２に従って、負側信号線２１９とコモン電圧生成コンデンサ３２２との間の経路を開閉するものである。
サンプリングコンデンサ３１７の一端は、正側信号線２１８に接続され、他端は、スイッチ３１３および３１６に共通に接続される。また、サンプリングコンデンサ３２７の一端は、負側信号線２１９に接続され、他端は、スイッチ３２３および３２６に共通に接続される。
スイッチ３１３は、切替制御クロックＣＬＫ２に従って、スイッチ３１１とサンプリングコンデンサ３１７との間の経路を開閉するものである。スイッチ３２３は、切替制御クロックＣＬＫ２に従って、スイッチ３２１とサンプリングコンデンサ３２７との間の経路を開閉するものである。
スイッチ３１６は、切替制御クロックＣＬＫ１に従って、負側信号線２１９とサンプリングコンデンサ３１７との間の経路を開閉するものである。スイッチ３２６は、切替制御クロックＣＬＫ１に従って、正側信号線２１８とサンプリングコンデンサ３２７との間の経路を開閉するものである。
図５は、本技術の第１の実施の形態におけるアナログデジタル変換器２００の動作の一例を示すタイミングチャートである。サンプリングクロックＣＬＫ０の周波数の逆数であるサンプリング周期は、サンプリング期間と、変換期間と、比較期間とに分割される。
サンプリング期間は、シングルエンド信号をサンプリングするための期間である。タイミングＴ０からタイミングＴ５までをサンプリング周期とすると、タイミングＴ０からタイミングＴ１のサンプリング期間において、サンプリングクロック生成回路１２０は、サンプリングクロックＣＬＫ０をハイレベルにする。また、このサンプリング期間において、逐次比較制御部２４０は、切替制御クロックＣＬＫ１をハイレベルに制御し、切替制御クロックＣＬＫ２および逐次比較制御クロックＣＬＫ３をローレベルに制御する。これらの制御により、シングルエンド信号がサンプリングされる。
そして、タイミングＴ１からＴ４までの変換期間の開始時点（Ｔ１）において、サンプリングクロック生成回路１２０は、サンプリングクロックＣＬＫ０をローレベルにする。そして、タイミングＴ２において逐次比較制御部２４０は、切替制御クロックＣＬＫ１をローレベルに制御し、その後のタイミングＴ３において切替制御クロックＣＬＫ２をハイレベルに制御する。これらの制御により、シングルエンド信号が差動信号に変換される。
次いでタイミングＴ４からタイミングＴ５までの比較期間に亘って、逐次比較制御部２４０は、サンプリングクロックＣＬＫ０よりも周波数の高い逐次比較制御クロックＣＬＫ３を供給する。この逐次比較制御クロックＣＬＫ３に同期して、コンパレータ２３０は、ハイレベルまたはローレベルの比較結果ＣＯＭＰを生成する。ｎ回目の比較結果ＣＯＭＰは、デジタル信号のＤＯＵＴの第ｎビットとして出力される。例えば、第（Ｎ−１）ビットが最初に出力され、第０ビットが最後に出力される。
図６は、本技術の第１の実施の形態におけるサンプリング期間内のサンプリングスイッチおよび回路ブロック３１０の状態の一例を示す図である。ここでは、初期状態において制御信号ＤＡＣＰｎおよびＤＡＣＮｎにローレベルが設定されるものとする。このため、スイッチ３１１および３２１において、端子の接続先は負側の参照信号線となる。
サンプリング期間においては、ハイレベルのサンプリングクロックＣＬＫ０によりサンプリングスイッチ２１１および２１２は、いずれも閉状態に移行する。
また、ハイレベルの切替制御クロックＣＬＫ１により、スイッチ３１４および３２４と、スイッチ３１６および３２６とは閉状態に移行する。さらに、ハイレベルの切替制御クロックＣＬＫ２により、スイッチ３１３および３２３と、スイッチ３１５および３２５とは開状態に移行する。
これらの制御により、サンプリングコンデンサ３１７および３２７は、正側信号線２１８および負側信号線２１９の間において並列に接続され、これらのコンデンサにシングルエンド信号がサンプリングされる。ここで、正側信号線２１８にはシングルエンド信号が入力されるため、その信号のシングルエンド電圧Ｖｉｎが印加される。一方、負側信号線２１８には、固定電圧Ｖｃｍが印加される。また、正側のサンプリングコンデンサ３１７および３２７のそれぞれの容量はいずれもＣｎである。したがって、正側のサンプリングコンデンサ３１７および３２７のそれぞれに保持される電荷量Ｑｓは、次の式により表される。
Ｑｓ＝Ｃｎ×（Ｖｉｎ−Ｖｃｍ） ・・・式１
また、制御信号ＤＡＣＰｎおよびＤＡＣＮｎがいずれもローレベルとすると、スイッチ３１１および３２１は、いずれも負側の参照信号線に接続先を切り替える。また、正側のコモン電圧生成コンデンサ３１２は、所定の内部電圧Ｖｃｐにより充電され、負側のコモン電圧生成コンデンサ３２２は、所定の内部電圧Ｖｃｎにより充電される。これらの内部電圧ＶｃｎおよびＶｃｐが異なる値とすると、コモン電圧生成コンデンサ３１２とコモン電圧生成コンデンサ３２２とで、充電される電荷量が異なる値となり、別々に計算する必要がある。そこで、計算の簡略化のため、内部電圧ＶｃｐおよびＶｃｎはいずれも電源電圧ＶＤＤであるものとする。この場合、容量Ｃｎのコモン電圧生成コンデンサ３１２および３２２の両方に電源電圧ＶＤＤが印加されるため、コモン電圧生成コンデンサ３１２および３２２のそれぞれに保持される電荷量は、いずれも次の式により表される。ここで、負側の参照電圧Ｖｒｅｆｎは、約０ボルト（Ｖ）と仮定する。
Ｑｃｍ＝Ｃｎ×ＶＤＤ ・・・式２
上式においてＱｃｍは、コモン電圧生成コンデンサ３１２または３２２に保持される電荷量である。
図７は、本技術の第１の実施の形態におけるシングル差動変換直前のサンプリングスイッチおよび回路ブロック３１０の状態の一例を示す図である。変換期間において、サンプリングクロックＣＬＫ０と切替制御クロックＣＬＫ１およびＣＬＫ２とがいずれもローレベルに制御される。この結果、全てのスイッチが開状態に移行する。
図８は、本技術の第１の実施の形態におけるシングル差動変換後のサンプリングスイッチおよび回路ブロック３１０の状態の一例を示す図である。ローレベルの切替制御クロックＣＬＫ１により、スイッチ３１４および３２４と、スイッチ３１６および３２６とは開状態に移行する。
また、ハイレベルの切替制御クロックＣＬＫ２により、スイッチ３１３および３２３と、スイッチ３１５および３２５とが閉状態に移行する。
これらの制御により、コモン電圧生成コンデンサ３１２の一端（正極）の接続先が、電源端子から正側信号線２１８に切り替えられる。サンプリングコンデンサ３１７の一端（負極）の接続先は、負側信号線２１９から、スイッチ３１１およびコモン電圧生成コンデンサ３１２に切り替えられる。
また、コモン電圧生成コンデンサ３２２の一端（正極）の接続先が、電源端子から負側信号線２１９に切り替えられる。サンプリングコンデンサ３２７の一端（正極）の接続先は、正側信号線２１８からスイッチ３２１およびコモン電圧生成コンデンサ３２２に切り替えられる。
切替え後の正側のコモン電圧生成コンデンサ３１２およびサンプリングコンデンサ３１７に保持される電荷量は、これらのコンデンサの負極同士が接続されているため、式１および式２に基づいて次の式により表される。
Ｑｃｍ＋Ｑｓ＝Ｃｎ×ＶＤＤ＋Ｃｎ×（Ｖｉｎ−Ｖｃｍ） ・・・式３
並列接続のコモン電圧生成コンデンサ３１２およびサンプリングコンデンサ３１７の合成容量は２Ｃｎであるため、正側信号線２１８の電圧である正側電圧ＣＭｉｎｐは、式３に基づいて次の式により表される。
ＣＭｉｎｐ＝（Ｑｃｍ＋Ｑｓ）／（２Ｃｎ）
＝（ＶＤＤ＋Ｖｉｎ−Ｖｃｍ）／２ ・・・式４
一方、切替えにおいて、負側のサンプリングコンデンサ３２７は、正極がコモン電圧生成コンデンサ３２２の負極と接続される。すなわち、サンプリングコンデンサ３２７の正極と負極とが逆に接続される。このため、切替え後にコモン電圧生成コンデンサ３２２およびサンプリングコンデンサ３２７に保持される電荷量は、式１および式２に基づいて次の式により表される。
Ｑｃｍ−Ｑｓ＝Ｃｎ×ＶＤＤ−Ｃｎ×（Ｖｉｎ−Ｖｃｍ） ・・・式５
並列接続のコモン電圧生成コンデンサ３２２およびサンプリングコンデンサ３２７の合成容量は２Ｃｎであるため、負側信号線２１９の電圧である負側電圧ＣＭｉｎｎは、式５に基づいて次の式により表される。
ＣＭｉｎｎ＝（Ｑｃｍ−Ｑｓ）／（２Ｃｎ）
＝（ＶＤＤ＋Ｖｃｍ−Ｖｉｎ）／２ ・・・式６
ここで、シングルエンド信号のコモン電圧をＶｉｎ_ｃｍとし、そのコモン電圧を基準とする小信号成分の電圧をｖｉｎとすると、シングルエンド電圧Ｖｉｎは、次の式により表される。
Ｖｉｎ＝ｖｉｎ＋Ｖｉｎ_ｃｍ ・・・式７
式４および式６に、式７を代入すると、次の式が得られる。ただし、Ｖｃｍは、負側信号線２１９に印加された所定の固定電圧を表す。
ＣＭｉｎｐ＝ｖｉｎ／２
＋（ＶＤＤ＋Ｖｉｎ_ｃｍ−Ｖｃｍ）／２ ・・・式８
ＣＭｉｎｎ＝−ｖｉｎ／２
＋（ＶＤＤ＋Ｖｃｍ−Ｖｉｎ_ｃｍ）／２ ・・・式９
ここで、固定電圧Ｖｃｍを、コモン電圧Ｖｉｎ_ｃｍと略同一の値と仮定すれば、式８および式９は、次の式に簡易化することができる。
ＣＭｉｎｐ＝ｖｉｎ／２＋ＶＤＤ／２ ・・・式１０
ＣＭｉｎｎ＝−ｖｉｎ／２＋ＶＤＤ／２ ・・・式１１
式１０および式１１より、正側電圧ＣＭｉｎｐおよび負側電圧ＣＭｉｎｎからなる信号は、コモン電圧をＶＤＤ／２とする差動信号である。
なお、固定電圧Ｖｃｍをコモン電圧Ｖｉｎ_ｃｍと略同一の値としているが、固定電圧Ｖｃｍをコモン電圧Ｖｉｎ_ｃｍとを略同一の値以外に設定してもよい。その場合には、式８および式９で表される差動信号が得られる。
図９は、本技術の第１の実施の形態におけるシングル差動変換前後のコンデンサの接続構成の一例を示す図である。同図において、スイッチ３１１などの各種のスイッチは、記載の便宜上、省略されている。同図におけるａは、変換期間開始時のコモン電圧生成コンデンサ３１２および３２２の接続構成の一例を示す図である。これらのコンデンサは、いずれも内部電圧（電源電圧ＶＤＤなど）により充電される。
また、図９におけるｂは、変換期間開始時のサンプリングコンデンサ３１７および３２７の接続構成の一例を示す図である。これらのコンデンサは、正側信号線２１８と負側信号線２１９との間において並列に接続される。このため、これらのコンデンサは、いずれも、Ｖｉｎ−Ｖｃｍにより充電される。言い換えれば、シングルエンド信号がサンプリングされる。
図９におけるｃは、変換期間においてコンデンサのそれぞれの接続が切り替えられたときの各コンデンサの接続構成の一例を示す図である。正側のサンプリングコンデンサ３１７の負極の接続先が、負側信号線２１９から、コモン電圧生成コンデンサ３１２の負極および負側の参照信号線に切り替えられる。また、コモン電圧生成コンデンサ３１２の正極の接続先が、電源電圧ＶＤＤから正側信号線２１８に切り替えられる。
一方、負側のサンプリングコンデンサ３２７については、正側と異なり、正極の接続先が、正側信号線２１８から、コモン電圧生成コンデンサ３２２の負極および負側の参照信号線に切り替えられる。また、コモン電圧生成コンデンサ３２２の正極の接続先が、電源電圧ＶＤＤから負側信号線２１９に切り替えられる。
これらの切替え制御により、正側では、コモン電圧生成コンデンサ３１２およびサンプリングコンデンサ３１７が、正側信号線２１８に並列に接続される。一方、負側では、コモン電圧生成コンデンサ３２２およびサンプリングコンデンサ３２７が、負側信号線２１９に並列に接続される。ただし、正側では、サンプリングコンデンサ３１７の正極が正側信号線２１８に接続されるのに対し、負側では、サンプリングコンデンサ３２７の負極が負側信号線２１９に接続される。すなわち、負側のサンプリングコンデンサ３２７の正極および負極は、変換前と入れ替えられている。このため、正側電圧ＣＭｉｎｐおよび負側電圧ＣＭｉｎｎは、式１０および式１１に例示したように差動信号となる。
このように、アナログデジタル変換器２００は、その内部でコンデンサの接続の切り替えによりシングル差動変換を行ってから、ＡＤ変換を行う。コンデンサの接続の切り替えには複数のＭＯＳトランジスタが必要となるが、これらのＭＯＳトランジスタの消費電力は、一般に、オペアンプと比較して桁違いに小さい。例えば、オペアンプの消費電流がミリアンペア（ｍＡ）単位であるのに対し、ＭＯＳトランジスタのオン電流（消費電流）はナノアンペア（ｎＡ）単位である。さらに、オペアンプを用いる場合、ＡＤ変換中において常にオペアンプが動作する必要があるが、ＭＯＳトランジスタを用いる場合、常にスイッチング動作させる必要は無く、シングル差動変換時のみでよい。
このため、オペアンプを用いるシングル差動変換回路をＡＤＣの前段に設ける比較例と比較して、電子装置１００の消費電力を非常に小さくすることができる。また、その比較例と比較して、電子装置１００の回路規模を小さくすることができる。また、電子装置１００内部のスイッチング動作は、正側と負側とで対称的であるため、そのスイッチング動作に伴うノイズを抑制することができる。これにより、スイッチング動作によるノイズが信号に干渉する影響を軽減することができる。
図１０は、本技術の第１の実施の形態におけるコンパレータ入力電圧の変動の一例を示すグラフである。同軸の縦軸は、コンパレータ２３０に入力される差動信号の電圧であるＣＭｉｎｐ−ＣＭｉｎｎを示し、横軸は時間を示す。
入力された差動信号のレベルが「０」より高い（すなわち、正側電圧ＣＭｉｎｐが負側電圧ＣＭｉｎｎより高い）場合にコンパレータ２３０は、ハイレベルの比較結果を第（Ｎ−１）ビットとして出力する。一方、差動信号のレベルが「０」以下の場合にコンパレータ２３０は、ローレベルを第（Ｎ−１）ビットとして出力する。コンパレータ２３０の後段のＤＡＣ制御部２５０は、第（Ｎ−１）ビットがハイレベルである場合に制御信号ＤＡＣＰN-2およびＤＡＣＮN-2のいずれかにより、正側電圧が相対的に低くなるように正側電圧および負側電圧のいずれかを制御する。一方、第（Ｎ−１）ビットがローレベルである場合にＤＡＣ制御部２５０は、制御信号ＤＡＣＰN-2およびＤＡＣＮN-2のいずれかにより、正側電圧が相対的に高くなるように正側電圧および負側電圧のいずれかを制御する。
そして、コンパレータ２３０は、ＤＡＣ制御部２５０の制御の後に再度比較を行う。最後の第０ビットが出力されていなければ、そのビットに基づいてＤＡＣ制御部２５０は、正側電圧ＣＭｉｎｐまたは負側電圧ＣＭｉｎｎを制御する。これらの電圧の増減レベルは、比較回数が多くなるほど、小さくなる。
例えば、タイミングｔ１において最初の第（Ｎ−１）ビットがローレベルであった場合に、ＤＡＣ制御部２５０は、制御信号ＤＡＣＰN-2およびＤＡＣＮN-2のいずれかにより、正側電圧ＣＭｉｎｐおよび負側電圧ＣＭｉｎｎの差分をＶｒｅｆｐ／２上昇させる。タイミングｔ２において次の第（Ｎ−２）ビットがハイレベルであった場合にＤＡＣ制御部２５０は、制御信号ＤＡＣＰN-3およびＤＡＣＮN-3のいずれかにより、正側電圧ＣＭｉｎｐおよび負側電圧ＣＭｉｎｎの差分をＶｒｅｆｐ／４低下させる。以下、最後の第０ビットが出力されるまで、同様の逐次比較制御が繰り返し行われる。
［アナログデジタル変換器の動作例］
図１１は、本技術の第１の実施の形態におけるアナログデジタル変換器２００の動作の一例を示すフローチャートである。この動作は、サンプリングクロックＣＬＫ０に同期して実行される。
アナログデジタル変換器２００は、シングルエンド信号をサンプリングし（ステップＳ９０１）、スイッチ３１３などの全スイッチを開状態（オフ）にする（ステップＳ９０２）。そして、アナログデジタル変換器２００は、サンプリングコンデンサ３１７などのコンデンサの接続先の切り替えを行う（ステップＳ９０３）。これにより、シングルエンド信号は差動信号に変換される。そして、アナログデジタル変換器２００は、逐次比較により、差動信号をデジタル信号に変換して１ビットずつ出力する（ステップＳ９０４）。
アナログデジタル変換器２００は、Ｎビットの全てを出力したか否かを判断する（ステップＳ９０５）。全ビットを出力していない場合に（ステップＳ９０５：Ｎｏ）、アナログデジタル変換器２００は、ステップＳ９０４の逐次比較の動作を継続する。一方、全ビットを出力した場合に（ステップＳ９０５：Ｙｅｓ）、アナログデジタル変換器２００は、動作を終了する。
このように、本技術の第１の実施の形態によれば、アナログデジタル変換器２００は、サンプリングコンデンサ３１７および３２７のそれぞれの接続先を切り替えるため、シングルエンド信号を差動信号に変換することができる。この接続先の切り替えに必要なＭＯＳトランジスタの消費電力は、オペアンプと比べて非常に小さいため、オペアンプを用いたシングル差動変換回路を設ける場合と比較して、消費電力を低減することができる。
［第１の変形例］
上述の第１の実施の形態では、スイッチ３１６および３２６を同時に開（オフ）状態に移行させていたが、これらのスイッチを同時にオフにすると、チャージインジェクションが大きくなってしまうという問題がある。ここで、チャージインジェクションは、スイッチングの際にスイッチ内の容量成分に流れる電流であり、スイッチングノイズの原因となる。この第１の実施の形態の第１の変形例のアナログデジタル変換器２００は、チャージインジェクションによるスイッチングノイズを抑制する点において第１の実施の形態と異なる。
図１２は、本技術の第１の実施の形態の第１の変形例におけるアナログデジタル変換器２００の一構成例を示すブロック図である。この第１の実施の形態の第１の変形例のアナログデジタル変換器２００は、逐次比較制御部２４０の代わりに逐次比較制御部２４１を備える点において第１の実施の形態と異なる。
逐次比較制御部２４１は、切替制御クロックＣＬＫ１'をさらに生成する点において第１の実施の形態と異なる。
図１３は、本技術の第１の実施の形態の第１の変形例における回路ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の回路ブロック３１０は、切替制御クロックＣＬＫ１'に従ってスイッチ３２６が、経路を開閉する点において第１の実施の形態と異なる。
図１４は、本技術の第１の実施の形態の第１の変形例におけるアナログデジタル変換器２００の動作の一例を示すタイミングチャートである。サンプリング期間において逐次比較制御部２４０は、切替制御クロックＣＬＫ１'をハイレベルに制御する。そして、変換期間内のタイミングＴ２において逐次比較制御部２４０は、切替制御クロックＣＬＫ１をローレベルにし、その後のタイミングＴ３において切替制御クロックＣＬＫ１'をローレベルにする。そして、タイミングＴ４において逐次比較制御部２４０は、切替制御クロックＣＬＫ２をハイレベルに制御し、タイミングＴ５以降にＤＡＣ制御部２５０は逐次比較制御クロックＣＬＫ３を供給する。
切替制御クロックＣＬＫ１'を、切替制御クロックＣＬＫ１と異なるタイミングでローレベルに制御することにより、スイッチ３２６をスイッチ３１６と異なるタイミングでオフ状態にすることができる。スイッチ３１６および３２６の同時スイッチングを避けることにより、チャージインジェクションに起因するスイッチングノイズを抑制することができる。
このように、本技術の第１の実施の形態の第１の変形例によれば、逐次比較制御部２４０は、スイッチ３２６をスイッチ３１６と異なるタイミングでオフにするため、チャージインジェクションによるスイッチングノイズを抑制することができる。
［第２の変形例］
上述の第１の実施の形態では、コンデンサの接続先の切り替えに、回路ブロック３１０ごとに、８個のスイッチを設ける必要があり、アナログデジタル変換器２００全体では、８×（Ｎ−１）個のスイッチを要する。このため、デジタル信号ＤＯＵＴのビット数Ｎが多くなるほど、スイッチの個数が増大して、回路規模や消費電力が増大してしまう。この第１の実施の形態の第２の変形例のアナログデジタル変換器２００は、コンデンサの接続先を切り替えるスイッチの個数を少なくした点において第１の実施の形態と異なる。
図１５は、本技術の第１の実施の形態の第２の変形例におけるアナログデジタル変換器２００の一構成例を示すブロック図である。この第１の実施の形態の第２の変形例のアナログデジタル変換器２００は、逐次比較制御部２４０の代わりに逐次比較制御部２４２を備える点において第１の実施の形態と異なる。また、第１の実施の形態の第２の変形例のデジタルアナログ変換部３００は、第１の実施の形態よりも少ない個数のスイッチによりコンデンサの接続先を切り替える。
また、逐次比較制御部２４２は、切替制御クロックＣＬＫ３をさらに生成し、逐次比較制御クロックＣＬＫ３の代わりに逐次比較制御クロックＣＬＫ４を生成する点において第１の実施の形態と異なる。
図１６は、本技術の第１の実施の形態の第２の変形例における回路ブロック３１０の一構成例を示す回路図である。この第１の実施の形態の第２の変形例における回路ブロック３１０は、スイッチ３１３乃至３１６と３２３乃至３２６との代わりに、スイッチ３３１、３３２、３４１、３４２、３４３および３４４を備える点において第１の実施の形態と異なる。
サンプリングコンデンサ３１７の一端は、正側信号線２１８に接続され、他端は、スイッチ３１１およびコモン電圧生成コンデンサ３１２に接続される。コモン電圧生成コンデンサ３１２の一端は、スイッチ３１１およびサンプリングコンデンサ３１７に接続され、他端は、スイッチ３３１および３３２に接続される。
また、スイッチ３３１は、切替制御クロックＣＬＫ３に従って、コモン電圧生成コンデンサ３１２と正側信号線２１８との間の経路を開閉するものである。このスイッチ３３１は、例えば、切替制御クロックＣＬＫ３がハイレベルの場合に閉状態に移行し、ローレベルの場合に開状態に移行する。他のスイッチ３３２、３４１、３４２、３４３および３４４も同様に、切替制御クロックがハイレベルの場合に閉状態に移行し、ローレベルの場合に開状態に移行する。
また、スイッチ３３２は、切替制御クロックＣＬＫ１に従って、コモン電圧生成コンデンサ３１２と負側信号線２１９との間の経路を開閉するものである。
コモン電圧生成コンデンサ３２２の一端は、負側信号線２１９に接続され、他端は、スイッチ３４４および３２１に接続される。サンプリングコンデンサ３２７の一端は、スイッチ３４１および３４２に接続され、他端はスイッチ３４３および３４４に接続される。
また、スイッチ３４１は、切替制御クロックＣＬＫ３に従って、サンプリングコンデンサ３２７と負側信号線２１９との間の経路を開閉するものである。スイッチ３４２は、切替制御クロックＣＬＫ１に従って、サンプリングコンデンサ３２７と電源端子との間の経路を開閉するものである。
また、スイッチ３４３は、切替制御クロックＣＬＫ２に従って、サンプリングコンデンサ３２７と正側信号線２１８との間の経路を開閉するものである。スイッチ３４４は、切替制御クロックＣＬＫ３に従って、サンプリングコンデンサ３２７とスイッチ３２１との間の経路を開閉するものである。
上述のように第１の実施の形態の第２の変形例では、回路ブロック３１０ごとに、切替えに必要なスイッチの個数は５個で済み、回路ブロック３１０ごとに８個を要する第１の実施の形態と比較して、スイッチの個数を削減することができる。
図１７は、本技術の第１の実施の形態の第２の変形例におけるアナログデジタル変換器２００の動作の一例を示すタイミングチャートである。サンプリング期間において、逐次比較制御部２４０は、切替制御クロックＣＬＫ１およびＣＬＫ２をハイレベルにし、切替制御クロックＣＬＫ３をローレベルにする。
また、サンプリングクロックＣＬＫ０がローレベルになった後のタイミングＴ２において逐次比較制御部２４０は、切替制御クロックＣＬＫ１をローレベルにし、その後のタイミングＴ３において切替制御クロックＣＬＫ２をローレベルにする。そして、タイミングＴ４において逐次比較制御部２４０は、切替制御クロックＣＬＫ３をハイレベルにし、タイミングＴ５以降にＤＡＣ制御部２５０は逐次比較制御クロックＣＬＫ４を供給する。
図１８は、本技術の第１の実施の形態の第２の変形例におけるシングル差動変換前後のコンデンサの接続構成の一例を示す図である。同図において、スイッチ３１１などの各種のスイッチは、記載の便宜上、省略されている。同図におけるａは、変換期間開始時のコンデンサの接続構成の一例を示す図である。
サンプリングコンデンサ３１７の両端は、正側信号線２１８と負側の参照信号線とに接続され、サンプリングコンデンサ３２７の両端は、正側信号線２１８と電源端子とに接続される。また、コモン電圧生成コンデンサ３１２および３２２は、負側信号線２１９と負側の参照信号線との間に接続される。この接続構成により、サンプリングコンデンサ３１７および３２７にシングルエンド信号がサンプリングされ、コモン電圧生成コンデンサ３１２および３２２に固定電圧Ｖｃｍが保持される。
図１８におけるｂは、変換期間においてコンデンサのそれぞれの接続が切り替えられたときの各コンデンサの接続構成の一例を示す図である。
正側のコモン電圧生成コンデンサ３１２の一端の接続先が、負側信号線２１９から正側信号線２１８に切り替えられる。また、負側のサンプリングコンデンサ３２７の両端の接続先が、電源端子および正側信号線２１８から、負側信号線２１９および負側の参照信号線へ切り替えられる。これらの切替え制御により、差動信号が生成される。
このように、本技術の第１の実施の形態の第２の変形例によれば、回路ブロック３１０は、５個のスイッチによりコンデンサの接続先を切り替えるため、８個のスイッチを要する構成と比較して、スイッチの個数を削減することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、アナログデジタル変換器２００は、デカップリングコンデンサ２２２に保持された参照電圧Ｖｒｅｆｐを用いて逐次比較制御を行っていたが、逐次比較制御の間に参照電圧Ｖｒｅｆｐが変動することがある。これは、スイッチ３１１またはスイッチ３２１が、コンデンサの一端の接続先を負側および正側の参照信号線の一方から他方に切り替える際に、デカップリングコンデンサ２２２と正側の参照信号線の寄生容量との少なくとも一方が充放電されるためである。この参照電圧Ｖｒｅｆｐの変動により、ＡＤ変換の精度が低下するおそれがある。この第２の実施の形態のアナログデジタル変換器２００は、参照電圧Ｖｒｅｆｐの変動を抑制する点において第１の実施の形態と異なる。
図１９は、本技術の第２の実施の形態におけるアナログデジタル変換器２００の一構成例を示すブロック図である。この第２の実施の形態のアナログデジタル変換器２００は、プリチャージ制御部４００をさらに備える点において第１の実施の形態と異なる。
プリチャージ制御部４００は、制御信号ＤＡＣＰｎおよびＤＡＣＮｎのいずれかが生成されると、デカップリングコンデンサ２２２および参照信号線２２９を充電し、その後に、その制御信号を出力するものである。このように、制御信号の出力の直前に、デカップリングコンデンサ２２２等の充電（言い換えれば、プリチャージ）を行っておくことにより、参照電圧Ｖｒｅｆｐの変動を抑制することができる。
図２０は、本技術の第２の実施の形態におけるプリチャージ制御部４００の一構成例を示すブロック図である。このプリチャージ制御部４００は、Ｎ−１個のプリチャージ制御回路４１０を備える。それぞれのプリチャージ制御回路４１０は、スイッチ４１１および４１２と、プリチャージコンデンサ４１３と、制御信号生成部４２０とを備える。
プリチャージコンデンサ４１３の一端は接地端子に接続され、他端は、スイッチ４１１および４１２に接続される。Ｎ−１個のプリチャージ制御回路４１０のそれぞれのプリチャージコンデンサ４１３の容量は、プリチャージに必要な充電量に応じて適切な値に設定される。例えば、Ｎ−１個のプリチャージコンデンサ４１３の全ての容量は、略同一の値に設定される。なお、ビットごとに必要な充電量が異なることもあるため、Ｎ−１個のプリチャージコンデンサ４１３の容量の全てを、必ずしも同じ値にしなくてもよい。
スイッチ４１１は、切替制御信号Ｓ２ｎ（ｎは、０乃至Ｎ−２の整数）に従って、プリチャージコンデンサ４１３と参照信号線２２９との間の経路を開閉するものである。このスイッチ４１１は、例えば、切替制御信号Ｓ２ｎがハイレベルの場合に閉状態に移行し、ローレベルの場合に開状態に移行する。
スイッチ４１２は、切替制御信号Ｓ３ｎに従って、プリチャージコンデンサ４１３と電源端子との間の経路を開閉するものである。このスイッチ４１２は、例えば、切替制御信号Ｓ３ｎがハイレベルの場合に閉状態に移行し、ローレベルの場合に開状態に移行する。
制御信号生成部４２０は、制御信号ＤＡＣＰｎまたはＤＡＣＮｎが生成されると、切替制御信号Ｓ２ｎおよびＳ３ｎによりプリチャージしてから、その制御信号をＳＩＰｎまたはＳＩＮｎとしてデジタルアナログ変換部３００に出力するものである。
図２１は、本技術の第２の実施の形態における制御信号生成部４２０の一構成例を示す回路図である。この制御信号生成部４２０は、ＡＮＤ（論理積）ゲート４２１および４２２と、ＮＯＴゲート４２３乃至４２８と、ＮＯＲ（否定論理和）ゲート４２９、４３０および４３２と、ＮＯＴゲート４３１とを備える。
ＮＯＲゲート４３２は、制御信号ＤＡＣＰｎと、制御信号ＤＡＣＮｎとの否定論理和をＮＯＲゲート４２９およびＮＯＴゲート４３１に出力するものである。ＮＯＴゲート４３１は、ＮＯＲゲート４３２の出力信号を反転してＮＯＲゲート４３０に出力するものである。
ＮＯＲゲート４２９は、ＮＯＲゲート４３２の出力信号と切替制御信号Ｓ３ｎとの否定論理和をＮＯＴゲート４２７に出力するものである。ＮＯＴゲート４２５および４２７は、ＮＯＲゲート４２９の出力信号を遅延させるものである。ＮＯＴゲート４２５は、遅延させた信号を切替制御信号Ｓ２ｎとしてＮＯＴゲート４２４、ＮＯＲゲート４３０およびスイッチ４１１に出力する。
ＮＯＲゲート４３０は、ＮＯＴゲート４３１の出力信号と切替制御信号Ｓ２ｎとの否定論理和をＮＯＴゲート４２８に出力するものである。ＮＯＴゲート４２６および４２８は、ＮＯＲゲート４３０の出力信号を遅延させるものである。ＮＯＴゲート４２６は、遅延させた信号を切替制御信号Ｓ３ｎとしてＮＯＲゲート４２９およびスイッチ４１２に出力する。
ＮＯＴゲート４２３および４２４は、切替制御信号Ｓ２ｎを遅延させるものである。ＮＯＴゲート４２３は、遅延させた信号をＡＮＤゲート４２１および４２２に出力する。
ＡＮＤゲート４２１は、ＮＯＴゲート４２３の出力信号と制御信号ＤＡＣＰｎとの論理積を制御信号ＳＩＰｎとしてデジタルアナログ変換部３００に出力するものである。ＡＮＤゲート４２２は、ＮＯＴゲート４２３の出力信号と制御信号ＤＡＣＮｎとの論理積を制御信号ＳＩＮｎとしてデジタルアナログ変換部３００に出力するものである。
図２２は、本技術の第２の実施の形態における制御信号生成部４２０の動作の一例を示す図である。制御信号ＤＡＣＰｎおよびＤＡＣＮｎがいずれも初期値「０」である場合、制御信号生成部４２０は、制御信号ＳＩＰｎおよびＳＩＮｎと、切替制御信号Ｓ２ｎとを初期値「０」にし、切替制御信号Ｓ３ｎを初期値「１」にする。これらの初期値の設定により、プリチャージコンデンサ４１３が充電される。
制御信号ＤＡＣＰｎが「０」で制御信号ＤＡＣＮｎが「１」である場合、制御信号生成部４２０は、切替制御信号Ｓ３ｎを「０」にし、次いで切替制御信号Ｓ２ｎを「１」に制御する。これらの制御により、プリチャージコンデンサ４１３が放電して、デカップリングコンデンサ２２２等がプリチャージされる。そして、プリチャージの後に、制御信号生成部４２０は、制御信号ＳＩＮｎを「１」にして出力する。この制御信号ＳＩＮｎにより、負側のコンデンサの接続先が、接地端子または参照信号線２２９に切り替えられる。
制御信号ＤＡＣＰｎが「１」で制御信号ＤＡＣＮｎが「０」である場合、制御信号生成部４２０は、切替制御信号Ｓ３ｎを「０」にし、次いで切替制御信号Ｓ２ｎを「１」に制御する。これらの制御により、デカップリングコンデンサ２２２等がプリチャージされる。そして、プリチャージの後に、制御信号生成部４２０は、制御信号ＳＩＰｎを「１」にして出力する。この制御信号ＳＩＰｎにより、正側のコンデンサの接続先が、接地端子または参照信号線２２９に切り替えられる。
なお、制御信号ＤＡＣＰｎおよびＤＡＣＮｎは、排他的に一方のみが「１」に制御され、両方が同時に「１」に制御されることはない。
図２３は、本技術の第２の実施の形態における逐次比較制御部２４０およびＤＡＣ制御部２５０の動作の一例を示すタイミングチャートである。タイミングＴ１においてサンプリング期間が終了したものとする。そして、シングル差動変換が行われた後のタイミングＴ２において、最初の逐次比較制御クロックＣＬＫ３に同期して、ＤＡＣ制御部２５０は、最初の比較結果に基づいて制御信号ＤＡＣＰＮ−２またはＤＡＣＮＮ−２を生成する。例えば、制御信号ＤＡＣＰＮ−２のみが「１」に制御される。
そして、２クロック目の逐次比較制御クロックＣＬＫ３に同期して、ＤＡＣ制御部２５０は、タイミングＴ３において２回目の比較結果に基づいて制御信号ＤＡＣＰＮ−３またはＤＡＣＮＮ−３を生成する。例えば、制御信号ＤＡＣＰＮ−３のみが「１」に制御される。
以下、同様の逐次比較制御が繰り返し行われ、ＤＡＣ制御部２５０は、タイミングＴ４において最後の制御信号ＤＡＣＰ０またはＤＡＣＮ０を生成する。例えば、制御信号ＤＡＣＮ０のみが「１」に制御される。
全ビットが出力されるとタイミングＴ５において、ＤＡＣ制御部２５０は、制御信号ＤＡＣＰＮ−２乃至ＤＡＣＰ０と制御信号ＤＡＣＮＮ−２乃至ＤＡＣＮ０とを全て「０」に初期化する。
また、コンパレータの入力電圧であるＣＭｉｎｐ−ＣＭｉｎｎは、制御信号ＤＡＣＰｎまたはＤＡＣＮｎの値に応じて変動する。
図２４は、本技術の第２の実施の形態におけるプリチャージ制御部４００の動作の一例を示すタイミングチャートである。タイミングＴ２において、制御信号ＤＡＣＰＮ−２が「１」に制御されたものとする。
プリチャージ制御部４００内のＮ−２番目の制御信号生成部４２０は、タイミングＴ２１において切替制御信号Ｓ３Ｎ−２を「０」にし、次いでタイミングＴ２２において切替制御信号Ｓ２Ｎ−２を「１」に制御する。これらの制御により、デカップリングコンデンサ２２２等がプリチャージされて、参照電圧Ｖｒｅｆｐが上昇する。一方、プリチャージにおいてＮ−２番目のプリチャージコンデンサ４１３は放電し、そのプリチャージコンデンサ４１３の電圧ＶｐＮ−２は低下する。
そして、プリチャージ後のタイミングＴ２３において制御信号生成部４２０は、制御信号ＳＩＰＮ−２を「１」にして出力する。
タイミングＴ２３の後のタイミングＴ３において、２回目の比較結果に基づいて制御信号ＤＡＣＰＮ−３が「１」に制御されたものとする。
Ｎ−３番目の制御信号生成部４２０は、タイミングＴ３１において切替制御信号Ｓ３Ｎ−３を「０」にし、次いでタイミングＴ３２において切替制御信号Ｓ２Ｎ−３を「１」に制御する。これらの制御により、デカップリングコンデンサ２２２等がプリチャージされて、参照電圧Ｖｒｅｆｐが上昇する。一方、プリチャージにおいてＮ−３番目のプリチャージコンデンサ４１３は放電し、そのプリチャージコンデンサ４１３の電圧ＶｐＮ−３は低下する。
そして、プリチャージ後のタイミングＴ３３において制御信号生成部４２０は、制御信号ＳＩＰＮ−３を「１」にして出力する。以下、最後のビットまで、同様の制御が繰り返し行われる。
制御信号ＤＡＣＰｎまたはＤＡＣＮｎの値が遷移すると、第ｎビットのサンプリングコンデンサ３１７または３２７の一端の接続先が、参照信号線２２９と接地端子との一方から他方に切り替えられる。前述したように制御信号ＤＡＣＰｎおよびＤＡＣＮｎは排他的に制御されるため、正側および負側の一方のみのサンプリングコンデンサの接続先が切り替えられる。この切替えの際にデジタルアナログ変換部３００内のサンプリングコンデンサや寄生容量の充放電が行われる。この充放電の分、リファレンスバッファ２２１から電荷が高速で移動しなければならないが、一般的な性能のリファレンスバッファ２２１では応答が間に合わないことがある。
第１の実施の形態では、制御信号ＤＡＣＰｎおよびＤＡＣＮｎがそのままデジタルアナログ変換部３００に入力されていたため、リファレンスバッファ２２１では応答が間に合わず、参照電圧Ｖｒｅｆｐが変動してしまう。この変動によりＡＤ変換の精度が低下してしまう。図２４における一点鎖線の曲線は、第１の実施の形態の参照電圧Ｖｒｅｆｐの変動を示す。
これに対して、第２の実施の形態では、プリチャージ制御部４００が、デカップリングコンデンサ２２２等をプリチャージしてから、遅延させた制御信号ＳＩＰｎまたはＳＩＮｎを供給するため、参照電圧Ｖｒｅｆｐの変動を抑制することができる。これにより、ＡＤ変換の精度を向上させることができる。
このように、本技術の第２の実施の形態によれば、プリチャージ制御部４００が、デカップリングコンデンサ２２２等をプリチャージしてから制御信号を出力するため、参照電圧Ｖｒｅｆｐの変動を抑制することができる。
［変形例］
上述の第２の実施の形態では、サンプリングスイッチ２１１および２１２は、サンプリングコンデンサ３１７および３２７の両極のうち、コンパレータ２３０側の電極であるトッププレートにシングルエンド信号を入力していた。このようなサンプリングは、トッププレートサンプリングと呼ばれる。しかし、アナログデジタル変換器２００は、トッププレートの逆側のボトムプレートにシングルエンド信号を入力するボトムプレートサンプリングを行うこともできる。この第２の実施の形態の変形例のアナログデジタル変換器２００は、ボトムプレートサンプリングを行う点において第２の実施の形態と異なる。
図２５は、本技術の第２の実施の形態の変形例におけるスイッチおよび回路ブロック３１０の状態の一例を示す図である。この第２の実施の形態の変形例のアナログデジタル変換器２００は、サンプリングスイッチ２１１および２１２が設けられない。また、スイッチ３１１および３２１の代わりに、スイッチ３１８、３１９、３２０、３２８、３２９および３３０が設けられる。
スイッチ３１８は、ＤＡＣ制御部２５０の制御に従ってコモン電圧生成コンデンサ３１２を、参照電圧Ｖｒｅｆｐの正側の参照信号線と参照電圧Ｖｒｅｆｎの負側の参照信号線とのいずれかに接続するものである。また、スイッチ３２８は、ＤＡＣ制御部２５０の制御に従ってコモン電圧生成コンデンサ３２２を、参照電圧Ｖｒｅｆｐの正側の参照信号線と参照電圧Ｖｒｅｆｎの負側の参照信号線とのいずれかに接続するものである。例えば、サンプリング期間および変換期間において、スイッチ３１８および３２８は、コモン電圧生成コンデンサ３１２および３２２を負側の参照信号線に接続する。そして、逐次比較制御を行う比較期間において、スイッチ３１８または３２８は、比較結果に基づいて、コモン電圧生成コンデンサ３１２または３２２を正側の参照信号線に接続する。
スイッチ３１９は、ＤＡＣ制御部２５０の制御に従ってスイッチ３１３を、参照電圧Ｖｒｅｆｐの正側の参照信号線と参照電圧Ｖｒｅｆｎの負側の参照信号線とのいずれかに接続するものである。また、スイッチ３２９は、ＤＡＣ制御部２５０の制御に従ってスイッチ３２３を、参照電圧Ｖｒｅｆｐの正側の参照信号線と参照電圧Ｖｒｅｆｎの負側の参照信号線とのいずれかに接続するものである。例えば、サンプリング期間および変換期間において、スイッチ３１９および３２９は、スイッチ３１３または３２３を負側の参照信号線に接続する。そして、逐次比較制御を行う比較期間において、スイッチ３１９または３２９は、比較結果に基づいて、スイッチ３１３または３２３を介してサンプリングコンデンサ３１７または３２７を正側の参照信号線に接続する。
スイッチ３２０は、サンプリングクロックＣＬＫ０に従って、サンプリングコンデンサ３１７とシングルエンド電圧Ｖｉｎの正側信号線との間の経路を開閉するものである。スイッチ３３０は、サンプリングクロックＣＬＫ０に従って、サンプリングコンデンサ３２７と固定電圧Ｖｃｍの負側信号線との間の経路を開閉するものである。スイッチ３２０および３３０は、例えば、サンプリング期間において閉状態に移行し、それ以外の期間において開状態に移行する。これらのスイッチ３２０よび３３０により、サンプリングコンデンサ３１７および３２７の両極のうちコンパレータ２３０に接続されない方であるボトムプレートに、シングルエンド信号が入力される。
このように、本技術の第２の実施の形態の変形例によれば、アナログデジタル変換器２００は、ボトムプレートにシングルエンド信号を入力するため、ボトムプレートサンプリングを行う際に消費電力を低減することができる。
＜３．第３の実施の形態＞
上述の第２の実施の形態では、Ｎ−１個のプリチャージ制御回路４１０のそれぞれは、固定の充電量によりプリチャージしていた。しかしながら、充電量を固定値とすると、参照電圧Ｖｒｅｆｐの変動を十分に抑制することができないことがある。これは、デジタル信号ＤＯＵＴの値に応じて、プリチャージ制御回路４１０が補償すべき電荷量が変化するためである。したがって、プリチャージ制御回路４１０は、デジタル信号ＤＯＵＴに基づいて、プリチャージする際の充電量を制御することが望ましい。この第３の実施の形態のプリチャージ制御回路４１０は、デジタル信号ＤＯＵＴに基づいて、充電量を制御する点において第２の実施の形態と異なる。
図２６は、本技術の第３の実施の形態におけるプリチャージ制御部４００の一構成例を示すブロック図である。第３の実施の形態のプリチャージ制御部４００は、Ｎ−３個のプリチャージ制御回路４１０と、プリチャージ制御回路５００および５５０とを備える。
プリチャージ制御回路５００は、第（Ｎ−３）ビットに対応する回路である。このプリチャージ制御回路５００は、ＤＯＵＴＮ−１およびＤＯＵＴＮ−２に基づいて充電量を制御する。
プリチャージ制御回路５５０は、第（Ｎ−４）ビットに対応する回路である。このプリチャージ制御回路５５０は、ＤＯＵＴＮ−１、ＤＯＵＴＮ−２およびＤＯＵＴＮ−３に基づいて充電量を制御する。
残りの第（Ｎ−２）ビットと、第（Ｎ−５）ビット以降とに対応するプリチャージ制御回路４１０の構成は、第２の実施の形態と同様である。
図２７は、本技術の第３の実施の形態における第（Ｎ−３）ビットに対応するプリチャージ制御回路５００の一構成例を示す回路図である。このプリチャージ制御回路５００は、スイッチ５１１、５１２、５１６および５１７と、プリチャージコンデンサ５１３および５１８と、ＡＮＤゲート５１４、５１５、５１９および５２０と、制御信号生成部５３０とを備える。
スイッチ５１１は、ＡＮＤゲート５１４からの出力信号に従って、デカップリングコンデンサ２２２とプリチャージコンデンサ５１３との間の経路を開閉するものである。例えば、スイッチ５１１は、ＡＮＤゲート５１４からの出力信号がハイレベルである場合に閉状態に移行し、ローレベルである場合に開状態に移行する。他のスイッチ５１２、５１６および５１７も同様に、対応する論理ゲートの出力信号がハイレベルである場合に閉状態に移行し、ローレベルである場合に開状態に移行する。
スイッチ５１２は、ＡＮＤゲート５１５からの出力信号に従って、電源端子とプリチャージコンデンサ５１３との間の経路を開閉するものである。プリチャージコンデンサ５１３の一端は接地され、他端はスイッチ５１１および５１２に接続される。
ＡＮＤゲート５１４は、切替制御信号Ｓ２Ｎ−３とハイレベルのチャージ制御信号ＣＨ１Ｎ−３との論理積をスイッチ５１１に出力するものである。ＡＮＤゲート５１５は、切替制御信号Ｓ３Ｎ−３とチャージ制御信号ＣＨ１Ｎ−３との論理積をスイッチ５１２に出力するものである。
スイッチ５１６は、ＡＮＤゲート５１９からの出力信号に従って、デカップリングコンデンサ２２２とプリチャージコンデンサ５１８との間の経路を開閉するものである。スイッチ５１７は、ＡＮＤゲート５２０からの出力信号に従って、電源端子とプリチャージコンデンサ５１８との間の経路を開閉するものである。プリチャージコンデンサ５１８の一端は接地され、他端はスイッチ５１６および５１７に接続される。
ＡＮＤゲート５１９は、切替制御信号Ｓ２Ｎ−３とチャージ制御信号ＣＨ２Ｎ−３との論理積をスイッチ５１６に出力するものである。ＡＮＤゲート５２０は、切替制御信号Ｓ３Ｎ−３とチャージ制御信号ＣＨ２Ｎ−３との論理積をスイッチ５１７に出力するものである。
制御信号生成部５３０は、デジタル信号ＤＯＵＴN-1およびＤＯＵＴN-２に基づいて電荷量を制御するものである。この制御信号生成部５３０は、図２１に例示した回路と同様の回路により、切替制御信号Ｓ２Ｎ−３およびＳ３Ｎ−３と、制御信号ＳＩＰＮ−３およびＳＩＮＮ−３とを生成する。さらに、制御信号生成部５３０は、デジタル信号ＤＯＵＴN-1およびＤＯＵＴN-2に対する論理演算により、チャージ制御信号ＣＨ２Ｎ−３を生成する。
図２８は、本技術の第３の実施の形態における第（Ｎ−３）ビットに対応する制御信号生成部５３０の動作の一例を示す図である。デジタル信号ＤＯＵＴN-1およびＤＯＵＴN-2がいずれも「０」または両方とも「１」である場合に制御信号生成部５３０は、「０」のチャージ制御信号ＣＨ２Ｎ−３を出力する。これにより、１個のプリチャージコンデンサを用いてプリチャージが行われる。一方、デジタル信号ＤＯＵＴN-1およびＤＯＵＴN-2が互いに異なる値である場合に制御信号生成部５３０は、「１」のチャージ制御信号ＣＨ２Ｎ−３を出力する。これにより、２個のプリチャージコンデンサを用いてプリチャージが行われる。
図２９は、技術の第３の実施の形態における第（Ｎ−４）ビットに対応するプリチャージ制御回路５５０の一構成例を示す回路図である。このプリチャージ制御回路５５０は、スイッチ５５１、５５２、５５６および５５７と、プリチャージコンデンサ５５３および５５８と、ＡＮＤゲート５５４、５５５、５５９および５６０とを備える。また、プリチャージ制御回路５５０は、スイッチ５６１、５６２、５６６および５６７と、プリチャージコンデンサ５６３および５６８と、ＡＮＤゲート５６４、５６５、５６９および５７０と、制御信号生成部５８０とを備える。
スイッチ５５１は、ＡＮＤゲート５５４からの出力信号に従って、デカップリングコンデンサ２２２とプリチャージコンデンサ５５３との間の経路を開閉するものである。例えば、スイッチ５５１は、ＡＮＤゲート５５４からの出力信号がハイレベルである場合に閉状態に移行し、ローレベルである場合に開状態に移行する。他のスイッチ５５２、５５６、５５７、５６１、５６２、５６６および５６７も同様に、対応する論理ゲートの出力信号がハイレベルである場合に閉状態に移行し、ローレベルである場合に開状態に移行する。
スイッチ５５２は、ＡＮＤゲート５５５からの出力信号に従って、電源端子とプリチャージコンデンサ５５３との間の経路を開閉するものである。プリチャージコンデンサ５５３の一端は接地され、他端はスイッチ５５１および５５２に接続される。
ＡＮＤゲート５５４は、切替制御信号Ｓ２Ｎ−４とハイレベルのチャージ制御信号ＣＨ１Ｎ−４との論理積をスイッチ５５１に出力するものである。ＡＮＤゲート５５５は、切替制御信号Ｓ３Ｎ−４とＣＨ１Ｎ−４との論理積をスイッチ５５２に出力するものである。
スイッチ５５６は、ＡＮＤゲート５５９からの出力信号に従って、デカップリングコンデンサ２２２とプリチャージコンデンサ５５８との間の経路を開閉するものである。スイッチ５５７は、ＡＮＤゲート５６０からの出力信号に従って、電源端子とプリチャージコンデンサ５５８との間の経路を開閉するものである。プリチャージコンデンサ５５８の一端は接地され、他端はスイッチ５５６および５５７に接続される。
ＡＮＤゲート５５９は、切替制御信号Ｓ２Ｎ−４とチャージ制御信号ＣＨ２Ｎ−４との論理積をスイッチ５５６に出力するものである。ＡＮＤゲート５６０は、切替制御信号Ｓ３Ｎ−４とチャージ制御信号ＣＨ２Ｎ−４との論理積をスイッチ５５７に出力するものである。
スイッチ５６１は、ＡＮＤゲート５６４からの出力信号に従って、デカップリングコンデンサ２２２とプリチャージコンデンサ５６３との間の経路を開閉するものである。
スイッチ５６２は、ＡＮＤゲート５６５からの出力信号に従って、電源端子とプリチャージコンデンサ５６３との間の経路を開閉するものである。プリチャージコンデンサ５６３の一端は接地され、他端はスイッチ５６１および５６２に接続される。
ＡＮＤゲート５６４は、切替制御信号Ｓ２Ｎ−４とチャージ制御信号ＣＨ３Ｎ−４との論理積をスイッチ５６１に出力するものである。ＡＮＤゲート５６５は、切替制御信号Ｓ３Ｎ−４とチャージ制御信号ＣＨ３Ｎ−４との論理積をスイッチ５６２に出力するものである。
スイッチ５６６は、ＡＮＤゲート５６９からの出力信号に従って、デカップリングコンデンサ２２２とプリチャージコンデンサ５６８との間の経路を開閉するものである。スイッチ５６７は、ＡＮＤゲート５７０からの出力信号に従って、電源端子とプリチャージコンデンサ５６８との間の経路を開閉するものである。プリチャージコンデンサ５６８の一端は接地され、他端はスイッチ５６６および５６７に接続される。
ＡＮＤゲート５６９は、切替制御信号Ｓ２Ｎ−４とチャージ制御信号ＣＨ４Ｎ−４との論理積をスイッチ５６６に出力するものである。ＡＮＤゲート５７０は、切替制御信号Ｓ３Ｎ−４とチャージ制御信号ＣＨ４Ｎ−４との論理積をスイッチ５６７に出力するものである。
制御信号生成部５８０は、デジタル信号ＤＯＵＴN-1乃至ＤＯＵＴN-３に基づいて電荷量を制御するものである。この制御信号生成部５８０は、図２１に例示した回路と同様の回路により、切替制御信号Ｓ２Ｎ−４、Ｓ３Ｎ−４と、制御信号ＳＩＰＮ−４およびＳＩＮＮ−４とを生成する。さらに、制御信号生成部５８０は、デジタル信号ＤＯＵＴN-1乃至ＤＯＵＴN-３に対する論理演算により、チャージ制御信号ＣＨ２Ｎ−４、ＣＨ３Ｎ−４およびＣＨ４Ｎ−４を生成する。
図３０は、本技術の第３の実施の形態における第（Ｎ−４）ビットに対応する制御信号生成部５８０の動作の一例を示す図である。
ＤＯＵＴN-1乃至ＤＯＵＴN-３からなるデジタル信号が「０００」である場合に、制御信号生成部５８０は、チャージ制御信号ＣＨ２Ｎ−４、ＣＨ３Ｎ−４およびＣＨ４Ｎ−４をいずれも「０」にする。これにより、１個のプリチャージコンデンサを用いてプリチャージが行われる。
デジタル信号が「００１」である場合に、制御信号生成部５８０は、チャージ制御信号ＣＨ２Ｎ−４、ＣＨ３Ｎ−４およびＣＨ４Ｎ−４をいずれも「１」にする。これにより、４個のプリチャージコンデンサを用いてプリチャージが行われる。
デジタル信号が「０１０」である場合に、制御信号生成部５８０は、チャージ制御信号ＣＨ２Ｎ−４のみを「１」にする。これにより、２個のプリチャージコンデンサを用いてプリチャージが行われる。
デジタル信号が「０１１」である場合に、制御信号生成部５８０は、チャージ制御信号ＣＨ２Ｎ−４およびＣＨ３Ｎ−４を「１」にする。これにより、３個のプリチャージコンデンサを用いてプリチャージが行われる。
デジタル信号が「１００」である場合に、制御信号生成部５８０は、チャージ制御信号ＣＨ２Ｎ−４およびＣＨ３Ｎ−４を「１」にする。これにより、３個のプリチャージコンデンサを用いてプリチャージが行われる。
デジタル信号が「１０１」である場合に、制御信号生成部５８０は、チャージ制御信号ＣＨ２Ｎ−４のみを「１」にする。これにより、２個のプリチャージコンデンサを用いてプリチャージが行われる。
デジタル信号が「１１０」である場合に、制御信号生成部５８０は、チャージ制御信号ＣＨ２Ｎ−４、ＣＨ３Ｎ−４およびＣＨ４Ｎ−４をいずれも「１」にする。これにより、４個のプリチャージコンデンサを用いてプリチャージが行われる。
デジタル信号が「１１１」である場合に、制御信号生成部５８０は、チャージ制御信号ＣＨ２Ｎ−４、ＣＨ３Ｎ−４およびＣＨ４Ｎ−４をいずれも「０」にする。これにより、１個のプリチャージコンデンサを用いてプリチャージが行われる。
図３１は、本技術の第３の実施の形態におけるＤＯＵＴ７までの電荷の変動量の一例を示すグラフである。デジタル信号ＤＯＵＴのビット数Ｎを「１０」とし、最初にコンパレータ２３０から出力されるビットをＤＯＵＴ９とし、最後に出力されるビットをＤＯＵＴ０とする。
図３１におけるａは、ＤＯＵＴ９が出力されたときの電荷量の変動を示す図である。同図におけるａの縦軸は充放電される電荷量を示し、横軸はデジタル信号内のビットＤＯＵＴ９の値を示す。最初のビット（ＤＯＵＴ９）は、比較を行わずに生成されるため、ＤＯＵＴ９が「０」および「１」のいずれであっても電荷量は変わらない。
図３１におけるｂは、ビットＤＯＵＴ９およびＤＯＵＴ８が出力されたときの電荷量の変動を示す図である。同図におけるｂの縦軸は充放電される電荷量を示し、横軸はデジタル信号内のビットＤＯＵＴ９およびＤＯＵＴ８の値を示す。２番目のビット（ＤＯＵＴ８）は、最初の逐次比較制御の後に生成されるため、ビットＤＯＵＴ９およびＤＯＵＴ８の値の組合せに応じて電荷量が変動する。プリチャージ制御回路５００は、その変動に応じて充電量を変更する。
図３１におけるｃは、ビットＤＯＵＴ９乃至ＤＯＵＴ７が出力されたときの電荷量の変動を示す図である。同図におけるｃの縦軸は充放電される電荷量を示し、横軸はデジタル信号内のビットＤＯＵＴ９乃至ＤＯＵＴ７の値を示す。３番目のビット（ＤＯＵＴ８）は、２回目の逐次比較制御の後に生成されるため、ビットＤＯＵＴ９乃至ＤＯＵＴ７の値の組合せに応じて電荷量が変動する。プリチャージ制御回路５５０は、その変動に応じて充電量を変更する。
図３２は、本技術の第３の実施の形態におけるＤＯＵＴ6以降の電荷の変動量の一例を示すグラフである。同図におけるａは、ビットＤＯＵＴ９乃至ＤＯＵＴ６が出力されたときの電荷量の変動を示す図である。同図におけるａの縦軸は充放電される電荷量を示し、横軸はデジタル信号内のビットＤＯＵＴ９乃至ＤＯＵＴ６の値を示す。
図３２におけるｂは、ビットＤＯＵＴ９乃至ＤＯＵＴ５が出力されたときの電荷量の変動を示す図である。同図におけるｂの縦軸は充放電される電荷量を示し、横軸はデジタル信号内のビットＤＯＵＴ９乃至ＤＯＵＴ５の値を示す。
図３２におけるｃは、全ビットが出力されたときの電荷量の変動を示す図である。同図におけるｃの縦軸は充放電される電荷量を示し、横軸はデジタル信号の値を示す。
図３２におけるａ、ｂおよびｃに例示したように、デジタル信号の値に応じて電荷量が変動しているものの、その変動量は、図３１に例示したＤＯＵＴ８やＤＯＵＴ７の出力時と比較して小さい。このため、ＤＯＵＴ6以降は、充電量は一定で問題は生じない。なお、ＤＯＵＴ6（すなわち、第（Ｎ−５）ビット）以降においても、充電量をデジタル信号に応じて変更してもよい。
このように、本技術の第３の実施の形態によれば、プリチャージ制御部４００は、デジタル信号ＤＯＵＴに基づいて充電量を制御するため、充放電する電荷量が変動する場合であっても、その変動に合わせて、充電量を適切な値に制御することができる。
＜＜応用例＞＞
「応用例としての住宅における蓄電システム」
本開示を住宅用の蓄電システムに適用した例について、図３３を参照して説明する。例えば住宅９００１用の蓄電システム９１００においては、火力発電９００２ａ、原子力発電９００２ｂ、水力発電９００２ｃ等の集中型電力系統９００２から電力網９００９、情報網９０１２、スマートメータ９００７、パワーハブ９００８等を介し、電力が蓄電装置９００３に供給される。
これと共に、家庭内発電装置９００４等の独立電源から電力が蓄電装置９００３に供給される。蓄電装置９００３に供給された電力が蓄電される。蓄電装置９００３を使用して、住宅９００１で使用する電力が給電される。住宅９００１に限らずビルに関しても同様の蓄電システムを使用できる。
住宅９００１には、発電装置９００４、電力消費装置９００５、蓄電装置９００３、各装置を制御する制御装置９０１０、スマートメータ９００７、各種情報を取得するセンサー９０１１が設けられている。各装置は、電力網９００９および情報網９０１２によって接続されている。発電装置９００４として、太陽電池、燃料電池等が利用され、発電した電力が電力消費装置９００５および／または蓄電装置９００３に供給される。電力消費装置９００５は、冷蔵庫９００５ａ、空調装置９００５ｂ、テレビジョン受信機９００５ｃ、風呂９００５ｄ等である。さらに、電力消費装置９００５には、電動車両９００６が含まれる。電動車両９００６は、電気自動車９００６ａ、ハイブリッドカー９００６ｂ、電気バイク９００６ｃである。
蓄電装置９００３に対して、上述した本開示のバッテリユニットが適用される。蓄電装置９００３は、二次電池又はキャパシタから構成されている。例えば、リチウムイオン電池によって構成されている。リチウムイオン電池は、定置型であっても、電動車両９００６で使用されるものでも良い。スマートメータ９００７は、商用電力の使用量を測定し、測定された使用量を、電力会社に送信する機能を備えている。電力網９００９は、直流給電、交流給電、非接触給電の何れか一つまたは複数を組み合わせても良い。
各種のセンサー９０１１は、例えば人感センサー、照度センサー、物体検知センサー、消費電力センサー、振動センサー、接触センサー、温度センサー、赤外線センサー等である。各種センサー９０１１により取得された情報は、制御装置９０１０に送信される。センサー９０１１からの情報によって、気象の状態、人の状態等が把握されて電力消費装置９００５を自動的に制御してエネルギー消費を最小とすることができる。さらに、制御装置９０１０は、住宅９００１に関する情報をインターネットを介して外部の電力会社等に送信することができる。
パワーハブ９００８によって、電力線の分岐、直流交流変換等の処理がなされる。制御装置９０１０と接続される情報網９０１２の通信方式としては、ＵＡＲＴ(Universal Asynchronous Receiver-Transmitter:非同期シリアル通信用送受信回路）等の通信インターフェースを使う方法、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ、Ｗｉ−Ｆｉ等の無線通信規格によるセンサーネットワークを利用する方法がある。Ｂｌｕｅｔｏｏｔｈ方式は、マルチメディア通信に適用され、一対多接続の通信を行うことができる。ＺｉｇＢｅｅは、ＩＥＥＥ(Institute of Electrical and Electronics Engineers) ８０２．１５．４の物理層を使用するものである。ＩＥＥＥ８０２．１５．４は、ＰＡＮ(Personal Area Network) またはＷ(Wireless)ＰＡＮと呼ばれる短距離無線ネットワーク規格の名称である。
制御装置９０１０は、外部のサーバ９０１３と接続されている。このサーバ９０１３は、住宅９００１、電力会社、サービスプロバイダーの何れかによって管理されていても良い。サーバ９０１３が送受信する情報は、たとえば、消費電力情報、生活パターン情報、電力料金、天気情報、天災情報、電力取引に関する情報である。これらの情報は、家庭内の電力消費装置（たとえばテレビジョン受信機）から送受信しても良いが、家庭外の装置（たとえば、携帯電話機等）から送受信しても良い。これらの情報は、表示機能を持つ機器、たとえば、テレビジョン受信機、携帯電話機、ＰＤＡ(Personal Digital Assistants)等に、表示されても良い。
各部を制御する制御装置９０１０は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等で構成され、この例では、蓄電装置９００３に格納されている。制御装置９０１０は、蓄電装置９００３、家庭内発電装置９００４、電力消費装置９００５、各種センサー９０１１、サーバ９０１３と情報網９０１２により接続され、例えば、商用電力の使用量と、発電量とを調整する機能を有している。なお、その他にも、電力市場で電力取引を行う機能等を備えていても良い。
以上のように、電力が火力９００２ａ、原子力９００２ｂ、水力９００２ｃ等の集中型電力系統９００２のみならず、家庭内発電装置９００４（太陽光発電、風力発電）の発電電力を蓄電装置９００３に蓄えることができる。したがって、家庭内発電装置９００４の発電電力が変動しても、外部に送出する電力量を一定にしたり、または、必要なだけ放電するといった制御を行うことができる。例えば、太陽光発電で得られた電力を蓄電装置９００３に蓄えると共に、夜間は料金が安い深夜電力を蓄電装置９００３に蓄え、昼間の料金が高い時間帯に蓄電装置９００３によって蓄電した電力を放電して利用するといった使い方もできる。
なお、この例では、制御装置９０１０が蓄電装置９００３内に格納される例を説明したが、スマートメータ９００７内に格納されても良いし、単独で構成されていても良い。さらに、蓄電システム９１００は、集合住宅における複数の家庭を対象として用いられてもよいし、複数の戸建て住宅を対象として用いられてもよい。
以上、本開示に係る技術が適用され得る蓄電システム９１００の一例について説明した。本開示に係る技術は、以上説明した構成のうち、センサー９０１１に好適に適用され得る。具体的には、センサー９０１１内のＡＤＣに、図２に例示したアナログデジタル変換器２００が適用される。センサー９０１１に本開示に係る技術を適用することにより、そのセンサー９０１１の消費電力を低減することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）シングルエンド信号をサンプリングする一対のサンプリングコンデンサと、
前記シングルエンド信号がサンプリングされると前記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と前記一対のサンプリングコンデンサの他方の両端を負側信号線と前記所定の端子との間に接続する負側接続制御とを行う接続制御部と、
前記正側接続制御および前記負側接続制御が行われた前記正側信号線および前記負側信号線からの差動信号をデジタル信号に変換する変換部と
を具備するアナログデジタル変換器。
（２）所定の内部電位により充電された一対のコモン電圧生成コンデンサをさらに具備し、
前記一対のサンプリングコンデンサは、前記正側信号線と前記負側信号線との間に並列に接続された状態において前記シングルエンド信号をサンプリングし、
前記正側接続制御は、前記一対のサンプリングコンデンサの前記一方の一端の接続先を前記負側信号線から前記所定の端子に切り替えるとともに前記一対のコモン電圧生成コンデンサの一方の一端の接続先を前記所定の内部電位から前記正側信号線に切り替える制御であり、
前記負側接続制御は、前記一対のサンプリングコンデンサの前記他方の一端の接続先を前記正側信号線から前記所定の端子に切り替えるとともに前記一対のコモン電圧生成コンデンサの他方の一端の接続先を前記所定の内部電位から前記負側信号線に切り替える制御である
前記（１）記載のアナログデジタル変換器。
（３）前記接続制御部は、前記一対のサンプリングコンデンサの前記他方の前記一端の接続先を前記一対のサンプリングコンデンサの前記一方と異なるタイミングにおいて切り替える
前記（２）記載のアナログデジタル変換器。
（４）前記負側信号線の電位により充電された一対のコモン電圧生成コンデンサをさらに具備し、
前記一対のサンプリングコンデンサの前記一方は、前記正側信号線と前記所定の端子とに両端が接続された状態において前記シングルエンド信号をサンプリングし、
前記一対のサンプリングコンデンサの前記他方は、前記正側信号線と前記所定の内部電位とに両端が接続された状態において前記シングルエンド信号をサンプリングし、
前記正側接続制御は、前記一対のコモン電圧生成コンデンサの一方の一端の接続先を前記負側信号線から前記正側信号線に切り替える制御であり、
前記負側接続制御は、前記一対のサンプリングコンデンサの前記他方の一端の接続先を前記正側信号線から前記所定の端子に切り替えるとともに前記他方の他端の接続先を前記所定の内部電位から前記負側信号線に切り替える制御である
前記（１）記載のアナログデジタル変換器。
（５）所定の基準電位より高い参照電位を参照信号線を介して供給するデカップリングコンデンサと、
前記一対のサンプリングコンデンサのいずれかの一端の接続先を前記参照電位および基準電位の一方から他方に切り替える旨を指示する制御信号を前記デジタル信号に基づいて生成するデジタルアナログ変換器制御部と、
前記制御信号が生成された場合には前記デカップリングコンデンサおよび前記参照信号線の少なくとも一方を充電した後に前記制御信号を出力する充電制御部と、
前記出力された制御信号に従って前記一対のサンプリングコンデンサのいずれかの前記一端の接続先を切り替えるスイッチと
をさらに具備する前記（１）乃至（４）のいずれかに記載のアナログデジタル変換器。
（６）前記充電制御部は、前記デカップリングコンデンサおよび前記参照信号線の少なくとも一方を一定の充電量により充電する
前記（５）記載のアナログデジタル変換器。
（７）前記充電制御部は、前記デカップリングコンデンサおよび前記参照信号線の少なくとも一方を充電する際の充電量を前記デジタル信号に基づいて制御する
前記（５）記載のアナログデジタル変換器。
（８）前記一対のサンプリングコンデンサのトッププレートに前記シングルエンド信号が入力される
前記（１）乃至（７）のいずれかに記載のアナログデジタル変換器。
（９）前記一対のサンプリングコンデンサのボトムプレートに前記シングルエンド信号が入力される
前記（１）乃至（７）のいずれかに記載のアナログデジタル変換器。
（１０）シングルエンド信号をサンプリングする一対のサンプリングコンデンサと、
前記シングルエンド信号がサンプリングされると前記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と前記一対のサンプリングコンデンサの他方の両端を負側信号線と前記所定の端子との間に接続する負側接続制御とを行う接続制御部と、
前記正側接続制御および前記負側接続制御が行われた前記正側信号線および前記負側信号線からの差動信号をデジタル信号に変換する変換部と、
前記デジタル信号を処理するデジタル信号処理部と
を具備する電子装置。
（１１）一対のサンプリングコンデンサにシングルエンド信号がサンプリングされると前記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と前記一対のサンプリングコンデンサの他方の両端を負側信号線と前記所定の端子との間に接続する負側接続制御とを行う制御手順と、
前記正側接続制御および前記負側接続制御が行われた前記正側信号線および前記負側信号線からの差動信号をデジタル信号に変換する変換手順と
を具備するアナログデジタル変換器の制御方法。
１００ 電子装置
１１０ シングルエンド信号供給部
１２０ サンプリングクロック生成回路
１３０ デジタル信号処理部
１４１、１４２ 抵抗
２００ アナログデジタル変換器
２１１、２１２ サンプリングスイッチ
２２１ リファレンスバッファ
２２２ デカップリングコンデンサ
２３０ コンパレータ
２４０、２４１、２４２ 逐次比較制御部
２５０ ＤＡＣ制御部
３００ デジタルアナログ変換部
３１０ 回路ブロック
２１４、２１５、３１１、３１３、３１４、３１５、３１６、３１８、３１９、３２０、３２１、３２３、３２４、３２５、３２６、３２８、３２９、３３０、３３１、３３２、３４１、３４２、３４３、３４４、４１１、４１２、５１１、５１２、５１６、５１７、５５１、５５２、５５６、５５７、５６１、５６２、５６６、５６７ スイッチ
３１２、３２２ コモン電圧生成コンデンサ
３１７、３２７ サンプリングコンデンサ
３９１、３９２ コンデンサ
４００ プリチャージ制御部
４１０、５００、５５０ プリチャージ制御回路
４１３、５１３、５１８、５５３、５５８、５６３、５６８ プリチャージコンデンサ
４２０、５３０、５８０ 制御信号生成部
４２１、４２２、５１４、５１５、５１９、５２０、５５４、５５５、５５９、５６０、５６４、５６５、５６９、５７０ ＡＮＤゲート
４２３、４２４、４２５、４２６、４２７、４２８、４３１ ＮＯＴゲート
４２９、４３０、４３２ ＮＯＲゲート

Claims (10)

  1. シングルエンド信号をサンプリングする一対のサンプリングコンデンサと、
    前記シングルエンド信号がサンプリングされると前記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と前記一対のサンプリングコンデンサの他方の両端を負側信号線と前記所定の端子との間に接続する負側接続制御とを行う接続制御部と、
    前記正側接続制御および前記負側接続制御が行われた前記正側信号線および前記負側信号線からの差動信号をデジタル信号に変換する変換部と、
    所定の内部電位により充電された一対のコモン電圧生成コンデンサと
    を具備し、
    前記一対のサンプリングコンデンサは、前記正側信号線と前記負側信号線との間に並列に接続された状態において前記シングルエンド信号をサンプリングし、
    前記正側接続制御は、前記一対のサンプリングコンデンサの前記一方の一端の接続先を前記負側信号線から前記所定の端子に切り替えるとともに前記一対のコモン電圧生成コンデンサの一方の一端の接続先を前記所定の内部電位から前記正側信号線に切り替える制御であり、
    前記負側接続制御は、前記一対のサンプリングコンデンサの前記他方の一端の接続先を前記正側信号線から前記所定の端子に切り替えるとともに前記一対のコモン電圧生成コンデンサの他方の一端の接続先を前記所定の内部電位から前記負側信号線に切り替える制御である
    アナログデジタル変換器。
  2. 前記接続制御部は、前記一対のサンプリングコンデンサの前記他方の前記一端の接続先を前記一対のサンプリングコンデンサの前記一方と異なるタイミングにおいて切り替える
    請求項１記載のアナログデジタル変換器。
  3. シングルエンド信号をサンプリングする一対のサンプリングコンデンサと、
    前記シングルエンド信号がサンプリングされると前記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と前記一対のサンプリングコンデンサの他方の両端を負側信号線と前記所定の端子との間に接続する負側接続制御とを行う接続制御部と、
    前記正側接続制御および前記負側接続制御が行われた前記正側信号線および前記負側信号線からの差動信号をデジタル信号に変換する変換部と
    を具備し、
    前記負側信号線の電位により充電された一対のコモン電圧生成コンデンサをさらに具備し、
    前記一対のサンプリングコンデンサの前記一方は、前記正側信号線と前記所定の端子とに両端が接続された状態において前記シングルエンド信号をサンプリングし、
    前記一対のサンプリングコンデンサの前記他方は、前記正側信号線と前記所定の内部電位とに両端が接続された状態において前記シングルエンド信号をサンプリングし、
    前記正側接続制御は、前記一対のコモン電圧生成コンデンサの一方の一端の接続先を前記負側信号線から前記正側信号線に切り替える制御であり、
    前記負側接続制御は、前記一対のサンプリングコンデンサの前記他方の一端の接続先を前記正側信号線から前記所定の端子に切り替えるとともに前記他方の他端の接続先を前記所定の内部電位から前記負側信号線に切り替える制御である
    請求項１記載のアナログデジタル変換器。
  4. シングルエンド信号をサンプリングする一対のサンプリングコンデンサと、
    前記シングルエンド信号がサンプリングされると前記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と前記一対のサンプリングコンデンサの他方の両端を負側信号線と前記所定の端子との間に接続する負側接続制御とを行う接続制御部と、
    前記正側接続制御および前記負側接続制御が行われた前記正側信号線および前記負側信号線からの差動信号をデジタル信号に変換する変換部と
    を具備し、
    所定の基準電位より高い参照電位を参照信号線を介して供給するデカップリングコンデンサと、
    前記一対のサンプリングコンデンサのいずれかの一端の接続先を前記参照電位および基準電位の一方から他方に切り替える旨を指示する制御信号を前記デジタル信号に基づいて生成するデジタルアナログ変換器制御部と、
    前記制御信号が生成された場合には前記デカップリングコンデンサおよび前記参照信号線の少なくとも一方を充電した後に前記制御信号を出力する充電制御部と、
    前記出力された制御信号に従って前記一対のサンプリングコンデンサのいずれかの前記一端の接続先を切り替えるスイッチと
    をさらに具備する請求項１記載のアナログデジタル変換器。
  5. 前記充電制御部は、前記デカップリングコンデンサおよび前記参照信号線の少なくとも一方を一定の充電量により充電する
    請求項４記載のアナログデジタル変換器。
  6. 前記充電制御部は、前記デカップリングコンデンサおよび前記参照信号線の少なくとも一方を充電する際の充電量を前記デジタル信号に基づいて制御する
    請求項４記載のアナログデジタル変換器。
  7. 前記一対のサンプリングコンデンサのトッププレートに前記シングルエンド信号が入力される
    請求項４記載のアナログデジタル変換器。
  8. 前記一対のサンプリングコンデンサのボトムプレートに前記シングルエンド信号が入力される
    請求項４記載のアナログデジタル変換器。
  9. シングルエンド信号をサンプリングする一対のサンプリングコンデンサと、
    前記シングルエンド信号がサンプリングされると前記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と前記一対のサンプリングコンデンサの他方の両端を負側信号線と前記所定の端子との間に接続する負側接続制御とを行う接続制御部と、
    前記正側接続制御および前記負側接続制御が行われた前記正側信号線および前記負側信号線からの差動信号をデジタル信号に変換する変換部と、
    前記デジタル信号を処理するデジタル信号処理部と、
    所定の内部電位により充電された一対のコモン電圧生成コンデンサと
    を具備し、
    前記一対のサンプリングコンデンサは、前記正側信号線と前記負側信号線との間に並列に接続された状態において前記シングルエンド信号をサンプリングし、
    前記正側接続制御は、前記一対のサンプリングコンデンサの前記一方の一端の接続先を前記負側信号線から前記所定の端子に切り替えるとともに前記一対のコモン電圧生成コンデンサの一方の一端の接続先を前記所定の内部電位から前記正側信号線に切り替える制御であり、
    前記負側接続制御は、前記一対のサンプリングコンデンサの前記他方の一端の接続先を前記正側信号線から前記所定の端子に切り替えるとともに前記一対のコモン電圧生成コンデンサの他方の一端の接続先を前記所定の内部電位から前記負側信号線に切り替える制御である
    電子装置。
  10. 一対のサンプリングコンデンサにシングルエンド信号がサンプリングされると前記一対のサンプリングコンデンサの一方の両端を正側信号線と所定の端子との間に接続する正側接続制御と前記一対のサンプリングコンデンサの他方の両端を負側信号線と前記所定の端子との間に接続する負側接続制御とを行う接続制御手順と、
    前記正側接続制御および前記負側接続制御が行われた前記正側信号線および前記負側信号線からの差動信号をデジタル信号に変換する変換手順と
    を具備し、
    前記一対のサンプリングコンデンサは、前記正側信号線と前記負側信号線との間に並列に接続された状態において前記シングルエンド信号をサンプリングし、
    前記正側接続制御は、前記一対のサンプリングコンデンサの前記一方の一端の接続先を前記負側信号線から前記所定の端子に切り替えるとともに、所定の内部電位により充電された一対のコモン電圧生成コンデンサの一方の一端の接続先を前記所定の内部電位から前記正側信号線に切り替える制御であり、
    前記負側接続制御は、前記一対のサンプリングコンデンサの前記他方の一端の接続先を前記正側信号線から前記所定の端子に切り替えるとともに前記一対のコモン電圧生成コンデンサの他方の一端の接続先を前記所定の内部電位から前記負側信号線に切り替える制御である
    アナログデジタル変換器の制御方法。
JP2018538253A 2016-09-06 2017-07-07 アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法 Active JP6986020B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016173489 2016-09-06
JP2016173489 2016-09-06
PCT/JP2017/024944 WO2018047457A1 (ja) 2016-09-06 2017-07-07 アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法

Publications (2)

Publication Number Publication Date
JPWO2018047457A1 JPWO2018047457A1 (ja) 2019-06-24
JP6986020B2 true JP6986020B2 (ja) 2021-12-22

Family

ID=61562123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018538253A Active JP6986020B2 (ja) 2016-09-06 2017-07-07 アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法

Country Status (3)

Country Link
US (1) US10686460B2 (ja)
JP (1) JP6986020B2 (ja)
WO (1) WO2018047457A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053782A (ja) * 2018-09-26 2020-04-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
KR102661956B1 (ko) * 2019-02-27 2024-04-29 삼성전자주식회사 아날로그 디지털 변환기
TWI800970B (zh) * 2021-11-03 2023-05-01 瑞昱半導體股份有限公司 單端轉雙端電路、使用該電路的連續漸近式類比數位轉換器及單端訊號轉雙端訊號的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5820029A (ja) 1981-07-28 1983-02-05 Fujitsu Ltd アナログ・デイジタル変換器
US4633425A (en) * 1981-10-13 1986-12-30 Intel Corporation Switched capacitor filter utilizing a differential input and output circuit
JPH0831778B2 (ja) * 1984-12-24 1996-03-27 株式会社日立製作所 スイツチトキヤパシタ回路
JP3099766B2 (ja) 1997-03-19 2000-10-16 日本電気株式会社 Ａ／ｄコンバータ
JPH11224496A (ja) 1998-02-06 1999-08-17 Kawasaki Steel Corp サンプルホールド回路
JP2000124774A (ja) * 1998-10-16 2000-04-28 Sony Corp フィルタ回路
JP2001006385A (ja) * 1999-06-21 2001-01-12 Sanyo Electric Co Ltd サンプル／ホールド回路
JP2004312587A (ja) 2003-04-10 2004-11-04 Agilent Technol Inc シングルエンド・差動信号変換器
JP2005303427A (ja) 2004-04-07 2005-10-27 Olympus Corp 増幅回路
JP4654998B2 (ja) * 2005-11-08 2011-03-23 株式会社デンソー サンプルホールド回路およびマルチプライングｄ／ａコンバータ
US7843232B2 (en) * 2009-02-27 2010-11-30 Atmel Corporation Dual mode, single ended to fully differential converter structure
EP2437268B1 (en) * 2010-09-30 2013-01-02 ST-Ericsson SA Single-ended to differential buffer circuit and method for coupling at least a single-ended input analog signal to a receiving circuit with differential inputs
JP6155918B2 (ja) * 2013-07-11 2017-07-05 サンケン電気株式会社 サンプル・ホールド回路、アナログデジタル変換回路及びデジタル制御回路
US10284213B2 (en) * 2017-04-21 2019-05-07 Analog Devices, Inc. Analog-to-digital converter reusing comparator for residue amplifier for noise shaping
US10084466B1 (en) * 2017-12-28 2018-09-25 Texas Instruments Incorporated Top plate sampling circuit including input-dependent dual clock boost circuits

Also Published As

Publication number Publication date
US10686460B2 (en) 2020-06-16
WO2018047457A1 (ja) 2018-03-15
US20190190526A1 (en) 2019-06-20
JPWO2018047457A1 (ja) 2019-06-24

Similar Documents

Publication Publication Date Title
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US9520895B2 (en) Low power analog to digital converter
US8081097B2 (en) Analog-to-digital converter and related calibrating comparator
JP6986020B2 (ja) アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法
EP3110007A1 (en) Ramp voltage generator and method for testing an analog-to-digital converter
US20040233093A1 (en) High-speed, high-resolution and low-consumption analog/digital converter with single-ended input
JP2012511284A (ja) 漸次接近法アナログデジタル変換のための装置及びその方法
KR102549745B1 (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
CN108322199B (zh) 一种动态比较方法
Huang et al. A 10b 200MS/s 0.82 mW SAR ADC in 40nm CMOS
US8823566B2 (en) Analog to digital conversion architecture and method with input and reference voltage scaling
US20140014821A1 (en) A/d converter, image sensor device, and method of generating digital signal from analog signal
US10090851B2 (en) Successive approximation type analog-to-digital (A/D) converter
CN113295930B (zh) 一种微瓦级微电容测量方法及电路
CN110235372B (zh) 一种具有降低回扫噪声的双倍数据速率时间内插量化器
CN107968656B (zh) 一种逐次逼近型模拟数字转换器及其应用切换方法
CN100334809C (zh) 模一数变换电路
US8674869B2 (en) A/D conversion circuit
CN112910447A (zh) 一种低功耗的轨至轨输入摆幅的比较器电路
JP2011199403A (ja) 逐次比較型ａ／ｄ変換器
US20180331688A1 (en) Successive approximation type a/d conversion circuit
CN219592390U (zh) 一种信号测量电路、电池管理电路和芯片及电子设备
Rabuske et al. A 5 MSps 13.25 μW 8-bit SAR ADC with single-ended or differential input
US8525721B2 (en) Low power cycle data converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211126

R150 Certificate of patent or registration of utility model

Ref document number: 6986020

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150